KR101083054B1 - 플래쉬 메모리 덮어쓰기 방법 및 장치 - Google Patents

플래쉬 메모리 덮어쓰기 방법 및 장치 Download PDF

Info

Publication number
KR101083054B1
KR101083054B1 KR1020100048105A KR20100048105A KR101083054B1 KR 101083054 B1 KR101083054 B1 KR 101083054B1 KR 1020100048105 A KR1020100048105 A KR 1020100048105A KR 20100048105 A KR20100048105 A KR 20100048105A KR 101083054 B1 KR101083054 B1 KR 101083054B1
Authority
KR
South Korea
Prior art keywords
data
block
sector
flash
size
Prior art date
Application number
KR1020100048105A
Other languages
English (en)
Inventor
신주철
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020100048105A priority Critical patent/KR101083054B1/ko
Application granted granted Critical
Publication of KR101083054B1 publication Critical patent/KR101083054B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어쓰기 방법 및 장치는 제1 플래쉬 칩의 섹터를 이루는 논리적 구성 단위들인 블록들 중 어느 특정 블록에 쓰기 작업을 수행하는 중에 제2 플래쉬 칩의 그 섹터를 삭제하고, 만일, 그 섹터가 이미 삭제되어 있는 경우라면 그 섹터를 삭제하지 않음으로써, 연속된 데이터를 여러 개의 플래쉬 칩들에 나누어 저장함에 있어 실시간 환경에서 덮어쓰기를 하기 위한 효율적인 메모리 관리를 가능하게 하는 효과를 갖는다.

Description

플래쉬 메모리 덮어쓰기 방법 및 장치 {Flash memory overwriting method and apparatus}
본 발명은 플래쉬 메모리에 관한 것으로, 보다 상세하게는, 항공기용 블랙박스를 위한 플래쉬 메모리 덮어쓰기 방안에 관한 것이다.
ED-112 규격에 따르면, 항공기용 블랙박스는 메모리 공간이 없는 경우 가장 오래된 데이터부터 덮어쓰기를 해야 하고, 메모리 소자 하나의 손실이 16초 이상의 연속된 비행데이터의 손실을 야기해서는 안 된다.
항공기는 사고에 대비하여 비행 및 음성데이터를 저장하는 VFDR(Voice and Flight Data Recorder)를 갖추고 있으며 VFDR의 CPM(Crash Protected Memory)는 플래쉬 메모리로 구성되어 있고, 플래쉬 메모리의 특성상 덮어쓰기 작업은 해당 영역을 먼저 삭제(erase)한 뒤 쓰기 작업(program)을 수행해야 하고, 동일 플래쉬 칩내에서 쓰기(program)와 삭제(erase)는 동시에 수행될 수 없다.
한편, ED-112 규격을 만족시키기 위해서는 메모리 소자를 여러 개의 플래쉬 칩들로 구성하고, 연속된 비행 데이터를 그 플래쉬 칩들에 나누어 저장해야 하는데, 플래쉬 칩은 쓰기(program)를 하는 단위와 삭제(erase)를 하는 단위가 다르고, 쓰기와 삭제를 수행하는 수행 시간이 상이하므로, 연속된 데이터를 여러 개의 플래쉬 칩들에 나누어 저장함에 있어 실시간 환경에서 덮어쓰기를 하기 위한 효율적인 메모리 관리 방안이 절실히 요구되고 있다.
본 발명의 적어도 일 실시예가 이루고자 하는 기술적 과제는, 연속된 데이터를 여러 개의 플래쉬 칩들에 나누어 저장함에 있어 실시간 환경에서 덮어쓰기를 하기 위한 효율적인 메모리 관리를 가능하게 하는 플래쉬 메모리 덮어쓰기 방법을 제공하는 데 있다.
본 발명의 적어도 일 실시예가 이루고자 하는 다른 기술적 과제는 연속된 데이터를 여러 개의 플래쉬 칩들에 나누어 저장함에 있어 실시간 환경에서 덮어쓰기를 하기 위한 효율적인 메모리 관리를 가능하게 하는 플래쉬 메모리 덮어쓰기 장치를 제공하는 데 있다.
본 발명의 적어도 일 실시예가 이루고자 하는 또 다른 기술적 과제는 연속된 데이터를 여러 개의 플래쉬 칩들에 나누어 저장함에 있어 실시간 환경에서 덮어쓰기를 하기 위한 효율적인 메모리 관리를 가능하게 하는 컴퓨터 프로그램을 저장한 컴퓨터로 읽을 수 있는 기록매체를 제공하는 데 있다.
상기 과제를 이루기 위해 본 발명의 적어도 일 실시예에 의한 플래쉬 메모리 덮어쓰기 방법은, (a) 복수의 섹터들로 이루어지며 각 섹터는 복수의 논리적 구성단위들인 복수의 블록들로 이루어진 플래쉬 칩인 제1 플래쉬 칩의 일정 상기 섹터의 일정 상기 블록에 쓰기 작업을 수행하는 단계; 및 (b) 상기 (a) 단계가 수행되는 중에, 상기 제1 플래쉬 칩의 다음 플래쉬 칩으로서 미리 지정된 상기 플래쉬 칩인 제2 플래쉬 칩의 상기 일정 섹터를 선택적으로 삭제하는 단계를 포함한다.
여기서, 상기 (a) 단계는 상기 일정 블록이 개시 블록인지의 여부 및 삭제 플래그를 고려하여 상기 일정 블록의 잔여 공간을 계산하고, 계산된 잔여 공간과 저장하고자 하는 서브 프레임의 크기를 고려하여 상기 저장하고자 하는 서브 프레임의 적어도 일부를 상기 일정 블록에 쓴다.
이 때, 상기 (a) 단계는 상기 계산된 잔여 공간이 상기 저장하고자 하는 서브 프레임의 크기 이상인지 판단하고, 이상이라고 판단되면 상기 제1 플래쉬 칩의 상기 일정 블록에 상기 저장하고자 하는 서브 프레임을 모두 쓴다.
이 때, 상기 (a) 단계는 상기 계산된 잔여 공간이 상기 저장하고자 하는 서브 프레임의 크기 이상인지 판단하고, 상기 계산된 잔여 공간이 상기 저장하고자 하는 서브 프레임의 크기 미만이라고 판단되면, 상기 제1 플래쉬 칩의 상기 일정 블록에 상기 계산된 잔여 공간만큼의 상기 저장하고자 하는 서브 프레임을 저장하고, 나머지의 상기 저장하고자 하는 서브 프레임 및 상기 일정 블록의 다음 블록에 대해 상기 플래쉬 메모리 덮어쓰기 방법의 수행을 재개한다.
이 때, 상기 (a) 단계는 상기 일정 블록이 개시 블록인지의 여부와 삭제 플래그, 삭제 시도 결과, 및 덮어쓰기 결과 중 적어도 하나를 고려하여 상기 일정 블록의 잔여 공간을 계산한다.
여기서, 상기 (b) 단계는 상기 제2 플래쉬 칩의 상기 일정 섹터가 삭제되어 있는지 판단하고, 판단 결과에 따라 선택적으로 수행된다.
이 때, 상기 (b) 단계는 상기 제2 플래쉬 칩의 상기 일정 섹터가 미삭제되어 있는 것으로 판단되면, 상기 제2 플래쉬 칩의 상기 일정 섹터의 삭제를 시도한다.
이 때 상기 (b) 단계는 상기 제2 플래쉬 칩의 상기 일정 섹터가 삭제되어 있는 것으로 판단되면, 상기 제2 플래쉬 칩의 상기 일정 섹터에 대해 미수행된다.
여기서, 상기 플래쉬 메모리 덮어쓰기 방법은 상기 제1 플래쉬 칩의 상기 일정 블록이 전부 채워진 경우 상기 일정 블록의 다음 블록에 대해 동작한다.
여기서, 상기 블록에는 하나 이상의 서브 프레임들이 저장된다.
여기서, 상기 플래쉬 메모리 덮어쓰기 방법은 상기 제1 플래쉬 칩에 저장될 파일의 서브 프레임들 각각마다 수행된다.
상기 다른 과제를 이루기 위해, 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어쓰기 장치는 복수의 섹터들로 이루어지며 각 섹터는 복수의 논리적 구성단위들인 복수의 블록들로 이루어진 플래쉬 칩인 제1 플래쉬 칩; 상기 제1 플래쉬 칩의 다음 플래쉬 칩으로서 기 지정된 상기 플래쉬 칩인 제2 플래쉬 칩; 및 상기 제1 플래쉬 칩의 일정 상기 섹터의 일정 상기 블록에 쓰기 작업을 수행하고, 쓰기 작업 도중 상기 제2 플래쉬 칩의 상기 일정 섹터를 선택적으로 삭제하는 제어부를 포함한다.
여기서, 상기 제어부는 상기 일정 블록이 개시 블록인지의 여부 및 삭제 플래그를 고려하여 상기 일정 블록의 잔여 공간을 계산하고, 계산된 잔여 공간과 저장하고자 하는 서브 프레임의 크기를 고려하여 상기 저장하고자 하는 서브 프레임의 적어도 일부를 상기 일정 블록에 쓴다.
이 때, 상기 제어부는 상기 계산된 잔여 공간이 상기 저장하고자 하는 서브 프레임의 크기 이상인지 판단하고, 이상이라고 판단되면 상기 제1 플래쉬 칩의 상기 일정 블록에 상기 저장하고자 하는 서브 프레임을 모두 쓴다.
이 때, 상기 제어부는 상기 계산된 잔여 공간이 상기 저장하고자 하는 서브 프레임의 크기 이상인지 판단하고, 상기 계산된 잔여 공간이 상기 저장하고자 하는 서브 프레임의 크기 미만이라고 판단되면, 상기 제1 플래쉬 칩의 상기 일정 블록에 상기 계산된 잔여 공간만큼의 상기 저장하고자 하는 서브 프레임을 저장하고 나머지의 상기 저장하고자 하는 서브 프레임 및 상기 일정 블록의 다음 블록에 대해 상기 제어부의 동작을 재개한다.
이 때, 상기 제어부는 상기 일정 블록이 개시 블록인지의 여부와 삭제 플래그, 삭제 시도 결과, 및 덮어쓰기 결과 중 적어도 하나를 고려하여 상기 일정 블록의 잔여 공간을 계산한다.
여기서, 상기 제어부는 상기 제2 플래쉬 칩의 상기 일정 섹터가 삭제되어 있는지 판단하고, 판단 결과에 따라 선택적으로 동작한다.
이 때 상기 제어부는 상기 제2 플래쉬 칩의 상기 일정 섹터가 미삭제되어 있는 것으로 판단되면, 상기 제2 플래쉬 칩의 상기 일정 섹터의 삭제를 시도한다.
이 때 상기 제어부는 상기 제2 플래쉬 칩의 상기 일정 섹터가 삭제되어 있는 것으로 판단되면, 상기 제2 플래쉬 칩의 상기 일정 섹터에 대해 미동작한다.
여기서, 상기 제어부는 상기 제1 플래쉬 칩의 상기 일정 블록이 전부 채워진 경우 상기 일정 블록의 다음 블록에 대해 동작한다.
여기서, 상기 블록에는 하나 이상의 서브 프레임들이 저장된다.
여기서, 상기 제어부의 동작은 상기 제1 플래쉬 칩에 저장될 파일의 서브 프레임들 각각마다 수행된다.
상기 또 다른 과제를 이루기 위해, 본 발명의 적어도 일 실시예에 따른 컴퓨터로 읽을 수 있는 기록매체는, (a) 복수의 섹터들로 이루어지며 각 섹터는 복수의 논리적 구성단위들인 복수의 블록들로 이루어진 플래쉬 칩인 제1 플래쉬 칩의 일정 상기 섹터의 일정 상기 블록에 쓰기 작업을 수행하는 단계; 및 (b) 상기 (a) 단계가 수행되는 중에, 상기 제1 플래쉬 칩의 다음 플래쉬 칩으로서 미리 지정된 상기 플래쉬 칩인 제2 플래쉬 칩의 상기 일정 섹터를 선택적으로 삭제하는 단계를 컴퓨터에서 실행시키기 위한 컴퓨터 프로그램을 저장한다.
본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어쓰기 방법 및 장치는 제1 플래쉬 칩의 섹터를 이루는 논리적 구성 단위들인 블록들 중 어느 특정 블록에 쓰기 작업을 수행하는 중에 제2 플래쉬 칩의 그 섹터를 삭제하고, 만일, 그 섹터가 이미 삭제되어 있는 경우라면 그 섹터를 삭제하지 않음으로써, 연속된 데이터를 여러 개의 플래쉬 칩들에 나누어 저장함에 있어 실시간 환경에서 덮어쓰기를 하기 위한 효율적인 메모리 관리를 가능하게 하는 효과를 갖는다.
도 1은 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어 쓰기 장치를 나타내는 블록도이다.
도 2 내지 도 7은 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어쓰기 동작을 설명하기 위한 참고도들이다.
도 8은 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어 쓰기 방법을 설명하기 위한 플로우챠트이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 그 첨부 도면을 설명하는 내용을 참조하여야만 한다.
이하, 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어 쓰기 방법 및 장치를 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어 쓰기 장치를 설명하기 위한 블록도로서, 제1 플래쉬 칩(110), 제2 플래쉬 칩(120), 및 제어부(130)를 포함한다.
제1 플래쉬 칩(110)은 복수의 섹터들로 이루어지며 각 섹터는 복수의 논리적 구성단위들인 복수의 블록들로 이루어진 플래쉬 칩을 의미한다.
여기서 섹터는 플래쉬 칩의 물리적 구성단위이며, 구체적으로는, 삭제(erase)할 수 있는 최소의 크기를 의미한다. 한편, 블록(block)이란 섹터의 논리적 구성단위이며 보다 구체적으로는, 현재 쓰기 작업이 수행되는 블록이 모두 채워져 다음 블록에 대해 쓰기 작업이 개시되는 것인 '호핑(hopping)'이 발생되도록 하는 최소의 단위를 의미한다. 예를 들어, 블록의 크기는 2bytes 내지 128KBytes 중 한 값으로 할당 가능하다. 블록에는 파일이 저장되는데 파일은 복수의 서브 프레임들로 이루어지고, 블록에 파일이 저장됨에 있어서는 서브 프레임 단위로 저장된다.
제2 플래쉬 칩(120) 역시 복수의 섹터들로 이루어지며 각 섹터는 복수의 논리적 구성단위들인 복수의 블록들로 이루어진 플래쉬 칩을 의미하며, 제1 플래쉬 칩의 다음 플래쉬 칩으로서 기 지정된 플래쉬 칩을 의미한다.
메모리 소자가 4개의 플래쉬 칩(C1, C2, C3, C4)으로 이루어져 있고 이들간의 순서가 C1→C2→C3→C4→C1→...로 기 지정되어 있다면, 제1 플래쉬 칩(110)과 제2 플래쉬 칩(120)은 C1과 C2일 수도 있고, C2와 C3일 수도 있고 C3와 C4일 수도 있고, C4와 C1일 수도 있다.
제어부(130)는 제1 플래쉬 칩(110)의 일정 섹터의 일정 블록에 쓰기 작업을 수행하고, 쓰기 작업 도중 제2 플래쉬 칩(120)의 그 일정 섹터를 선택적으로 삭제한다. 구체적으로, 제어부(130)는 제1 플래쉬 칩(110)의 섹터를 이루는 블록들 중 어느 특정 블록에 쓰기 작업을 수행하는 중에 제2 플래쉬 칩(120)의 그 섹터를 삭제하고, 만일, 그 섹터가 이미 삭제되어 있는 경우라면 그 섹터의 삭제를 시도하지 않는다. 본 명세서에서, 제1 플래쉬 칩(110) 및 제2 플래쉬 칩(120) 각각에 섹터들이 어떻게 존재하는지 또한 블록들이 각 섹터에 어떻게 존재하는지는 미리 결정되어 있으며, 이는 제1 플래쉬 칩(110) 및 제2 플래쉬 칩(120) 각각에서 서로 동일하다. 한편, 일정 섹터란 플래쉬 칩(이하, 제1 플래쉬 칩 또는 제2 플래쉬 칩을 의미함)의 섹터들 중 어떤 특정 섹터를 의미하며, 일정 블록이란 그 일정 섹터의 블록들 중 어떤 특정 블록을 의미한다. 여기서, 섹터들 중 어떤 특정 섹터인지는 기 지정된 순서에 따라 이번에 본 발명이 적용되어야 할 섹터를 의미하고, 블록들 중 어떤 특정 블록인지는 기 지정된 순서에 따라 이번에 본 발명이 적용되어야 할 블록을 의미한다. 또 한편, 제어부(130)가 어떠한 섹터를 선택적으로 삭제한다 함은 그 섹터가 아직 삭제되어 있지 않은 경우에는 그 섹터를 삭제하고(엄밀하게는, 그 섹터의 삭제를 명령하고, 즉, 그 섹터의 삭제를 시도하고), 이미 그 섹터가 삭제되어 있는 경우에는 그 섹터에 대한 삭제가 불필요하므로 그 섹터에 대한 삭제를 수행하지 않는다(즉, 삭제를 시도조차 하지 않는다). 다시 말해, 제어부(130)는 제2 플래쉬 칩(120)의 일정 섹터가 삭제되어 있는지 판단하고, 판단 결과에 따라 선택적으로 동작하는 것이다.
플래쉬 메모리는 동일 칩 내에서 쓰기와 삭제를 동시에 수행할 수 없고 정보를 변경함에 있어 1에서 0으로의 변경은 삭제를 거치지 않고도 가능한 데 반해 0에서 1로의 변경은 섹터를 삭제시킨 뒤에야 가능하기에 앞서 언급한 종래의 문제점이 존재하는 것이지만, 본 발명의 적어도 일 실시예에 따르면 제1 플래쉬 칩(110)에 쓰기 작업을 하면서 제2 플래쉬 칩(120)에 (추후) 쓰기 작업을 할 공간을 미리 삭제시켜 놓으므로, 연속된 데이터를 여러 개의 플래쉬 칩들에 나누어 저장함에 있어 실시간 환경에서 덮어쓰기를 하기 위한 효율적인 메모리 관리를 가능하다.
제어부(130)는 일정 블록이 개시 블록인지의 여부 및 삭제 플래그를 고려하여 그 일정 블록의 잔여 공간을 계산하고, 계산된 잔여 공간과 저장하고자 하는 서브 프레임의 크기를 고려하여 그 저장하고자 하는 서브 프레임의 적어도 일부를 그 일정 블록에 쓴다. 본 명세서에서, 개시 블록이란 섹터를 이루는 블록들 중 가장 처음으로 본 발명이 적용되는 블록, 소위, 첫 번째 블록을 의미한다.
구체적으로, 제어부(130)는 그 계산된 잔여 공간이 그 저장하고자 하는 서브 프레임의 크기 이상인지 판단하고, 이상이라고 판단되면 그 제1 플래쉬 칩의 그 일정 블록에 그 저장하고자 하는 서브 프레임을 모두 쓴다.
반면, 그 계산된 잔여 공간이 그 저장하고자 하는 서브 프레임의 크기 미만이라고 판단되면, 제어부(130)는 제1 플래쉬 칩(110)의 일정 블록에 그 계산된 잔여 공간만큼의 그 저장하고자 하는 서브 프레임을 저장하고 나머지 그 저장하고자 하는 서브 프레임 및 그 일정 블록의 다음 블록에 대해 동작을 재개한다. 예를 들어, 일정 블록의 그 계산된 잔여 공간에 그 저장하고자 하는 서브 프레임의 20% 만 저장할 수 있다면, 제어부(130)는 그 일정 블록의 다음 블록에 그 저장하고자 하는 서브 프레임의 나머지 80%를 저장한다.
한편, 제어부(130)는 일정 블록의 잔여 공간을 계산함에 있어, 그 일정 블록이 개시 블록인지의 여부와 삭제 플래그만을 고려하여 계산할 수 있는 것은 아니고, 그 일정 블록이 개시 블록인지의 여부와 삭제 플래그, 삭제 시도 결과, 및 덮어쓰기 결과 중 적어도 하나를 고려하여 그 일정 블록의 잔여 공간을 계산할 수 있다. 보다 자세한 사항은 후술할 도 6에 대한 설명으로 대체한다.
제어부(130)는 제1 플래쉬 칩(110)의 일정 블록이 전부 채워진 경우 그 일정 블록의 다음 블록에 대해 동작한다. 한편 제어부(130)의 동작은 제1 플래쉬 칩(110)에 저장될 파일의 서브 프레임들 각각마다 수행된다.
도 2 내지 도 7은 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어쓰기 동작을 설명하기 위한 참고도들이다.
도 2 내지 도 7에 도시된 바에서 newly programmed block이란 덮어쓰기가 완료된 블록을 의미하고, empty block이란 삭제된 뒤 아직 아무런 정보가 쓰여지지 않은 블록을 의미하고, programming block 이란 현재 쓰기 작업이 수행 중인 블록을 의미하고, previously programmed block이란 기존의 정보가 저장되어 있는 블록을 의미하고, erasing sector란 현재 삭제 작업이 수행 중인 섹터를 의미한다.
C1, C2, C3, C4 란 플래쉬 칩들을 의미하고, 이들 간에는 C1→C2→C3→C4→C1→...의 순서가 존재한다. 즉, C1의 다음 플래쉬 칩은 C2이고, C2의 다음 플래쉬 칩은 C3이고, C3의 다음 플래쉬 칩은 C4이고, C4의 다음 플래쉬 칩은 C1이다. 제1 플래쉬 칩(110)과 제2 플래쉬 칩(120)은 C1과 C2를 의미할 수도 있고, C2와 C3을 의미할 수도 있고, C3과 C4를 의미할 수도 있고, C4와 C1을 의미할 수도 있음은 이미 언급한 바이다.
도 2 내지 도 7에 도시된 바에서, 각각의 섹터는 설명의 편의상 8개의 블록들로 이루어져 있다고 가정한다.
도 2는 제어부(130)가 C1 내지 C4 각각의 (n-1)번째 섹터까지 쓰기 작업을 모두 완료한 상태에서 새로운 데이터를 C1의 n번째 섹터에 기록하려는 순간부터의 제어부(130)의 동작을 나타낸다.
구체적으로, C1의 n 섹터의 개시 블록(즉, 첫 번째 블록)으로 쓰기 영역이 이동되면, 다음 쓰기를 할 블록이 포함된 섹터인 C2의 n 섹터를 미리 삭제해 놓기 위해, 제어부(130)는 C1의 n 섹터의 개시 블록에 쓰기 작업을 수행하면서 동시에 C2의 n 섹터를 삭제한다(엄밀하게는, 삭제를 명령한다, 즉, 삭제를 시도한다).
도 2에 따라 C1의 n 섹터의 개시 블록을 채우기 시작하여 C1의 n섹터의 개시 블록이 다 채워지면, C2의 n 섹터의 개시 블록에 쓰기를 시작하게 되는데, 이와 같이 쓰기 영역이 다른 플래쉬 칩으로 이동하는 것을 '호핑(hopping)'이라 명명한다.
도 3은 쓰기 영역이 C1의 n 섹터의 개시 블록에서 C2의 n 섹터의 개시 블록으로 이동하는 호핑이 발생된 순간부터의 제어부(130)의 동작을 나타낸다.
구체적으로, C2의 n 섹터의 개시 블록(즉, 첫 번째 블록)으로 쓰기 영역이 이동되면, 다음 쓰기를 할 블록이 포함된 섹터인 C3의 n 섹터를 미리 삭제해 놓기 위해, 제어부(130)는 C2의 n 섹터의 개시 블록에 쓰기 작업을 수행하면서 동시에 C3의 n 섹터를 삭제한다(엄밀하게는, 삭제를 명령한다, 즉, 삭제를 시도한다).
도 3에 따라 C2의 n 섹터의 개시 블록을 채우기 시작하여 C2의 n섹터의 개시 블록이 다 채워지면, C3의 n 섹터의 개시 블록에 쓰기를 시작하게 되는데, 이 경우에도 호핑이 발생됨은 물론이다.
도 4는 쓰기 영역이 C2의 n 섹터의 개시 블록에서 C3의 n 섹터의 개시 블록으로 이동하는 호핑이 발생된 순간부터의 제어부(130)의 동작을 나타낸다.
구체적으로, C3의 n 섹터의 개시 블록(즉, 첫 번째 블록)으로 쓰기 영역이 이동되면, 다음 쓰기를 할 블록이 포함된 섹터인 C4의 n 섹터를 미리 삭제해 놓기 위해, 제어부(130)는 C3의 n 섹터의 개시 블록에 쓰기 작업을 수행하면서 동시에 C4의 n 섹터를 삭제한다(엄밀하게는, 삭제를 명령한다, 즉, 삭제를 시도한다).
도 4에 따라 C3의 n 섹터의 개시 블록을 채우기 시작하여 C3의 n섹터의 개시 블록이 다 채워지면, C4의 n 섹터의 개시 블록에 쓰기를 시작하게 되는데, 이 경우에도 호핑이 발생됨은 물론이다.
도 5는 쓰기 영역이 C3의 n 섹터의 개시 블록에서 C4의 n 섹터의 개시 블록으로 이동하는 호핑이 발생된 순간부터의 제어부(130)의 동작을 나타낸다.
구체적으로, C4의 n 섹터의 개시 블록(즉, 첫 번째 블록)으로 쓰기 영역이 이동되는 경우, 다음 쓰기를 할 블록이 포함된 섹터인 C1의 n 섹터는 이미 삭제되어 있으므로 또 다시 삭제하지 않는다.
도 5에 따라 C4의 n 섹터의 개시 블록을 채우기 시작하여 C4의 n섹터의 개시 블록이 다 채워지면, C1의 n 섹터의 두 번째 블록(즉, 개시 블록의 다음 블록)에 쓰기를 시작하게 되는데, 이 경우에도 호핑이 발생됨은 물론이다.
도 6은 쓰기 영역이 C4의 n 섹터의 개시 블록에서 C1의 n 섹터의 두 번째 블록으로 이동하는 호핑이 발생된 순간부터의 제어부(130)의 동작을 나타낸다.
구체적으로, C1의 n 섹터의 두 번째 블록으로 쓰기 영역이 이동되는 경우, 다음 쓰기를 할 블록이 포함된 섹터인 C2의 n 섹터는 이미 삭제되어 있으므로 또 다시 삭제하지 않는다.
도 6에 따라 C1의 n 섹터의 두 번째 블록을 채우기 시작하여 C1의 n섹터의 두 번째 블록이 다 채워지면, C2의 n 섹터의 두 번째 블록에 쓰기를 시작하게 되는데, 이 경우에도 호핑이 발생됨은 물론이다.
상기한 바와 같은 원리에 따라 쓰기 작업을 계속적으로 수행하다 보면, 제어부(130)가 C4의 n 섹터의 마지막 블록(도 2 내지 도 7의 경우 8번째 블록)에 쓰기를 시작하는 순간이 오는데, 이 경우 제어부(130)는 C4의 n 섹터의 마지막 블록에 쓰기 시작하면서 동시에 C1의 (n+1)섹터를 삭제한다(엄밀하게는, 삭제를 명령한다, 즉, 삭제를 시도한다)(도 7 참조).
도 8은 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어 쓰기 방법을 설명하기 위한 플로우챠트이다.
본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어쓰기 장치(이하 '플래쉬 메모리 덮어쓰기 장치'라 명명함)는 섹터가 변경되었는지 판단한다(제810 단계). 섹터가 변경되었는지의 여부란 현재가 '쓰기 작업이 수행되는 섹터가 a (단, a는 자연수)번째 섹터에서 (a+1) 번째 섹터로 변경된 직후인지'의 여부를 의미한다. 결국, 제810 단계는 이제 쓰기 작업을 수행하려는 블록이 개시 블록인지의 여부를 판단하는 단계이다.
제810 단계에서 '섹터가 변경되었다'고 판단되면, 즉, '개시 블록'이라고 판단되면, 플래쉬 메모리 덮어쓰기 장치는 다음 플래쉬 칩의 해당 섹터를 삭제하고 삭제 플래그(erase flag)를 true로 설정한다(제812 단계). 삭제 플래그가 true로 설정되어 있는 경우, 플래쉬 메모리 덮어쓰기 장치는 제1 플래쉬 칩의 개시 블록에 대해 쓰기 작업을 수행하는 중 계속적으로 제2 플래쉬 칩의 해당 섹터의 삭제를 시도한다. 한편, 삭제 플래그는 제1 플래쉬 칩과 제2 플래쉬 칩 이외의 메모리 상에 저장된다.
제812 단계 후에, 플래쉬 메모리 덮어 쓰기 장치는 블록에 서브 프레임을 저장함에 있어 그 블록의 주변 블록을 침범하지 않으며 그 블록에 저장할 수 있는지 판단한다(제814 단계).
제814 단계에서 침범한다고 판단되면, 플래쉬 메모리 덮어쓰기 장치는 그 덮어쓰기 되는 파일의 헤더에 그 침범이 발생됨을 의미하는 정보를 반영하여 그 헤더를 갱신한다(제816 단계).
한편 제810 단계에서 섹터가 변경되지 않았다고 판단되면, 플래쉬 메모리 덮어쓰기 장치는 삭제 플래그를 체크한다(제818 단계).
제818 단계에서 삭제 플래그가 true로 설정되어 있다고 체크되면, 플래쉬 메모리 덮어쓰기 장치는 다음 플래쉬 칩(즉, 제2 플래쉬 칩)의 해당 섹터가 제대로 삭제되어 있는지 판단한다(제820 단계). 제대로(정확히) 삭제되어 있는지의 판단 기준은 물론 기 설정되어 있다.
만일 제820 단계에서 '제대로 삭제되어 있다'고 판단되면, 플래쉬 메모리 덮어쓰기 장치는 삭제 플래그를 false로 설정한다(제822 단계). 플래쉬 칩에 따라 달라질 수 있지만, 보통 섹터 삭제에는 0.5초가 소요된다. 0.5초가 되기 전에 해당 알고리즘이 다시 호출되어 아직 삭제가 수행중(erasing)이라면, 플래쉬 메모리 덮어쓰기 장치는 현재 쓰기 작업이 수행되고 있는 블록의 잔여 공간을 계산한다(제824 단계). 0.5초 이후에 삭제에 실패했다면(fail)(즉, '제대로 삭제되어 있지 않다'고 판단되면) 재시도하기 위해 S812 단계가 수행된다.
한편, 제818 단계에서 삭제 플래그가 false로 설정되어 있다고 체크되거나, 제822 단계가 수행된 후에나, 제814 단계에서 침범하지 않는다고 판단되거나, 제816 단계가 수행된 후에도, 플래쉬 메모리 덮어쓰기 장치는 현재 쓰기 작업이 수행되고 있는 블록의 잔여 공간을 계산한다(제824 단계).
제824 단계 후에, 플래쉬 메모리 덮어쓰기 장치는 블록 변경이 필요한지 여부를 판단한다(제826 단계). 블록 변경이 필요하다 함은 호핑이 발생될 것임을 의미한다. 제824 단계에서 계산된 잔여 공간이 '저장하고자 하는 서브 프레임의 크기' 이상이라면, 블록 변경이 필요 없는 것이며, 호핑이 아직 발생되지 않는 것임은 물론이다.
제826 단계에서 블록 변경이 필요없다고 판단되면, 플래쉬 메모리 덮어쓰기 장치는 그 저장하고자 하는 서브 프레임 전부를 그 잔여 공간에 쓴다(제828 단계).
제828 단계 후에, 플래쉬 메모리 덮어쓰기 장치는 제828 단계에서의 쓰기가 제대로 완료되었는지 판단한다(제830 단계). 제대로(정확히) 완료되었는지의 기준은 물론 기 설정되어 있다.
제830 단계에서 제대로 완료되었다고 판단되면, 플래쉬 메모리 덮어쓰기 장치는 현재의 플래쉬 칩상에서 서브 프레임(들)이 어디까지 저장되어 있는지를 의미하는 최종 저장 주소를 갱신한다(제832 단계).
한편, 제826 단계에서 블록 변경이 필요하다고 판단되면 플래쉬 메모리 덮어쓰기 장치는 그 잔여 공간에 '저장하고자 하는 서브 프레임 중 그 잔여 공간에 해당하는 만큼의 서브 프레임'만을 쓴다(제834 단계).
제834 단계 후에, 플래쉬 메모리 덮어쓰기 장치는 제834 단계에서의 쓰기가 제대로 완료되었는지 판단한다(제836 단계). 이 때, 제대로(정확히) 완료되었는지의 기준은 물론 기 설정되어 있다.
제836 단계에서 제대로 완료되었다고 판단되면, 플래쉬 메모리 덮어쓰기 장치는 제834 단계에서 쓰여지지 않은 나머지 서브 프레임을 다음 블록에 쓰고자 제810 단계로 진행한다(제838 단계).
한편 제830 단계에서 제대로 완료되지 않았다고 판단되거나 제836 단계에서 제대로 완료되지 않았다고 판단되면, false로 리턴(return)한다(제840 단계).
이상에서 언급된 본 발명의 적어도 일 실시예에 따른 플래쉬 메모리 덮어쓰기 방법을 컴퓨터에서 실행시키기 위한 프로그램은 컴퓨터로 읽을 수 있는 기록매체에 저장될 수 있다.
여기서, 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬(ROM), 플로피 디스크, 하드 디스크 등), 및 광학적 판독 매체(예를 들면, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc))와 같은 저장매체를 포함한다.
이제까지 본 발명을 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로, 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점들은 본 발명에 포함된 것으로 해석되어야 할 것이다.

Claims (23)

  1. 플래쉬 칩들을 구비하는 플래쉬 메모리 소자에의 덮어쓰기 방법에 있어서,
    상기 플래쉬 칩들은 동일한 크기를 가지며, 각각의 플래쉬 칩은 데이터 쓰기를 수행하기 위한 물리적 구성 단위인 섹터들을 포함하고 각 섹터는 데이터 삭제를 수행하기 위한 논리적 구성 단위인 블록들을 포함하며,
    연속 데이터를 상기 플래쉬 칩들에 나누어 저장할 때에 상기 플래쉬 칩들 중 하나인 제1 플래쉬 칩에서 쓰기 작업을 시작할 블록으로 선택된 제1 블록에 대하여 잔여 공간을 계산하는 잔여 공간 계산 단계;
    계산된 잔여 공간에 부합하는 상기 연속 데이터의 적어도 일부를 상기 제1 블록에 데이터 쓰기를 수행하는 제1 데이터 쓰기 단계;
    상기 데이터 쓰기가 수행될 때 상기 제1 플래쉬 칩 다음에 위치하는 제2 플래쉬 칩에서 선택된 제2 섹터에 대하여 데이터 삭제 작업이 필요한지 여부를 판별하되, 상기 제1 블록을 포함하는 제1 섹터와 동일 차례에 위치하는 상기 제2 섹터에 대하여 상기 판별을 수행하는 데이터 삭제 작업 필요성 판단 단계; 및
    데이터 삭제 작업이 필요하면 상기 제2 섹터에 대하여 상기 데이터 삭제 작업을 수행하는 제1 데이터 삭제 단계
    를 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 방법.
  2. 제 1 항에 있어서,
    상기 제1 데이터 쓰기 단계는,
    계산된 잔여 공간의 크기와 상기 연속 데이터의 크기를 비교하는 크기 비교 단계; 및
    계산된 잔여 공간의 크기가 상기 연속 데이터의 크기보다 크거나 같으면 상기 연속 데이터의 전부를 상기 제1 블록에 데이터 쓰기하며, 계산된 잔여 공간의 크기가 상기 연속 데이터의 크기보다 작으면 계산된 잔여 공간과 동일한 크기의 상기 연속 데이터의 일부를 상기 제1 블록에 데이터 쓰기하는 쓰기 단계
    를 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 방법.
  3. 제 1 항에 있어서,
    상기 제1 데이터 삭제 단계 이후의 단계로서,
    상기 연속 데이터의 일부만 상기 데이터 쓰기가 수행되면 상기 일부를 제외한 나머지를 상기 제2 섹터에서 상기 제1 블록과 동일 차례에 위치하는 제2 블록에 상기 데이터 쓰기를 수행하는 제2 데이터 쓰기 단계; 및
    상기 나머지의 크기가 상기 제2 블록의 크기보다 더 크면 상기 나머지와 상기 제2 블록 간 크기 차이를 기초로 상기 제2 플래쉬 칩 다음에 위치하는 적어도 하나의 플래쉬 칩에 대하여 상기 데이터 쓰기를 더욱 수행하는 제3 데이터 쓰기 단계
    를 더욱 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 방법.
  4. 제 3 항에 있어서,
    상기 제2 데이터 쓰기 단계 또는 상기 제3 데이터 쓰기 단계를 수행할 때에, 현재 데이터 쓰기를 진행중인 플래쉬 칩의 다음에 위치하는 플래쉬 팁에 대하여 상기 데이터 삭제 작업이 필요한지 여부를 판별하여, 상기 데이터 삭제 작업이 필요하다고 판단되면 상기 데이터 삭제 작업을 수행하는 제2 데이터 삭제 단계
    를 더욱 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 컴퓨터 프로그램을 저장한 컴퓨터로 읽을 수 있는 기록매체.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 플래쉬 칩들을 구비하는 플래쉬 메모리 소자에의 덮어쓰기 장치에 있어서,
    상기 플래쉬 칩들은 동일한 크기를 가지며, 각각의 플래쉬 칩은 데이터 쓰기를 수행하기 위한 물리적 구성 단위인 섹터들을 포함하고 각 섹터는 데이터 삭제를 수행하기 위한 논리적 구성 단위인 블록들을 포함하며,
    연속 데이터를 상기 플래쉬 칩들에 나누어 저장할 때에 상기 플래쉬 칩들 중 하나인 제1 플래쉬 칩에서 쓰기 작업을 시작할 블록으로 선택된 제1 블록에 대하여 잔여 공간을 계산하는 잔여 공간 계산부;
    계산된 잔여 공간에 부합하는 상기 연속 데이터의 적어도 일부를 상기 제1 블록에 데이터 쓰기를 수행하는 제1 데이터 쓰기부;
    상기 데이터 쓰기가 수행될 때 상기 제1 플래쉬 칩 다음에 위치하는 제2 플래쉬 칩에서 선택된 제2 섹터에 대하여 데이터 삭제 작업이 필요한지 여부를 판별하되, 상기 제1 블록을 포함하는 제1 섹터와 동일 차례에 위치하는 상기 제2 섹터에 대하여 상기 판별을 수행하는 데이터 삭제 작업 필요성 판단부; 및
    데이터 삭제 작업이 필요하면 상기 제2 섹터에 대하여 상기 데이터 삭제 작업을 수행하는 제1 데이터 삭제부
    를 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 장치.
  13. 제 12 항에 있어서,
    상기 제1 데이터 쓰기부는,
    계산된 잔여 공간의 크기와 상기 연속 데이터의 크기를 비교하는 크기 비교부; 및
    계산된 잔여 공간의 크기가 상기 연속 데이터의 크기보다 크거나 같으면 상기 연속 데이터의 전부를 상기 제1 블록에 데이터 쓰기하며, 계산된 잔여 공간의 크기가 상기 연속 데이터의 크기보다 작으면 계산된 잔여 공간과 동일한 크기의 상기 연속 데이터의 일부를 상기 제1 블록에 데이터 쓰기하는 쓰기부
    를 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 장치.
  14. 제 12 항에 있어서,
    상기 연속 데이터의 일부만 상기 데이터 쓰기가 수행되면 상기 일부를 제외한 나머지를 상기 제2 섹터에서 상기 제1 블록과 동일 차례에 위치하는 제2 블록에 상기 데이터 쓰기를 수행하는 제2 데이터 쓰기부; 및
    상기 나머지의 크기가 상기 제2 블록의 크기보다 더 크면 상기 나머지와 상기 제2 블록 간 크기 차이를 기초로 상기 제2 플래쉬 칩 다음에 위치하는 적어도 하나의 플래쉬 칩에 대하여 상기 데이터 쓰기를 더욱 수행하는 제3 데이터 쓰기부
    를 더욱 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 장치.
  15. 제 14 항에 있어서,
    상기 제2 데이터 쓰기부 또는 상기 제3 데이터 쓰기부와 함께 구동되는 것으로서, 현재 데이터 쓰기를 진행중인 플래쉬 칩의 다음에 위치하는 플래쉬 팁에 대하여 상기 데이터 삭제 작업이 필요한지 여부를 판별하여, 상기 데이터 삭제 작업이 필요하다고 판단되면 상기 데이터 삭제 작업을 수행하는 제2 데이터 삭제부
    를 더욱 포함하는 것을 특징으로 하는 플래쉬 메모리 덮어쓰기 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020100048105A 2010-05-24 2010-05-24 플래쉬 메모리 덮어쓰기 방법 및 장치 KR101083054B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100048105A KR101083054B1 (ko) 2010-05-24 2010-05-24 플래쉬 메모리 덮어쓰기 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100048105A KR101083054B1 (ko) 2010-05-24 2010-05-24 플래쉬 메모리 덮어쓰기 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101083054B1 true KR101083054B1 (ko) 2011-11-16

Family

ID=45397643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048105A KR101083054B1 (ko) 2010-05-24 2010-05-24 플래쉬 메모리 덮어쓰기 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101083054B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101777383B1 (ko) 2016-09-28 2017-09-11 엘아이지넥스원 주식회사 플래시 메모리의 덮어쓰기 방법 및 장치
KR101821120B1 (ko) * 2015-11-20 2018-01-23 주식회사 한글과컴퓨터 메모리 적재 데이터 재활용 시스템 및 이를 이용한 메모리 적재 데이터 재활용 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090235017A1 (en) * 1995-07-31 2009-09-17 Petro Estakhri Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090235017A1 (en) * 1995-07-31 2009-09-17 Petro Estakhri Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821120B1 (ko) * 2015-11-20 2018-01-23 주식회사 한글과컴퓨터 메모리 적재 데이터 재활용 시스템 및 이를 이용한 메모리 적재 데이터 재활용 방법
KR101777383B1 (ko) 2016-09-28 2017-09-11 엘아이지넥스원 주식회사 플래시 메모리의 덮어쓰기 방법 및 장치

Similar Documents

Publication Publication Date Title
US8190811B2 (en) Defragmentation of solid state memory
JP4282733B1 (ja) ディスク記憶装置及びデータ書き込み方法
US20100205354A1 (en) Storage device using flash memory
KR20140133427A (ko) 플래시 메모리에 저장된 데이터를 관리하는 방법 및 관련 메모리 장치 및 제어기
JP5506926B2 (ja) テープ記憶装置、及びその書込み方法
JP5065203B2 (ja) データのフォーマットを変換する装置及び方法
JP2009205753A (ja) 磁気ディスク装置及びデータ記憶方法
KR101083054B1 (ko) 플래쉬 메모리 덮어쓰기 방법 및 장치
JP2008077669A (ja) 記録方式
US7073015B2 (en) Information storage apparatus
JP2007087062A (ja) アレイ型記憶装置
US8103819B2 (en) Information storage device and stored data processing method
JP5541194B2 (ja) フラッシュメモリに対してデータの読み出しおよび書き込みを行う制御装置
CN105139870B (zh) 一种光盘的实时刻录方法及装置
JP2012181896A (ja) 磁気テープ装置の制御方法および磁気テープ装置とその制御プログラム
JP2018185842A (ja) メモリ制御装置及び情報処理システム
US20160283137A1 (en) Storage control system, storage control device and program
JP2008262452A (ja) 記録デバイスのキャッシュ方法および記録装置
US20070174739A1 (en) Disk device, method of writing data in disk device, and computer product
US20170153840A1 (en) Data Updating in a File System
CN103389943A (zh) 控制装置、存储装置及存储控制方法
US7768733B2 (en) Method for erasing data from magnetic tape storage media
US20060123192A1 (en) Information Recording/Reproducing Method and Apparatus
JP4535049B2 (ja) 仮想ライブラリ装置、仮想ライブラリ装置の制御方法、仮想ライブラリ装置の制御プログラム
JP2007122419A (ja) 不揮発性データ更新システム、不揮発性データ更新方法及びプログラム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 9