KR101079881B1 - Method for forming semiconductor device - Google Patents
Method for forming semiconductor device Download PDFInfo
- Publication number
- KR101079881B1 KR101079881B1 KR1020040057339A KR20040057339A KR101079881B1 KR 101079881 B1 KR101079881 B1 KR 101079881B1 KR 1020040057339 A KR1020040057339 A KR 1020040057339A KR 20040057339 A KR20040057339 A KR 20040057339A KR 101079881 B1 KR101079881 B1 KR 101079881B1
- Authority
- KR
- South Korea
- Prior art keywords
- poly
- forming
- region
- film
- schottky diode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims abstract description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000005684 electric field Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 자세하게는 일반적인 CMOS 공정을 통해 높은 문턱전압을 갖는 쇼트키 다이오드를 형성함으로써 쇼트키 다이오드의 특성을 확보함과 동시에 제조 공정을 단순화하는 반도체 소자의 제조 방법에 관한 것이다.
이는 트랜지스터 형성 영역과 캐패시터 형성 영역 및 쇼트키 다이오드 형성 영역으로 구분된 반도체 기판에 웰 영역을 형성하는 단계와, 상기 웰 영역이 형성된 반도체 기판 전면에 폴리막 및 유전체막을 차례로 증착하고 패터닝하여 상기 캐패시터 형성 영역 및 쇼트키 다이오드 형성 영역에 폴리막과 유전체막이 적층된 복수의 피아이(Poly-Insulator) 구조물을 형성하는 단계와, 상기 피아이 구조물이 형성된 결과물 전면에 게이트 폴리를 증착하고 상기 쇼트키 다이오드 형성 영역의 게이트 폴리 및 유전체막을 제거함으로써, 상기 폴리막을 쇼트키 다이오드의 폴리 필드 플레이트로 형성하는 단계와, 상기 트랜지스터 형성 영역 및 다이오드 형성 영역에 금속층을 형성하는 단계를 포함하여 이루어진다.
쇼트키, 다이오드, 문턱 전압, 폴리, 필드 플레이트
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to fabricating a semiconductor device having a characteristic of Schottky diode by simplifying a manufacturing process by forming a Schottky diode having a high threshold voltage through a general CMOS process. It is about a method.
The method may include forming a well region on a semiconductor substrate divided into a transistor forming region, a capacitor forming region, and a schottky diode forming region, and depositing and patterning a poly film and a dielectric film on an entire surface of the semiconductor substrate on which the well region is formed to form the capacitor. Forming a plurality of poly-insulator structures in which a poly film and a dielectric film are stacked in a region and a schottky diode forming region, depositing a gate poly on the entire surface of the resultant body on which the film is formed, and By removing the gate poly and dielectric film, forming the poly film as a polyfield plate of a Schottky diode, and forming a metal layer in the transistor formation region and the diode formation region.
Schottky, Diode, Threshold Voltage, Poly, Field Plate
Description
도 1은 종래 기술의 산화막 필드 플레이트(field plate) 방법에 따라 형성된 쇼트키 다이오드를 나타낸 단면도이고,1 is a cross-sectional view showing a Schottky diode formed according to a conventional oxide film field plate method,
도 2는 종래 기술의 P+ 가아드링(Guard-Ring) 방법에 따라 형성된 쇼트키 다이오드를 나타낸 단면도이며, 2 is a cross-sectional view showing a Schottky diode formed according to the P + Guard-Ring method of the prior art,
도 3은 종래 기술의 산화막 폴리 필드 플레이트 방법에 따라 형성된 쇼트키 다이오드를 나타낸 단면도이다.3 is a cross-sectional view showing a Schottky diode formed according to the oxide film polyfield plate method of the prior art.
도 4a 내지 도 4e는 본 발명에 의한 쇼트키 다이오드의 형성 방법을 나타낸 공정단면도들이다.
4A to 4E are process cross-sectional views illustrating a method of forming a schottky diode according to the present invention.
- 도면의 주요 부분에 대한 설명 -Description of the main parts of the drawing-
10 : 반도체 기판 13 : 웰 영역10
15 : 소자분리막 17 : 폴리막15
18 : 유전체막 20 : 피아이 구조물18
21 : 게이트 폴리(게이트 전극) 23 : LDD 이온주입층21: gate poly (gate electrode) 23: LDD ion implantation layer
25 : 측벽 절연막 27 : 실리사이드층
25 side wall
A : 트랜지스터 형성 영역A: transistor formation region
B : 캐패시터 형성 영역B: capacitor formation area
C : 쇼트키 다이오드 형성 영역
C: Schottky Diode Formation Area
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 자세하게는 일반적인 CMOS 공정을 통해 높은 문턱전압을 갖는 쇼트키 다이오드를 형성함으로써 쇼트키 다이오드의 특성을 확보함과 동시에 제조 공정을 단순화하는 반도체 소자의 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to fabricating a semiconductor device having a characteristic of Schottky diode by simplifying a manufacturing process by forming a Schottky diode having a high threshold voltage through a general CMOS process. It is about a method.
현재 비메모리 분야에서 메모리를 비롯한 바이폴라 접합 트랜지스터(BJT), 쇼트키 다이오드(Schottky Diode), 제너 다이오드(Zener Diode) 등의 각종 부품을 한 칩에 구현하는 SoC(On Chip Solution)기술이 발전하고 있다.In the non-memory field, SoC (On Chip Solution) technology, which implements various components such as memory, bipolar junction transistor (BJT), Schottky diode, Zener diode, etc., is developed in one chip. .
한편, 이러한 옵션 소자를 포함한 On Chip Solution은 특히 BiCMOS 공정에서도 활발히 진행 중에 있다.On-chip solutions, including these optional devices, are also actively underway in the BiCMOS process.
여기서, 쇼트키 다이오드란, 금속과 반도체의 접촉에 의해 반도체 표면에 형성되는 에너지 장벽을 이용하여 만든 반도체 소자로써, 전도성분이 다수 캐리어여서 소수 캐리어의 주입이 거의 없기 때문에 소수 캐리어의 축적이 없다. Here, a Schottky diode is a semiconductor element made of an energy barrier formed on the surface of a semiconductor by contact between a metal and a semiconductor. Since the conductive component is a large number of carriers and there is almost no injection of minority carriers, there is no accumulation of minority carriers.
그에 따라 스위칭 시간이 짧아서 고속 스위칭 동작에 적합하다는 특성이 있고, 한쪽이 금속이기 때문에 동일한 반도체 기판 농도에 대해 상승 전압이 낮고 직렬저항도 낮을 뿐만 아니라 금속의 열전도율이 좋기 때문에 열의 발산이 양호한 장점이 있다.As a result, the switching time is short and suitable for high-speed switching operation. Since one side is a metal, heat dissipation is good due to low rise voltage, low series resistance, and good thermal conductivity of the same semiconductor substrate concentration. .
반면에, 반도체 기판 위에 금속과 오믹 콘택을 이용하기 때문에 높은 문턱 전압을 얻을 수 없다는 단점이 있다.On the other hand, a high threshold voltage cannot be obtained because metal and ohmic contacts are used on the semiconductor substrate.
따라서, 이러한 쇼트키 다이오드의 제작에 있어 높은 문턱 전압을 얻기 위하여 많은 기술들이 다양하게 사용되고 있다.Therefore, many techniques have been used in various ways to obtain a high threshold voltage in the production of such a Schottky diode.
도 1은 종래에 사용되고 있는 높은 문턱 전압을 갖는 쇼트키 다이오드의 형성방법 중 산화막 필드 플레이트(field plate) 방법에 따라 형성된 쇼트키 다이오드를 나타낸 단면도로써, 반도체 기판(10) 상에 형성된 산화막(11)이 쇼트키 다이오드 금속인 실리사이드층(27)과의 전계를 감소시키기 위한 목적으로 형성되어진다.FIG. 1 is a cross-sectional view illustrating a Schottky diode formed by an oxide field plate method among Schottky diodes having a high threshold voltage, which is conventionally used. The
도 2는 P+ 가아드링(Guard-Ring) 방법에 따라 형성된 쇼트키 다이오드를 나타낸 단면도로써, 누설전류를 방지하기 위하여 상기 쇼트키 금속인 실리사이드층(27)과 접촉되는 부위의 양측 반도체 기판(10)에 P+ 가아드링(12)을 형성한 것이다.FIG. 2 is a cross-sectional view illustrating a Schottky diode formed according to a P + guard-ring method, in which both
도 3은 폴리 필드 플레이트 방법을 통해 형성된 쇼트키 다이오드를 나타낸 단면도로써, 폴리막(17)을 필드 플레이트로 형성하여 상기 산화막 필드 플레이트 방법이나 P+ 가아드링 방법보다 더욱 효과적으로 반도체 기판(10)과 쇼트키 금속용 실리사이드층(27) 간의 전계를 감소시킬 수 있게 되고 누설전류를 방지하여 높은 문턱전압을 얻을 수 있게 된다.3 is a cross-sectional view illustrating a Schottky diode formed by a polyfield plate method, in which a
그러나, 도 3에서와 같이 폴리 필드 플레이트 방법을 사용하여 높은 문턱전압을 갖는 쇼트키 다이오드를 형성하기 위해서는 쇼트키 다이오드가 형성되는 부분만을 위해 새로운 공정을 추가하여 진행해야 하므로 공정이 복잡해지는 문제점이 있다.
However, in order to form a Schottky diode having a high threshold voltage using the polyfield plate method as shown in FIG. 3, a new process needs to be added only for a portion where the Schottky diode is formed, which causes a complicated process. .
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 쇼트키 다이오드를 형성하는 데 있어 쇼트키 다이오드의 특성을 확보함과 동시에 제조 공정을 단순화하는 반도체 소자의 제조 방법을 제공하는 데 그 목적이 있다.
Accordingly, the present invention has been made to solve the above problems, and to provide a method of manufacturing a semiconductor device to secure the characteristics of the Schottky diode in the formation of the Schottky diode and to simplify the manufacturing process. There is a purpose.
상기와 같은 목적을 달성하기 위하여, 본 발명은 트랜지스터 형성 영역과 캐패시터 형성 영역 및 쇼트키 다이오드 형성 영역으로 구분된 반도체 기판에 웰 영역을 형성하는 단계와, 상기 웰 영역이 형성된 반도체 기판 전면에 폴리막 및 유전체막을 차례로 증착한 후 이를 선택적으로 식각하여 상기 캐패시터 형성 영역 및 쇼트키 다이오드 형성 영역에 폴리막과 유전체막이 적층된 모양의 피아이(Poly-Insulator) 구조물을 복수개 형성하는 단계와, 상기 피아이 구조물이 형성된 결과물 전면에 게이트 폴리를 증착한 후 패터닝하여 트랜지스터 형성 영역에 게이트를 형성함과 동시에 상기 피아이 구조물 상에 게이트 폴리를 형성한 후 상기 쇼트키 다이오드 형성 영역의 게이트 폴리 및 유전체막을 제거함으로써, 상기 폴리막을 쇼트키 다이오드의 폴리 필드 플레이트로 형성하는 단계와, 상기 트랜지스터 형성 영역 및 다이오드 형성 영역에 금속층을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a well region on a semiconductor substrate divided into a transistor formation region, a capacitor formation region and a Schottky diode formation region, and a poly film on the entire surface of the semiconductor substrate on which the well region is formed And depositing a dielectric film in sequence and then selectively etching the dielectric film to form a plurality of poly-insulator structures in which a poly film and a dielectric film are stacked in the capacitor formation region and the Schottky diode formation region. Depositing a gate poly on the entire surface of the resultant and then patterning the gate poly to form a gate in the transistor formation region, and simultaneously forming a gate poly on the PAI structure, and then removing the gate poly and the dielectric film of the Schottky diode formation region, thereby removing the poly Polyfield of Schottky Diode to Stop It provides a method of manufacturing a semiconductor device comprising the step of forming a plate and the metal layer in the transistor formation region and the diode formation region.
또한, 상기와 같은 목적을 달성하기 위한 본 발명은 트랜지스터 형성 영역과 캐패시터 형성 영역 및 쇼트키 다이오드 형성 영역으로 구분된 반도체 기판에 웰 영역을 형성하는 단계와, 상기 웰 영역이 형성된 반도체 기판 전면에 폴리막 및 유전체막을 차례로 증착하고 패터닝하여 상기 캐패시터 형성 영역 및 쇼트키 다이오드 형성 영역에 폴리막과 유전체막이 적층된 복수의 피아이(Poly-Insulator) 구조물을 형성하는 단계와, 상기 피아이 구조물이 형성된 결과물 전면에 게이트 폴리를 증착하고 패터닝하여 상기 게이트 폴리를 쇼트키 다이오드의 폴리 필드 플레이트로 형성하는 단계와, 상기 트랜지스터 형성 영역 및 다이오드 형성 영역에 금속층을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 제조 방법을 제공한다.In addition, the present invention for achieving the above object is to form a well region on a semiconductor substrate divided into a transistor formation region, a capacitor formation region and a Schottky diode formation region, and the poly Depositing and patterning a film and a dielectric film in order to form a plurality of poly-insulator structures in which a poly film and a dielectric film are stacked in the capacitor formation region and the Schottky diode formation region, and on the entire surface of the resultant structure on which the film structure is formed. And depositing and patterning a gate poly to form the gate poly as a polyfield plate of a Schottky diode, and forming a metal layer in the transistor forming region and the diode forming region. .
본 발명에 있어서, 상기 폴리막은 불순물이 도핑되지 않은 언도프드 폴리막인 것을 특징으로 한다.In the present invention, the poly film is an undoped poly film which is not doped with impurities.
이와 같이, 언도프드 폴리막을 쇼트키 다이오드의 필드 플레이트로 하여 다이오드 에지에 걸리는 필드는 언도프드 폴리막에 의해 전압 분배효과가 발생함으로써, 반도체 기판과 금속층과의 전계를 감소시킬 수 있다.In this way, the field applied to the diode edge using the undoped poly film as the field plate of the Schottky diode generates a voltage distribution effect by the undoped poly film, thereby reducing the electric field between the semiconductor substrate and the metal layer.
본 발명에 있어서, 상기 유전체막은 산화막/질화막/산화막(ONO)구조로 형성 하는 것을 특징으로 한다.In the present invention, the dielectric film is characterized in that the oxide film / nitride film / oxide film (ONO) structure.
본 발명에 있어서, 상기 금속층은 상기 캐패시터 형성 영역을 보호하는 마스크를 형성한 후 실리사이드 공정을 거쳐, 상기 트랜지스터 형성 영역 및 쇼트키 다이오드 형성 영역의 활성 영역 상에 형성된 금속 실리사이드층인 것을 특징으로 한다.
The metal layer may be a metal silicide layer formed on an active region of the transistor forming region and the Schottky diode forming region after forming a mask protecting the capacitor forming region and then performing a silicide process.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.
도 4a 내지 도 4f는 본 발명에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도들이다.4A through 4F are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with the present invention.
도 4a에서 보는 바와 같이, 소자분리막(15)이 형성되고 트랜지스터 형성 영역(A)과 캐패시터 형성 영역(B) 및 쇼트키 다이오드 형성 영역(C)으로 구분된 반도체 기판(10)에 웰 영역(13)을 형성한다.As shown in FIG. 4A, a
이 때, 상기 소자분리막(15)은 상기 웰 영역(13) 전면에 걸쳐 실리사이드층(27)이 형성되는 것을 방지하기 위하여 웰 영역(13) 내의 반도체 기판(10) 상에도 형성한다.In this case, the
그리고 도 4b에서 보는 바와 같이, 상기 웰 영역(13)이 형성된 반도체 기판(10) 전면에 폴리막(17)을 증착한 후 상기 캐패시터 형성 영역(B)이 오픈되도록 패터닝된 포토레지스트(PR)를 도포하고, 이를 마스크로 하여 고농도 불순물 주입을 진행한다(화살표).As shown in FIG. 4B, after the
이때, 상기 폴리막(17)은 불순물이 도핑되지 않은 언드프드(undoped) 폴리막으로 하여 쇼트키 다이오드의 필드 플레이트(field-plate)로 사용한다.In this case, the
이와 같이, 언도프드 폴리막을 쇼트키 다이오드의 필드 플레이트로 하여 다이오드 에지(edge)에 걸리는 필드는 언도프드 폴리막에 의해 전압 분배효과가 발생함으로써, 반도체 기판(10)과 다이오드의 금속층인 실리사이드층(27)과의 전계를 감소시킬 수 있다.In this way, the field applied to the diode edge using the undoped poly film as the field plate of the Schottky diode generates a voltage distribution effect by the undoped poly film, so that the silicide layer, which is the metal layer of the
그 다음 상기 포토레지스트(PR)를 제거하고 도 4c에서 보는 바와 같이, 상기 폴리막(17) 상에 유전체막(18)을 증착한다.The photoresist PR is then removed and a
이때, 상기 유전체막(18)은 산화막/질화막/산화막(ONO)구조로 형성하는 것을 특징으로 한다.At this time, the
그리고 도 4d에서 보는 바와 같이, 상기 유전체막(18)과 폴리막(17)을 선택적으로 식각하여 상기 캐패시터 형성 영역(B) 및 쇼트키 다이오드 형성 영역(C)에 폴리막(17)과 유전체막(18)이 적층된 모양의 피아이(Poly-Insulator) 구조물(20)을 복수개 형성한다.As shown in FIG. 4D, the
그리고 도 4e에서 보는 바와 같이, 상기 피아이 구조물(20)이 형성된 결과물 전면에 게이트 폴리(21)를 증착한 후 마스크를 통한 선택적 식각으로 상기 쇼트키 다이오드 형성 영역(C)의 게이트 폴리(21) 및 유전체막(18)을 제거하여 상기 폴리막(17)만을 남겨둠으로써, 상기 폴리막(17)을 쇼트키 다이오드의 필드 플레이트로한다.As shown in FIG. 4E, the
이러한 공정을 진행하면 상기 트랜지스터 형성 영역(A) 및 캐패시터 형성 영역(B)에 상기 게이트 폴리(21)로 이루어진 게이트 전극(21)이 형성된다.In this process, the
이때, 상기 게이트 폴리(21)를 제거하지 않고, 상기 폴리막(17) 대신 상기 게이트 폴리(21)를 쇼트키 다이오드의 필드 플레이트로 형성할 수 있다.In this case, the
이어서, 상기 결과물 전면에 LDD 이온주입 공정을 진행하여 상기 웰 영역(13)의 소정 영역에 LDD 이온주입층(23)을 형성한 후 상기 트랜지스터 형성 영역(A)의 게이트 전극(21) 측벽에 측벽 절연막(25)을 형성한다.Subsequently, an LDD ion implantation process is performed on the entire surface of the resultant to form an LDD
이 때, 상기 측벽 절연막(25)은 상기 트랜지스터 형성 영역(A)의 게이트 전극(21) 상에 2000Å의 두께로 절연막을 증착한 후 비등방성 식각함으로써 형성한다.In this case, the
그 다음 도 4f에서 보는 바와 같이, 상기 캐패시터 형성 영역(B)을 보호하는 마스크를 형성한 후 실리사이드 공정을 진행함으로써 트랜지스터 형성 영역(A) 및 다이오드 형성 영역(C)에 쇼트키 다이오드 금속 실리사이드층(27)을 형성한다.Next, as shown in FIG. 4F, after forming a mask that protects the capacitor forming region B, a silicide process is performed, thereby forming a Schottky diode metal silicide layer (C) in the transistor forming region A and the diode forming region C. 27).
요약하자면, 본 발명은 상기와 같이 언도프드 폴리막을 쇼트키 다이오드의 필드 플레이트로 형성하되, 일반적인 CMOS 공정을 진행하면서 높은 문턱전압을 갖는 쇼트키 다이오드를 형성함으로써, 상기 쇼트키 금속용 실리사이드층과 반도체 기판 간의 전계를 효과적으로 감소시킬 수 있게 된다.
In summary, the present invention forms the undoped poly film as a field plate of a Schottky diode as described above, and forms a Schottky diode having a high threshold voltage during a general CMOS process, thereby forming the silicide layer and the semiconductor for the Schottky metal. It is possible to effectively reduce the electric field between the substrates.
이상 설명한 바와 같이, 본 발명에 따르면, 높은 문턱전압을 갖는 쇼트키 다이오드를 일반적인 CMOS 공정을 통해 형성함으로써 쇼트키 다이오드의 특성을 확보할 수 있음과 동시에 제조 공정의 단순화를 가져오는 이점이 있다.As described above, according to the present invention, by forming a Schottky diode having a high threshold voltage through a general CMOS process, it is possible to secure the characteristics of the Schottky diode and to simplify the manufacturing process.
따라서, 쇼트키 다이오드를 형성하는 데 있어 원가를 절감 할 수 있는 효과가 있다.Therefore, there is an effect that can reduce the cost in forming the Schottky diode.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040057339A KR101079881B1 (en) | 2004-07-22 | 2004-07-22 | Method for forming semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040057339A KR101079881B1 (en) | 2004-07-22 | 2004-07-22 | Method for forming semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060008620A KR20060008620A (en) | 2006-01-27 |
| KR101079881B1 true KR101079881B1 (en) | 2011-11-03 |
Family
ID=37119613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040057339A KR101079881B1 (en) | 2004-07-22 | 2004-07-22 | Method for forming semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101079881B1 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476099B1 (en) | 2003-11-26 | 2005-03-14 | 김덕수 | Composition for coating of nylon gloves and process for preparation of the same |
-
2004
- 2004-07-22 KR KR1020040057339A patent/KR101079881B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476099B1 (en) | 2003-11-26 | 2005-03-14 | 김덕수 | Composition for coating of nylon gloves and process for preparation of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060008620A (en) | 2006-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685955B2 (en) | Trench diode and method of forming the same | |
| US9508716B2 (en) | Methods of manufacturing a semiconductor device | |
| KR101376260B1 (en) | Semiconductor device and method for fabricating the same | |
| JP3417013B2 (en) | Insulated gate bipolar transistor | |
| TW202137568A (en) | IMPROVED GaN STRUCTURES | |
| CN103378136A (en) | Structure and method for NFET with high k metal gate | |
| TWI527096B (en) | Growth epi as interconnection layer on mos structure | |
| US8957494B2 (en) | High-voltage Schottky diode and manufacturing method thereof | |
| US20140191319A1 (en) | Finfet compatible diode for esd protection | |
| JP2008529279A (en) | Integrated circuit including power diode | |
| US20070221999A1 (en) | Semiconductor devices and methods of manufacture thereof | |
| US7906386B2 (en) | Semiconductor device and method of fabricating the same | |
| KR101079881B1 (en) | Method for forming semiconductor device | |
| US10242876B2 (en) | Method for manufacturing semiconductor device | |
| CN111199970B (en) | Transistor structure for electrostatic protection and manufacturing method thereof | |
| CN111192871B (en) | Transistor structure for electrostatic protection and manufacturing method thereof | |
| CN114256073A (en) | Semiconductor structure and forming method thereof | |
| KR100598348B1 (en) | Method for fabricating schottky diode using silicon-based cmos process | |
| CN105576014A (en) | Schottky diode and manufacture method for the same | |
| KR101667669B1 (en) | Schottky barrier diode and method for manufacturing the diode | |
| TW201523881A (en) | Termination structure and fabrication method thereof | |
| CN111092113B (en) | Terminal area structure of metal oxide semiconductor field effect transistor and manufacturing method thereof | |
| KR100322891B1 (en) | Method For Manufacturing The Gate Electrode Of Semiconductor Device | |
| KR100246625B1 (en) | Manufacturing process of semiconductor device having capacitor and self-aligned double gate electrode | |
| CN116646400A (en) | Silicon carbide MOSFET device and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 8 |