KR101070540B1 - Apparatus for reducing harmonic - Google Patents

Apparatus for reducing harmonic Download PDF

Info

Publication number
KR101070540B1
KR101070540B1 KR1020090083927A KR20090083927A KR101070540B1 KR 101070540 B1 KR101070540 B1 KR 101070540B1 KR 1020090083927 A KR1020090083927 A KR 1020090083927A KR 20090083927 A KR20090083927 A KR 20090083927A KR 101070540 B1 KR101070540 B1 KR 101070540B1
Authority
KR
South Korea
Prior art keywords
output
dither
switching signal
random number
signal
Prior art date
Application number
KR1020090083927A
Other languages
Korean (ko)
Other versions
KR20110026149A (en
Inventor
이교범
김서형
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020090083927A priority Critical patent/KR101070540B1/en
Publication of KR20110026149A publication Critical patent/KR20110026149A/en
Application granted granted Critical
Publication of KR101070540B1 publication Critical patent/KR101070540B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/3283—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being in the time domain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/331—Sigma delta modulation being used in an amplifying circuit

Abstract

본 발명은 고조파 저감장치에 관한 것으로, 입력 스위칭 신호의 변조지수를 설정된 변조지수와 비교하고, 그 비교결과에 따라 공간 디더 시그마 델타 변조방식 또는 시간 디더 델타 변조방식을 적용함으로써, SPWM(Sinusoidal PWM) 방식으로 스위칭 펄스 패턴 생성시 발생하는 고조파로 인한 전자파장애 현상, 스위칭 소자에서의 전류스트레스 등의 문제를 해결할 수 있다.The present invention relates to a harmonic reduction device, by comparing a modulation index of an input switching signal with a set modulation index, and applying a spatial dither sigma delta modulation method or a time dither delta modulation method according to the comparison result, to obtain a SPWM (Sinusoidal PWM) In this way, problems such as electromagnetic interference due to harmonics and current stress in the switching device can be solved.

SPWM(Sinusoidal PWM), 고조파 저감, 공간디더 델타 변조방식, 시간디더 델타변조방식  Sinusoidal PWM (SPWM), harmonic reduction, spatial dither delta modulation, time dither delta modulation

Description

고조파 저감장치{APPARATUS FOR REDUCING HARMONIC}Harmonic Reduction Device {APPARATUS FOR REDUCING HARMONIC}

본 발명은 고조파 저감기술에 관한 것으로, 더욱 자세하게는 펄스폭변조(Pulse Width Modulation : PWM) 수행시 발생하는 고조파를 저감하는 기술에 관한 것이다.The present invention relates to a harmonic reduction technology, and more particularly, to a technique for reducing harmonics generated when performing pulse width modulation (PWM).

PWM은 여러 전력변환 장치 및 산업에서 널리 사용되고 있다. PWM은 여러 전력변환 장치 및 산업에서 널리 사용되고 있다. 이러한 PWM에는 SPWM(Sinusoidal PWM), SDM(Sigma Delta Modulation) 그리고 RPWM(Random PWM)의 3가지 방식이 있다.    PWM is widely used in many power conversion devices and industries. PWM is widely used in many power conversion devices and industries. There are three types of PWMs: sinusoidal PWM (SPWM), sigma delta modulation (SDM), and random PWM (RPWM).

SPWM 방식은 지령 신호와 삼각파의 비교를 통하여 스위칭 펄스 패턴을 만든다. 1차 SDM 방식은 적분기와 양자화기로 구성되어 스위칭 펄스 패턴을 만드는데, 과표본화(over sampling) 방식의 A/D 변환기에서 사용된다. RPWM 방식은 난수 생성기를 통하여 펄스 패턴을 랜덤화 한다. The SPWM method creates a switching pulse pattern by comparing a command signal and a triangle wave. The primary SDM method consists of an integrator and a quantizer to create a switching pulse pattern, which is used in oversampling A / D converters. The RPWM method randomizes pulse patterns through a random number generator.

그러나 가장 보편적으로 사용되는 SPWM 방식은 스위칭 주파수가 고정되어 있기 때문에 스위칭 펄스의 스펙트럼이 스위칭 주파수와 그 정수 배에 집중된다. 이는 스위칭 소음, 과열, 기계적 진동, 반도체 소자의 스위칭 손실, 전자파장애 등의 문제 를 초래한다. However, the most commonly used SPWM method has a fixed switching frequency, so that the spectrum of the switching pulse is concentrated on the switching frequency and its integer multiples. This causes problems such as switching noise, overheating, mechanical vibration, switching losses of semiconductor devices, and electromagnetic interference.

따라서, 본 발명은 SPWM 방식으로 스위칭 펄스 패턴 생성시 발생하는 고조파로 인한 전자파장애 현상, 스위칭 소자에서의 전류스트레스 등의 문제를 해결한 고조파 저감장치를 제공한다. Accordingly, the present invention provides a harmonic reduction device that solves problems such as electromagnetic interference due to harmonics generated during switching pulse pattern generation in the SPWM, current stress in the switching device, and the like.

본 발명의 일 양상에 따른 고조파 저감장치는, 공간 디더 시그마 델타 변조(Space dithered sigma delat modulation) 방식을 이용하여 입력 스위칭 신호로 인한 고조파를 저감 하는 공간 디더 시그마 델타 변조부; 시간 디더 시그마 델타 변조(Time Space dithered sigma delat modulation) 방식을 이용하여 상기 입력 스위칭 신호로 인한 고조파를 저감 하는 시간 디더 시그마 델타 변조부; 및 상기 입력 스위칭 신호의 변조지수와 설정된 변조지수의 비교결과에 따라, 상기 입력 스위칭 신호를 상기 공간 디더 시그마 델타 변조부 또는 시간 디더 시그마 델타 변조부로 전송하는 변조 방식 선택부를 포함한다. Harmonic reduction apparatus according to an aspect of the present invention, the space dither sigma delta modulation (Space dithered sigma delat modulation) using a space dither sigma delta modulation unit for reducing the harmonics due to the input switching signal; A time dither sigma delta modulator for reducing harmonics caused by the input switching signal by using a time space dithered sigma delat modulation method; And a modulation scheme selection unit configured to transmit the input switching signal to the spatial dither sigma delta modulator or the time dither sigma delta modulator according to a comparison result of the modulation index of the input switching signal and the set modulation index.

상기 변조방식 선택부는, 상기 입력 스위칭 신호의 변조지수가 설정된 변조지수보다 크면 상기 입력 스위칭 신호를 상기 공간 디더 시그마 델타 변조부에 전송하고, 상기 입력 스위칭 신호의 변조지수가 설정된 변조지수보다 작으면 상기 입력 스위칭 신호를 상기 시간 디더 시그마 델타 변조부에 전송할 수 있다. The modulation method selection unit transmits the input switching signal to the spatial dither sigma delta modulation unit when the modulation index of the input switching signal is larger than the set modulation index, and when the modulation index of the input switching signal is smaller than the modulation index. The input switching signal may be transmitted to the time dither sigma delta modulator.

상기 설정된 변조지수는 0.6일 수 있다. The set modulation index may be 0.6.

상기 공간 디더 시그마 델타 변조부는, 상기 입력 스위칭 신호를 제2감산기 의 출력신호로 감산하여 출력하는 제1감산기; 상기 제1감산기에서 출력된 신호를 적분하여 출력하는 제1적분기; 공간 디더의 크기조정 파라미터, 상기 입력 스위칭 신호 및 공간디더 출력 스위칭 신호를 입력받아, 난수를 발생하여 상기 공간 디더의 크기조정 파라미터의 크기를 조절하고 상기 입력 스위칭 신호의 부호와 공간디더 출력 스위칭 신호의 부호의 비교결과에 따라 상기 크기가 조절된 공간 디더의 크기조정 파라미터를 공간 디더의 값으로 출력하는 공간디더 발생부; 상기 제1적분기에서 출력된 신호와 상기 공간디더 발생부에서 출력된 신호를 가산하여 출력하는 제1가산기; 상기 제1가산기에서 출력된 신호를 양자화하여 상기 공간디더 출력 스위칭 신호를 출력하는 제1양자화부; 및 상기 제1양자화부에서 출력된 공간디더 출력 스위칭 신호를 상기 제1적분기에서 출력된 신호로 감산하여 상기 제1감산기의 입력으로 궤환 하는 제2감산기를 포함할 수 있다. The spatial dither sigma delta modulator includes: a first subtractor configured to subtract and output the input switching signal to an output signal of a second subtractor; A first integrator for integrating and outputting the signal output from the first subtractor; Receives a scaling parameter of the spatial dither, the input switching signal and the spatial dither output switching signal, generates a random number to adjust the magnitude of the scaling parameter of the spatial dither, and determines the sign of the input switching signal and the spatial dither output switching signal. A spatial dither generator for outputting a scaling parameter of the spatial dither whose size is adjusted according to a comparison result of a sign as a value of the spatial dither; A first adder for adding and outputting a signal output from the first integrator and a signal output from the spatial dither generator; A first quantizer configured to quantize the signal output from the first adder and output the spatial dither output switching signal; And a second subtractor configured to subtract the spatial dither output switching signal output from the first quantizer to a signal output from the first integrator and feed it back to the input of the first subtractor.

상기 공간디더 발생부는, 상기 난수를 발생하여 상기 공간 디더의 크기조정 파라미터의 크기를 조절하는 제1크기 조절부; 상기 입력 스위칭 신호의 부호와 공간디더 출력 스위칭 신호의 부호가 동일한가를 판별하여 출력하는 제1부호 판별부; 및 상기 제1크기 조절부에서 출력된 공간디더의 크기조정 파라미터와 상기 제1부호 판별부에서 출력된 신호를 곱셈 연산하여 상기 공간디더의 값을 출력하는 제1곱셈기를 포함할 수 있다. The spatial dither generating unit includes: a first size adjusting unit generating the random number to adjust the size of the scaling parameter of the spatial dither; A first code discriminating unit for determining whether a sign of the input switching signal and a sign of a spatial dither output switching signal are the same and outputting the same; And a first multiplier outputting the value of the spatial dither by multiplying the scaling parameter of the spatial dither output from the first size adjusting unit and the signal output from the first code determining unit.

상기 제1크기 조절부는, "0"과 "1" 사이의 난수를 매 샘플링 순간마다 발생하는 제1난수 발생부; 상기 제1난수 발생부에서 발생된 난수를 설정된 수만큼 감산하여 출력하는 제3감산기; 및 상기 제3감산기에서 출력된 난수를 이용하여 상기 공 간디더의 크기조정 파라미터의 크기를 조절하는 파라미터 크기 조절부를 포함할 수 있다. The first size control unit may include: a first random number generator generating random numbers between “0” and “1” every sampling moment; A third subtractor configured to subtract and output a random number generated by the first random number generator by a set number; And a parameter size adjusting unit for adjusting the size of the scaling parameter of the space dither using the random number output from the third subtractor.

상기 제1난수 발생부는, 아래의 수학식을 이용하여 난수의 발생빈도를 최대 P2로 가지고, Cn를 P2로 나누어 "0"부터 "1" 사이의 난수(dn)를 발생하되, P1를 16807, P2를 231-1의 90%로 선정하여 난수를 발생하며, Cn은 Cn -1과 P1의 곱을 P2로 나누어 얻어진 나머지 값을 나타낼 수 있다. The first random number generation unit generates a random number d n between "0" and "1" by dividing C n by P 2 using a frequency of occurrence of random numbers up to P 2 using the following equation, A random number is generated by selecting P 1 as 16807 and P 2 as 90% of 2 31 -1, and C n may represent the remaining value obtained by dividing the product of C n -1 and P 1 by P 2 .

Figure 112009054893057-pat00001
Figure 112009054893057-pat00001

상기 제1부호 판별부는, 상기 공간디더 출력 스위칭 신호를 적분하는 제2적분기; 상기 입력 스위칭 신호와 상기 제2적분기에서 출력된 신호를 곱셈 연산하여 출력하는 제2곱셈기; 및 상기 제2곱셈기에서 출력된 신호를 양자화하여 출력하는 제2양자화부를 포함할 수 있다.The first code determiner may include a second integrator configured to integrate the spatial dither output switching signal; A second multiplier configured to multiply and output the input switching signal and the signal output from the second integrator; And a second quantizer configured to quantize and output the signal output from the second multiplier.

상기 시간 디더 시그마 델타 변조부는, 상기 입력 스위칭 신호를 제5감산기에서 출력된 신호로 감산하여 출력하는 제4감산기; 상기 제4감산기에서 출력된 신호를 적분하여 출력하는 제3적분기; 상기 제3적분기에 출력된 신호를 양자화하여 출력하는 제3양자화부; 시간 디더의 크기조정 파라미터, 상기 입력 스위칭 신호 및 시간디더 출력 스위칭 신호를 입력받아, 난수를 발생하고 상기 발생된 난수와 상기 시간 디더의 크기조정 파라미터의 크기를 비교하여 출력하되, 상기 입력 스위칭 신 호의 부호와 시간디더 출력 스위칭 신호의 부호에 따라 상기 비교하여 출력된 결과를 시간 디더의 값으로 출력하는 시간디더 발생부; 상기 시간디더 발생부의 출력인 시간 디더의 값과 상기 제3양자화부의 출력신호를 이용하여 시간디더 출력 스위칭신호를 출력하는 갱신 및 유지부; 및 상기 갱신 및 유지부에서 출력된 시간디더 출력 스위칭신호를 상기 제3적분기에서 출력된 신호로 감산하여 상기 제4감산기로 궤환 하는 제5감산기를 포함할 수 있다. The time dither sigma delta modulator may include: a fourth subtractor configured to subtract the input switching signal to a signal output from a fifth subtractor; A third integrator for integrating and outputting the signal output from the fourth subtractor; A third quantizer for quantizing and outputting the signal output to the third integrator; Receives a scaling parameter of the time dither, the input switching signal and the time dither output switching signal, generates a random number and outputs by comparing the generated random number and the size of the time dither scaling parameter, the output switching signal of the A time dither generator for outputting the result of the comparison and output as a value of a time dither according to a sign and a sign of a time dither output switching signal; An updating and holding unit for outputting a time dither output switching signal by using a time dither value that is an output of the time dither generating unit and an output signal of the third quantization unit; And a fifth subtractor configured to subtract the time dither output switching signal output from the update and maintainer to a signal output from the third integrator and feed it back to the fourth subtractor.

상기 시간디더 발생부는, 상기 발생된 난수와 상기 시간 디더의 크기조정 파라미터의 크기를 비교하여 출력하는 제2크기 조절부; 상기 입력 스위칭 신호의 부호와 시간디더 출력 스위칭 신호의 부호가 동일한가를 판별하여 출력하는 제2부호 판별부; 및 상기 제2크기 조절부에서 출력된 결과와 상기 제2부호 판별부에서 출력된 신호를 논리곱 연산하여 상기 시간디더의 값을 출력하는 논리곱 게이트를 포함할 수 있다.The time dither generator may include: a second size adjusting unit configured to compare the generated random number with a magnitude of the size adjustment parameter of the time dither and output the comparison result; A second code determination unit for determining whether a sign of the input switching signal and a sign of a time dither output switching signal are the same and outputting the same; And an AND gate for outputting the value of the time dither by performing an AND operation on the result output from the second size controller and the signal output from the second code determiner.

상기 제2크기 조절부는, "0"과 "1" 사이의 난수를 매 샘플링 순간마다 발생하는 제2난수 발생부; 와 상기 제2난수 발생부에서 발생된 난수와 상기 시간디더의 크기조정 파라미터의 크기를 비교하여 출력하는 제4양자화부를 포함할 수 있다.The second size control unit may include a second random number generation unit generating a random number between “0” and “1” every sampling moment; And a fourth quantization unit configured to compare the random number generated by the second random number generator with a magnitude of the scaling parameter of the time dither and output the same.

상기 제4양자화부는, 상기 제2난수 발생부에서 발생된 난수가 상기 시간디더의 크기조정 파라미터의 크기보다 크면 "1"을 출력하고, 상기 제2난수 발생부에서 발생된 난수가 상기 시간디더의 크기조정 파라미터의 크기보다 작으면 "0"을 출력할 수 있다.The fourth quantization unit outputs “1” when the random number generated by the second random number generator is greater than the size of the size adjustment parameter of the time dither, and generates a random number generated by the second random number generator. If it is smaller than the size of the scaling parameter, "0" may be output.

상기 제2난수 발생부는, 아래의 수학식을 이용하여 난수의 발생빈도를 최대 P2로 가지고, Cn를 P2로 나누어 "0"부터 "1" 사이의 난수(dn)를 발생하되, P1를 16807, P2를 231-1의 90%로 선정하여 난수를 발생하며, Cn은 Cn -1과 P1의 곱을 P2로 나누어 얻어진 나머지 값을 나타낼 수 있다.The second random number generating unit generates a random number d n between "0" and "1" by dividing C n by P 2 using a frequency of occurrence of random numbers up to P 2 by using the following equation, A random number is generated by selecting P 1 as 16807 and P 2 as 90% of 2 31 -1, and C n may represent the remaining value obtained by dividing the product of C n -1 and P 1 by P 2 .

Figure 112009054893057-pat00002
Figure 112009054893057-pat00002

상기 제2부호 판별부는, 상기 시간디더 출력 스위칭 신호를 적분하는 제4적분기; 상기 입력 스위칭 신호와 상기 제4적분기에서 출력된 신호를 곱셈 연산하여 출력하는 제3곱셈기; 및 상기 제3곱셈기에서 출력된 신호를 양자화하여 출력하는 제5양자화부를 포함할 수 있다. The second code determiner may include: a fourth integrator configured to integrate the time dither output switching signal; A third multiplier configured to multiply and output the input switching signal and the signal output from the fourth integrator; And a fifth quantizer configured to quantize and output the signal output from the third multiplier.

상기 갱신 및 유지부는, 상기 시간 디더의 값이 "1"이면 상기 제3양자화부의 출력신호의 이전 레벨상태의 값을 새로운 레벨상태의 값으로 갱신하고, 상기 시간 디더의 값이 "0"이면 상기 제3양자화부의 출력신호의 이전 레벨상태의 값을 유지할 수 있다. The updating and holding unit updates the value of the previous level state of the output signal of the third quantization unit to the value of the new level state if the value of the time dither is "1", and if the value of the time dither is "0", The value of the previous level state of the output signal of the third quantization unit may be maintained.

상술한 바와 같이, 본 발명의 실시예에 따르면, 입력 스위칭 신호의 변조지수를 설정된 변조지수와 비교하고, 그 비교결과에 따라 공간 디더 시그마 델타 변조방식 또는 시간 디더 델타 변조방식을 적용함으로써, SPWM 방식으로 스위칭 펄스 패턴 생성시 발생하는 고조파로 인한 전자파장애 현상, 스위칭 소자에서의 전류스 트레스 등의 문제를 해결할 수 있다.As described above, according to the embodiment of the present invention, by comparing the modulation index of the input switching signal with the set modulation index, and applying the spatial dither sigma delta modulation method or the time dither delta modulation method according to the comparison result, SPWM method Therefore, problems such as electromagnetic interference due to harmonics generated during switching pulse pattern generation and current stress in the switching device can be solved.

이하에서는 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention; In the following description of the present invention, if it is determined that detailed descriptions of related well-known functions or configurations may obscure the gist of the present invention, the detailed description will be omitted. In addition, terms to be described below are terms defined in consideration of functions in the present invention, which may vary according to intention or custom of a user or an operator. Therefore, the definition should be based on the contents throughout this specification.

도 1은 본 발명의 실시예에 고조파 저감장치에 대한 구성도이다.1 is a block diagram of a harmonic reduction device in an embodiment of the present invention.

본 발명의 실시예에 따른 고조파 저감장치는 SPWM으로 인해 발생된 고조파를 저감하기 위해서 입력 스위칭 신호의 변조지수를 설정된 변조지수와 비교하고, 그 비교결과에 따라 공간 디더 시그마 델타 변조방식 또는 시간 디더 델타 변조방식을 적용한다. Harmonic reduction apparatus according to an embodiment of the present invention compares the modulation index of the input switching signal with the set modulation index to reduce the harmonics generated by the SPWM, and according to the comparison result of the spatial dither sigma delta modulation scheme or time dither delta Modulation method is applied.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 고조파 저감장치는 변조방식 선택부(10), 공간 디더 시그마 델타 변조부(Space dithered Sigma-Delta Modulation : SDSDM)(20) 및 시간 디더 시그마 델타 변조부(Time dithered Sigma-Delta Modulation :TDSDM)(30)를 포함한다.As shown in FIG. 1, a harmonic reducing apparatus according to an exemplary embodiment of the present invention includes a modulation method selector 10, a space dithered sigma-delta modulation (SDSDM) 20, and a time dither sigma. And a time dithered Sigma-Delta Modulation (TDSDM) 30.

변조방식 선택부(10)는 입력 스위칭 신호(x(nt))에 따른 변조지수(Modulation Index)가 설정된 변조지수의 비교를 통하여 변조방식을 결정한다.The modulation method selector 10 determines a modulation method by comparing a modulation index in which a modulation index corresponding to the input switching signal x (nt) is set.

즉, 변조방식 선택부(10)는 입력 스위칭 신호(x(nt))에 따른 변조지수가 설정된 변조지수 이상이면 입력 스위칭 신호를 SDSDM(20)에 전송하고, 입력 스위칭 신호에 따른 변조지수가 설정된 변조지수 이하이면 입력 스위칭 신호를 TDSDM(30)에 전송한다. That is, the modulation method selection unit 10 transmits the input switching signal to the SDSDM 20 when the modulation index according to the input switching signal x (nt) is equal to or higher than the set modulation index, and sets the modulation index according to the input switching signal. If the modulation index is less than or equal to, the input switching signal is transmitted to the TDSDM 30.

이때 입력 스위칭 신호는 제어하고자 하는 상태를 나타내는데, 전압 제어 시에 전압 값일 수 있다. 그리고 입력 스위칭 신호의 변조지수는 스위칭을 통해 제어하고자 하는 변수의 값에 따라 결정될 수 있다. 실시예로 지력 치가 100V인 전압제어 시, 입력 스위칭 신호의 전압이 20V이면 80%의 전압이 필요하게 되므로 변조지수가 0.8이 되며, 입력 스위칭 신호의 전압이 50V이면 변조지수는 0.5가 된다. 나아가 설정된 변조지수는 0.6일 수 있다. 설정된 변조지수를 0.6으로 설정한 이유는 도 4에 도시된 변조지수에 따른 샘플링 수의 표준편차에 대한 그래프에서 확인할 수 있다. 도 4에서 가로축은 변조지수(Modulation index)를 나타내며, 세로축은 샘플링 수의 표준편차(Standard deviation)를 나타낸다. 이 샘플링 수에 따른 표준편차는 아래의 수학식 1에 의해서 구해질 수 있다.In this case, the input switching signal indicates a state to be controlled, and may be a voltage value during voltage control. The modulation index of the input switching signal may be determined according to the value of a variable to be controlled through switching. In the embodiment, when the input voltage of the input switching signal is 20V, the voltage of the input switching signal is 20V, and thus the modulation index is 0.8. If the voltage of the input switching signal is 50V, the modulation index is 0.5. Furthermore, the set modulation index may be 0.6. The reason for setting the set modulation index to 0.6 can be confirmed in a graph of the standard deviation of the sampling number according to the modulation index shown in FIG. 4. In FIG. 4, the horizontal axis represents a modulation index, and the vertical axis represents a standard deviation of sampling numbers. The standard deviation according to this sampling number can be obtained by Equation 1 below.

Figure 112009054893057-pat00003
Figure 112009054893057-pat00003

수학식 1에서 샘플링 수(ns)가 큰 범위에서 변하면 표준편차는 증가하게 되고, 이에 따라 스위칭 주파수 분산의 정도가 커지게 됨을 알 수 있다. In Equation 1, when the sampling number n s changes in a large range, the standard deviation increases, thereby increasing the degree of switching frequency dispersion.

위의 수학식 1을 통하여 구해진, 샘플링 수에 따른 변조 방식에 따른 표준편차의 분산 정도를 나타낸 그래프인 도 4를 살펴보면, SDM(Sigma Delta Modulation)은 표준편차가 0.5 이하의 값을 가진다. 이는 샘플링 수가 두 개의 인접한 정수 중 하나임을 나타낸다. 그리고 전체 변조지수에 걸쳐서 SDM 보다 SDSDM, TDSDM이 좋은 성능을 나타낸다. 나아가 변조지수 0.6을 기준으로 0.6 이하에서는 TDSDM, 0.6 이상에서는 SDSDM이 좋은 성능을 보인다. 따라서, 변조 지수 0.6을 설정된 변조지수로 설정하였으며, 입력 스위칭 신호의 변조지수가 0.6 이하에서는 TDSDM이 적용되며, 0.6 이상에서는 SDSDM을 적용함으로써 PWM에서 발생하는 고조파를 효과적으로 저감할 수 있게 된다. Referring to FIG. 4, which is a graph showing the degree of dispersion of the standard deviation according to the modulation scheme according to the sampling number, obtained through Equation 1, SDM (Sigma Delta Modulation) has a standard deviation of 0.5 or less. This indicates that the sampling number is one of two adjacent integers. SDSDM and TDSDM show better performance than SDM over the entire modulation index. Furthermore, based on the modulation index 0.6, TDSDM below 0.6 and SDSDM above 0.6 show good performance. Therefore, the modulation index 0.6 is set to the set modulation index, and the modulation index of the input switching signal is TDSDM at 0.6 or less, and SDSDM is applied at 0.6 or more to effectively reduce harmonics generated in PWM.

SDSDM(20)은 공간 디더 시그마 델타 변조(Space dithered sigma delat modulation) 방식을 이용하여 입력 스위칭 신호로 인한 고조파를 저감하는데, 제1감산기(21), 제1적분기(22), 공간디더 발생부(Space dither Generator)(23), 제1가산기(24), 제1양자화부(25) 및 제2감산기(26)를 포함한다.The SDSDM 20 reduces harmonics caused by an input switching signal by using a space dithered sigma delat modulation method, and includes a first subtracter 21, a first integrator 22, and a space dither generator ( A space dither generator 23, a first adder 24, a first quantizer 25, and a second subtractor 26.

제1감산기(21)는 입력 스위칭 신호를 제2감산기(26)의 출력신호로 감산하여 출력한다. The first subtractor 21 subtracts the input switching signal into an output signal of the second subtractor 26 to output the subtracted signal.

제1적분기(22)는 제1감산기(21)에서 출력된 신호를 적분하여 출력한다.The first integrator 22 integrates and outputs the signal output from the first subtractor 21.

공간디더 발생부(23)는 공간 디더의 크기조정 파라미터(Ks), 입력 스위칭 신호(x(t)) 및 출력 스위칭 신호(y(t))를 입력받아, 난수를 발생하여 공간 디더의 크 기조정 파라미터의 크기를 조절하고 입력 스위칭 신호의 부호와 공간디더 출력 스위칭 신호의 부호에 따라 크기가 조절된 공간 디더의 크기조정 파라미터를 공간 디더의 값(ds)으로 출력한다. 이러한 공간디더 발생부(23)의 상세 구성이 도 2에 도시되어 있다. The spatial dither generator 23 receives the size adjustment parameter K s of the spatial dither, the input switching signal x (t) and the output switching signal y (t), generates a random number to generate a large size of the spatial dither. The size of the preset parameter is adjusted, and the scaling parameter of the spatial dither scaled according to the sign of the input switching signal and the sign of the spatial dither output switching signal is output as the value of the spatial dither (d s ). The detailed configuration of such a space dither generator 23 is shown in FIG.

도 2에 도시된 바와 같이, 공간디더 발생부(23)는 공간 디더의 크기조정 파라미터, 상기 입력 스위칭 신호 및 공간디더 출력 스위칭 신호를 입력받아, 난수를 발생하여 공간 디더의 크기조정 파라미터의 크기를 조절하고 입력 스위칭 신호의 부호와 공간디더 출력 스위칭 신호(SDSDM(20)에서 최종적으로 출력되는 신호(y(nT)))의 부호에 따라 크기가 조절된 공간 디더의 크기조정 파라미터를 공간 디더의 값으로 출력한다. 이러한 공간디더 발생부(23)는 제1크기 조절부(50), 제1곱셈기(54) 및 제1부호 판별부(55)를 포함한다. As shown in FIG. 2, the spatial dither generator 23 receives the scaling parameter of the spatial dither, the input switching signal, and the spatial dither output switching signal to generate a random number to generate the size of the scaling parameter of the spatial dither. Scaling parameters of the spatial dither adjusted according to the sign of the input switching signal and the sign of the spatial dither output switching signal (signal y (nT) finally output from the SDSDM 20). Will print The space dither generating unit 23 includes a first size adjusting unit 50, a first multiplier 54, and a first code determining unit 55.

제1크기 조절부(50)는 제1난수 발생부(51), 제3감산기(52) 및 파라미터 크기 조절부(53)를 포함한다. 제1난수 발생부(51)는 "0"과 "1"사이의 난수를 매 샘플링 순간마다 발생하는데, Multiplicative Congruential 기법을 이용하여 난수를 발생할 수 있다. The first size controller 50 includes a first random number generator 51, a third subtractor 52, and a parameter size controller 53. The first random number generator 51 generates random numbers between "0" and "1" at every sampling moment, and may generate random numbers using a multiplicative congruential technique.

이러한 Multiplicative Congruential 기법이 아래의 수학식 2에 나타나 있는데, 난수의 발생빈도를 최대 P2로 가지고, Cn를 P2로 나누어 0부터 1 사이의 난수(dn)를 발생한다. 이때, Cn은 Cn -1과 P1의 곱을 P2로 나누어 얻어진 나머지 값을 나타낸다. 그러므로 난수 발생의 수치적인 특성은 P1 과 P2에 의존한다. 즉, P2가 클 수록 난수의 발생빈도가 커짐을 나타낸다. P1은 16807, P2는 231-1로 선정하는 것을 최소 표준 난수 발생기라고 하는데, 이러한 최소 표준 난수 발생기를 통한 난수로 인해 발생한 스위칭은 인덕터 전류의 큰 리플을 야기할 수 있다. 따라서, 본 발명의 실시예에서는 P1를 16807, P2를 231-1의 90%로 선정하여 난수를 발생하였다. 이를 통하여 전류의 리플 값을 PWM 기법의 10% 이내의 값을 갖도록 할 수 있다. This multiplicative congruential technique is shown in Equation 2 below. The random number is generated at a maximum P 2 , and C n is divided by P 2 to generate a random number d n from 0 to 1. In this case, C n represents the remaining value obtained by dividing the product of C n -1 and P 1 by P 2 . Therefore, the numerical characteristics of random number generation depend on P 1 and P 2 . In other words, as P 2 increases, the frequency of occurrence of random numbers increases. Selecting P 1 as 16807 and P 2 as 2 31 -1 is the minimum standard random number generator. Switching caused by random numbers through this minimum standard random number generator can cause large ripple in inductor current. Therefore, in the embodiment of the present invention, P 1 is selected as 16807 and P 2 as 90% of 2 31 -1 to generate random numbers. This allows the ripple value of the current to be within 10% of the PWM technique.

Figure 112009054893057-pat00004
Figure 112009054893057-pat00004

제3감산기(52)는 제1난수 발생부(51)에서 발생된 난수를 0.5 만큼 감산하여 출력한다. 이때, 난수를 0.5만큼 감산하는 이유는 공간 디더의 값(ds)이 외란의 형태로 더해져서 신호대잡음비(Signal to noise ratio)를 악화시킬 수 있기 때문이다. The third subtractor 52 subtracts the random number generated by the first random number generator 51 by 0.5 and outputs the subtracted number. In this case, the reason why the random number is subtracted by 0.5 is that the value of the spatial dither d s may be added in the form of disturbance to deteriorate the signal to noise ratio.

파라미터 크기 조절부(53)는 제3감산기(52)에서 출력된 난수를 이용하여, 공간 디더의 크기조정 파라미터(Ks)의 크기를 조절한 후 출력한다.The parameter size adjusting unit 53 adjusts the size of the scaling parameter K s of the spatial dither using the random number output from the third subtractor 52 and outputs the adjusted size.

한편, 제1부호 판별부(55)는 입력 스위칭 신호의 부호와 공간디더 출력 스위칭 신호의 부호가 동일한가를 판별하여 출력하는데, 제2적분기(56), 제2곱셈기(57) 및 제2양자화부(58)를 포함한다. Meanwhile, the first code determiner 55 determines whether the sign of the input switching signal and the sign of the spatial dither output switching signal are the same and outputs the second integrator 56, the second multiplier 57, and the second quantizer. (58).

제2적분기(56)는 출력 스위칭 신호(y(t))를 적분하여 출력한다. The second integrator 56 integrates and outputs the output switching signal y (t).

제2곱셈기(57)는 입력 스위칭 신호와 제2적분기(56)에서 출력된 신호를 곱셈 연산하여 출력한다. The second multiplier 57 multiplies the input switching signal by the signal output from the second integrator 56 and outputs the multiplied result.

제2양자화부(58)는 제2곱셈기(57)에서 출력된 신호의 부호의 동일 여부를 양자화하여 출력한다. 이때, 제2양자회부(58)는 +1과 -1의 출력이 나오는 2 레벨 양자화기일 수 있다. The second quantization unit 58 quantizes and outputs whether the signs of the signals output from the second multiplier 57 are the same. At this time, the second quantum unit 58 may be a two-level quantizer from which the outputs of +1 and -1 are output.

제1곱셈기(54)는 제1크기 조절부(50)에서 출력된 공간 디더의 크기조정 파라미터(Ks)와 제1부호 판별부(55)에서 출력된 신호를 곱셈 연산하여 공간 디더의 값(ds)을 출력한다. 제1곱셈기(54)를 통해 곱셈연산을 수행하는 이유는 제1부호 판별부(55)의 출력이 "0"인 경우에 공간 디더의 작용을 막기 위해서이다. The first multiplier 54 multiplies the size adjustment parameter K s of the spatial dither output from the first size adjusting unit 50 by the signal output from the first code determining unit 55 to determine the value of the spatial dither ( d s ) The reason for performing the multiplication operation through the first multiplier 54 is to prevent the operation of the spatial dither when the output of the first code determination unit 55 is "0".

다시 도 1의 SDSDM(20)에서, 제1가산기(24)는 제1적분기(22)에서 출력된 신호와 공간 디더의 값(ds)을 가산하여 출력한다. In the SDSDM 20 of FIG. 1, the first adder 24 adds and outputs the signal output from the first integrator 22 and the value d s of the spatial dither.

제1양자화부(25)는 제1가산기(24)에서 출력된 신호를 양자화하여 출력한다. 이때, 제1양자회부(25)는 +1과 -1의 출력이 나오는 2 레벨 양자화기일 수 있다. The first quantizer 25 quantizes and outputs the signal output from the first adder 24. In this case, the first quantum unit 25 may be a two-level quantizer having an output of +1 and -1.

제2감산기(26)는 제1양자화부(25)에서 출력된 공간디더 출력 스위칭 신호(y(t))를 제1적분기(22)에서 출력된 신호로 감산하여 제1가산기(21)에 궤환 한다. The second subtractor 26 subtracts the spatial dither output switching signal y (t) output from the first quantizer 25 into a signal output from the first integrator 22 and feeds it back to the first adder 21. do.

한편, TDSDM(30)은 시간 디더 시그마 델타 변조(Time Space dithered sigma delat modulation) 방식을 이용하여 입력 스위칭 신호로 인한 고조파를 저감하는데, 제4감산기(31), 제3적분기(32), 제3양자화부(33), 시간디더 발생부(34), 제5감산기(35) 및 갱신 및 유지부(36)를 포함한다.Meanwhile, the TDSDM 30 reduces harmonics due to the input switching signal by using a time space dithered sigma delat modulation method. The fourth subtractor 31, the third integrator 32, and the third A quantization unit 33, a time dither generator 34, a fifth subtractor 35, and an update and hold unit 36 are included.

제4감산기(31)는 변조방식 선택부(10)에서 출력된 입력 스위칭 신호를 제5감산기(35)로부터 궤환된 신호로 감산하여 출력한다. The fourth subtractor 31 subtracts the input switching signal output from the modulation method selector 10 to a signal fed back from the fifth subtractor 35 and outputs the subtracted signal.

제3적분기(32)는 제4감산기(31)에서 출력된 신호를 적분하여 출력한다.The third integrator 32 integrates and outputs the signal output from the fourth subtractor 31.

시간디더 발생부(34)는 시간 디더의 크기조정 파라미터(Kt), 입력 스위칭 신호 및 시간디더 출력 스위칭 신호(TDSDM(30)에서 최종적으로 출력되는 신호(y(nT)))를 입력받아, 난수를 발생하고 발생된 난수와 시간 디더의 크기조정 파라미터의 크기를 비교하여 출력하되, 입력 스위칭 신호의 부호와 시간디더 출력 스위칭 신호의 부호에 따라, 난수와 시간디더의 크기조정 파라미터의 크기의 비교 결과를 시간 디더의 값으로 출력한다. The time dither generator 34 receives the size adjustment parameter K t of the time dither, an input switching signal, and a time dither output switching signal (signal y (nT) finally output from the TDSDM 30). Generates a random number and compares the generated random number with the magnitude of the time dither scaling parameter, and compares the magnitude of the random parameter with the size of the time dither scaling parameter according to the sign of the input switching signal and the time dither output switching signal. Output the result as a time dither.

이러한 시간디더 발생부(34)의 상세 구성이 도 3에 도시되어 있다. 도 3에 도시된 바와 같이, 시간디더 발생부(34)는 제2크기 조절부(70), 제2부호 판별부(73) 및 논리곱 게이트(77)를 포함한다. The detailed configuration of this time dither generator 34 is shown in FIG. As shown in FIG. 3, the time dither generator 34 includes a second size controller 70, a second code determiner 73, and an AND gate 77.

제2크기 조정부(70)는 난수를 발생하고 발생된 난수와 시간 디더의 크기조정 파라미터의 크기를 비교하여 출력하는데, 제2난수 발생부(71)와 제4양자화부(72)를 포함한다. The second size adjusting unit 70 generates a random number and compares the generated random number with the size of the scaling parameter of the time dither. The second size adjusting unit 70 includes a second random number generating unit 71 and a fourth quantizing unit 72.

제2난수 발생부(71)는 "0"과 "1" 사이의 난수를 매 샘플링 순간마다 발생한다. 이때, 제2난수 발생부(71)는 상술한 수학식 2를 이용하여 난수를 발생할 수 있다. 따라서 이에 대한 설명은 생략하기로 한다.The second random number generator 71 generates a random number between " 0 " and " 1 " at every sampling instant. In this case, the second random number generator 71 may generate a random number by using Equation 2 described above. Therefore, description thereof will be omitted.

제4양자화부(72)는 제2난수 발생부(71)에서 발생된 난수와 시간 디더의 크기조정 파라미터(Kt)를 비교하고, 난수가 시간 디더의 크기 조정 파라미터보다 크면 "1"을 출력하고 작으면 "0"을 출력한다. The fourth quantization unit 72 compares the random number generated by the second random number generator 71 with the scaling parameter K t of the time dither, and outputs "1" if the random number is larger than the scaling parameter of the time dither. If it is small, it outputs "0".

제2부호 판별부(74)는 입력 스위칭 신호의 부호와 시간디더 출력 스위칭 신호의 부호가 동일한가를 판별하여 출력하는데, 제4적분기(74), 제3곱셈기(75) 및 제5양자화부(75)를 포함한다.The second code determiner 74 determines whether the sign of the input switching signal and the sign of the time dither output switching signal are the same and outputs the fourth integrator 74, the third multiplier 75, and the fifth quantizer 75. ).

제4적분기(74)는 시간디더 출력 스위칭 신호(y(t))를 적분하여 출력한다. The fourth integrator 74 integrates and outputs the time dither output switching signal y (t).

제3곱셈기(75)는 입력 스위칭 신호와 제4적분기(74)에서 출력된 신호를 곱셈 연산하여 출력한다. The third multiplier 75 multiplies and outputs the input switching signal and the signal output from the fourth integrator 74.

제5양자화부(76)는 제3곱셈기(75)에서 출력된 신호를 양자화하여 출력한다. 이때, 제5양자회부(76)는 +1과 -1의 출력이 나오는 2 레벨 양자화기일 수 있다. The fifth quantization unit 76 quantizes and outputs the signal output from the third multiplier 75. In this case, the fifth quantum assembly 76 may be a two-level quantizer in which the outputs of +1 and -1 are output.

논리곱 게이트(77)는 제4양자화부(72)의 출력과 제5양자화부(76)의 출력을 논리곱 연산하여 시간 디더의 값을 출력한다.The AND gate 77 performs an AND operation on the output of the fourth quantization unit 72 and the output of the fifth quantization unit 76 to output a time dither value.

다시 도 1의 TDSDM(30)에서, 제3양자화부(33)는 제3적분기(32)에서 출력된 신호를 양자화하여 출력한다. 이때, 제3양자회부(33)는 +1과 -1의 출력이 나오는 2 레벨 양자화기일 수 있다. In the TDSDM 30 of FIG. 1, the third quantization unit 33 quantizes and outputs the signal output from the third integrator 32. In this case, the third quantum assembly 33 may be a two-level quantizer from which the outputs of +1 and -1 are output.

갱신 및 유지부(36)는 시간 디더 발생부(34)의 출력인 시간 디더의 값과 제3양자화부(33)의 출력을 이영하여 출력 스위칭 신호를 한다. 즉, 갱신/유지부(36)는 시간 디더의 값이 "1"이면 제3양자화부(33)의 출력신호의 이전 레벨상태의 값을 새로운 레벨상태의 값으로 갱신하고, 시간 디더의 값이 "0"이면 제3양자화부(33)의 출력신호의 이전 레벨상태의 값을 유지한다. The update and maintainer 36 performs an output switching signal by dividing the value of the time dither which is the output of the time dither generator 34 and the output of the third quantizer 33. That is, when the time dither value is "1", the update / maintenance unit 36 updates the value of the previous level state of the output signal of the third quantization unit 33 to the value of the new level state, and the value of the time dither is changed. If it is "0", the value of the previous level state of the output signal of the 3rd quantization part 33 is maintained.

제6가산기(35)는 출력 스위칭 신호를 제3적분기(32)에서 출력된 신호로 감산하여 제5가산기(31)의 입력으로 궤환 한다.The sixth adder 35 subtracts the output switching signal to the signal output from the third integrator 32 and feeds it back to the input of the fifth adder 31.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far I looked at the center of the preferred embodiment for the present invention. Those skilled in the art will understand that the present invention may be implemented in a modified form without departing from the essential characteristics of the present invention. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.

도 1은 본 발명의 실시예에 따른 고조파 저감장치의 구성도.1 is a block diagram of a harmonic reduction device according to an embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 공간디더 발생부의 상세 구성도.2 is a detailed configuration diagram of a space dither generating unit according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 시간디더 발생부의 상세 구성도.3 is a detailed configuration diagram of a time dither generation unit according to an embodiment of the present invention.

도 4는 변조지수에 따른 샘플링 수의 표준편차에 대한 그래프.4 is a graph of the standard deviation of the number of sampling according to the modulation index.

Claims (15)

공간 디더 시그마 델타 변조(Space dithered sigma delat modulation) 방식을 이용하여 입력 스위칭 신호로 인한 고조파를 저감 하는 공간 디더 시그마 델타 변조부; A space dither sigma delta modulator for reducing harmonics caused by an input switching signal by using a space dithered sigma delat modulation method; 시간 디더 시그마 델타 변조(Time Space dithered sigma delat modulation) 방식을 이용하여 상기 입력 스위칭 신호로 인한 고조파를 저감 하는 시간 디더 시그마 델타 변조부; 및A time dither sigma delta modulator for reducing harmonics caused by the input switching signal by using a time space dithered sigma delat modulation method; And 상기 입력 스위칭 신호의 변조지수와 설정된 변조지수의 비교결과에 따라, 상기 입력 스위칭 신호를 상기 공간 디더 시그마 델타 변조부 또는 시간 디더 시그마 델타 변조부로 전송하는 변조 방식 선택부를 포함하고, And a modulation scheme selection unit configured to transmit the input switching signal to the spatial dither sigma delta modulator or the time dither sigma delta modulator according to a comparison result of the modulation index of the input switching signal and the set modulation index. 상기 변조방식 선택부는,The modulation method selection unit, 상기 입력 스위칭 신호의 변조지수가 설정된 변조지수보다 크면 상기 입력 스위칭 신호를 상기 공간 디더 시그마 델타 변조부에 전송하고, 상기 입력 스위칭 신호의 변조지수가 설정된 변조지수보다 작으면 상기 입력 스위칭 신호를 상기 시간 디더 시그마 델타 변조부에 전송하는 고조파 저감장치.If the modulation index of the input switching signal is greater than the set modulation index, the input switching signal is transmitted to the spatial dither sigma delta modulator. If the modulation index of the input switching signal is smaller than the set modulation index, the input switching signal is transmitted to the time. Harmonic reduction device to transmit to dither sigma delta modulator. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 설정된 변조지수는 0.6인 고조파 저감장치.And said set modulation index is 0.6. 제 1 항에 있어서,The method of claim 1, 상기 공간 디더 시그마 델타 변조부는,The spatial dither sigma delta modulator, 상기 입력 스위칭 신호를 제2감산기의 출력신호로 감산하여 출력하는 제1감산기;A first subtractor configured to subtract the input switching signal to an output signal of a second subtractor and output the subtracted signal; 상기 제1감산기에서 출력된 신호를 적분하여 출력하는 제1적분기;A first integrator for integrating and outputting the signal output from the first subtractor; 공간 디더의 크기조정 파라미터, 상기 입력 스위칭 신호 및 공간디더 출력 스위칭 신호를 입력받아, 난수를 발생하여 상기 공간 디더의 크기조정 파라미터의 크기를 조절하고 상기 입력 스위칭 신호의 부호와 공간디더 출력 스위칭 신호의 부호의 비교결과에 따라 상기 크기가 조절된 공간 디더의 크기조정 파라미터를 공간 디더의 값으로 출력하는 공간디더 발생부;Receives a scaling parameter of the spatial dither, the input switching signal and the spatial dither output switching signal, generates a random number to adjust the magnitude of the scaling parameter of the spatial dither, and determines the sign of the input switching signal and the spatial dither output switching signal. A spatial dither generator for outputting a scaling parameter of the spatial dither whose size is adjusted according to a comparison result of a sign as a value of the spatial dither; 상기 제1적분기에서 출력된 신호와 상기 공간디더 발생부에서 출력된 신호를 가산하여 출력하는 제1가산기;A first adder for adding and outputting a signal output from the first integrator and a signal output from the spatial dither generator; 상기 제1가산기에서 출력된 신호를 양자화하여 상기 공간디더 출력 스위칭 신호를 출력하는 제1양자화부; 및 A first quantizer configured to quantize the signal output from the first adder and output the spatial dither output switching signal; And 상기 제1양자화부에서 출력된 공간디더 출력 스위칭 신호를 상기 제1적분기에서 출력된 신호로 감산하여 상기 제1감산기의 입력으로 궤환 하는 제2감산기를 포함하는 고조파 저감장치.And a second subtractor configured to subtract the spatial dither output switching signal output from the first quantizer to a signal output from the first integrator and feed it back to the input of the first subtractor. 제 4 항에 있어서,The method of claim 4, wherein 상기 공간디더 발생부는,The space dither generation unit, 상기 난수를 발생하여 상기 공간 디더의 크기조정 파라미터의 크기를 조절하는 제1크기 조절부;A first size adjusting unit generating the random number to adjust the size of the scaling parameter of the spatial dither; 상기 입력 스위칭 신호의 부호와 공간디더 출력 스위칭 신호의 부호가 동일한가를 판별하여 출력하는 제1부호 판별부; 및A first code discriminating unit for determining whether a sign of the input switching signal and a sign of a spatial dither output switching signal are the same and outputting the same; And 상기 제1크기 조절부에서 출력된 공간디더의 크기조정 파라미터와 상기 제1부호 판별부에서 출력된 신호를 곱셈 연산하여 상기 공간디더의 값을 출력하는 제1곱셈기를 포함하는 고조파 저감장치.And a first multiplier configured to multiply the size adjustment parameter of the spatial dither output from the first size adjusting unit and the signal output from the first code discriminator to output the value of the spatial dither. 제 5 항에 있어서,The method of claim 5, 상기 제1크기 조절부는,The first size adjusting unit, "0"과 "1" 사이의 난수를 매 샘플링 순간마다 발생하는 제1난수 발생부;A first random number generator for generating a random number between "0 " and " 1 " at every sampling instant; 상기 제1난수 발생부에서 발생된 난수를 설정된 수만큼 감산하여 출력하는 제3감산기; 및A third subtractor configured to subtract and output a random number generated by the first random number generator by a set number; And 상기 제3감산기에서 출력된 난수를 이용하여 상기 공간디더의 크기조정 파라미터의 크기를 조절하는 파라미터 크기 조절부를 포함하는 고조파 저감장치.And a parameter size adjusting unit for adjusting the size of the scaling parameter of the spatial dither using the random number output from the third subtractor. 제 6 항에 있어서,The method of claim 6, 상기 제1난수 발생부는,The first random number generator, 아래의 수학식을 이용하여 난수의 발생빈도를 최대 P2로 가지고, Cn를 P2로 나누어 "0"부터 "1" 사이의 난수(dn)를 발생하되, P1를 16807, P2를 231-1의 90%로 선정하여 난수를 발생하며, Cn은 Cn -1과 P1의 곱을 P2로 나누어 얻어진 나머지 값을 나타내는 고조파 저감장치. Using the following equation, the random number is generated at maximum P 2 and C n is divided by P 2 to generate a random number (d n ) between “0” and “1”, but P 1 is 16807 and P 2. Is selected as 90% of 2 31 -1 to generate a random number, and C n is a harmonic reduction device showing the remaining value obtained by dividing the product of C n -1 and P 1 by P 2 .
Figure 112009054893057-pat00005
Figure 112009054893057-pat00005
 제 5 항에 있어서,The method of claim 5, 상기 제1부호 판별부는,The first code determination unit, 상기 공간디더 출력 스위칭 신호를 적분하는 제2적분기;A second integrator for integrating the spatial dither output switching signal; 상기 입력 스위칭 신호와 상기 제2적분기에서 출력된 신호를 곱셈 연산하여 출력하는 제2곱셈기; 및A second multiplier configured to multiply and output the input switching signal and the signal output from the second integrator; And 상기 제2곱셈기에서 출력된 신호를 양자화하여 출력하는 제2양자화부를 포함하는 고조파 저감장치.And a second quantization unit configured to quantize and output the signal output from the second multiplier. 제 1 항에 있어서,The method of claim 1, 상기 시간 디더 시그마 델타 변조부는,The time dither sigma delta modulator, 상기 입력 스위칭 신호를 제5감산기에서 출력된 신호로 감산하여 출력하는 제4감산기;A fourth subtractor configured to subtract the input switching signal to a signal output from a fifth subtractor and output the subtracted signal; 상기 제4감산기에서 출력된 신호를 적분하여 출력하는 제3적분기;A third integrator for integrating and outputting the signal output from the fourth subtractor; 상기 제3적분기에 출력된 신호를 양자화하여 출력하는 제3양자화부;A third quantizer for quantizing and outputting the signal output to the third integrator; 시간 디더의 크기조정 파라미터, 상기 입력 스위칭 신호 및 시간디더 출력 스위칭 신호를 입력받아, 난수를 발생하고 상기 발생된 난수와 상기 시간 디더의 크기조정 파라미터의 크기를 비교하여 출력하되, 상기 입력 스위칭 신호의 부호와 시간디더 출력 스위칭 신호의 부호에 따라 상기 비교하여 출력된 결과를 시간 디더의 값으로 출력하는 것을 결정하는 시간디더 발생부;Receives a scaling parameter of the time dither, the input switching signal and the time dither output switching signal, generates a random number and outputs by comparing the generated random number and the size of the time dither scaling parameter, the output of the input switching signal A time dither generator that determines to output the result of the comparison and output as a value of a time dither according to a sign and a sign of a time dither output switching signal; 상기 시간디더 발생부의 출력인 시간 디더의 값과 상기 제3양자화부의 출력신호를 이용하여 시간디더 출력 스위칭신호를 출력하는 갱신 및 유지부; 및An updating and holding unit for outputting a time dither output switching signal by using a time dither value that is an output of the time dither generating unit and an output signal of the third quantization unit; And 상기 갱신 및 유지부에서 출력된 시간디더 출력 스위칭신호를 상기 제3적분기에서 출력된 신호로 감산하여 상기 제4감산기로 궤환 하는 제5감산기를 포함하는 고조파 저감장치. And a fifth subtractor configured to subtract the time dither output switching signal output from the update and maintainer to a signal output from the third integrator, and return it to the fourth subtractor. 제 9 항에 있어서,The method of claim 9, 상기 시간디더 발생부는,The time dither generation unit, 상기 발생된 난수와 상기 시간 디더의 크기조정 파라미터의 크기를 비교하여 출력하는 제2크기 조절부;A second size adjusting unit which compares the generated random number with a size of the scaling parameter of the time dither and outputs the compared size; 상기 입력 스위칭 신호의 부호와 시간디더 출력 스위칭 신호의 부호가 동일한가를 판별하여 출력하는 제2부호 판별부; 및A second code determination unit for determining whether a sign of the input switching signal and a sign of a time dither output switching signal are the same and outputting the same; And 상기 제2크기 조절부에서 출력된 결과와 상기 제2부호 판별부에서 출력된 신호를 논리곱 연산하여 상기 시간디더의 값을 출력하는 논리곱 게이트를 포함하는 고조파 저감장치.And an AND gate to output the value of the time dither by performing an AND operation on the result output from the second size controller and the signal output from the second code discriminator. 제 10 항에 있어서,11. The method of claim 10, 상기 제2크기 조절부는,The second size adjusting unit, "0"과 "1" 사이의 난수를 매 샘플링 순간마다 발생하는 제2난수 발생부; 와A second random number generator for generating random numbers between " 0 " and " 1 " at every sampling instant; Wow 상기 제2난수 발생부에서 발생된 난수와 상기 시간디더의 크기조정 파라미터의 크기를 비교하여 출력하는 제4양자화부를 포함하는 고조파 저감장치.And a fourth quantization unit configured to compare the random number generated by the second random number generator with a magnitude of the scaling parameter of the time dither and output the same. 제 11 항에 있어서,The method of claim 11, 상기 제4양자화부는, The fourth quantization unit, 상기 제2난수 발생부에서 발생된 난수가 상기 시간디더의 크기조정 파라미터의 크기보다 크면 "1"을 출력하고, 상기 제2난수 발생부에서 발생된 난수가 상기 시간디더의 크기조정 파라미터의 크기보다 작으면 "0"을 출력하는 고조파 저감장치.If the random number generated by the second random number generator is greater than the size of the scaling parameter of the time dither, output "1", and the random number generated by the second random number generator is greater than the size of the scaling parameter of the time dither. Harmonic reduction device that outputs "0" if small. 제 11 항에 있어서,The method of claim 11, 상기 제2난수 발생부는,The second random number generator, 아래의 수학식을 이용하여 난수의 발생빈도를 최대 P2로 가지고, Cn를 P2로 나누어 "0"부터 "1" 사이의 난수(dn)를 발생하되, P1를 16807, P2를 231-1의 90%로 선정하여 난수를 발생하며, Cn은 Cn -1과 P1의 곱을 P2로 나누어 얻어진 나머지 값을 나타내는 고조파 저감장치. Using the following equation, the random number is generated at maximum P 2 and C n is divided by P 2 to generate a random number (d n ) between “0” and “1”, but P 1 is 16807 and P 2. Is selected as 90% of 2 31 -1 to generate a random number, and C n is a harmonic reduction device showing the remaining value obtained by dividing the product of C n -1 and P 1 by P 2 .
Figure 112009054893057-pat00006
Figure 112009054893057-pat00006
 제 10 항에 있어서,11. The method of claim 10, 상기 제2부호 판별부는,The second code determination unit, 상기 시간디더 출력 스위칭 신호를 적분하는 제4적분기;A fourth integrator for integrating the time dither output switching signal; 상기 입력 스위칭 신호와 상기 제4적분기에서 출력된 신호를 곱셈 연산하여 출력하는 제3곱셈기; 및A third multiplier configured to multiply and output the input switching signal and the signal output from the fourth integrator; And 상기 제3곱셈기에서 출력된 신호를 양자화하여 출력하는 제5양자화부를 포함하는 고조파 저감장치.And a fifth quantization unit configured to quantize and output the signal output from the third multiplier. 제 9항에 있어서,The method of claim 9, 상기 갱신 및 유지부는,The update and maintenance unit, 상기 시간 디더의 값이 "1"이면 상기 제3양자화부의 출력신호의 이전 레벨상 태의 값을 새로운 레벨상태의 값으로 갱신하고, 상기 시간 디더의 값이 "0"이면 상기 제3양자화부의 출력신호의 이전 레벨상태의 값을 유지하는 고조파 저감장치. If the value of the time dither is "1", the value of the previous level state of the output signal of the third quantizer is updated to the value of the new level state, and if the value of the time dither is "0", the output signal of the third quantizer is Harmonic abatement device that maintains the value of the previous level of the signal.
KR1020090083927A 2009-09-07 2009-09-07 Apparatus for reducing harmonic KR101070540B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090083927A KR101070540B1 (en) 2009-09-07 2009-09-07 Apparatus for reducing harmonic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083927A KR101070540B1 (en) 2009-09-07 2009-09-07 Apparatus for reducing harmonic

Publications (2)

Publication Number Publication Date
KR20110026149A KR20110026149A (en) 2011-03-15
KR101070540B1 true KR101070540B1 (en) 2011-10-05

Family

ID=43933292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083927A KR101070540B1 (en) 2009-09-07 2009-09-07 Apparatus for reducing harmonic

Country Status (1)

Country Link
KR (1) KR101070540B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069930A1 (en) 2005-05-09 2007-03-29 Joel Butler Sigma-Delta Modulated Power Supply
KR100861797B1 (en) 2006-04-12 2008-10-08 재단법인서울대학교산학협력재단 Harmonic elimination apparaus in high-efficiency linear power amplifier system using pulse modulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069930A1 (en) 2005-05-09 2007-03-29 Joel Butler Sigma-Delta Modulated Power Supply
KR100861797B1 (en) 2006-04-12 2008-10-08 재단법인서울대학교산학협력재단 Harmonic elimination apparaus in high-efficiency linear power amplifier system using pulse modulation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
전력전자학회논문지, 2009.2.20. 김서형외4인, V14No.1 pp.54-61, "2차 space dithered sigma delta modulation 기반의 Random PWM 스위칭기법을 이용한 강압형 DC-DC 컨버터의 성능 개선"*

Also Published As

Publication number Publication date
KR20110026149A (en) 2011-03-15

Similar Documents

Publication Publication Date Title
US9287892B2 (en) Noise shaping for digital pulse-width modulators
JP6360386B2 (en) Spread spectrum clock generation circuit
KR102046791B1 (en) System for driving a piezoelectric load and method of making same
JPH09121161A (en) Method of improving stability of sigma delta modulator by using dither
Kelly et al. High resolution DPWM in a DC-DC converter application using digital sigma-delta techniques
Hosseini et al. Observations concerning the generation of spurious tones in digital delta-sigma modulators followed by a memoryless nonlinearity
KR101070540B1 (en) Apparatus for reducing harmonic
EP2643924B1 (en) Method and circuit for driving a full-bridge converter with digital pulse width modulation
Ye et al. Hardware reduction in digital delta-sigma modulators via error masking-Part I: MASH DDSM
KR101116994B1 (en) Semiconductor device
Bradley et al. Control of limit cycle oscillations in a multiple‐sampled digitally controlled buck converter
US9882523B2 (en) Motor drive voltage control device and method for controlling motor drive voltage
US7764734B2 (en) Digital pulse width modulation with variable period and error distribution
JP2014007518A (en) Noise reduction system of analog-digital converter and noise reduction method
Mirzaeva et al. Feedback quantizer vs sigma-delta modulator for voltage source inverters
US10211848B1 (en) Delta sigma modulator systems and methods
Li et al. A frequency synchronization method for a self-oscillating PWM signal generator
KR20050025295A (en) Digital signal processing device and digital signal processing method
Bokmans et al. Improved Delta-Sigma Modulator for Direct Switch Control of a DC-DC Converter
CN110719089B (en) Method for controlling digital pulse width modulation resolution
US8537047B2 (en) Digital requantization process and devices
Davari et al. State feedback control of boost converter using S1-ΣΔ PWM Method
Gonzalez-Diaz et al. Fractional frequency synthesizers with low order time-variant digital sigma-delta modulator
Jacob et al. Space vector based Dithered Sigma Delta Modulator for two-level inverter to suppress the harmonic spikes
JP7318850B2 (en) power converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee