KR101070156B1 - Method and apparatus for estimating symbol timing of input signal in upstream cable modem - Google Patents

Method and apparatus for estimating symbol timing of input signal in upstream cable modem Download PDF

Info

Publication number
KR101070156B1
KR101070156B1 KR1020080131039A KR20080131039A KR101070156B1 KR 101070156 B1 KR101070156 B1 KR 101070156B1 KR 1020080131039 A KR1020080131039 A KR 1020080131039A KR 20080131039 A KR20080131039 A KR 20080131039A KR 101070156 B1 KR101070156 B1 KR 101070156B1
Authority
KR
South Korea
Prior art keywords
input signal
value
symbol timing
preamble
matched filter
Prior art date
Application number
KR1020080131039A
Other languages
Korean (ko)
Other versions
KR20100072593A (en
Inventor
이재호
송윤정
이수인
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080131039A priority Critical patent/KR101070156B1/en
Publication of KR20100072593A publication Critical patent/KR20100072593A/en
Application granted granted Critical
Publication of KR101070156B1 publication Critical patent/KR101070156B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0054Detection of the synchronisation error by features other than the received signal transition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 상향 케이블 모뎀에서 입력신호의 심벌 타이밍을 추정하는 방법 및 장치에 관한 것으로, 구체적으로 심벌 속도에 비해 오버 샘플링된(oversampling) 입력신호를 수신하면, 상기 입력신호의 프리앰블(preamble)과 정합필터의 계수 값을 이용하여 상기 입력신호의 심벌 타이밍을 추정하는 방법 및 장치를 개시한다.

Figure R1020080131039

상향 케이블 모뎀, 복조기, 정합필터, 프리앰블, 심벌 타이밍

The present invention relates to a method and apparatus for estimating symbol timing of an input signal in an uplink cable modem. A method and apparatus for estimating symbol timing of an input signal using coefficient values of a filter are disclosed.

Figure R1020080131039

Upstream Cable Modem, Demodulator, Matched Filter, Preamble, Symbol Timing

Description

상향 케이블 모뎀에서 입력신호의 심벌 타이밍을 추정하는 방법 및 장치{METHOD AND APPARATUS FOR ESTIMATING SYMBOL TIMING OF INPUT SIGNAL IN UPSTREAM CABLE MODEM}METHOD AND APPARATUS FOR ESTIMATING SYMBOL TIMING OF INPUT SIGNAL IN UPSTREAM CABLE MODEM}

본 발명은 심벌 타이밍을 추정하는 방법 및 장치에 관한 것으로, 상향 케이블 모뎀에서 프리앰블의 정합필터를 이용하여 입력되는 신호의 심벌 타이밍을 추정하는 기술과 관련된 것이다.The present invention relates to a method and apparatus for estimating symbol timing, and relates to a technique for estimating symbol timing of a signal input using a matching filter of a preamble in an uplink cable modem.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발 사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-S-005-01, 과제명: HFC 망에서의 IP기반 초고속 멀티미디어 전송기술 개발].The present invention is derived from the research conducted as part of the IT growth engine technology development project of the Ministry of Knowledge Economy and the Ministry of Information and Telecommunications Research and Development. Development of Multimedia Transmission Technology].

케이블 모뎀을 포함하는 케이블 네트워크에 따른 통신 시스템은 가입자에게 화상 회의와 같은 멀티미디어 서비스, 웹 서핑 등 다양한 통신 서비스를 제공할 수 있다.A communication system according to a cable network including a cable modem may provide subscribers with various communication services such as multimedia services such as video conferencing and web surfing.

현재 케이블 네트워크에서 데이터를 전송하기 위하여 DOCSIS 1.0, 1.1 및 2.0 등의 표준 규격을 따르는 케이블 모뎀 종단 시스템(CMTS, CABLE MODEM TERMINATION SYSTEM) 및 케이블 모뎀(CM, Cable Modem)이 널리 사용되고 있다. 그 러나 점차 통신과 방송이 융합된 다양한 형태의 서비스가 출현함에 따라서 현재 사용되고 있는 규격은 서비스 제공 능력 및 효율성에서 한계를 나타내고 있다. 특히 DOCSIS 2.0 이하의 규격에서 제공할 수 있는 최대 전송속도는 하향의 경우 약 40Mbps, 상향의 경우 약 30Mbps로 제약된다. 이러한 전송 속도의 한계를 극복하기 위하여 DOCSIS 3.0에서는 상/하향 모두 케이블 모뎀 종단 시스템과 케이블 모뎀이 여러 개의 물리 계층을 이용하여 데이터를 전송하는 채널 본딩(Channel Bonding)이 가능하도록 하고 있다.Currently, cable modem termination systems (CMTS) and cable modems (CM) that conform to the standards such as DOCSIS 1.0, 1.1, and 2.0 are widely used to transmit data in cable networks. However, with the emergence of various types of services in which communication and broadcasting are converged, the currently used standards are limiting the capacity and efficiency of service provision. In particular, the maximum data rate that can be provided in the DOCSIS 2.0 or lower standard is limited to about 40 Mbps in the downward direction and about 30 Mbps in the upward direction. To overcome this limitation, DOCSIS 3.0 allows both the cable modem termination system and the cable modem to channel-bond data using multiple physical layers.

본 발명의 일실시예에 따른 심벌 타이밍을 추정하는 방법 및 장치는 정합 필터의 부호만을 이용함으로써 구현되는 하드웨어를 줄이는 것을 목적으로 한다.A method and apparatus for estimating symbol timing according to an embodiment of the present invention aims to reduce hardware implemented by using only the sign of a matched filter.

본 발명의 일실시예에 따른 심벌 타이밍을 추정하는 방법 및 장치는 심벌 속도에 비해 오버 샘플링되는 상향 케이블 모뎀의 입력신호에 대해, 프리앰블의 정합필터를 이용하여 정확한 심벌 타이밍을 추정하는 것을 목적으로 한다.A method and apparatus for estimating symbol timing according to an embodiment of the present invention aim to estimate accurate symbol timing using a matching filter of a preamble for an input signal of an uplink cable modem oversampled compared to a symbol rate. .

본 발명의 일실시예에 따른 심벌 타이밍을 추정하는 방법 및 장치는 심벌 타이밍을 추정하는 임계값을 이용함으로써, 잡음에 영향을 줄이는 것을 목적으로 한다.Method and apparatus for estimating symbol timing according to an embodiment of the present invention aims to reduce the influence on noise by using a threshold value for estimating symbol timing.

상기의 목적을 달성하고 종래기술의 문제점을 해결하기 위하여, 본 발명의 일실시예에 따른 심벌 타이밍을 추정하는 방법은 케이블 네트워크를 통하여 프리앰블이 포함된 입력 신호를 수신하는 단계, 및 상기 프리앰블과 정합 필터의 계수 값을 연산하여, 상기 입력 신호의 심볼 타이밍을 추정하는 단계를 포함한다.In order to achieve the above object and solve the problems of the prior art, a method of estimating symbol timing according to an embodiment of the present invention comprises the steps of receiving an input signal containing a preamble over a cable network, and matching with the preamble Computing a coefficient value of the filter to estimate the symbol timing of the input signal.

본 발명의 일실시예에 따른 심벌 타이밍을 추정하는 장치는 케이블 네트워크를 통하여 프리앰블이 포함된 입력 신호를 수신하는 신호 수신부, 및 상기 프리앰블과 정합 필터의 계수 값을 연산하여, 상기 입력 신호의 심볼 타이밍을 추정하는 상향 케이블 모뎀 복조기를 포함한다.An apparatus for estimating symbol timing according to an embodiment of the present invention includes a signal receiver for receiving an input signal including a preamble through a cable network, and calculating a coefficient value of the preamble and a matched filter, thereby calculating symbol timing of the input signal. It includes an uplink cable modem demodulator to estimate.

본 발명에 따르면, 정합 필터의 부호만을 이용함으로써 구현되는 하드웨어를 줄일 수 있다.According to the present invention, hardware implemented by using only the sign of the matched filter can be reduced.

본 발명에 따르면, 심벌 속도에 비해 오버 샘플링되는 상향 케이블 모뎀의 입력신호에 대해, 프리앰블의 정합필터를 이용하여 정확한 심벌 타이밍을 추정할 수 있다.According to the present invention, accurate symbol timing can be estimated by using a matching filter of a preamble for an input signal of an uplink cable modem oversampled compared to a symbol rate.

본 발명에 따르면, 심벌 타이밍을 추정하는 임계값을 이용함으로써, 잡음에 의한 영향을 줄일 수 있다.According to the present invention, the influence of noise can be reduced by using a threshold value for estimating symbol timing.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일실시예에 따른 심벌 타이밍 추정 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a symbol timing estimation method according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일실시예에 따른 심벌 타이밍 추정 방법은 케이블 네트워크를 통하여 프리앰블이 포함된 입력 신호를 수신한다(S101).Referring to FIG. 1, the symbol timing estimation method according to an embodiment of the present invention receives an input signal including a preamble through a cable network (S101).

상기 입력 신호는 심볼 속도보다 오버 샘플링되며, 프리앰블(preamble) 및 페이로드(payload)로 구분될 수 있다. 또한, 상기 프리앰블은 일정크기로 반복되는 카작 시퀀스를 포함할 수 있다.The input signal is oversampled rather than a symbol rate, and may be divided into a preamble and a payload. In addition, the preamble may include a Kazak sequence repeated to a predetermined size.

상기 입력 신호는 도 2를 통해 구체적으로 설명한다.The input signal will be described in detail with reference to FIG. 2.

도 2는 본 발명의 일실시예에 따른 입력신호(200)의 포맷을 설명하기 위한 도면이다.2 is a view for explaining the format of the input signal 200 according to an embodiment of the present invention.

본 발명의 일실시예에 따른 입력신호(200)의 포맷은 적어도 하나 이상의 카작 시퀀스1(211)를 포함하는 프리앰블(210) 필드와 페이로드(220) 필드를 포함할 수 있다.The format of the input signal 200 according to an embodiment of the present invention may include a preamble 210 field and a payload 220 field including at least one Kazak sequence 1 211.

본 발명의 일실시예에 따른 상향 케이블 모뎀이 수신하는 입력 신호(패킷)의 구조는 프리앰블(210)과 페이로드(220)를 포함한다. 프리앰블(210)은 일정한 패턴이 반복되는 구조를 가지며 QPSK(Quadrature phase-shift keying)로 변조되며, 페이로드(220)는 송신 비트의 QPSK, 16QAM(Quadrature amplitude modulation), 및 64QAM(Quadrature amplitude modulation) 중에서 어느 하나의 변조 방식으로 변조될 수 있다.The structure of an input signal (packet) received by an uplink cable modem according to an embodiment of the present invention includes a preamble 210 and a payload 220. The preamble 210 has a structure in which a constant pattern is repeated and is modulated by quadrature phase-shift keying (QPSK), and the payload 220 is a QPSK of 16 bits, quadrature amplitude modulation (16QAM), and quadrature amplitude modulation (64QAM). It can be modulated in any one of the modulation scheme.

프리앰블(210) 필드에서 사용하는 카작(CAZAC, Constant Amplitude Zero Auto Correlation) 시퀀스는 복소수 값을 가지며 심벌 길이는 16개로 구현될 수 있다. 프리앰블(210)은 이러한 카작 시퀀스를 반복적으로 사용하기 때문에, 이하에서는 카작 시퀀스1(211)을 대표하여 설명한다.The CAZAC (Constant Amplitude Zero Auto Correlation) sequence used in the preamble 210 field may have a complex value and have 16 symbol lengths. Since the preamble 210 repeatedly uses such a Kazak sequence, the following description will be given on behalf of Kazak Sequence 1 211.

본 발명의 일실시예에 따른 카작 시퀀스1(211)는 실수부와 허수부를 포함하며, 실수부는 1 및 -1 중에서 어느 하나로 표현될 수 있으며, 다음과 같이 16개의 샘플 길이로 표현될 수 있다.The Kazak sequence 1 211 according to an embodiment of the present invention includes a real part and an imaginary part, and the real part may be represented by any one of 1 and -1, and may be represented by 16 sample lengths as follows.

실수부(CAZAC) =(1,1,1,1,1,-1,-1,1,1,-1,1,-1,1,1,-1,-1)x(1/sqrt(2))Real part (CAZAC) = (1,1,1,1,1, -1, -1,1,1, -1,1, -1,1,1, -1, -1) x (1 / sqrt (2))

또한, 실수부는 1 및 -1 중에서 어느 하나로 표현될 수 있으며, 다음과 같 이 16개의 샘플 길이로 표현될 수 있다.In addition, the real part may be represented by any one of 1 and -1, and may be represented by 16 sample lengths as follows.

허수부(CAZAC) =(1,1,1,1,1,1,-1,-1,1,-1,1,-1,1,-1,-1,1)x(1/sqrt(2))Imaginary part (CAZAC) = (1,1,1,1,1,1, -1, -1,1, -1,1, -1,1, -1, -1,1) x (1 / sqrt (2))

본 발명의 일실시예에 따르면, 입력 신호(200)는 심볼 속도의 4배로 오버 샘플링될 수 있으며, 이 때 프리앰블(210)에 속하는 모든 카작 시퀀스는 총 64개(16*4)의 샘플 값을 갖게 된다.According to an embodiment of the present invention, the input signal 200 may be oversampled at four times the symbol rate, in which all Kazak sequences belonging to the preamble 210 are subjected to a total of 64 (16 * 4) sample values. Will have

본 발명의 일실시예에 따르면, 상향 케이블 모뎀의 복조기에 입력되는 입력 신호(200)가 심벌 속도에 비해 오버 샘플링되기 때문에, 입력 신호(200)의 프리앰블(210)과 상향 케이블 모뎀 측에서 미리 알고 있는 정합필터의 계수 값을 이용하여 정확한 심벌 타이밍을 추정할 수 있다.According to an embodiment of the present invention, since the input signal 200 input to the demodulator of the upstream cable modem is oversampled compared to the symbol rate, the preamble 210 and the uplink cable modem side of the input signal 200 are known in advance. Accurate symbol timing may be estimated using coefficient values of the matched filter.

다시 도 1을 참조하면, 본 발명의 일실시예에 따른 심벌 타이밍 추정 방법은 상기 프리앰블과 정합 필터의 계수 값을 연산하고(S102), 상기 연산에 기초하여 상기 입력 신호의 심볼 타이밍을 추정할 수 있다(S103).Referring back to FIG. 1, in the symbol timing estimation method according to an embodiment of the present invention, the coefficient values of the preamble and the matched filter may be calculated (S102), and the symbol timing of the input signal may be estimated based on the calculation. There is (S103).

상기 정합 필터의 계수 값은 도 3을 통해 구체적으로 설명한다.The coefficient value of the matched filter will be described in detail with reference to FIG. 3.

도 3은 본 발명의 일실시예에 따른 정합 필터의 계수 값을 설명하기 위한 도면이다.3 is a diagram for describing coefficient values of a matched filter according to an exemplary embodiment of the present invention.

정합 필터의 계수 값은 카작 시퀀스(300)에 대응된다. 구체적으로, 케이블 모뎀 측과 송신단은 미리 설정한 카작 시퀀스로 데이터를 전송하거나, 심볼 타이밍을 추정하는데 이용할 수 있다. 즉, 상기 입력 신호에 포함된 카작 시퀀스에 대응 하여, 상기 케이블 모뎀 측은 상기 입력 신호에 포함된 카작 시퀀스를 공액(conjugate) 연산한 카작 시퀀스(300)를 유지한다.The coefficient value of the matched filter corresponds to the Kazak sequence 300. Specifically, the cable modem side and the transmitting end may transmit data in a preset Kazak sequence or use it to estimate symbol timing. That is, in response to the Kazak sequence included in the input signal, the cable modem side maintains the Kazak sequence 300 which conjugated the Kazak sequence included in the input signal.

즉, 케이블 모뎀 측은 도 2의 카작 시퀀스1(211)의 실수부가 공액 연산된 실수부(310)와, 카작 시퀀스1(211)의 허수부가 공액 연산된 허수부(320)를 유지한다.That is, the cable modem side maintains the real part 310 in which the real part of the Kazak sequence 1211 of FIG. 2 is conjugated and the imaginary part 320 in which the imaginary part of the Kazak sequence 1211 is conjugated.

다시 말해, 본 발명의 일실시예에 따른 심볼 타이밍 추정 방법은 상기 입력 신호의 심볼 타이밍을 추정하기 위하여, 카작 시퀀스1(211)의 부호 값을 공액 연산하여 상기 정합 필터의 계수 값인 카작 시퀀스(300)으로 설정한다. 이에, 본 발명의 일실시예에 따른 심볼 타이밍 추정 방법은 상기 설정된 정합 필터의 계수 값에 기초하여, 상기 입력 신호의 심볼 타이밍을 추정할 수 있다.In other words, in order to estimate the symbol timing of the input signal, the symbol timing estimation method according to an embodiment of the present invention performs a conjugate operation on the sign value of the Kazak sequence 1 211 to determine the Kazak sequence 300 which is the coefficient value of the matched filter. Set to). Accordingly, the symbol timing estimation method according to an embodiment of the present invention may estimate the symbol timing of the input signal based on the set coefficient value of the matched filter.

구체적으로, 본 발명의 일실시예에 따른 심볼 타이밍 추정 방법은 상기 프리앰블과 상기 설정된 정합 필터의 계수 값을 덧셈 연산하여 덧셈 결과 값을 생성하고, 상기 생성된 덧셈 결과 값에 기초하여 상기 입력 신호의 심볼 타이밍을 추정할 수 있다.Specifically, the symbol timing estimation method according to an embodiment of the present invention adds the coefficient values of the preamble and the set matching filter to generate an addition result value, and based on the generated addition result value of the input signal. The symbol timing can be estimated.

예를 들어, 입력 신호의 프리앰블이 실수부가 1을 허수부가 -1을 갖고, 정합 필터의 계수 값이 실수부 1 및 허수부 1인 경우에 상기 심볼 타이밍 추정 방법은 상기 프리앰블의 (1 - 1j)과 상기 정합 필터의 계수 값의 (1 + 1j)을 곱셈 연산함으로써, 심볼 타이밍을 추정할 수 있다. 하지만, 상기 프리앰블의 (1 - 1j)과 상기 정합 필터의 계수 값의 (1 + 1j)을 덧셈연산 하여도 상기 곱셈 연산의 결과와 동일한 결과를 얻을 수 있다. 따라서, 덧셈 연산에 비해 많은 하드웨어가 필요한 곱셈 연산을 수행하지 않고도 입력 신호의 심볼 타이밍을 정확하게 추정할 수 있다.For example, when the preamble of the input signal has a real part 1 and an imaginary part −1, and the coefficient values of the matched filter are the real part 1 and the imaginary part 1, the symbol timing estimation method may use (1-1j) of the preamble. By multiplying (1 + 1j) of the coefficient value of the matched filter, the symbol timing can be estimated. However, even when (1-1j) of the preamble and (1 + 1j) of the coefficient value of the matching filter are added, the same result as that of the multiplication operation can be obtained. Therefore, the symbol timing of the input signal can be estimated accurately without performing the multiplication operation, which requires more hardware than the addition operation.

본 발명의 일실시예에 따른 심볼 타이밍 추정 방법은 덧셈 연산을 수행하여 덧셈 결과 값을 생성한 후에 나눗셈 연산 및 절대값 연산을 더 수행한다.The symbol timing estimation method according to an embodiment of the present invention performs an addition operation to generate an addition result value, and then performs a division operation and an absolute value operation.

구체적으로, 본 발명의 일실시예에 따른 심볼 타이밍 추정 방법은 상기 덧셈 결과 값을 나눗셈 연산하여 나눗셈 결과 값을 생성하고, 상기 생성된 나눗셈 결과 값을 절대값 연산하여 절대값을 생성하며, 상기 생성된 절대값이 임계값 이상인지 비교하여 상기 입력 신호의 심볼 타이밍을 추정할 수 있다.In detail, the symbol timing estimation method according to an embodiment of the present invention generates a division result value by performing a division operation on the addition result value, generates an absolute value by calculating an absolute value of the generated division result value, and generates the generation result. The symbol timing of the input signal may be estimated by comparing whether the absolute value is greater than or equal to a threshold value.

상기 임계값은 경험치에 의해 결정될 수 있으며, 바람직하게는 1.0779123505으로 결정될 수 있다.The threshold value may be determined by the experience value, and may be preferably determined as 1.0779123505.

따라서, 본 발명의 일실시예에 따른 심볼 타이밍 추정 방법을 이용하면, 정합 필터의 부호만을 이용하여 덧셈 연산만으로 심볼 타이밍을 추정함으로써, 구현되는 하드웨어를 줄일 수 있다.Therefore, by using the symbol timing estimation method according to an embodiment of the present invention, the hardware to be implemented can be reduced by estimating the symbol timing only by the addition operation using only the sign of the matched filter.

뿐만 아니라, 심벌 속도에 비해 오버 샘플링되는 상향 케이블 모뎀의 입력신호에 대해, 프리앰블의 정합필터를 이용하여 정확한 심벌 타이밍을 추정할 수 있으며, 심벌 타이밍을 추정하는 임계값을 이용함으로써, 잡음에 의한 영향을 줄일 수 있다.In addition, for the input signal of the upstream cable modem oversampled compared to the symbol rate, the accurate symbol timing can be estimated using the matching filter of the preamble, and the influence of noise by using the threshold value for estimating the symbol timing Can be reduced.

도 4는 본 발명의 일실시예에 따른 심벌 타이밍 추정 장치(400)를 설명하기 위한 블록도이다.4 is a block diagram illustrating a symbol timing estimating apparatus 400 according to an embodiment of the present invention.

도 4를 참조하면, 심벌 타이밍 추정 장치(400)는 수신부(410) 및 상향 케이 블 모뎀 복조부(420)를 포함한다.Referring to FIG. 4, the symbol timing estimating apparatus 400 includes a receiver 410 and an uplink modem demodulator 420.

먼저, 수신부(410)는 케이블 네트워크를 통하여 프리앰블 및 페이로드가 포함된 입력 신호를 수신하며, 심볼 타이밍을 추정하기 위해, 상향 케이블 모뎀 복조부(420)에 전달한다.First, the receiver 410 receives an input signal including a preamble and a payload through a cable network, and transmits the received signal to an uplink cable modem demodulator 420 to estimate symbol timing.

이에, 상향 케이블 모뎀 복조부(420)는 상기 프리앰블과 정합 필터의 계수 값을 연산하여, 상기 입력 신호의 심볼 타이밍을 추정한다.Accordingly, the uplink cable modem demodulator 420 calculates the coefficient values of the preamble and the matched filter to estimate the symbol timing of the input signal.

상향 케이블 모뎀 복조부(420)는 상기 심볼 타이밍을 추정하기 위해서, 스위치부(421), 카운터부(422), 샘플 지연부(423), 연산부(424), 및 비교부(425)를 포함한다.The uplink cable modem demodulator 420 includes a switch unit 421, a counter unit 422, a sample delay unit 423, an operation unit 424, and a comparison unit 425 to estimate the symbol timing. .

먼저, 스위치부(421)는 입력 신호를 선택적으로 스위칭한다. 예로써, 스위치부(421)는 입력 신호 및 0 중에서 적어도 어느 하나를 선택한다. 스위치부(421)는 사전에 설정된 카작 시퀀스의 샘플 값의 선정된 배수 값을 기준으로 상기 입력 신호를 선택할 것인지 또는 상기 0을 선택할 것인지를 결정할 수 있다. 일례로, 스위치부(421)는 상기 카작 시퀀스의 샘플 값 64의 두 배를 기준으로 상기 입력 신호를 선택할 것인지 또는 상기 0을 선택할 것인지를 결정할 수 있으며, 스위치부(421)의 선택에 따라서, 입력 신호 및 0 중에서 적어도 어느 하나가 수신부(410)에서 상향 케이블 모뎀 복조부(420)로 입력된다.First, the switch unit 421 selectively switches the input signal. For example, the switch unit 421 selects at least one of an input signal and zero. The switch unit 421 may determine whether to select the input signal or the zero based on a predetermined multiple value of a sample value of a preset Kazak sequence. For example, the switch unit 421 may determine whether to select the input signal or the zero based on twice the sample value 64 of the Kazak sequence, and according to the selection of the switch unit 421, At least one of the signal and 0 is input from the receiver 410 to the uplink cable demodulator 420.

카운터부(422)는 상기 스위치부의 선택에 기초하여, 상기 입력 신호에 대한 윈도잉(windowing)을 처리하도록 한다.The counter unit 422 may process windowing of the input signal based on the selection of the switch unit.

즉, 카운터부(422)는 입력 신호의 윈도잉을 처리하기 위해 사용되며 스위치 부(421)을 통해 128보다 작을 때는 입력신호(IN)이 입력되며 클 때는 0이 입력되게 한다. 이렇게 함으로써 심벌 타이밍 추정 장치(400)는 적은 전력으로도 심볼 타이밍을 추정할 수 있다.That is, the counter unit 422 is used to process the windowing of the input signal, and when the input signal IN is smaller than 128 through the switch unit 421, 0 is input when the counter unit 422 is larger. By doing so, the symbol timing estimation apparatus 400 can estimate the symbol timing even with a small amount of power.

샘플 지연부(423)는 상기 윈도잉 처리되는 상기 입력 신호의 입력을 일정 시간 동안 지연시키며, 연산부(424)는 상기 지연 입력되는 상기 입력 신호에 상기 정합 필터의 계수를 반영한 연산을 처리한다.The sample delay unit 423 delays an input of the windowing input signal for a predetermined time, and the operation unit 424 processes an operation reflecting the coefficient of the matched filter to the delayed input signal.

본 발명의 일실시예에 따른 연산부(424)는 정합 필터의 계수 값으로 카작 시퀀스의 부호만을 사용하며, 이는 하드웨어로 정합 필터를 구현할 때 곱셈기 대신에 덧셈기를 사용함으로써 하드웨어 양을 줄일 수 있는 효과가 있다.The operation unit 424 according to an embodiment of the present invention uses only the sign of the Kazak sequence as the coefficient value of the matched filter, which has an effect of reducing the amount of hardware by using an adder instead of a multiplier when implementing the matched filter with hardware. have.

구체적으로, 연산부(424)는 정합 필터의 계수 값과 프리앰블에 포함된 카작 시퀀스를 덧셈연산하고, 이를 나눗셈 연산 후 절대값을 연산을 수행한다. 또한, 비교부(425)는 상기 연산 처리된 값과 선정된 임계값을 비교하여 상기 입력 신호의 심볼 타이밍을 추정한다.Specifically, the operation unit 424 adds and computes the coefficient value of the matched filter and the Kazak sequence included in the preamble, and performs the operation on the absolute value after the division operation. In addition, the comparator 425 estimates the symbol timing of the input signal by comparing the calculated value with a predetermined threshold value.

다른 잡음이 존재하지 않는 이상적인 환경에서, 상관 특성 상 상기 절대값 형태의 출력이 최대 값일 때가 정확한 심볼 타이밍이다. 즉, 절대값 연산된 절대값 형태의 출력을 선정된 임계값과 비교하여 정확한 심볼 타이밍을 추정할 수 있다.In an ideal environment where no other noise is present, the correct symbol timing is when the absolute value of the output in its correlation form is at its maximum. That is, the accurate symbol timing may be estimated by comparing the absolute value output of the absolute value type with a predetermined threshold value.

상기 정합 필터의 계수 값은 카작 시퀀스의 부호 값에 기초하여, 1 및 -1 중에서 어느 하나로 설정되고, 이 때 연산부(424)는 상기 프리앰블과 상기 설정된 정합 필터의 계수 값을 덧셈 연산하여 덧셈 결과 값을 생성하고, 상기 생성된 덧셈 결과 값에 기초하여 상기 입력 신호의 심볼 타이밍을 추정할 수 있다.The coefficient value of the matched filter is set to any one of 1 and -1 based on the sign value of the Kazak sequence. In this case, the operation unit 424 adds and computes the coefficient value of the preamble and the set matched filter. The symbol timing of the input signal may be estimated based on the generated addition result value.

도 5는 본 발명의 다른 일실시예에 따른 상향 케이블 모뎀 복조부(500)를 설명하기 위한 블록도이다.5 is a block diagram illustrating an uplink cable modem demodulator 500 according to another embodiment of the present invention.

도 5를 참조하면, 상향 케이블 모뎀 복조부(500)는 스위치(501), 카운터(502), 샘플 지연기(503), 곱셈기(504), 덧셈기(505), 나눗셈기(506), 절대값기(507), 및 비교기(508)를 포함한다.Referring to FIG. 5, the uplink cable modem demodulator 500 includes a switch 501, a counter 502, a sample delayer 503, a multiplier 504, an adder 505, a divider 506, and an absolute value device. 507, and a comparator 508.

도 5는 프리앰블의 정합필터를 이용하여 심볼 타이밍을 추정하는 구조로 해석될 수 있으며, 비록 곱셈기(504)가 입력 신호와 정합 필터의 계수 값을 연산하지만, 덧셈 연산 만으로도 곱셈기(504)의 연산과 동일한 효과를 갖기 때문에 곱셈기(504)는 실질적으로 필요하지 않다.5 may be interpreted as a structure for estimating symbol timing using a matched filter of a preamble. Although the multiplier 504 calculates coefficient values of an input signal and a matched filter, an addition operation alone may be used to calculate the multiplier 504. The multiplier 504 is practically unnecessary because it has the same effect.

카운터(502)는 윈도잉을 하기 위해 사용되며 스위치(501)을 통해 128보다 작을 때는 입력신호(IN)이 입력되며 클 때는 0이 입력된다. 이렇게 함으로써 하드웨어로 동작 시 소모 전력을 줄일 수 있다.The counter 502 is used for windowing, and an input signal IN is input when it is smaller than 128 through the switch 501 and 0 when it is large. This reduces power consumption when operating in hardware.

이렇게 입력된 값들은 샘플 지연기(503)를 거치면서 매 입력마다 오른쪽으로 이동되며 각 탭들은 정합필터의 계수 값과 곱셈기(504)를 통해 곱해지게 된다.The input values are moved to the right through each input through the sample delayer 503, and each tap is multiplied by the coefficient value of the matched filter by the multiplier 504.

정합 필터의 계수 값은 총 64개이며, 실제 값이 존재하는 개수는 16개(C0* ~ C15*)이고 나머지는 0이며, 도 3과 같다.A total of 64 coefficient values of the matched filter, 16 actual values exist (C0 * to C15 *), the rest is 0, as shown in FIG.

도 3에서 보면 정합 필터 계수 값은 카작 시퀀스의 부호만을 사용한다는 것을 알 수 있으며 이는 하드웨어로 정합 필터를 구현할 때 곱셈기 대신에 덧셈기를 사용함으로써 하드웨어 양을 줄일 수 있다.3, it can be seen that the matched filter coefficient value uses only the sign of the Kazak sequence, which can reduce the amount of hardware by using an adder instead of a multiplier when implementing the matched filter in hardware.

곱셈기(504)의 출력 값은 덧셈기(505)를 통해 모두 더해지며 이렇게 더해진 값들은 나눗셈기(506)을 통해 16으로 나눠진다. 이렇게 나눠진 값들은 복소수 이므로 절대값기(507)를 통해 절대값인 abs_mat_out을 구한다.The output values of the multiplier 504 are all added through the adder 505 and these added values are divided by 16 through the divider 506. Since the divided values are complex numbers, the absolute value abs_mat_out is obtained through the absolute value calculator 507.

이 abs_mat_out은 비교기(508)에 입력되며 비교기(508)는 이 abs_mat_out 값과 임계 값인 MATCH_THR와 비교함으로써 클 때는 2 샘플 뒤에 STE_ENABLE을 1로 만들고 그렇지 않은 경우는 0으로 만든다. 이론적으로는 abs_mat_out이 최대 값일 때가 정확한 심볼 타이밍이다. MATCH_THR는 1.0779123505으로 설정하였으며 그 이유는 현재 값과 이전 값의 차이가 클 때를 기준으로 하였기 때문이다. 이렇게 함으로써 잡음에 강한 특성을 보인다.This abs_mat_out is input to the comparator 508, which compares this abs_mat_out value with the threshold MATCH_THR to make STE_ENABLE 1 after 2 samples when it is large and 0 otherwise. In theory, the exact symbol timing is when abs_mat_out is the maximum value. MATCH_THR is set to 1.0779123505 because it is based on the difference between the current value and the previous value. In this way, the noise characteristics are strong.

본 발명에 따르면, 상향 케이블 모뎀의 복조에 있어서 프리앰블의 정합 필터를 이용하여 정확한 심볼 타이밍을 추정할 수 있다. 뿐만 아니라, 정합 필터의 계수 값을 프리앰블의 부호 만을 이용함으로써 하드웨어 양을 줄였으며 정합 필터의 입력을 윈도잉을 함으로써 소비되는 전력을 줄일 수 있으며 심벌 타이밍을 판별하는 임계 값을 두 개의 정합 필터 출력 값의 차이가 큰 것으로 정함으로써 잡음을 줄일 수 있다.According to the present invention, in the demodulation of an uplink cable modem, an accurate symbol timing can be estimated using a matching filter of a preamble. In addition, the amount of hardware can be reduced by using only the preamble's sign as the coefficient value of the matched filter, and the power consumption can be reduced by windowing the input of the matched filter. The noise can be reduced by determining that the difference is large.

본 발명에 따른 심벌 타이밍을 추정하는 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨 어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method of estimating symbol timing according to the present invention can be implemented in the form of program instructions that can be executed by various computer means and recorded on a computer readable medium. The computer readable medium may include program instructions, data files, data structures, etc. alone or in combination. The program instructions recorded on the media may be those specially designed and constructed for the purposes of the present invention, or they may be of the kind well-known and available to those having skill in the computer software arts. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks, such as floppy disks. Magneto-optical media, and hardware devices specifically configured to store and execute program instructions, such as ROM, RAM, flash memory, and the like. Examples of program instructions include not only machine code generated by a compiler, but also high-level language code that can be executed by a computer using an interpreter or the like. The hardware device described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined not only by the claims below but also by the equivalents of the claims.

도 1은 본 발명의 일실시예에 따른 심벌 타이밍을 추정하는 방법을 설명하기 위한 흐름도이다.1 is a flowchart illustrating a method of estimating symbol timing according to an embodiment of the present invention.

도 2는 본 발명의 일실시예에 따른 입력신호의 포맷을 설명하기 위한 도면이다.2 is a view for explaining the format of an input signal according to an embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 정합 필터의 계수 값을 설명하기 위한 도면이다.3 is a diagram for describing coefficient values of a matched filter according to an exemplary embodiment of the present invention.

도 4는 본 발명의 일실시예에 따른 심벌 타이밍을 추정하는 장치를 설명하기 위한 블록도이다.4 is a block diagram illustrating an apparatus for estimating symbol timing according to an embodiment of the present invention.

도 5는 본 발명의 일실시예에 따른 상향 케이블 모뎀 복조부를 설명하기 위한 블록도이다.5 is a block diagram illustrating an uplink cable modem demodulator according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

400: 심벌 타이밍 추정 장치400: symbol timing estimation device

410: 수신부410: receiver

420: 상향 케이블 모뎀 복조부420: upstream cable modem demodulator

Claims (10)

케이블 네트워크를 통하여 반복되는 카작(CAZAC) 시퀀스를 포함하는 프리앰블이 포함된 입력 신호를 수신하는 단계;Receiving an input signal comprising a preamble comprising a CAZAC sequence repeated over a cable network; 상기 카작 시퀀스의 부호 값을, 정합 필터의 계수 값으로서 1 및 -1 중에서 어느 하나로 설정하는 단계;Setting a sign value of the Kazak sequence to any one of 1 and -1 as a coefficient value of a matched filter; 상기 프리앰블과 상기 설정된 정합 필터의 계수 값을 덧셈 연산하여 덧셈 결과 값을 생성하는 단계;Generating an addition result value by performing an addition operation on the coefficient values of the preamble and the set matching filter; 상기 생성된 덧셈 결과 값을 상기 카작 시퀀스의 심볼 길이로 나눗셈 연산하여 나눗셈 결과 값을 생성하는 단계;Generating a division result value by dividing the generated addition result value by a symbol length of the Kazak sequence; 상기 생성된 나눗셈 결과 값을 절대값 연산하여 절대값을 생성하는 단계; 및Generating an absolute value by calculating an absolute value of the generated division result value; And 상기 생성된 절대값이 임계값 이상인지 비교하여 상기 입력 신호의 심볼 타이밍을 추정하는 단계Estimating symbol timing of the input signal by comparing whether the generated absolute value is greater than or equal to a threshold value 를 포함하는 것을 특징으로 하는 심볼 타이밍 추정 방법.Symbol timing estimation method comprising a. 제1항에 있어서,The method of claim 1, 상기 입력 신호는 심볼 속도보다 오버 샘플링되는 것을 특징으로 하는 심볼 타이밍 추정 방법.And the input signal is oversampled rather than a symbol rate. 삭제delete 삭제delete 삭제delete 삭제delete 제1항에 있어서,The method of claim 1, 상기 입력 신호는 심볼 속도의 4배로 오버 샘플링되고, 상기 카작 시퀀스는 상기 오버 샘플링에 기초하여 64개의 샘플 값을 갖는 것을 특징으로 하는 심볼 타이밍 추정 방법.And the input signal is oversampled at four times the symbol rate and the Kazak sequence has 64 sample values based on the oversampling. 케이블 네트워크를 통하여 반복되는 카작(CAZAC) 시퀀스를 포함하는 프리앰블이 포함된 입력 신호를 수신하는 신호 수신부;A signal receiver configured to receive an input signal including a preamble including a CAZAC sequence repeated through a cable network; 상기 입력 신호를 선택적으로 스위칭하기 위한 스위치부;A switch unit for selectively switching the input signal; 상기 스위치부의 선택에 기초하여, 상기 입력 신호에 대한 윈도잉(windowing)을 처리하는 카운터부;A counter unit for processing windowing of the input signal based on the selection of the switch unit; 상기 윈도잉 처리되는 상기 입력 신호의 입력을 지연시키는 샘플 지연부;A sample delay unit delaying an input of the windowed signal; 상기 카작 시퀀스의 부호 값을, 정합 필터의 계수 값으로서 1 및 -1 중에서 어느 하나로 설정하고, 상기 프리앰블과 상기 설정된 정합 필터의 계수 값을 덧셈 연산하여 덧셈 결과 값을 생성하며, 상기 생성된 덧셈 결과 값을 상기 카작 시퀀스의 심볼 길이로 나눗셈 연산하여 나눗셈 결과 값을 생성하고, 상기 생성된 나눗셈 결과 값을 절대값 연산하여 절대값을 생성하는 연산부; 및The sign value of the Kazak sequence is set to any one of 1 and -1 as a coefficient value of the matched filter, and an addition operation is generated by adding the coefficient values of the preamble and the set matched filter, and generating an addition result. A calculation unit configured to divide a value by a symbol length of the Kazak sequence to generate a division result value, and generate an absolute value by performing an absolute value operation on the generated division result value; And 상기 생성된 절대값이 임계값 이상인지 비교하여 상기 입력 신호의 심볼 타이밍을 추정하는 비교부A comparison unit estimating symbol timing of the input signal by comparing whether the generated absolute value is equal to or greater than a threshold value 를 포함하는 것을 특징으로 하는 심볼 타이밍 추정 장치.Symbol timing estimation apparatus comprising a. 삭제delete 삭제delete
KR1020080131039A 2008-12-22 2008-12-22 Method and apparatus for estimating symbol timing of input signal in upstream cable modem KR101070156B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131039A KR101070156B1 (en) 2008-12-22 2008-12-22 Method and apparatus for estimating symbol timing of input signal in upstream cable modem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131039A KR101070156B1 (en) 2008-12-22 2008-12-22 Method and apparatus for estimating symbol timing of input signal in upstream cable modem

Publications (2)

Publication Number Publication Date
KR20100072593A KR20100072593A (en) 2010-07-01
KR101070156B1 true KR101070156B1 (en) 2011-10-05

Family

ID=42635745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131039A KR101070156B1 (en) 2008-12-22 2008-12-22 Method and apparatus for estimating symbol timing of input signal in upstream cable modem

Country Status (1)

Country Link
KR (1) KR101070156B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181622A1 (en) * 2001-02-26 2002-12-05 Joseph Boutros Methods and apparatus for efficient and accurate coarse timing synchronization in burst demodulators
US20040190544A1 (en) * 2003-03-25 2004-09-30 Yehuda Azenko DOCSIS 2.0 SCDMA capable sniffers which can capture legacy DOCSIS bursts as well

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020181622A1 (en) * 2001-02-26 2002-12-05 Joseph Boutros Methods and apparatus for efficient and accurate coarse timing synchronization in burst demodulators
US20040190544A1 (en) * 2003-03-25 2004-09-30 Yehuda Azenko DOCSIS 2.0 SCDMA capable sniffers which can capture legacy DOCSIS bursts as well

Also Published As

Publication number Publication date
KR20100072593A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP4410388B2 (en) OFDM demodulation apparatus and OFDM demodulation method
JP3013763B2 (en) Carrier synchronization unit
EP1894378B1 (en) Receiver apparatus for receiving a multicarrier signal
US7843805B2 (en) Method and circuit for frequency offset estimation in frequency domain in the orthogonal frequency division multiplexing baseband receiver for IEEE 802.11a/g wireless LAN standard
US7068593B2 (en) Apparatus and method for synchronizing frequency in orthogonal frequency division multiplexing communication system
CN101079866B (en) OFDM demodulator, receiver and method
US7031250B2 (en) Method and apparatus for channel estimation
EP1063824A2 (en) Symbol synchronisation in multicarrier receivers
KR101025698B1 (en) Ofdm receiver and ofdm receiving method
CN1437338A (en) Channel estimation method for orthogonal frequency-division multiplexing communication system
US8422614B2 (en) Methods and apparatus for determining timing in a wireless communication system
KR20090021630A (en) Method of estimating inter-carrier interference and ici mitigating equalizer
US9674024B2 (en) Method for transmitting a signal with a preamble and corresponding devices, signal with corresponding preamble for synchronization of a receiver
CN1984109A (en) Channel estimater and channel estimating method in telecommunication system
KR101070156B1 (en) Method and apparatus for estimating symbol timing of input signal in upstream cable modem
KR20110108364A (en) Method and apparatus for estimating phase noise in an ofdm transmission system
JP4567088B2 (en) OFDM signal receiving apparatus and receiving method
KR20170050175A (en) Pilot signal generating apparatus and generating method thereof, transmission apparatus
KR101294283B1 (en) Method for estimating channel based on cross correlation of ofdm system and device thereof
KR100963038B1 (en) Cable modem for compensating frequency offset and phase offset and method of operating the cable modem
CN116545825B (en) Doppler frequency offset estimation method, system and device applying OFDM system
KR100986166B1 (en) Method and apparatus for efficient channel estimation using DFT in DVB system
KR100827547B1 (en) Coarse frequency synchronization method and apparatus in ofdm receiver
KR100606383B1 (en) Channel estimation device using time-multiplexed pilot symbols and traffic symbols in mobile communication system
KR100922076B1 (en) Apparatus for packet detection and automatic gain control in cable modem

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee