KR101069280B1 - Method of manufacturing phase change RAM device - Google Patents
Method of manufacturing phase change RAM device Download PDFInfo
- Publication number
- KR101069280B1 KR101069280B1 KR1020050049781A KR20050049781A KR101069280B1 KR 101069280 B1 KR101069280 B1 KR 101069280B1 KR 1020050049781 A KR1020050049781 A KR 1020050049781A KR 20050049781 A KR20050049781 A KR 20050049781A KR 101069280 B1 KR101069280 B1 KR 101069280B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- film
- material film
- upper electrode
- nano
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000007772 electrode material Substances 0.000 claims abstract description 15
- 239000012782 phase change material Substances 0.000 claims abstract description 15
- 239000004793 Polystyrene Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 14
- 229920002223 polystyrene Polymers 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000002105 nanoparticle Substances 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 8
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910004200 TaSiN Inorganic materials 0.000 claims description 3
- 229910010037 TiAlN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000003960 organic solvent Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 14
- 238000006243 chemical reaction Methods 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910002909 Bi-Te Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052714 tellurium Inorganic materials 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 2
- 229910008599 TiW Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229920000359 diblock copolymer Polymers 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910008812 WSi Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변환막의 상변화 필요한 전류를 효과적으로 낮출 수 있는 상변환 기억 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 반도체기판 상에 수 개의 패드형 하부전극을 형성하는 단계; 상기 하부전극들을 덮도록 기판 전면 상에 산화막을 형성하는 단계; 상기 산화막 상에 각 하부전극의 상부를 개별 노출시키는 나노 크기(nano size)의 개구부들을 갖는 다공성 폴리스틸렌 패턴을 형성하는 단계; 상기 다공성 폴리스틸렌 패턴을 이용해 산화막을 식각하여 각 하부전극을 개별 노출시키는 나노 크기의 홀들을 형성하는 단계; 상기 다공성 폴리스틸렌 패턴을 제거하는 단계; 상기 홀들을 매립하도록 산화막 상에 상변환 물질막을 증착하는 단계; 상기 상변환 물질막 상에 상부전극 물질막을 증착하는 단계; 및 상기 상부전극 물질막과 상변환 물질막을 식각하여 홀 내에 매립된 플러그형의 상변환막 및 상기 상변환막 상에 배치되는 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 한다. The present invention discloses a method of manufacturing a phase change memory element capable of effectively lowering the required current for phase change of a phase change film. The disclosed method includes forming several pad-type lower electrodes on a semiconductor substrate; Forming an oxide film on an entire surface of the substrate to cover the lower electrodes; Forming a porous polystyrene pattern having nano-sized openings that individually expose an upper portion of each lower electrode on the oxide film; Etching nano-oxides using the porous polystyrene pattern to form nano-sized holes for individually exposing each lower electrode; Removing the porous polystyrene pattern; Depositing a phase change material film on an oxide film to fill the holes; Depositing an upper electrode material film on the phase change material film; And etching the upper electrode material film and the phase change material film to form a plug type phase change film embedded in a hole and an upper electrode disposed on the phase change film.
Description
도 1은 종래의 상변환 기억 소자를 도시한 단면도. 1 is a cross-sectional view showing a conventional phase change memory element.
도 2a 내지 도 2f는 본 발명에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도. 2A to 2F are cross-sectional views of steps for explaining a method of manufacturing a phase change memory device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 반도체 기판 22 : 하부패드21: semiconductor substrate 22: lower pad
23 : 하부전극 형서용 마스크 24 : 산화막23: mask for lower electrode form 24: oxide film
25 : 다공성 폴리스틸렌 패턴 26 : 홀25
27 : 상변환 물질막 27a : 상변환막27: phase
28 : 상부전극 물질막 28a : 상부전극28: upper
본 발명은 상변환 기억 소자의 제조방법에 관한 것으로, 보다 상세하게는, 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있는 상변환 기억 소자의 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a phase change memory element, and more particularly, to a method of manufacturing a phase change memory element capable of effectively lowering the current required for the phase change of the phase change film.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다. Generally, a memory device is a volatile random access memory (RAM) device that loses input information when the power supply is turned off, and a nonvolatile ROM (Read Only) that keeps the input information stored even when the power supply is turned off. Memory: ROM) device is largely divided. The volatile RAM devices may include DRAM and SRAM, and the nonvolatile ROM devices may include flash memory such as EEPROM (Elecrtically Erasable and Programmable ROM). .
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. However, although the DRAM has a very good memory device as is well known, high charge storage capability is required, and for this purpose, it is difficult to achieve high integration since the electrode surface area must be increased.
또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.In addition, the flash memory requires a higher operating voltage than a power supply voltage in connection with a structure in which two gates are stacked, and thus requires a separate boost circuit to form a voltage required for write and erase operations. Therefore, there is a difficulty in high integration.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로, 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다. Accordingly, many studies are being conducted to develop new memory devices having characteristics of the nonvolatile memory device and having a simple structure. For example, recently, a phase change RAM device has been developed. ) Has been proposed.
상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별한다. The phase change memory device uses a difference in resistance between crystalline and amorphous phases due to the phase change of the phase conversion film interposed between the electrodes from the crystalline state to the amorphous state through the current flow between the lower electrode and the upper electrode. Determine the stored information.
다시말해, 상변환 기억 소자는 상변환막으로서 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 쓰기 및 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다. In other words, the phase conversion memory element uses a chalcogenide film as a phase conversion film. The chalcogenide film is a compound film composed of germanium (Ge), stevidium (Sb) and tellurium (Te). The phase change occurs between the amorphous state and the crystalline state due to the applied current, that is, Joule heat, and at this time, the resistivity of the phase change film having a crystalline state in which the resistivity of the phase change film having the amorphous state is crystalline. From the higher, the current flowing through the phase change film in the write and read modes is sensed to determine whether the information stored in the phase change memory cell is logic '1' or logic '0'.
도 1은 종래의 상변환 기억 소자를 도시한 단면도이다. 1 is a cross-sectional view showing a conventional phase change memory device.
도시된 바와 같이, 소자분리막에 의해 한정된 반도체기판(1)의 액티브영역 상에 게이트들(4)이 형성되어져 있고, 상기 게이트(4) 양측의 기판 표면 내에는 접합영역(도시안됨)이 형성되어 있다. As shown,
상기 게이트들(4)을 덮도록 기판(1) 전면 상에 층간절연막(5)이 형성되어져 있고, 상변환 셀이 형성될 영역과 접지전압(Vss)이 인가될 영역의 층간절연막 부분들 내에는 각각 제1텅스텐플러그(6a)과 제2텅스텐플러그(6b)가 형성되어져 있다. An
상기 제1 및 제2텅스텐플러그(6a, 6b)를 포함한 층간절연막(5) 상에 제1산화막(7)이 형성되어져 있으며, 자세하게 도시되지는 않았으나, 상변환 셀이 형성될 영역에는 제1텅스텐플러그(6a)와 콘택하게 도트(dot)형 금속패드(8)가 형성되어 있고, 접지전압이 인가될 영역에는 상기 제2텅스텐플러그(6b)와 콘택하게 바(bar)형 접지라인(Vss line; 9)이 형성되어 있다. The
금속패드(8) 및 접지라인(9)을 포함한 제1산화막(7) 상에는 제2산화막(10)이 형성되어져 있으며, 상변환 셀이 형성될 영역의 제2산화막(10) 내에는 금속패드(8)와 콘택하게 플러그 형태의 하부전극(11)이 형성되어 있다. The
상기 하부전극(11)과 콘택하게 제2산화막(10) 상에는 패턴 형태로 상변환막(12)과 상부전극(13)이 적층되어져 있고, 이를 통해, 플러그 형태의 하부전극(11)과 그 위에 적층된 상변환막(12) 및 상부전극(13)으로 구성되는 상변환 셀이 구성되어 있다. The
그리고, 상기 상변환 셀을 덮도록 제2산화막(10) 상에 제3산화막(14)이 형성되어 있으며, 상기 제3산화막(14) 상에는 상부전극(13)과 콘택하는 금속배선(15)이 형성되어 있다.The
한편, 이러한 상변환 기억 소자에 있어서, 상변환막의 상변화를 위해서는 높은 전류 흐름, 예컨데, 1㎃ 이상이 요구되며, 따라서, 상변환막과 전극간에 접촉면적을 작게 하여 상기 상변환막의 상변화에 필요한 전류를 낮추어야 한다. 이에, 종래에는 E-빔(Electron-beam) 공정을 이용해 플러그 형태의 하부전극을 100㎚ 이하 크기로 형성하고 있다. On the other hand, in such a phase change memory device, a high current flow, for example, 1 mA or more is required for the phase change of the phase change film. Therefore, the contact area between the phase change film and the electrode is made small to reduce the phase change of the phase change film. The required current must be lowered. Thus, conventionally, the lower electrode in the form of a plug is formed to a size of 100 nm or less by using an E-beam process.
그러나, E-빔 공정은 공정상 안정화되어 있지 못하므로, 이러한 E-빔 공정을 이용하여 하부전극을 형성하는 경우에는 하부전극의 크기를 기판 전 영역에 대해 균일하게 형성할 수 없으며, 이에 따라, 기판 전 영역에 대해서 하부전극과 상변환막간 접촉면적 서로 상이함으로 인해 상변환막의 쓰기 전류 범위가 커질 수 밖에 없다. However, since the E-beam process is not stabilized in the process, when forming the lower electrode by using the E-beam process, the size of the lower electrode cannot be uniformly formed over the entire area of the substrate. Since the contact area between the lower electrode and the phase change film is different with respect to the entire substrate, the write current range of the phase change film is large.
결국, 종래의 상변환 기억 소자에서는 상변환막과 하부전극간 접촉 면적을 작게하는데 한계가 있는 바, 상변환막의 상변화에 필요한 전류를 낮추는데 어려움이 있다. As a result, in the conventional phase change memory device, there is a limit in reducing the contact area between the phase change film and the lower electrode, which makes it difficult to reduce the current required for the phase change of the phase change film.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 상변환막의 상변화에 필요한 전류를 효과적으로 낮출 수 있는 상변환 기억 소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a phase change memory device capable of effectively lowering a current required for phase change of a phase change film, which has been devised to solve the conventional problems as described above.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체기판 상에 수 개의 하부전극을 형성하는 단계; 상기 하부전극들을 덮도록 기판 전면 상에 산화막을 형성하는 단계; 상기 산화막 상에 각 하부전극의 상부를 개별 노출시키는 나노 크기의 개구부들을 갖는 다공성 폴리스틸렌 패턴을 형성하는 단계; 상기 다공성 폴리스틸렌 패턴을 이용해 산화막을 식각하여 각 하부전극을 개별 노출시키는 나노 크기의 홀들을 형성하는 단계; 상기 다공성 폴리스틸렌 패턴을 제거하는 단계; 상기 홀들을 매립하도록 산화막 상에 상변환 물질막을 증착하는 단계; 상기 상변환 물질막 상에 상부전극 물질막을 증착하는 단계; 및 상기 상부전극 물질막과 상변환 물질막을 식각하여 홀 내에 매립된 플러그형의 상변환막 및 상기 상변환막 상에 배치되는 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of forming a plurality of lower electrodes on the semiconductor substrate; Forming an oxide film on an entire surface of the substrate to cover the lower electrodes; Forming a porous polystyrene pattern having nano-sized openings that individually expose an upper portion of each lower electrode on the oxide film; Etching nano-oxides using the porous polystyrene pattern to form nano-sized holes for individually exposing each lower electrode; Removing the porous polystyrene pattern; Depositing a phase change material film on an oxide film to fill the holes; Depositing an upper electrode material film on the phase change material film; And etching the upper electrode material film and the phase change material film to form a plug type phase change film embedded in a hole and an upper electrode disposed on the phase change film. It provides a method of manufacturing.
여기서, 상기 다공성 폴리스틸렌(porus polystylene) 패턴은 폴리스틸렌 매 트릭스 내에 조밀 육방정(hexagonal close-packed) 폴리메틸메타크릴레이트(poly methyl methacrylate) 실린더가 형성된 구조의 다이블럭 고분자화합물(diblock copolymer)로부터 유기 솔벤트로 상기 폴리메틸메타크릴레이트를 제거하여 형성한 것이다. Herein, the porous polystyrene pattern is formed of an organic solvent from a diblock copolymer having a hexagonal close-packed poly methyl methacrylate cylinder formed in a polystyrene matrix. It is formed by removing the polymethyl methacrylate.
상기 상변환 물질막은 Ge-Sb-Te, Ge-Bi-Te, Ag, In 및 Bi 중에서 적어도 하나 이상이 도핑된 Sb-Te 또는 Ag, In 및 Sn 중에서 적어도 하나 이상이 도핑된 Bi-Te 중에서 어느 하나로 형성한다. The phase change material film may be any one of Sb-Te doped with at least one of Ge-Sb-Te, Ge-Bi-Te, Ag, In, and Bi, or Bi-Te doped with at least one of Ag, In, and Sn. Form into one.
상기 상부전극 물질막은 Al, Ti, Ta, TaSiN, TaN, Ru, TiW, TiN 또는 TiAlN 중에서 어느 하나로 형성한다. The upper electrode material film is formed of any one of Al, Ti, Ta, TaSiN, TaN, Ru, TiW, TiN, or TiAlN.
(실시예)(Example)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2f는 본 발명에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다. 2A to 2F are cross-sectional views for each process for explaining a method of manufacturing a phase change memory device according to the present invention.
도 2a를 참조하면, 게이트와 텅스텐플러그 및 층간절연막을 포함한 하지층(도시안됨)이 형성된 반도체기판(21)을 마련한 후, 상기 기판(21) 상에 하부전극 물질막을 증착한다. 여기서, 상기 하부전극 물질막으로는 TiN, TiW, Al, Cu 또는 WSi 등을 이용한다. Referring to FIG. 2A, after forming a
그다음, 상기 하부전극 물질막 상에 하부전극 형성용 마스크(23)를 형성한 후, 상기 하부전극 형성용 마스크(23)를 이용해 그 아래의 하부전극 물질막을 식각 함으로써 패드 형태를 갖는 다수의 하부전극(22)을 형성한다. Then, after forming a lower
도 2b를 참조하면, 하부전극 형성용 마스크를 제거한 상태에서, 상기 하부전극들(22)이 형성된 기판(21)의 전면 상에 산화막(24)을 형성한 후, 그 표면을 CMP (Chemical Mechanical Polishing)하여 평탄화시킨다. 여기서, 상기 산화막(24)의 CMP는 하부전극들(22) 상의 산화막 두께가 일정하게 되도록 하기 위함이다. Referring to FIG. 2B, after the mask for forming the lower electrode is removed, an
도 2c를 참조하면, 산화막(24) 상에 폴리스틸렌(polystylene; 이하, PS)과 폴리메틸메타크릴레이트(poly methyl methacrylate; 이하, PMMA)로 이루어진 다이블럭 고분자화합물(diblock copolymer)을 도포한다. 상기 다이블럭 고분자화합물은 PS 매트릭스 내에 조밀 육방정(hexagonal close-packed) PMMA 실린더가 형성된 구조이다. Referring to FIG. 2C, a diblock copolymer made of polystylene (PS) and polymethyl methacrylate (PMMA) is coated on the
다음으로, 상기 다이블럭 고분자화합물로부터 PMMA를 유기 솔벤트로 제거하여 산화막(24) 상에 각 하부전극(22)의 상부을 개별 노출시키는 수 개의 개구부를 갖는 다공성(porus) PS 패턴(25)을 형성한다. 여기서, 상기 다공성 PS 패턴(25)은 후속하는 산화막(24)의 식각시 하드마스크로 사용하기 위한 것이며, 이때, 상기 개구부는 나노 크기(nano size)를 갖도록 형성된다. Next, the PMMA is removed from the diblock polymer compound with an organic solvent to form a
도 2d를 참조하면, 다공성 PS 패턴(25)을 하드마스크로 이용해서 산화막(24)을 식각하고, 이를 통해, 각 하부전극(22)을 개별 노출시키는 수 개의 홀(26)을 형성한다. 이때, 상기 홀(26)은 나노 크기의 개구부를 갖는 다공성 PS 패턴(25)을 하드마스크로 이용한 식각공정을 통해 형성된 것이므로, 그 자신 또한 나노 크기를 갖게 된다. Referring to FIG. 2D, the
여기서, 상기 나노 크기의 홀들(26)은 후속에서 상변환막이 형성될 지역이며, 특히, E-빔 공정과 같은 안정화가 이루어지지 못한 공정을 이용하여 형성한 것이 아니라, 다이블럭 고분자화합물을 이용하여 비교적 안정하게 형성한 것이므로, 후속에서 하부전극과 상변환막간의 접촉면적을 종래의 그것 보다 현저히 감소킬 수 있고, 특히, 기판 전 영역에 걸쳐 하부전극과 상변환막간 균일한 접촉면적 크기를 갖도록 할 수 있다. Here, the nano-
도 2e를 참조하면, 잔류된 다공성 PS 패턴을 제거한 상태에서, 하부전극들(22) 각각을 개별 노출시키는 나노 크기의 홀들(26)을 매립하도록 산화막(24) 상에 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Depos ition) 공정에 따라 상변환 물질막(27)을 증착한다. 여기서, 상기 상변환 물질막(27)으로서는 Ge-Sb-Te 또는 Ge-Bi-Te을 사용하거나, Ag, In 및 Bi 중에서 적어도 하나 이상이 도핑된 Sb-Te, 혹은, Ag, In 및 Sn 중에서 적어도 하나 이상이 도핑된 Bi-Te를 이용한다. Referring to FIG. 2E, in the state of removing the remaining porous PS pattern, a chemical vapor deposition (CVD) or the like is deposited on the
그다음, 상기 상변환 물질막(27) 상에 상부전극 물질막(28)을 증착한다. 여기서, 상기 상부전극 물질로서는 Al, Ti, Ta, TaSiN, TaN, Ru, TiW 또는 TiAlN 등을 이용한다. Next, an upper
도 2f를 참조하면, 상기 상부전극 물질막과 그 아래의 상변환 물질막을 식각하여 상부전극(28a) 및 상변환막(27a)을 형성하고, 이를 통해, 패드형의 하부전극(22)과 그 위에 차례로 적층되는 플러그형의 상변환막(27a)과 상부전극(28a)으로 이루어지는 상변환 셀을 형성한다. Referring to FIG. 2F, the upper electrode material layer and the phase change material layer thereunder are etched to form an
여기서, 상기 상변환막(27a)은 나노 크기를 갖는 홀 내에 매립되어 형성된 것이므로, 하부전극(23)과의 접촉면적은 종래의 그것 보다 현저히 감소되며, 따라서, 상기 상변환막(29)의 상변화에 필요한 전류는 종래의 그것 보다 감소된다. Here, since the
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 순차 진행해서 본 발명에 따른 상변환 기억 소자의 제조를 완성한다. Then, although not shown, a series of known subsequent processes are sequentially performed to complete the manufacture of the phase change memory device according to the present invention.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.Hereinbefore, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and those skilled in the art to which the present invention pertains have many modifications and variations without departing from the spirit of the present invention. It will be appreciated that it can be added.
이상에서와 같이, 본 발명은 다이블럭 고분자화합물을 이용해 균일한 나노 크기를 갖는 다수의 플러그형 상변환막을 형성함에 따라, 하부전극과 상변환막간의 접촉면적을 줄일 수 있으며, 이에 따라, 상변환막의 상변화에 필요한 쓰기 전류를 감소킬 수 있다. As described above, the present invention forms a plurality of plug-type phase conversion films having a uniform nano size using a diblock polymer compound, thereby reducing the contact area between the lower electrode and the phase conversion film, and thus, phase conversion. The write current required for the phase change of the film can be reduced.
또한, 본 발명은 기판 전 영역에 걸쳐 균일한 크기로 상변환막을 형성할 수 있기 때문에 칩 내에서의 쓰기 전류 범위 또한 낮출 수 있다. In addition, the present invention can form a phase conversion film with a uniform size over the entire substrate area, so that the write current range in the chip can also be lowered.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050049781A KR101069280B1 (en) | 2005-06-10 | 2005-06-10 | Method of manufacturing phase change RAM device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050049781A KR101069280B1 (en) | 2005-06-10 | 2005-06-10 | Method of manufacturing phase change RAM device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060128379A KR20060128379A (en) | 2006-12-14 |
KR101069280B1 true KR101069280B1 (en) | 2011-10-04 |
Family
ID=37731057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050049781A KR101069280B1 (en) | 2005-06-10 | 2005-06-10 | Method of manufacturing phase change RAM device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101069280B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100869354B1 (en) * | 2007-06-27 | 2008-11-19 | 주식회사 하이닉스반도체 | Phase change random access momory device and method for fabricating the same |
KR20140083560A (en) | 2012-12-26 | 2014-07-04 | 에스케이하이닉스 주식회사 | Phase-change random access memory device and method of manufacturing the same |
-
2005
- 2005-06-10 KR KR1020050049781A patent/KR101069280B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20060128379A (en) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100668846B1 (en) | Method of manufacturing phase change RAM device | |
KR100842903B1 (en) | Phase change RAM device and method of manufacturing the same | |
US9287502B2 (en) | Resistance variable memory cell structures and methods | |
US7772581B2 (en) | Memory device having wide area phase change element and small electrode contact area | |
TWI387103B (en) | Fully self-aligned pore-type memory cell having diode access device | |
US8138028B2 (en) | Method for manufacturing a phase change memory device with pillar bottom electrode | |
CN101271960B (en) | Phase change layers and methods of forming the same, phase change memory devices and methods of manufacturing the same | |
KR100650761B1 (en) | Phase change memory device and method of manufacturing the same | |
TWI449171B (en) | Methods of self-aligned growth of chalcogenide memory access device | |
US20060108667A1 (en) | Method for manufacturing a small pin on integrated circuits or other devices | |
US20070145346A1 (en) | Connection electrode for phase change material, associated phase change memory element, and associated production process | |
US9058978B2 (en) | Memory device and method of manufacturing the same | |
KR100650752B1 (en) | Phase change ram device and method of manufacturing the same | |
KR100967675B1 (en) | Phase change RAM device and method of manufacturing the same | |
KR20080050098A (en) | Method of manufacturing phase change ram device | |
KR101069280B1 (en) | Method of manufacturing phase change RAM device | |
CN114747034A (en) | Drift-free phase change memory | |
KR100997785B1 (en) | Phase-change memory device and method for manufacturing the same | |
KR101096436B1 (en) | Phase change memory device and method of manufacturing the same | |
KR101078718B1 (en) | Phase change RAM device and method of manufacturing the same | |
KR100680976B1 (en) | Phase change ram device and method of manufacturing the same | |
KR20080088983A (en) | Phase change ram device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |