KR101067264B1 - 컴퓨터 시스템의 제어 방법 및 장치 - Google Patents

컴퓨터 시스템의 제어 방법 및 장치 Download PDF

Info

Publication number
KR101067264B1
KR101067264B1 KR1020087003208A KR20087003208A KR101067264B1 KR 101067264 B1 KR101067264 B1 KR 101067264B1 KR 1020087003208 A KR1020087003208 A KR 1020087003208A KR 20087003208 A KR20087003208 A KR 20087003208A KR 101067264 B1 KR101067264 B1 KR 101067264B1
Authority
KR
South Korea
Prior art keywords
mode
computer system
runtime object
operating mode
runtime
Prior art date
Application number
KR1020087003208A
Other languages
English (en)
Other versions
KR20080033374A (ko
Inventor
라인하르트 바이베를레
베른트 뮐러
에베르하르트 뵐
요르크 콜라니
라이너 그멜리히
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20080033374A publication Critical patent/KR20080033374A/ko
Application granted granted Critical
Publication of KR101067264B1 publication Critical patent/KR101067264B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Control By Computers (AREA)

Abstract

본 발명은 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템의 작동을 제어하기 위한 방법 및 장치에 관한 것으로, 적어도 2개의 작동 모드 사이에서 전환이 이루어지고, 제 1 작동 모드는 비교 모드에 해당하고 제 2 작동 모드는 실행 모드에 해당한다. 본 발명은 런타임 객체의 적어도 하나의 값이 규정되고, 식별자는 런타임 객체의 적어도 2개의 작동 모드를 할당하는 것을 특징으로 한다.
실행 유닛, 컴퓨터 시스템, 런타임 객체, 식별자

Description

컴퓨터 시스템의 제어 방법 및 장치{Method and device for controlling a computer system}
예컨대 자동차 기술 또는 자동화 기술과 같은 임베디드 시스템 분야에서, μC-하드웨어 내의 에러가 안전과 관련된 결과를 야기할 수 있는 분야가 있다. 상기 결과를 방지하고 또는 부작용을 줄이기 위해, 에러를 검출하는 모니터링 조치가 사용된다. 어떤 분야에서는 상기 모니터링이 거의 영구적으로 필요하고, 다른 분야에서는 규칙적으로(예컨대 주기적으로) 또는 특정 요구 조건에 따라 컴퓨터 또는 다른 소자들이 적절하게 작동하는지 여부를 체크하는 모니터링 기능이 있다.
본 발명의 명세서는 특허 출원 DE 10332700A1과 관련된다. 상기 간행물에는 프로세서 유닛의 2개의 작동 모드 사이의 전환을 위한 방법과 장치가 기술되어 있다. 프로세서 유닛은 적어도 2개의 실행 유닛을 포함하고, 상이한 작동 모드들은 프로세서 유닛이 소위 적어도 하나의 실행 모드와 소위 비교 모드(VM)로 구동될 수 있는 것을 목표로 한다. 실행 모드에서는 예컨대 2개의 실행 유닛에서 상이한 프로그램들이 실시된다. 그와 달리, 비교 모드에서는 2개의 실행 유닛에서 동일한 프로그램이 실시되고, 2개의 실행 유닛의 결과가 서로 비교되고 차이가 있을 경우 에러 신호가 트리거된다.
기본적으로, 컴퓨터 성능의 관점에서 가능한 많은 태스크들(task)이 가능한 효과적인 모드(실행 모드)에서 실행되는 것이 바람직하다. 그와 달리 안전과 관련된 분야에서는 거의 모든 태스크에 양호한 에러 검출이 고려되어야 한다. 그러한 분야를 위한 선행기술에서 실행 모드의 처리 능력(computing power)의 많은 부분을 이용하는 것은 어렵거나 또는 거의 불가능하다.
에러 검출에 대한 비교적 복잡한 요구 조건을 가지는 분야도 있다. 예컨대 여러 제어 기술 분야에서 매우 일시적으로 작용하는 장애는 용도에 의해 허용되고, 따라서 과도 에러에 대해 많은 경우에 에러 검출 요구가 제시되지 않는다. 그러나 선행기술에서는, 상기 요구 조건의 상충을 비용 최적화 방식으로 해결할 수 있는 일반적으로 이용 가능한 가능성이 없다.
상이한 작동 모드(실행 모드, 비교 모드) 사이의 전환에 필요한 시간은 무시될 수 없다. 전환이 매우 잦은 경우, 이러한 오버헤드(overhead)는 중요하다. 스케줄링 문제에서 최적의 전략을 실행할 수 있도록 하기 위해, 응용 소프트웨어의 관점에서 단시간에 태스크를 자주 교체할 필요가 있다.
따라서, 본 발명의 목적은 고려된 시간 간격에서 전환이 덜 빈번하게 이루어지게 하고 따라서 컴퓨팅 시간이 다른 태스크에 할당될 수 있도록 하는 것이다. 본 발명은 모드 사이의 실행될 전환 횟수의 최적화를 가능하게 하고 이로써 컴퓨팅 시간을 절감해야 한다.
또한, 본 발명의 목적은 모드의 잠재적 실행 이득을 가능한 양호하게 이용하는 것, 즉 실행 모드에서 가능한 많은 계산 능력을 이용하는 것이다.
본 발명의 다른 목적은, 에러 검출에 대한 요구가 주로 영구적인 에러의 에러 검출에 있으며, 과도 에러에 대해서는 에러 검출이 필요없는 소프트웨어 태스크(SW-Task)에 있어서, 적절하고 요구 조건에 부합하는 실행을 하는 것이다.
적어도 2개의 실행 유닛을 가진 컴퓨터 시스템의 제어 방법으로서, 적어도 2개의 작동 모드 사이에서 전환이 이루어지고, 제 1 작동 모드는 비교 모드에 해당하고, 제 2 작동 모드는 실행 모드에 해당하는 컴퓨터 시스템의 제어 방법에 있어서, 런타임 객체의 적어도 하나의 집합이 규정되고, 규정된 집합의 각각의 런타임 객체에 적어도 하나의 식별자가 할당되고, 상기 식별자는 런타임 객체에 적어도 2개의 작동 모드를 할당하는 것을 특징으로 하는 방법이 바람직하다.
런타임 객체가 식별자에 따라 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되는 경우, 상기 시점에 작동 모드가 전환되지 않도록 식별자가 사용되는 것을 특징으로 하는 방법이 바람직하다.
식별자는, 런타임 객체가 상이한 시점에 상이한 작동 모드로 실행되도록 사용되는 것을 특징으로 하는 방법이 바람직하다.
식별자는, 런타임 객체가 교대로 상이한 작동 모드로 실행되도록 사용되는 것을 특징으로 하는 방법이 바람직하다.
식별자는, 하나의 작동 모드에서 런타임 객체가 최대 몇 회 활성화 상태가 된 후에 런타임 객체가 다른 작동 모드에서 실행되어야 한다는 정보를 포함하고 있는 것을 특징으로 하는 방법이 바람직하다.
식별자는, 사전 설정 가능한 작동 모드에서 런타임 객체가 몇 회 활성화 상태가 된 후에 런타임 객체가 적어도 한 번 사전 설정 가능한 비교 모드에서 실행되어야 한다는 정보를 포함하고 있는 것을 특징으로 하는 방법이 바람직하다.
식별자는, 하나의 작동 모드에서 런타임 객체가 적어도 몇 회 활성화 상태가 된 후에 런타임 객체가 다른 작동 모드에서 실행되어야 한다는 정보를 포함하고 있는 것을 특징으로 하는 방법이 바람직하다.
런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드를 결정하기 위해, 런타임 객체가 이전에 어떤 작동 모드에서 실행되었는지에 대한 정보가 사용되는 것을 특징으로 하는 방법이 바람직하다.
정보의 적어도 일부는 증분 또는 감소되는 것을 특징으로 하는 방법이 바람직하다.
런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드를 결정하기 위해, 컴퓨터 시스템이 어떤 작동 모드에 있는지에 대한 정보가 사용되는 것을 특징으로 하는 방법이 바람직하다.
컴퓨터 시스템은 런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드를 결정하기 위해, 컴퓨터 시스템이 어떤 작동 모드에 있는지에 대한 정보가 사용되는 것을 특징으로 하는 방법이 바람직하다.
런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드를 결정하기 위해, 컴퓨터 시스템이 어떤 폴백 솔루션(Fallback solution)에 있는지에 대한 정보가 사용되는 것을 특징으로 하는 방법이 바람직하다.
런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 모드를 결정하기 위해 컴퓨터 시스템이 초기화 상태인지의 여부에 대한 정보가 사용되는 것을 특징으로 하는 방법이 바람직하다.
런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 모드를 결정하기 위해, 컴퓨터 시스템이 테스트 단계에 있는지 여부에 대한 정보가 사용되는 것을 특징으로 하는 방법이 바람직하다.
컴퓨터 시스템의 제어 장치로서, 적어도 2개의 실행 유닛, 즉 전환 수단과 비교 수단을 포함하고, 적어도 2개의 작동 모드 사이에서 전환이 이루어지고, 제 1 작동 모드는 비교 모드에 해당하고, 제 2 작동 모드는 실행 모드에 해당하는, 컴퓨터 시스템의 제어 장치에 있어서, 상기 장치는 메모리 수단을 포함하고, 상기 메모리 수단 내에 런타임 객체의 규정된 집합에 대해 식별자가 저장되고, 상기 식별자는 규정된 집합의 각각의 런타임 객체에 적어도 2개의 작동 모드를 할당하는 것을 특징으로 하는 장치가 바람직하다.
런타임 객체가 식별자에 따라 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되는 경우에, 상기 시점에 작동 모드가 전환되지 않게 식별자가 사용되도록 형성되는 것을 특징으로 하는 장치가 바람직하다.
런타임 객체가 상이한 시점에 상이한 모드에서 실행되도록 식별자가 사용되도록 형성되는 것을 특징으로 하는 장치가 바람직하다.
런타임 객체가 상이한 작동 모드에서 교대로 실행되는 방식으로 식별자가 사용되도록 형성되는 것을 특징으로 하는 장치가 바람직하다.
식별자는, 런타임 객체가 하나가 작동 모드에서 최대 몇 회 활성화 상태가 된 후에 런타임 객체가 다른 작동 모드에서 실행되어야 한다는 정보를 포함하도록 형성되는 것을 특징으로 하는 장치가 바람직하다.
식별자는, 사전 설정 가능한 작동 모드에서 런타임 객체가 몇 회 활성화 상태가 된 후에 런타임 객체가 사전 설정 가능한 비교 모드에서 적어도 한 번 실행되어야 한다는 정보를 포함하고 있는 것을 특징으로 하는 장치가 바람직하다.
식별자는, 하나의 작동 모드에서 런타임 객체가 적어도 몇 회 활성화 상태가 된 후에 다른 작동 모드에서 런타임 객체가 실행되어야 한다는 정보를 포함하는 것을 특징으로 하는 장치가 바람직하다.
사전 설정 가능하거나 또는 사전 설정된 시점에 런타임 객체가 실행되어야 하는 작동 모드를 결정하기 위해, 어떤 작동 모드에서 런타임 객체가 이전에 실행되었는지에 대한 정보가 사용되도록 형성되는 것을 특징으로 하는 장치가 바람직하다.
상기 정보의 적어도 일부는 카운터에 의해 주어지는 것을 특징으로 하는 장치가 바람직하다.
전환-및/또는 비교 수단이 작동 모드의 전환을 식별자 및 설정 가능한 다른 조건에 따라 실행할 수 있도록 형성된 전환-및/또는 비교 수단을 포함하는 것을 특징으로 하는 장치가 바람직하다.
바람직하게 상기 장치는 컴퓨터 시스템 내에 제공된다.
도 1은 전환- 및 비교 유닛의 일반도.
도 2는 런타임 객체가 특수한 식별자를 가진 경우, 즉 특수한 식별자를 가진 런타임 객체에 컴퓨팅 시간이 할당되면, 프로세서 시스템의 모드가 전환되지 않는 경우를 위한 모드 배정의 순서도.
도 3은 여러 모드에서 교대로 실행되어야 하는 것을 결정하는 런타임 객체가 특수한 식별자를 포함하는 경우를 위한 모드 배정의 순서도.
도 4는 특정 시스템 모드들과 모드 배정의 결합시 순서도.
도 5는 2개의 실행 유닛들을 가진 멀티프로세서 시스템을 도시한 도면.
실행 유닛은 하기에서 프로세서/코어(core)/CPU 및 FPU(Floating Point Unit), DSP(Digital Signal Processor), 코프로세서(Coprocessor) 또는 ALU(Arithmetic logical Unit)라고 한다.
본 발명은 적어도 2개의 실행 유닛들(W110a, W110b), 비교 유닛(W120), 및 전환 유닛(W150)을 가진 도 5에 도시된 멀티프로세서 시스템(W100)에 관한 것이다. 상기 도면에서 전환 가능한 멀티프로세서 시스템의 원리가 2개의 프로세서 시스템에 의해 설명된다. 따라서 도 1에 2개 이상의 실행 유닛을 위한 전환- 및 비교 유닛의 일반적인 경우가 도시된다. 제안된 본 발명은 2개 이상의 실행 유닛을 가진 일반적인 경우에 관한 것이다. 도 5의 실행 유닛들은 선택적 중간 메모리(W111a, W111b)를 통해 비교 유닛(W120)과 전환 유닛(W150)에 연결된다. 전환 유닛(W150a)은 2개의 시스템 인터페이스(W130a, W130b)에 대해 적어도 2개의 출력부를 포함한다. 상기 인터페이스들을 통해 레지스터, 메모리 또는 디지털 출력부, D/A-변환기, 통신 조절기와 같은 주변 장치가 제어될 수 있다. 상기 멀티프로세서 시스템은 적어도 2개의 작동 모드, 즉 비교 모드(VM) 및 실행 모드(PM)로 작동될 수 있다. 실행 모드(PM)에서는, 상이한 실행 유닛에서 상이한 명령, 프로그램 부분 또는 프로그램이 동시에 실행된다. 이러한 작동 모드에서 비교 유닛은 비활성화된다. 전환 유닛(W150)은 상기 작동 모드에서, 각각의 실행 유닛이 선택적 중간 메모리를 통해 시스템 인터페이스들(W130a, W130b) 중 하나에 연결되도록 구성된다. 시스템 인터페이스를 통해 실행 유닛의 결과가 메모리(W170)에 기록될 수 있거나 또는 주변 장치(W180, W190)에 출력될 수 있다. 주변 장치는 예컨대 아날로그-디지털 변환기 또는 통신 시스템(예컨대 SPI, LIN, CAN, FlexRay)의 통신 조절기일 수 있다. 비교 유닛의 비활성화를 위해 여러 가능성이 있다. 첫 번째는, 비교기에 상기 비교기를 활성화하거나 또는 비활성화할 수 있는 신호가 안내된다. 이를 위해, 비교기 내에 상기 비교기를 실행할 수 있는 추가 로직이 삽입된다. 제 2 가능성은 비교기에 비교될 데이터를 제공하는 것이다. 제 3 가능성은 시스템 계층(system level)에서 비교기의 에러 신호를 무시하는 것이다. 또한, 에러 신호 자체가 차단될 수 있다. 모든 가능성들은 공통적으로, 시스템 내에서, 잠재적으로 비교되는 2개 이상의 데이터들이 상이할 때 중요하지 않은 상태를 발생시킨다. 이러한 상태가 비교기 내의 조치 또는 그것의 입력- 또는 출력 신호에 의해 달성되면, 비교기는 패시브 또는 비활성화로 표시된다. 비교 모드(VM)에서 2개의 실행 유닛들(W110a, W110b)에서 동일하거나 또는 동일한 종류의 명령, 프로그램 부분 또는 프로그램이 처리된다. 선택적 중간 메모리(W111a, W111b)를 통해 실행 유닛의 출력 신호가 비교 유닛(W120)과 전환 유닛(W150)에 제공된다. 비교 유닛에서 2개의 데이터들이 일치하는지 여부가 체크된다. 비교 후에 전환 유닛에 상태 신호(W125)에 의해, 상기 전환 유닛이 일치하는 결과 중 하나를 시스템 인터페이스에 전달해도 되는지 여부 또는 결과의 검출된 불일치로 인해 신호를 차단해야 하는지 여부가 알려진다. 이러한 경우에 비교 유닛으로부터 선택적 에러 신호(W155)가 출력될 수 있다. 상기 에러 신호는 비교 유닛 대신에 전환 유닛에 의해 출력될 수 있다(W156). 전환은 특수한 전환 인스트럭션, 특수한 인스트럭션시퀀스, 명백하게 특징화된 인스트럭션을 통해 또는 멀티프로세스 시스템의 실행 유닛들 중 적어도 하나에 의한 특정 메모리어드레스에 대한 액세스를 통해 야기될 수 있다.
먼저 도 1에는 어떻게 전환- 및 비교 유닛이 바람직하게 이용되어야 하는지를 나타내기 위해 전환- 및 비교 유닛이 도시된다. 고려되는 n개의 실행 유닛들로부터 n개의 신호들(N140,...,N14n)이 전환- 및 비교 소자(N100)에 제공된다. 상기 소자는 상기 입력 신호들로부터 n개까지의 출력 신호들(N160,...N16n)을 발생시킬 수 있다. 가장 간단한 경우에, "순수 실행 모드"에서, 모든 신호들(N14i)은 상응하는 출력 신호들(N16i)에 전달된다. 반대의 경우에, "순수 비교 모드"에서 모든 신호들(N140,...,N14n)은 출력 신호들(N16i) 중 정확히 하나에만 전달된다.
상기 도 1에서 가능한 여러 모드들이 어떻게 형성될 수 있는지 도시된다. 이를 위해, 도 1에 스위칭 로직(N110)의 논리 소자들이 포함된다. 상기 스위칭 로직은 얼마나 많은 출력 신호들이 있는지를 결정한다. 또한, 스위칭 로직(N110)은 입력 신호들 중 어떤 것이 출력 신호들 중 어떤 것에 기여하는지 결정한다. 여기서, 하나의 입력 신호는 정확히 하나의 출력 신호에 기여할 수 있다. 수학적 형태로 다르게 표현하면 스위칭 로직에 의해 집합{N140,...,N14n}의 각각의 원소에 집합{N160,..., N16n}의 원소를 할당하는 함수가 규정된다.
처리 로직(N120)은 각각의 출력부(N16i)에 대해, 어떤 형태로 입력부가 상기 출력 신호에 대해 기여하는지를 결정한다. 예를 들어 다양한 변형 가능성을 설명하기 위해, 보편성을 제한하지 않으면서 출력부(N160)가 신호들(N141,...N14m)에 의해 형성된다는 것이 가정된다. m = 1인 경우, 간단하게 신호가 접속되고, m = 2인 경우, 신호들(N141, N142)이 비교된다. 이러한 비교는 동기식 또는 비동기식으로 실행될 수 있고, 비트마다, 또는 상위 비트에 대해서만 또는 허용 대역으로 실행될 수 있다.
m >=3인 경우에, 여러 가능성이 있다. 첫 번째는 모든 신호들을 비교하고, 적어도 2개의 상이한 값들이 존재할 경우 선택적으로 신호화 될 수 있는 하나의 에러를 검출하는 것이다. 두 번째는 m으로부터 k를 선택하는 것이다(k > m/2). 이는 비교기를 사용함으로써 이루어질 수 있다. 신호들 중 하나가 다른 것으로 검출되면, 선택적으로 에러 신호가 발생될 수 있다. 총 3개의 신호들이 상이하면, 가능한 상이한 에러 신호가 발생될 수 있다. 세 번째는 상기 값들을 알고리즘에 제공하는 것이다. 이는 예컨대 평균값, 중간값의 형성 또는 에러 허용 알고리즘(FTA)의 이용일 수 있다. 상기 FTA는, 입력값들의 극값들을 삭제하고 나머지 값들에 대한 평균을 구하는 방식을 실시하는 것에 기초한다. 이러한 평균화는 나머지 값들의 전체 집합에 의해, 또는 바람직하게 하드웨어로 간단하게 형성되는 부분 집합에 의해 이루어질 수 있다. 이러한 경우에, 값들을 실제로 비교하는 것이 항상 필요하지는 않다. 평균값 형성시 예컨대 단지 더하고 나누면 되고, FTM, FTA 또는 중간값은 부분적인 분류를 필요로 한다. 경우에 따라서, 이 실시예에서 극값들이 충분히 큰 경우에도 선택적으로 에러 신호가 출력될 수 있다.
다수의 신호들을 하나의 신호로 처리하는 상기 여러 가능성들은 간단하게 비교 연산이라고 한다.
처리 로직의 태스크는, 각각의 출력 신호 그리고 이로써 관련 입력 신호를 위한 비교 연산의 정확한 형태를 결정하는 것이다. 스위칭 로직(N110, 즉 상기 함수)과 처리 로직(즉 출력 신호, 즉 함수값 당 비교 연산의 결정)의 정보의 조합은 모드 정보이고, 상기 정보는 모드를 결정한다. 상기 정보는 일반적인 경우에 물론 다치적(multivalued)이며, 즉 하나의 논리 비트에 대해서만 나타낼 수 없다. 이론적으로 고려할 수 있는 모든 모드들이 주어진 실행에 바람직한 것이 아니라, 바람직하게 허용 모드의 개수는 제한된다. 하나의 비교 모드만 주어진 2개의 실행 유닛만 있는 경우에, 전체 정보는 하나의 논리 비트로 집약될 수 있다.
일반적인 경우에 실행 모드에서 비교 모드로의 전환은, 실행 유닛들이 실행 모드에서는 상이한 출력부들에 나타나고, 비교 모드에서는 동일한 출력부들에 나타나는 것을 특징으로 한다. 바람직하게 이는, 실행 모드에서는 부분 시스템에서 고려되는 모든 입력 신호들(N14i)이 해당 출력 신호(N16i)로 직접 전환되는 한편, 비교 모드에서는 상기 모든 입력 신호들이 모두 하나의 출력부에 나타나는, 실행 유닛들의 부분 시스템이 제공됨으로써 달성될 수 있다. 대안으로서, 상기 전환은 페어링(pairing)이 변경됨으로써 구현될 수 있다. 따라서, 본 발명의 주어진 특징에서 허용된 모드들의 개수가 실행 모드 및 비교 모드의 경우가 되게 제한할 수 있더라도, 일반적인 경우에 실행 모드 및 비교 모드라고 할 수 없다. 그러나, 항상 실행 모드에서 비교 모드(및 그 반대로)로의 전환이라고는 할 수 있다.
작동시 상기 모드들 사이의 전환이 소프트웨어에 의한 제어식으로 다이내믹하게 이루어질 수 있다. 예컨대 특수한 전환 인스트럭션, 특수한 인스트럭션시퀀스, 명백하게 특징화된 인스트럭션의 실행을 통해 또는 멀티프로세서 시스템의 적어도 하나의 실행 유닛에 의한 특정 어드레스에 대한 액세스를 통해 전환이 야기된다.
먼저 기본 개념이 설명되어야 한다. 프로세서의 상이한 모드들 사이의 전환을 코디네이션하기 위한 방법은 작동 시스템에 의해 컴퓨팅 시간이 할당되는 런타임 객체에서 상이한 소프트웨어 모듈을 그룹핑하는 것이다. 상기 각각의 런타임 객체는 특히 어떤 모드에서 상기 런타임 객체가 구현되어야 하는지에 대한 식별자를 포함한다. 상기 런타임 객체에 작동 시스템을 통해 컴퓨팅 시간이 할당되면, 동시에 필요에 따라 작동 시스템에 의한 모드의 전환이 이루어진다.
본 발명의 주요 핵심 개념은 런타임 객체에 특수한 식별자를 할당할 수 있는 방법으로서, 상기 식별자는 주어진 시점에 상기 특수한 식별자를 가진 런타임 객체에 컴퓨팅 시간이 할당되면 상기 시점에 프로세서 시스템의 모드가 전환되지 않는 것을 의미한다. 런타임 객체는 현재 액티브한 모드에서 실행된다.
다른 주요 핵심 개념은 런타임 객체가 교대로 상이한 모드에서 실행되어야 하는 것을 결정하는 특수한 식별자를 런타임 객체에 할당하는 방법이다. 선택적으로, 몇 회 활성화 상태가 된 후에 하나의 모드에서 다른 모드로 그리고 어떤 모드로 전환이 이루어져야 하는지가 제시될 수 있다.
다른 실시예에서 런타임 객체는 하나의 모드에서 적어도 n 번의 실행 후에 적어도 한 번(m 번)은 다른 모드에서 실행되는 것을 결정하는 특수한 식별자를 얻는다.
상기 가능성들은 조합될 수 있다.
런타임 객체는 특정 시스템 폴 백 솔루션에서만 특정 비교 모드에서 실행되는 것을 결정하는 특수한 식별자를 얻는다. 이 경우, 시스템 폴백 솔루션이란 전체 시스템의 특수 모드이다.
런타임 객체는 초기화 동안만 특정 비교 모드에서 실행되는 것을 결정하는 특수한 식별자를 얻는다.
런타임 객체는 작동시 특정 테스트 단계 동안 특정 비교 모드에서 실행되는 것을 결정하는 특수한 식별자를 얻는다. 상기 테스트 단계는 예컨대 주기적으로(예컨대 10 ms마다) 또는 요청시 나타날 수 있다.
바람직하게 식별자는 메모리에 저장된다.
상기 열거된 개념들은 하기에서 도면을 참고로 상세히 설명된다.
도 2에는 특수한 식별자를 가진 런타임 객체에 주어진 시점에 컴퓨팅 시간이 할당되는 경우 상기 시점에 프로세서 시스템의 모드가 전환되지 않는 것을 의미하는 특수한 식별자를 런타임 객체가 얻는 경우에 대한 순서도가 도시된다. 즉 런타임 객체는 현재 액티브한 모드에서 실행된다.
단계 O200에서 임의의 런타임 객체가 실행된다. 단계 O210에서 스케줄러가 호출되고, 상기 스케줄러는 다음 컴퓨팅 시간으로 할당된 런타임 객체를 결정한다. 다음 단계 O220에서, 런타임 객체가 식별자의 상기 특수한 유형을 포함하는지의 여부가 결정된다. 런타임 객체가 식별자의 상기 특수한 유형을 포함하면, 단계 O240에서 프로세서 시스템의 모드는 런타임 객체의 식별자에 따라 변경된 후, 단계 O230에서 런타임 객체에 컴퓨팅 시간이 할당된다.
다른 실시예에서 런타임 객체는, 하나의 모드에서 적어도 n번 실행 후 적어도 한 번(m 번) 다른 모드에서 실행되는 것을 결정하는 특수한 식별자를 얻는다. 상기 실시예는 도 2에 설명된 방법과 중복될 수 있거나 또는 함께 조합될 수 있다.
도 3은 상기 개념의 다른 실시예를 도시한다. 실시예에서 런타임 객체는, 그것이 2개의 모드에서 교대로 실행되는 것을 결정하는 특수한 식별자를 얻는다. 선택적으로, 몇 회 활성화 상태가 된 후에 하나의 모드에서 다른 모드로 그리고 어떤 모드로 전환이 이루어져야 하는지가 제시될 수 있다.
먼저, 단계 O300에서 임의의 런타임 객체가 실행된다. 단계 O310에서 스케줄러가 호출되고, 상기 스케줄러는 다음 컴퓨팅 시간으로 할당된 런타임 객체를 결정한다. 단계 O315에서, 런타임 객체가 식별자의 어떤 유형을 포함하는지가 결정된다. 런타임 객체가 식별자의 상기 특수한 유형을 포함하면, 단계 O320에서 상기 런타임 객체의 선행된 실행에 대한 정보가 검출된다. 바람직한 설정시 상기 정보는 하나 또는 다수의 카운터 리딩(counter reading)으로서 관련 모드 정보와 선택적으로 결합되어 저장된다. 카운터 리딩에 대한 설정 방법에서, 상기 실행 객체에 허용된 각각의 모드에 대해 상기 모드에서 얼마나 자주 실행되었는지를 카운팅 하는 하나의 카운터가 상기 실행 객체에 할당된다. 선택적으로, 카운터는 시간에 따라 또는 다른 조건에 의해 트리거되는 리셋이 이루어질 수 있다. 이러한 설정은 런타임 객체를 위해 예컨대 모드 1에서 n1 실행, 모드 2에서 n2 실행, 모드 3에서 n3 실행이 이루어지는 n 실행이 보장되어야 하는 경우 바람직하다. 카운터의 리셋은 바람직하게 n실행 후에 이루어질 수 있다. 카운터 리딩들에 대한 다른 설정은 하나의 카운터 리딩만을 저장하는 것이다. 이는, 허용 모드가 2개만 주어질 때 특히 바람직하다. 카운터는 예컨대 런타임 객체가 모드 1에서 얼마나 자주 실행되었는지를 카운팅한다. 대안으로서, 카운터는 최종 사용되었던 모드에서 런타임 객체가 얼마나 자주 실행되었는지를 카운팅한다.
단계 O330에서 상기 정보로부터 다음에 사용될 모드가 결정된다. 카운터에 대한 정보와 해당 모드 정보가 설정되면, 다음 허용 모드를 결정하기 위해 사용될 수 있는 다수의 알고리즘이 주어진다. 제 1 실시예에서 먼저 모드 1에서 하나의 주기 내에서 할 수 있는 모든 실행이 이루어진 후, 모드 2 등에서 모든 실행 이루어진다. 제 3 실시예에서 모드들의 디폴트-값에 대해 지금까지의 실행의 범주에서 최저값을 가졌던 모드가 선택된다. 제 4 실시예에서 실제 모드 정보가 참작되고, 바람직하게 막 이용된 모드가 선택된다. 최종 단계 0335에서 실행, 예컨대 카운터 리딩에 대한 정보가 갱신된다.
단계 O340에서 프로세서 시스템에 런타임 객체에 필요한 적절한 모드가 세팅되고, 단계 O350에서 런타임 객체에 필요한 컴퓨팅 시간 리소스가 할당된다.
단계 O315에서 런타임 객체는 특수한 식별자를 포함하지 않는 것이 결정되고, 단계 O360에서는 상기 객체에 필요한 모드가 결정되어 단계 O340으로 넘어간다.
전술한 방법은 예컨대 가능한 단 2개의 모드의 경우에 주어진 런타임 객체가 실행 모드에서 예컨대 10번 중 9번, 비교 모드에서는 한 번만 실행하는 것을 가능하게 한다. 이로써, 먼저 실행 모드는 최적으로 이용된다. 다른 한편으로 이는, 런타임 객체의 요구 조건에 적합한 설정을 가능하게 한다. 이로써, 특히 영구적 에러 및 과도 에러의 에러 검출이 구별될 수 있고 설정은 주로 영구적인 에러에 대해 에러 검출 전략을 이용하는 것을 가능하게 하는 한편, 과도 에러에 대해서는 견고한-또는 에러 허용 전략이 이용될 수 있다.
도 4에 상기 개념과 특정 시스템 모드의 결합이 도시된다. 기본 개념은, 런타임 객체가 특정 시스템 조건에서만 특정 모드에서 실행되는 것을 결정하는 특수한 식별자를 포함한다는 것이다. 예컨대 항상 시스템 폴 백 솔루션에서 특수한 비교 모드가 이용되어야 한다. 따라서, 예컨대 주기적으로(예를 들어 10 ms마다) 또는 요구 조건에 따라 나타나는 초기화 또는 특수한 테스트 단계에도 적용된다.
단계 O400에서 임의의 런타임 객체가 실행된다. 단계 O410에서 스케줄러가 호출되고, 상기 스케줄러는 다음 컴퓨팅 시간으로 할당된 런타임 객체를 결정한다. 후속하여 단계 O420에서 상기 런타임 객체가 상기 특수한 식별자를 포함하는지 여부 및 특수한 조건이 주어지는지 여부가 테스트된다. 이는 초기화로 예를 들어 설명한 바와 같이, 시스템 폴 백 솔루션 또는 테스트 단계에 기초 될 수 있다. 상기 특수한 조건이 주어지는 경우, 단계 O430에서 이를 위해 제공된 모드가 프로세서 시스템에 설정된다. 그렇지 않은 경우, 단계 O440에서 디폴트 모드가 선택되거나 또는 도 3의 설명에서 언급된 알고리즘 중 하나가 사용된다. 2가지 경우에, 후속해서 단계 O450에서 런타임 객체에 컴퓨팅 시간이 할당된다.

Claims (25)

  1. 적어도 2개의 실행 유닛을 포함하는 컴퓨터 시스템의 제어 방법으로서, 적어도 2개의 작동 모드 사이에서 전환이 이루어지고, 제 1 작동 모드는 비교 모드에 해당하고, 제 2 작동 모드는 실행 모드에 해당하는, 컴퓨터 시스템의 제어 방법에 있어서,
    런타임 객체의 적어도 하나의 집합이 규정되고, 상기 런타임 객체는 상이한 시점에 상이한 작동 모드로 실행될 수 있고, 규정된 집합의 각각의 런타임 객체에 적어도 하나의 식별자가 할당되고, 상기 식별자는 적어도 2개의 작동 모드에 상기 런타임 객체를 할당하기 위해 사용되며, 하나의 작동 모드에서 런타임 객체가 최대 몇 회 활성화 상태가 된 후에 상기 런타임 객체가 다른 작동 모드에서 실행되어야 한다는 정보를 포함하는 것을 특징으로 하는 컴퓨터 시스템의 제어 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 식별자는, 상기 런타임 객체가 교대로 상이한 모드로 실행되도록 사용되는 것을 특징으로 하는 컴퓨터 시스템의 제어 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서, 런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드의 결정을 위해, 컴퓨터 시스템이 어떤 작동 모드에 있는지에 대한 정보가 사용되는 것을 특징으로 하는 컴퓨터 시스템의 제어 방법.
  11. 제 1 항에 있어서, 컴퓨터 시스템은 런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드의 결정을 위해, 상기 컴퓨터 시스템이 어떤 작동 모드에 있는지에 대한 정보를 사용하는 것을 특징으로 하는 컴퓨터 시스템의 제어 방법.
  12. 제 1 항에 있어서, 런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드의 결정을 위해, 컴퓨터 시스템이 어떤 시스템 폴 백 솔루션에 있는지에 대한 정보가 사용되는 것을 특징으로 하는 컴퓨터 시스템의 제어 방법.
  13. 제 1 항에 있어서, 런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드의 결정을 위해, 컴퓨터 시스템이 초기화 상태인지의 여부에 대한 정보가 사용되는 것을 특징으로 하는 컴퓨터 시스템의 제어 방법.
  14. 제 1 항에 있어서, 런타임 객체가 사전 설정 가능하거나 또는 사전 설정된 시점에 실행되어야 하는 작동 모드의 결정을 위해, 컴퓨터 시스템이 테스트 단계에 있는지의 여부에 대한 정보가 사용되는 것을 특징으로 하는 컴퓨터 시스템의 제어 방법.
  15. 적어도 2개의 실행 유닛, 즉 전환 수단과 비교 수단을 포함하는 컴퓨터 시스템의 제어 장치로서, 적어도 2개의 작동 모드들 사이에서 전환이 이루어지고, 제 1 작동 모드는 비교 모드에 해당하고, 제 2 작동 모드는 실행 모드에 해당하는 컴퓨터 시스템의 제어 장치에 있어서,
    상기 장치는 런타임 객체의 규정된 집합에 대해 식별자가 저장되는 저장 수단을 포함하고, 상기 런타임 객체는 상이한 시점에 상이한 작동 모드로 실행될 수 있고, 상기 식별자는 적어도 2개의 작동 모드에 규정된 집합의 각각의 런타임 객체를 할당하기 위해 사용되며, 상기 장치는 하나의 작동 모드에서 런타임 객체가 최대 몇 회 활성화 상태가 된 후에 상기 런타임 객체가 다른 작동 모드에서 실행되어야 한다는 정보가 상기 식별자에 포함되도록 형성되는 것을 특징으로 하는 컴퓨터 시스템의 제어 장치.
  16. 삭제
  17. 삭제
  18. 제 15 항에 있어서, 상기 장치는, 상기 런타임 객체가 교대로 상이한 작동 모드로 실행되는 방식으로 상기 식별자가 사용되도록 형성되는 것을 특징으로 하는 컴퓨터 시스템의 제어 장치.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 제 15 항에 있어서, 상기 정보의 적어도 일부는 카운터에 의해 주어지는 것을 특징으로 하는 컴퓨터 시스템의 제어 장치.
  24. 제 15 항에 있어서, 전환-및/또는 비교 수단을 포함하고, 상기 수단들은 작동 모드의 전환이 식별자 및 사전 설정 가능한 다른 조건에 따라 실행될 수 있도록 형성되는 것을 특징으로 하는 컴퓨터 시스템의 제어 장치.
  25. 제 15 항에 따른 장치를 포함하는 컴퓨터 시스템.
KR1020087003208A 2005-08-08 2006-07-26 컴퓨터 시스템의 제어 방법 및 장치 KR101067264B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005037228.7 2005-08-08
DE102005037228A DE102005037228A1 (de) 2005-08-08 2005-08-08 Verfahren und Vorrichtung zur Steuerung eines Rechnersystems

Publications (2)

Publication Number Publication Date
KR20080033374A KR20080033374A (ko) 2008-04-16
KR101067264B1 true KR101067264B1 (ko) 2011-09-23

Family

ID=37667575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087003208A KR101067264B1 (ko) 2005-08-08 2006-07-26 컴퓨터 시스템의 제어 방법 및 장치

Country Status (8)

Country Link
US (1) US8219796B2 (ko)
EP (1) EP1917581B1 (ko)
JP (1) JP4996605B2 (ko)
KR (1) KR101067264B1 (ko)
CN (1) CN101243390A (ko)
AT (1) ATE514129T1 (ko)
DE (1) DE102005037228A1 (ko)
WO (1) WO2007017378A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037228A1 (de) 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Rechnersystems
US10056008B1 (en) 2006-06-20 2018-08-21 Zonar Systems, Inc. Using telematics data including position data and vehicle analytics to train drivers to improve efficiency of vehicle use
US10431020B2 (en) 2010-12-02 2019-10-01 Zonar Systems, Inc. Method and apparatus for implementing a vehicle inspection waiver program
US9527515B2 (en) 2011-12-23 2016-12-27 Zonar Systems, Inc. Vehicle performance based on analysis of drive data
US9747254B2 (en) 2012-04-01 2017-08-29 Zonar Systems, Inc. Method and apparatus for matching vehicle ECU programming to current vehicle operating conditions
US9358986B2 (en) 2012-04-01 2016-06-07 Zonar Systems, Inc. Method and apparatus for changing either driver behavior or vehicle behavior based on current vehicle location and zone definitions created by a remote user
US10061745B2 (en) 2012-04-01 2018-08-28 Zonar Sytems, Inc. Method and apparatus for matching vehicle ECU programming to current vehicle operating conditions
US9229906B2 (en) 2012-04-01 2016-01-05 Zonar Systems, Inc. Method and apparatus for matching vehicle ECU programming to current vehicle operating conditions
JP6786448B2 (ja) * 2017-06-28 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置
GB2579590B (en) 2018-12-04 2021-10-13 Imagination Tech Ltd Workload repetition redundancy
GB2579591B (en) 2018-12-04 2022-10-26 Imagination Tech Ltd Buffer checker

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
WO2005045664A2 (de) 2003-10-24 2005-05-19 Robert Bosch Gmbh Verfahren und vorrichtung zur umschaltung zwischen wenigstens zwei betriebsmodi einer prozessoreinheit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63175945A (ja) 1987-01-16 1988-07-20 Sanyo Electric Co Ltd プログラムのデバツク方法
US6625756B1 (en) * 1997-12-19 2003-09-23 Intel Corporation Replay mechanism for soft error recovery
US6640313B1 (en) * 1999-12-21 2003-10-28 Intel Corporation Microprocessor with high-reliability operating mode
JP2002116926A (ja) 2000-10-11 2002-04-19 Nec Corp プログラム処理装置およびプログラム処理方法
US6772368B2 (en) * 2000-12-11 2004-08-03 International Business Machines Corporation Multiprocessor with pair-wise high reliability mode, and method therefore
US6954886B2 (en) * 2001-12-31 2005-10-11 Intel Corporation Deterministic hardware reset for FRC machine
JP4232589B2 (ja) 2003-09-19 2009-03-04 富士電機システムズ株式会社 二重化コントローラ、その等値化モード決定方法
DE10357118A1 (de) * 2003-12-06 2005-07-07 Daimlerchrysler Ag Laden von Software-Modulen
DE102005037228A1 (de) 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung eines Rechnersystems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615366B1 (en) * 1999-12-21 2003-09-02 Intel Corporation Microprocessor with dual execution core operable in high reliability mode
WO2005045664A2 (de) 2003-10-24 2005-05-19 Robert Bosch Gmbh Verfahren und vorrichtung zur umschaltung zwischen wenigstens zwei betriebsmodi einer prozessoreinheit
DE10349581A1 (de) 2003-10-24 2005-05-25 Robert Bosch Gmbh Verfahren und Vorrichtung zur Umschaltung zwischen wenigstens zwei Betriebsmodi einer Prozessoreinheit

Also Published As

Publication number Publication date
US8219796B2 (en) 2012-07-10
JP4996605B2 (ja) 2012-08-08
CN101243390A (zh) 2008-08-13
WO2007017378A2 (de) 2007-02-15
EP1917581B1 (de) 2011-06-22
EP1917581A2 (de) 2008-05-07
ATE514129T1 (de) 2011-07-15
US20110125997A1 (en) 2011-05-26
WO2007017378A3 (de) 2007-04-05
KR20080033374A (ko) 2008-04-16
DE102005037228A1 (de) 2007-02-15
JP2009506407A (ja) 2009-02-12

Similar Documents

Publication Publication Date Title
KR101067264B1 (ko) 컴퓨터 시스템의 제어 방법 및 장치
KR101031181B1 (ko) 컴퓨터 시스템의 기능을 모니터링하기 위한 방법 및 장치
US7584345B2 (en) System for using FPGA technology with a microprocessor for reconfigurable, instruction level hardware acceleration
US9465610B2 (en) Thread scheduling in a system with multiple virtual machines
EP2793133B1 (en) Multi-core processor
JP5745868B2 (ja) マルチプロセッサシステム
JP2010503070A (ja) 従属命令スレッドスケジューリング
US20130152096A1 (en) Apparatus and method for dynamically controlling preemption section in operating system
JP4457047B2 (ja) マルチプロセッサシステム
US11645081B2 (en) Handling exceptions in a multi-tile processing arrangement
JP6838223B2 (ja) 車両制御装置
US10571993B2 (en) Micro controller unit
KR20070083776A (ko) 적어도 하나의 외부 신호에 의한 멀티 프로세서 시스템의작동 모드 사이의 스위칭을 위한 방법 및 장치
JP2014191655A (ja) マルチプロセッサ、電子制御装置、プログラム
JP5699896B2 (ja) 情報処理装置、異常判定方法
US20150143089A1 (en) System performance enhancement with smi on multi-core systems
US20080222336A1 (en) Data processing system
US7996848B1 (en) Systems and methods for suspending and resuming threads
CN101243397B (zh) 用于控制计算机系统的方法和设备
JP7236811B2 (ja) 情報処理装置
JP2012133458A (ja) マイコン、リソース割り当て方法
JP2008225710A (ja) コンピュータシステム及び該システムで用いられるプロセス切替え方法
JP7169081B2 (ja) 情報処理装置
US8782294B1 (en) Intra-processor resource control
WO2019188171A1 (ja) コード生成方法、コード生成装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160919

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee