KR101065744B1 - Method for manufacturing solar cell using substrare having concavo-convex activestructure - Google Patents
Method for manufacturing solar cell using substrare having concavo-convex activestructure Download PDFInfo
- Publication number
- KR101065744B1 KR101065744B1 KR1020090016767A KR20090016767A KR101065744B1 KR 101065744 B1 KR101065744 B1 KR 101065744B1 KR 1020090016767 A KR1020090016767 A KR 1020090016767A KR 20090016767 A KR20090016767 A KR 20090016767A KR 101065744 B1 KR101065744 B1 KR 101065744B1
- Authority
- KR
- South Korea
- Prior art keywords
- solar cell
- forming
- semiconductor layer
- substrate
- uneven portion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 69
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 238000002425 crystallisation Methods 0.000 claims abstract description 28
- 230000005693 optoelectronics Effects 0.000 claims abstract description 27
- 230000008025 crystallization Effects 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000005488 sandblasting Methods 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 31
- 238000004140 cleaning Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 9
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 239000007790 solid phase Substances 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- 230000008569 process Effects 0.000 description 34
- 230000000052 comparative effect Effects 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000523 sample Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005422 blasting Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- -1 thermal evaporation Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1872—Recrystallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
- H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/546—Polycrystalline silicon PV cells
Abstract
본 발명에서는 요철구조가 형성된 기판을 이용한 태양전지의 제조방법이 개시된다. 이러한 본 발명에 따른 요철구조가 형성된 기판을 이용한 태양전지의 제조방법은 (a) 기판(100)의 일면에 요철부(110)를 형성하는 텍스쳐링 단계; (b) 요철부(110)가 형성된 기판(100)을 화학적으로 식각하는 습식 식각 단계; (c) 기판(100)의 요철부(110) 상에 하부전극을 형성하는 단계; (d) 하부전극(200) 상에 비정질 반도체층(310, 320, 330)이 적층된 광전소자(300)를 형성하는 단계; (e) 비정질 반도체층(310, 320, 330)을 열처리하여 다결정 반도체층(311, 321, 331)으로 결정화하는 단계; 및 (f) 다결정 반도체층(311, 321, 331) 상에 상부전극(500)을 형성하는 단계를 포함하는 것을 특징으로 한다.In the present invention, a method of manufacturing a solar cell using a substrate having an uneven structure is disclosed. Such a method of manufacturing a solar cell using a substrate having a concave-convex structure according to the present invention includes: (a) forming a concave-convex portion 110 on one surface of a substrate 100; (b) a wet etching step of chemically etching the substrate 100 on which the uneven portion 110 is formed; (c) forming a lower electrode on the uneven portion 110 of the substrate 100; (d) forming an optoelectronic device 300 having the amorphous semiconductor layers 310, 320, and 330 stacked on the lower electrode 200; (e) heat treating the amorphous semiconductor layers 310, 320, and 330 to crystallize the polycrystalline semiconductor layers 311, 321, and 331; And (f) forming the upper electrode 500 on the polycrystalline semiconductor layers 311, 321, and 331.
태양전지, 샌드 블래스팅, 요철, 열처리, 결정화, 탠덤, 투명전극 Solar cell, sand blasting, irregularities, heat treatment, crystallization, tandem, transparent electrode
Description
본 발명은 요철구조가 형성된 기판을 이용한 태양전지의 제조방법에 관한 것이다. 보다 상세하게는 기판의 표면에 샌드 블래스팅 처리를 통해 형성된 요철구조에 세정 공정, 습식 식각 공정 및 열처리 공정을 더 수행하여 상부에 형성되는 전극과 다결정 반도체층인 광전소자의 양호한 계면 특성(부착력) 및 광전 변환 효율을 얻을 수 있는 태양전지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a solar cell using a substrate having an uneven structure. More specifically, the interfacial structure formed by sand blasting on the surface of the substrate is further subjected to a cleaning process, a wet etching process, and a heat treatment process, thereby providing good interfacial properties (adhesive force) between the electrode and the polycrystalline semiconductor layer formed thereon. And it relates to a method for manufacturing a solar cell that can obtain a photoelectric conversion efficiency.
일반적으로 비정질 실리콘(a-Si)이 형성된 박막 타입의 태양전지는 비정질 실리콘 물질 자체의 특성으로 인해 다결정(또는 단결정) 실리콘 보다 전자 이동도가 매우 낮아 수광되는 빛에 의한 광 변환 효율이 저하된다. In general, a thin film type solar cell in which amorphous silicon (a-Si) is formed has a very low electron mobility than polycrystalline (or single crystal) silicon due to the characteristics of the amorphous silicon material itself, thereby reducing light conversion efficiency due to light received.
이러한 문제를 해결하기 위해 비정질 실리콘을 고온에서 열처리하여 다결정 실리콘(p-si)으로 결정화하여 이를 태양전지에 적용하는 방법이 제안되었다. 다결정 실리콘은 비정질 실리콘에 비하여 결정화 과정에 의해 결정립(grain)의 크기가 커지고 전자 이동도가 향상되는 특성이 있다.In order to solve this problem, a method has been proposed in which amorphous silicon is heat-treated at high temperature to crystallize into polycrystalline silicon (p-si) and applied to a solar cell. Polycrystalline silicon has characteristics of increasing grain size and improving electron mobility by crystallization compared to amorphous silicon.
하지만 다결정 실리콘 제조를 위한 비정질 실리콘의 결정화시 상기 비정질 실리콘의 하부에 위치하는 하부전극(특히, 투명전극)이 고온 열처리에 의하여 손상됨으로써 저항이 증가되고 기판과의 부착력도 저하되어 박리되는 문제점이 있었다. 이러한 문제점은 결국 다결정 실리콘 태양전지의 제조 자체를 어렵게 할 뿐만 아니라 태양전지의 신뢰성 및 광전 변환 효율을 저하시키는 문제점이 있었다.However, when the amorphous silicon for polycrystalline silicon crystallization, the lower electrode (particularly, the transparent electrode) positioned below the amorphous silicon is damaged by high temperature heat treatment, thereby increasing resistance and degrading adhesion to the substrate, thereby causing a problem of peeling. . This problem, after all, not only makes the production of polycrystalline silicon solar cells difficult, but also reduces the reliability and photoelectric conversion efficiency of the solar cells.
이에 본 발명은 상기와 같은 종래기술의 제반 문제점을 해결하기 위하여 안출된 것으로서 광 투과율 또는 광 수집율이 향상된 기판을 이용한 태양전지 제조방법을 제조하는데 그 목적이 있다.Accordingly, an object of the present invention is to manufacture a method of manufacturing a solar cell using a substrate having improved light transmittance or light collection rate, which is devised to solve the above problems of the prior art.
또한, 본 발명은 결정화시 열처리에 의한 하부전극 손상(저항 증가)을 방지하고 기판과 하부전극과의 박리 현상을 방지할 수 있는 태양전지 제조방법을 제공하는데 또 다른 목적이 있다.In addition, another object of the present invention is to provide a method of manufacturing a solar cell which can prevent lower electrode damage (increasing resistance) due to heat treatment during crystallization and prevent peeling of the substrate and the lower electrode.
또한, 본 발명은 광전 변화 효율을 증가시킬 수 있는 태양전지 제조방법을 제공하는데 또 다른 목적이 있다.In addition, another object of the present invention is to provide a solar cell manufacturing method capable of increasing the photoelectric change efficiency.
상기 목적을 달성하기 위한 본 발명의 대표적인 구성은 다음과 같다.Representative configuration of the present invention for achieving the above object is as follows.
본 발명의 상기 목적은 (a) 기판의 일면에 요철부를 형성하는 텍스쳐링 단계; (b) 상기 요철부가 형성된 기판을 화학적으로 식각하는 습식 식각 단계; (c) 상기 기판의 요철부 상에 하부전극을 형성하는 단계; (d) 상기 하부전극 상에 비정질 반도체층이 적층된 광전소자를 형성하는 단계; (e) 상기 비정질 반도체층을 열처리하여 다결정 반도체층으로 결정화하는 단계; 및 (f) 상기 다결정 반도체층 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조방법에 의해 달성된다.The object of the present invention (a) a texturing step of forming an uneven portion on one surface of the substrate; (b) a wet etching step of chemically etching the substrate on which the uneven portion is formed; (c) forming a lower electrode on the uneven portion of the substrate; (d) forming an optoelectronic device in which an amorphous semiconductor layer is stacked on the lower electrode; (e) heat treating the amorphous semiconductor layer to crystallize it into a polycrystalline semiconductor layer; And (f) forming an upper electrode on the polycrystalline semiconductor layer.
또한, 본 발명의 상기 목적은 (a) 기판의 일면에 요철부를 형성하는 텍스쳐 링 단계; (b) 상기 요철부가 형성된 기판을 열처리 하는 열처리 단계; (c) 상기 기판의 요철부 상에 하부전극을 형성하는 단계; (d) 상기 하부전극 상에 비정질 반도체층이 적층된 광전소자를 형성하는 단계; (e) 상기 비정질 반도체층을 열처리하여 다결정 반도체층으로 결정화하는 단계; 및 (f) 상기 다결정 반도체층 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 태양전지 제조방법에 의해서도 달성된다.In addition, the object of the present invention (a) a texturing step of forming an uneven portion on one surface of the substrate; (b) a heat treatment step of heat-treating the substrate on which the uneven portion is formed; (c) forming a lower electrode on the uneven portion of the substrate; (d) forming an optoelectronic device in which an amorphous semiconductor layer is stacked on the lower electrode; (e) heat treating the amorphous semiconductor layer to crystallize it into a polycrystalline semiconductor layer; And (f) forming an upper electrode on the polycrystalline semiconductor layer.
이때, 상기 광전소자를 형성하는 단계는, (a) 상기 하부전극 상에 제1 비정질 반도체층을 형성하는 단계; (b) 상기 제1 비정질 반도체층 상에 제2 비정질 반도체층을 형성하는 단계; (c) 상기 제2 비정질 반도체층 상에 제3 비정질 반도체층을 형성하는 단계; 를 포함하고, 상기 결정화하는 단계는, 상기 제1, 제2, 제3 비정질 반도체층을 제1, 제2, 제3 다결정 반도체층으로 결정화한다.In this case, the forming of the optoelectronic device may include: (a) forming a first amorphous semiconductor layer on the lower electrode; (b) forming a second amorphous semiconductor layer on the first amorphous semiconductor layer; (c) forming a third amorphous semiconductor layer on the second amorphous semiconductor layer; The crystallization may include crystallizing the first, second, and third amorphous semiconductor layers into first, second, and third polycrystalline semiconductor layers.
또한, 상기 (e)단계와 상기 (f)단계 사이에는 상기 광전소자 상에 다른 광전소자를 형성하는 단계를 더 포함하여 이중으로 적층된 광전소자를 형성한다.In addition, between the step (e) and the step (f) further comprises the step of forming another optoelectronic device on the optoelectronic device to form a double stacked photoelectric device.
또한, 상기 광전소자와 상기 다른 광전소자 사이에는 투명전도체인 연결층을 더 형성된다.In addition, a connection layer, which is a transparent conductor, is further formed between the optoelectronic device and the other optoelectronic device.
또한, 상기 기판의 일면과 반대되는 타면에 반사층이 더 형성된다.In addition, a reflective layer is further formed on the other surface opposite to one surface of the substrate.
또한, 상기 하부전극은 투명전극 또는 금속전극인 것을 특징으로 하는 태양전지 제조방법이다.In addition, the lower electrode is a solar cell manufacturing method, characterized in that the transparent electrode or a metal electrode.
또한, 상기 투명 전극은 ITO(Indium-Tin-Oxide), AZO(ZnO:Al), GZO(ZnO:Ga), BZO(ZnO:B), SnO2(SnO2:F) 중 어느 하나이다.The transparent electrode may be any one of indium-tin-oxide (ITO), AZO (ZnO: Al), GZO (ZnO: Ga), BZO (ZnO: B), and SnO 2 (SnO 2 : F).
또한, 상기 금속전극은 몰리브덴(Mo), 텅스텐(W), 몰리텅스텐(MoW) 중 어느 하나이거나 이들의 합금이다.In addition, the metal electrode is any one of molybdenum (Mo), tungsten (W), molybdenum tungsten (MoW) or an alloy thereof.
또한, 상기 결정화는 SPC(Solid Phase Crystallization), ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization), 및 MILC(Metal Induced Lateral Crystallization) 중 어느 하나의 방법으로 진행한다.In addition, the crystallization is performed by any one of a method of solid phase crystallization (SPC), excimer laser annealing (ELA), sequential lateral solidification (SLS), metal induced crystallization (MIC), and metal induced lateral crystallization (MILC).
또한, 상기 제1, 제2, 제3 비정질 반도체층은 비정질 실리콘으로 형성되고, 상기 제1, 제2, 제3 다결정 반도체층은 다결정 실리콘으로 형성된다.The first, second and third amorphous semiconductor layers may be formed of amorphous silicon, and the first, second and third polycrystalline semiconductor layers may be formed of polycrystalline silicon.
또한, 상기 제1, 제2, 제3 다결정 반도체층은 각각 n, i, p 또는 n, n, p 또는 p, i, n 또는 p, p, n 중 어느 하나이다.The first, second, and third polycrystalline semiconductor layers may be any one of n, i, p or n, n, p or p, i, n or p, p, n, respectively.
또한, 본 발명의 상기 목적은 상기 태양전지 제조 방법으로 제조된 요철구조가 형성된 기판을 이용한 태양전지에 의해서도 달성된다.In addition, the above object of the present invention is also achieved by a solar cell using a substrate having a concave-convex structure manufactured by the solar cell manufacturing method.
본 발명에 의하면, 기판 상에 형성된 요철부의 거칠기를 감소시키고 경사를 완만하게 하여 기판의 요철부 상에 형성되는 하부전극과의 계면 특성(부착력)과 광 투과율을 향상시킬 수 있다. According to the present invention, the roughness of the uneven portion formed on the substrate can be reduced and the inclination can be smoothed to improve the interface characteristics (adhesive force) and the light transmittance with the lower electrode formed on the uneven portion of the substrate.
또한, 본 발명에 의하면, 결정화시 열처리에 의한 하부전극의 손상을 방지할 수 있다.In addition, according to the present invention, it is possible to prevent damage to the lower electrode by heat treatment during crystallization.
또한, 본 발명에 의하면, 다결정 반도체층이 적층된 광전소자를 제조하여 태양전지의 광전 변화 효율을 향상시킬 수 있다.In addition, according to the present invention, a photoelectric device in which a polycrystalline semiconductor layer is stacked may be manufactured to improve photoelectric change efficiency of a solar cell.
후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거나 유사한 기능을 지칭하며, 길이 및 면적, 두께 등과 그 형태는 편의를 위하여 과장되어 표현될 수도 있다. DETAILED DESCRIPTION The following detailed description of the invention refers to the accompanying drawings that show, by way of illustration, specific embodiments in which the invention may be practiced. These embodiments are described in sufficient detail to enable those skilled in the art to practice the invention. It should be understood that the various embodiments of the present invention are different but need not be mutually exclusive. For example, certain features, structures, and characteristics described herein may be implemented in other embodiments without departing from the spirit and scope of the invention in connection with an embodiment. It is also to be understood that the position or arrangement of the individual components within each disclosed embodiment may be varied without departing from the spirit and scope of the invention. The following detailed description, therefore, is not to be taken in a limiting sense, and the scope of the present invention, if properly described, is defined only by the appended claims, along with the full range of equivalents to which such claims are entitled. In the drawings, like reference numerals refer to the same or similar functions throughout the several aspects, and length, area, thickness, and the like may be exaggerated for convenience.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위하여, 본 발명의 바람직한 실시예들에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention.
[본 발명의 바람직한 실시예][Preferred Embodiments of the Invention]
요철구조가 형성된 기판Substrate with Uneven Structure
도 1a 내지 도 1d는 본 발명의 일 실시예에 의한 요철구조가 형성된 기판의 제조 공정을 나타내는 도면이다.1A to 1D are views illustrating a manufacturing process of a substrate having a concave-convex structure according to an embodiment of the present invention.
먼저, 도 1a를 참조하면, 기판(100)을 제공하는데 기판(100)의 재질은 광을 투과할 수 있는 투명 재질일 수 있다. 일례로 유리 기판일 수 있으며, 본 발명의 제조 공정을 작용하기 전에 기판(100)의 표면 이물을 제거하기 위해 일반적인 세정 공정을 수행할 수도 있다. First, referring to FIG. 1A, the
이어서, 기판(100) 상의 표면에 텍스쳐링(texturing) 공정을 수행하여 거칠기를 형성할 수 있다. 본 발명의 일 실시예에서는 텍스쳐링 공정으로 샌드 블래스팅을 수행하여 기판(100) 상부 표면에 거칠기를 가지는 요철부(110)가 형성될 수 있다.Subsequently, a roughness may be formed by performing a texturing process on the surface of the
이때, 샌드 블래스팅은 노즐(10)을 통해 소정의 압력으로 식각 입자를 분사하는 원리일 수 있는데, 노즐(10) 또는 기판(100)이 이동하면서 기판(100)의 전면적에 걸쳐 샌드 블래스팅을 수행할 수 있다. 보다 바람직하게는, 다수개의 노즐(10)이 구비되어 대면적 기판에 효율적으로 요철부(110)를 형성할 수 있다. 이때, 기판(100) 상에는 샌드 블래스팅시 발생되는 기판의 조각 또는 식각제(예를 들면, 식각 입자)와 같은 잔류물(R)이 존재할 수 있는데, 도 1b를 참조한 세정 공정에 의해 제거될 수 있다.At this time, the sand blasting may be a principle of spraying the etching particles at a predetermined pressure through the
여기서 텍스쳐링이란 태양전지의 기판에 입사되는 광이 투과되지 못하고 기판의 경계면에서 반사되는 광학적 손실을 방지하지 위한 것으로서, 기판의 표면을 거칠게 하여 요철 패턴을 형성하는 것이다. 또한, 이러한 샌드 블래스팅에는 식각 입자를 압축 공기로 분사하여 식각하는 건식 블래스팅과 액체와 함께 식각 입자를 분사하여 식각하는 습식 블래스팅을 모두 포함하는 의미이다. Here, texturing is to prevent optical loss incident to the substrate of the solar cell and not reflected at the interface of the substrate, and to form an uneven pattern by roughening the surface of the substrate. In addition, the sand blasting is meant to include both dry blasting to etch the etching particles with compressed air and wet blasting to etch the etching particles along with the liquid.
한편, 본 발명의 샌드 블래스팅에 사용되는 식각 입자는 모래, 작은 금속과 같이 물리적 충격으로 기판에 요철을 형성시킬 수 있는 입자를 제한 없이 사용할 수 있다. 일례로, Al2O3로 구성된 식각 입자를 이용할 수 있다. On the other hand, the etching particles used in the sand blasting of the present invention can be used without limitation, particles that can form irregularities on the substrate by physical impact, such as sand, small metal. In one example, an etching particle composed of Al 2 O 3 can be used.
또한, 본 발명의 일 실시예에서 도시되지는 않았지만 정형화된 패턴을 정밀하게 형성하기 위하여 기판(100) 상에 소정의 패턴을 가지는 마스크가 위치될 수 있는데, 이러한 마스크는 감광성 물질을 이용한 공지된 PR(photoresist) 마스크를 형성하여 사용할 수 있고, 또 다른 방식으로는 금속 마스크를 정렬하여 사용할 수도 있다.In addition, although not shown in an embodiment of the present invention, a mask having a predetermined pattern may be positioned on the
다음으로, 도 1b를 참조하면, 기판(100) 상에 잔류물(R)을 제거하는 세정 공정을 수행할 수 있다. 이러한 세정 공정은 화학적인 방법으로 잔류물(R)을 제거할 수 있는 세정제를 제한 없이 사용할 수 있다. Next, referring to FIG. 1B, a cleaning process for removing the residue R on the
또한, 본 발명의 일 실시예에서는 순수한 물을 이용한 워터 제트(water jet)를 이용하여서도 세정 공정을 수행할 수 있다. 이러한 워터 제트는 노즐을 통해 고압으로 물을 분사함으로써, 기판(100) 상에 형성된 잔류물(R)을 물리적으로 제거할 수 있다. 물론 화학적인 세정과 물리적인 세정을 모두 사용할 수도 있다.In addition, in an embodiment of the present invention, the cleaning process may be performed using a water jet using pure water. The water jet may physically remove the residue R formed on the
일례로, 황산(H2SO4)과 과산화수소(H2O2)의 혼합액을 사용하는 화학적 세정 방법 또는 고압의 물을 사용하는 물리적 세정 방법 중 적어도 어느 하나의 방법으로 수행할 수 있다.For example, the method may be performed by at least one of chemical cleaning using a mixture of sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) or physical cleaning using high pressure water.
다음으로, 도 1c를 참조하면, 기판(100) 상에 습식 식각 공정을 수행하여 요철부(110)의 거칠기 및 경사각을 조절할 수 있다. 이러한 습식 식각 공정은 기판을 식각할 수 있는 공지된 식각제를 제한 없이 사용할 수 있다. 이때, 기판(100)의 요철부(110)는 식각제의 화학적 반응에 의한 식각 작용으로 피크 투 피크(peak to peak) 값(거칠기 값)이 감소되고 요철부(100)의 경사가 완만해지게 된다. 일례로, 물(H2O)과 불산(HF)의 혼합액을 식각제로 사용할 수 있다. Next, referring to FIG. 1C, the roughness and the inclination angle of the
다음으로, 도 1d를 참조하면, 기판(100) 상에 고온의 열처리 공정을 수행하여 요철부(110)의 경사각을 더 조절할 수 있다. 보다 자세하게 설명하면, 물질의 상태가 전이(변화)될 수 있는 물질 고유의 전이 온도 이상으로 열처리함으로써 기판(100)의 요철부(110)의 상태가 전이(예를 들어, 용융)되어서 완만하게 변형되게 할 수 있다. 특히, 본 발명의 열처리 과정에서 요철부의 샤프(sharp)한 첨단부가 제거되어 요철부의 전체적인 경사가 더욱 완만해지게 된다.Next, referring to FIG. 1D, an inclination angle of the
이러한 열처리 공정은 550℃ 내지 750℃의 고온에서 수행하는 것이 바람직한데, 이는 550℃ 이상의 고온을 처리하는 것은 일반적인 유리 기판의 전이 온도가 550℃ 이상이기 때문이며, 750 ℃ 이하로 수행하는 것은 그 이상의 고온을 처리하면 유리 기판 자체가 구부러지거나 늘어나게 되는 등 변형이 일어나서 유리 기판 상에 제조되는 소자의 신뢰성을 보장할 수 없기 때문이다. 또한, 열처리시 질소 분위기를 유지시켜 외부 공기나 수분이 유입되지 않도록 하는 것이 바람직하다.This heat treatment process is preferably carried out at a high temperature of 550 ℃ to 750 ℃, because the processing temperature of 550 ℃ or higher is because the transition temperature of a typical glass substrate is 550 ℃ or more, it is carried out below 750 ℃ This is because the processing causes deformation of the glass substrate itself, such as bending or stretching, and thus it is impossible to guarantee the reliability of the device manufactured on the glass substrate. In addition, it is preferable to maintain a nitrogen atmosphere during heat treatment so that external air or moisture does not flow in.
상기와 같은 기판 제조 방법을 통해 기판(100) 표면에 거칠기 작고 완만한 경사를 가지는 요철부(110)가 형성된 기판(100)을 구현할 수 있다. 이때, 기판(100)에 입사되는 광이 요철부(110) 표면에서 한번 반사된 후 재반사 되어 투과될 수 있기 때문에 광 투과율을 향상시킬 수 있다.Through the substrate manufacturing method as described above, the
한편, 상기와 같은 기판 제조 방법에서 수행되는 각각의 단계는 기재된 순서대로 모두 수행될 수 있지만, 텍스쳐링 공정 후 필요한 단계만을 선택적으로 수행할 수 있다. On the other hand, each step performed in the substrate manufacturing method as described above may be all performed in the order described, it may be selectively performed only necessary steps after the texturing process.
요철구조가 형성된 기판을 이용한 태양전지Solar cell using substrate with uneven structure
도 2a 내지 도 2d는 본 발명의 일 실시예에 의한 요철구조가 형성된 기판을 이용한 태양전지의 제조 공정을 나타내는 도면이다.2A to 2D are views illustrating a manufacturing process of a solar cell using a substrate having a concave-convex structure according to an embodiment of the present invention.
먼저, 도 2a를 참조하면, 본 발명의 일 실시예에 의한 요철부(110)가 형성된 기판(100)을 준비한다.First, referring to FIG. 2A, a
이어서, 기판(100) 상에는 하부전극(200)을 형성하는데, 하부전극(200)의 소재는 접촉 저항이 낮으면서 투명한 성질을 갖는 투명전극인 TCO(transparent conductive oxide)와 금속전극을 사용할 수 있다. Subsequently, the
이때, 투명 전극은 ITO(Indium-Tin-Oxide) AZO(ZnO:Al), GZO(ZnO:Ga), BZO(ZnO:B), SnO2(SnO2:F) 중 어느 하나일 수 있으며, 금속전극은 몰리브덴(Mo), 텅스텐(W), 몰리텅스텐(MoW) 중 어느 하나이거나 이들의 합금인 것이 바람직하나 반 드시 이에 한정되지 않으며 통상적인 전도성 소재를 제한 없이 사용할 수 있다. In this case, the transparent electrode may be any one of Indium-Tin-Oxide (ITO) AZO (ZnO: Al), GZO (ZnO: Ga), BZO (ZnO: B), SnO 2 (SnO 2 : F), and a metal. Electrode is preferably one of molybdenum (Mo), tungsten (W), molybdenum (MoW) or an alloy thereof, but is not limited thereto, and conventional conductive materials may be used without limitation.
이러한 하부전극(200)의 형성 방법으로는 열 증착법(Thermal Evaporation), 전자빔 증착법(E-beam Evaporation), 스퍼터링(sputtering)과 같은 물리기상 증착법(Physical Vapor Deposition; PVD) 및 LPCVD, PECVD, 금속유기 화학기상 증착법(Metal Organic Chemical Vapor Deposition; MOCVD)과 같은 화학기상 증착법(Chemical Vapor Deposition; CVD)을 포함할 수 있다.The
다음으로, 도 2b를 참조하면, 하부전극(200) 상에는 비정질 반도체층이 적층된 광전소자(300)를 형성하는데, 일례로 3층의 비정질 실리콘층(310, 320, 330)이 형성될 수 있다. Next, referring to FIG. 2B, an
보다 상세하게 설명하면, 하부전극(200) 상에는 제1 비정질 실리콘층(310)을 형성하고, 이어서 제1 비정질 실리콘층(310) 상에는 제2 비정질 실리콘층(320)을 형성하고, 이어서 하부 제2 비정질 실리콘층(320) 상에는 제3 비정질 실리콘층(330)을 형성하여 하나의 광전소자(300)를 구성한다. 이때, 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)의 형성 방법으로는 PECVD 또는 LPCVD와 같은 화학기상 증착법을 이용하여 형성할 수 있다.In more detail, the first
다음으로, 도 2c를 참조하면, 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)을 열처리하여 결정화하는 과정을 수행할 수 있다. 즉, 제1 비정질 실리콘층(310)은 제1 다결정 실리콘층(311)으로, 제2 비정질 실리콘층(320)은 제2 다결정 실리콘층(321)으로, 제3 비정질 실리콘층(330)은 제3 다결정 실리콘층(331)으로 각각 결정화한다. 결국, 하부전극(200) 상에는 제1, 제2, 제3 다결정 실리콘층(311, 321, 331)으로 구성되는 광전소자(300)가 형성된다. Next, referring to FIG. 2C, a process of crystallizing the first, second, and third amorphous silicon layers 310, 320, and 330 may be performed. That is, the first
이러한 광전소자(300)는 다결정 실리콘층이 적층된 구조로 광이 수광되어 발생되는 광기전력으로 전력을 생산할 수 있는 p형, i형, n형의 다결정 실리콘층이 순서대로 적층된 p-i-n 다이오드의 구조일 수 있다. 여기서 i형은 불순물이 도핑되지 않은 진성(intrinsic)을 의미한다. 또한, n형 또는 p형 도핑은 비정질 실리콘층 형성시에 불순물을 인시츄(in situ) 방식으로 도핑하는 것이 바람직하다. p형 도핑시 불순물로서는 보론(B)을 n형 도핑시 불순물로서는 인(P) 또는 비소(As)를 사용하는 것이 일반적이나, 이에 한정되는 것은 아니며 공지된 기술을 제한 없이 사용할 수 있다.The
이때, 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)의 결정화 방법은 SPC(Solid Phase Crystallization), ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization), 및 MILC(Metal Induced Lateral Crystallization) 중 어느 하나의 방법을 사용할 수 있다. 상기의 비정질 실리콘의 결정화 방법은 공지의 기술이므로 이에 대한 상세한 설명은 본 명세서에서는 생략하기로 한다.In this case, the crystallization methods of the first, second, and third amorphous silicon layers 310, 320, and 330 may include Solid Phase Crystallization (SPC), Excimer Laser Annealing (ELA), Sequential Lateral Solidification (SLS), and Metal Induced Crystallization (MIC). ) And MILC (Metal Induced Lateral Crystallization) can be used. Since the crystallization method of the amorphous silicon is a known technique, a detailed description thereof will be omitted herein.
한편, 상기에서는 제1, 제2, 제3 비정질 실리콘층(310, 320, 330)을 모두 형성한 후에 이들 층을 동시에 결정화시키는 것으로 설명하고 있으나 반드시 이에 한정되는 것은 아니다. 예를 들어, 하나의 비정질 실리콘층 마다 결정화 공정을 별도로 진행할 수 있으며, 또한 두 개의 비정질 실리콘층은 동시에 결정화 공정을 진행하고 나머지 하나의 비정질 실리콘층은 별도로 결정화 공정을 진행할 수도 있다.In the above description, the first, second, and third amorphous silicon layers 310, 320, and 330 are all formed, and the layers are simultaneously crystallized, but the present invention is not limited thereto. For example, the crystallization process may be performed separately for each amorphous silicon layer, and the two amorphous silicon layers may simultaneously undergo a crystallization process and the other amorphous silicon layer may be separately crystallized.
또한, 도시되지는 않았지만 제1 다결정 실리콘층(311), 제2 다결정 실리콘층(321), 제3 다결정 실리콘층(331)은 다결정 실리콘의 성질을 보다 향상시키기 위하여 결함 제거 공정을 추가로 진행할 수 있다. 본 발명에서는 다결정 실리콘층을 고온 열처리하거나 수소 플라즈마 처리하여 다결정 실리콘층 내에 존재하는 결함(예를 들어, 불순물 및 댕글링 본드 등)을 제거할 수 있다.In addition, although not shown, the first
다음으로, 도 2d를 참조하면, 광전소자(300) 상에는 투명 전도성 재질의 상부전극(500)을 형성한다. 상부전극(400)의 소재는 ITO(Indium-Tin-Oxide) AZO(ZnO:Al), GZO(ZnO:Ga), BZO(ZnO:B), FTO(SnO2:F) 중 어느 하나인 것이 바람직하나 반드시 이에 한정되는 것은 아니다. 이때, 상부전극(500)의 형성 방법으로는 스퍼터링과 같은 물리기상 증착법 및 LPCVD, PECVD, MOCVD와 같은 화학기상 증착법 등을 포함할 수 있다.Next, referring to FIG. 2D, an
따라서, 본 발명에 의하면 기판 상에 형성된 요철부의 거칠기를 감소시키고 경사를 완만하게 하여, 기판의 요철부 상에 형성되는 하부전극과의 계면 특성(부착력)과 광 투과율을 향상시킬 수 있다. Therefore, according to the present invention, the roughness of the uneven portion formed on the substrate can be reduced and the slope is smoothed, thereby improving the interface characteristics (adhesive force) and light transmittance with the lower electrode formed on the uneven portion of the substrate.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 요철구조가 형성된 기판을 이용한 다른 형태의 태양전지의 제조 공정을 나타내는 도면이다.3A and 3B are views illustrating a manufacturing process of another type of solar cell using a substrate having a concave-convex structure according to an embodiment of the present invention.
먼저, 도 3a를 참조하면, 이상에서 설명된 광전소자(300) 상에 다른 광전소자(400)가 더 형성될 수 있는데, 이러한 광전소자(400)는 비정질 반도체층이 적층된 구조로, 일례로 3층의 비정질 실리콘층(410, 420, 430)이 형성될 수 있다. First, referring to FIG. 3A, another
보다 상세하게 설명하면, 하부에 위치하는 광전소자(300) 상에는 제1 비정질 실리콘층(410)을 형성하고, 이어서 제1 비정질 실리콘층(410) 상에는 제2 비정질 실리콘층(420)을 형성하고, 이어서 제2 비정질 실리콘층(420) 상에는 제3 비정질 실리콘층(430)을 형성하여 광전소자(300)와 같은 p-i-n 다이오드의 구조의 광전소자(400)가 구성된다. 이때, 제1, 제2, 제3 비정질 실리콘층(410, 420, 430)의 형성 방법으로는 PECVD 또는 LPCVD와 같은 화학기상 증착법을 이용하여 형성할 수 있다.In more detail, the first
다음으로, 도 3b를 참조하면, 제3 비정질 반도체층(430) 상에는 투명 전도성 재질의 상부전극(500)을 형성한다. 상부전극(500)의 소재는 ITO, ZnO, IZO, AZO(ZnO:Al), FSO(SnO:F) 중 어느 하나인 것이 바람직하나 반드시 이에 한정되는 것은 아니다. 상부전극(400)의 형성 방법으로는 스퍼터링과 같은 물리기상 증착법 및 LPCVD, PECVD, MOCVD와 같은 화학기상 증착법 등을 포함할 수 있다.Next, referring to FIG. 3B, an
한편, 도시되어 있지 않지만, 제3 다결정 실리콘층(331)과 제1 비정질 실리콘층(410) 사이에는 투명 전도성 재질의 연결층(버퍼층)이 추가로 형성될 수 있다. 이때, 연결층은 광을 투과시킬 수 있는 ITO(Indium-Tin-Oxide) AZO(ZnO:Al), GZO(ZnO:Ga), BZO(ZnO:B), SnO2(SnO2:F) 중 어느 하나일 수 있다.Although not shown, a connection layer (buffer layer) made of a transparent conductive material may be further formed between the third
이러한 연결층은 제3 다결정 실리콘층(331)과 제1 비정질 실리콘층(410)간에 터널 접합(Tunnel Junction)이 이루어지게 하여서 그 결과 태양전지의 보다 양호한 광전 변환 효율을 기대할 수 있게 된다.Such a connection layer allows a tunnel junction between the third
이로써, 다결정 실리콘층으로 이루어진 광전소자(300)와 비정질 실리콘층으 로 이루어진 광전소자(400)로 구성되는 탠덤 구조의 태양전지를 얻을 수 있다. 이때, 광전소자(300)는 다결정 실리콘층으로 이루어지기 때문에 장파장대 광에 대하여 광전 변환 효율이 양호하고, 광전소자(400)는 비정질 실리콘층으로 이루어지기 때문에 단파장대 광에 대하여 광전 변환 효율이 양호하다. 따라서, 본 발명에 따른 탠덤 구조의 태양전지는 다양한 파장대의 광을 흡수할 수 있어서 광전 변환 효율성을 향상시킬 수 있다.As a result, a tandem solar cell including the
이상의 상세한 설명에서는 광전소자(300, 400)로 적층된 탠덤(tandem) 구조를 일 예로 설명하였지만 필요에 따라 광전소자를 이중 이상으로 적층시킬 수도 있다. 광전소자(300, 400)는 또한, p-i-n 형이 아닌 p-n 형을 사용할 수도 있다.In the above detailed description, a tandem structure in which the
한편 도 2와 도 3의 태양전지 제조공정에 있어서 기판(100)의 하부측에는 태양광의 손실을 줄일 수 있는 후면 반사층(back reflecting later)가 형성될 수 있다. 이를 위해서는 기판(100)의 하부 표면에는 반사층으로 소정 두께의 금속막을 코팅하여 사용할 수 있다.Meanwhile, in the solar cell manufacturing process of FIGS. 2 and 3, a back reflecting layer may be formed on the lower side of the
이하에서는 본 발명의 보다 상세한 이해를 돕기 위해 비교예 및 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐이며 본 발명이 하기의 실험예에 의해 한정되는 것이 아님을 밝혀둔다.Hereinafter, comparative examples and experimental examples are provided to help a more detailed understanding of the present invention. However, the following experimental examples are only for helping the understanding of the present invention, and the present invention is not limited to the following experimental examples.
[비교예] [Comparative Example]
이하의 비교예에서는 본 발명의 일 실시예에서 설명된 텍스쳐링 공정, 세정 공정, 습식 식각 공정 및 열처리 공정을 수행한 기판(100)에 하부전극을 형성한 후의 면저항을 측정하는 과정을 실시하였다.In the following comparative example, the sheet resistance after forming the lower electrode on the
먼저 기판(100) 상에 텍스쳐링 공정으로 샌드 블래스팅을 수행하였는데, 기판(100) 상의 200mm의 분사거리에서 800 메쉬의 알루미나로 구성된 식각 입자를 이용하여 건식타입의 샌드 블래스팅을 수행하여 요철부(110)를 형성하였다. 이때, 분사 압력은 1.0kg/m2으로 하였다.First, sand blasting was performed on the
이어서 샌드 블래스팅에 의해 형성된 요철부(110)에 남아있는 잔류물을 제거하기 위한 세정 공정을 수행하였는데, 황산(H2SO4)과 과산화수소(H2O2)를 4:1로 혼합한 식각액으로 15분간 세정하였다.Subsequently, a cleaning process was performed to remove residues remaining in the
이어서 세정된 요철부(110)의 형상을 조절하기 위한 습식 식각 공정을 수행하였는데, 물(H2O)과 불산(HF)을 5:1로 혼합하여 구성한 식각제를 이용하여 기판(100)의 표면을 식각하였다. Subsequently, a wet etching process was performed to adjust the shape of the
이어서 식각된 요철부(110)의 형상을 조절하기 위한 열처리 공정을 수행하였는데, N2 분위기에서 650℃로 1시간 동안 기판(100)을 가열하였다. Subsequently, a heat treatment process was performed to control the shape of the etched and
이어서 기판(100)의 요철부(110) 상에 AZO(ZnO:Al)로 하부전극(200)을 형성하였다.Subsequently, the
이어서 하부전극(200)의 면저항을 측정하기 위해 프로브를 접촉하여 측정하는 면저항 측정기를 이용하여 측정하였다.Subsequently, in order to measure the sheet resistance of the
[실험예 1]Experimental Example 1
이하의 실험예 1에서는 비교예에서 제조된 요철부(110) 상에 AZO(ZnO:Al)로 하부전극(200)이 형성된 기판(100)을 이용하여 i형 비정질 실리콘층을 i형 다결정 실리콘층으로 결정화한 후, 하부전극의 면저항을 측정하는 과정을 실시하였다.In Experimental Example 1 below, the i-type amorphous silicon layer was formed of an i-type polycrystalline silicon layer using the
먼저 기판(100)의 하부전극(200) 상에 i형 비정질 실리콘층을 형성하였다.First, an i-type amorphous silicon layer was formed on the
이어서 고상 결정화(SPC)법에 의해 600℃로 열처리하여 i형 비정질 실리콘층을 i형 다결정 실리콘층으로 결정화하였다.Subsequently, the i-type amorphous silicon layer was crystallized into an i-type polycrystalline silicon layer by heat treatment at 600 ° C. by solid phase crystallization (SPC).
이어서 i형 다결정 실리콘층을 식각하여 제거한 후 하부전극(200)에 면저항 측정기의 프로브를 접촉하여 면저항을 측정하였다.Subsequently, after removing the i-type polycrystalline silicon layer by etching, the sheet resistance was measured by contacting the probe of the sheet resistance meter with the
[실험예 2]Experimental Example 2
이하의 실험예 2에서는 비교예에서 제조된 요철부(110) 상에 AZO(ZnO:Al)로 하부전극(200)이 형성된 기판(100)을 이용하여 p형 비정질 실리콘층을 p형 다결정 실리콘층으로 결정화한 후, 하부전극의 면저항을 측정하는 과정을 실시하였다.In Experimental Example 2 below, a p-type polycrystalline silicon layer was formed of a p-type amorphous silicon layer using a
먼저 기판(100)의 하부전극(200) 상에 p형 비정질 실리콘층을 형성하였다.First, a p-type amorphous silicon layer was formed on the
이어서 고상 결정화(SPC)법에 의해 600℃로 열처리하여 p형 비정질 실리콘층을 p형 다결정 실리콘층으로 결정화하였다.Subsequently, the p-type amorphous silicon layer was crystallized into a p-type polycrystalline silicon layer by heat treatment at 600 ° C. by solid phase crystallization (SPC).
이어서 p형 다결정 실리콘층을 식각하여 제거한 후 하부전극(200)에 면저항 측정기의 프로브를 접촉하여 면저항을 측정하였다.Subsequently, after removing the p-type polycrystalline silicon layer by etching, the sheet resistance was measured by contacting the probe of the sheet resistance meter with the
[실험예 3][Experimental Example 3]
이하의 실험예 3에서는 비교예에서 제조된 요철부(110) 상에 AZO(ZnO:Al)로 하부전극(200)이 형성된 기판(100)을 이용하여 n형 비정질 실리콘층을 n형 다결정 실리콘층으로 결정화한 후, 하부전극의 면저항을 측정하는 과정을 실시하였다.In Experimental Example 3 below, the n-type amorphous silicon layer was n-type polycrystalline silicon layer using the
먼저 기판(100)의 하부전극(200) 상에 n형 비정질 실리콘층을 형성하였다.First, an n-type amorphous silicon layer was formed on the
이어서 고상결정화(SPC)법에 의해 600℃로 열처리하여 n형 비정질 실리콘층을 n형 다결정 실리콘층으로 결정화하였다.Subsequently, heat treatment was performed at 600 ° C. by solid phase crystallization (SPC) to crystallize the n-type amorphous silicon layer into an n-type polycrystalline silicon layer.
이어서 n형 다결정 실리콘층을 식각하여 제거한 후 하부전극(200)에 면저항 측정기의 프로브를 접촉하여 면저항을 측정하였다.Subsequently, the n-type polycrystalline silicon layer was etched and removed, and the sheet resistance was measured by contacting the probe of the sheet resistance meter with the
이상의 실험예 1 내지 실험예 3과 비교예에서 측정된 하부전극(200)의 면저항은 표 1을 참조한 이하의 설명에서 명확해 것이다.The sheet resistance of the
하부전극 면저항의 측정 데이터Measurement data of bottom electrode sheet resistance
표 1은 비교예 및 실험예 1 내지 실험예 3에 의해 측정된 하부전극(200) 면저항의 측정값이다.Table 1 is a measured value of the sheet resistance of the
[표 1]TABLE 1
표 1를 참조하면, 비교예의 면저항값 보다 실험예 1, 실험예 2, 실험예 3의 면저항값이 더 작은 것을 알 수 있다. 따라서, 결정화 과정에 의한 고온에서도 하부전극(200)이 손상되지 않음을 알 수 있다. 이는 본 발명에 의한 세정 공정, 습식 식각 공정 및 열처리 공정을 통해 기판에 형성된 요철부의 완만한 거칠기는 하부전극(200)의 부착력을 증가시켜 박리를 방지할 뿐만 아니라, 고온에서도 하부전극(200)의 변형과 기판(100)과의 간섭을 감소시켜 하부전극(200)의 손상을 방지하기 때문이다. Referring to Table 1, it can be seen that the sheet resistance values of Experimental Example 1, Experimental Example 2, and Experimental Example 3 were smaller than those of Comparative Example. Therefore, it can be seen that the
따라서, 고온의 열처리로 형성된 다결정 반도체층이 적층된 광전소자에서도 양호한 광전 변화 효율을 얻을 수 있다.Therefore, even in the photoelectric element in which the polycrystalline semiconductor layer formed by high temperature heat treatment is laminated, good photoelectric change efficiency can be obtained.
이상의 상세한 설명에서 본 발명은 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다. In the foregoing detailed description, the present invention has been described by specific embodiments such as specific components and the like, but the embodiments and drawings are provided only to help a more general understanding of the present invention, and the present invention is limited to the above embodiments. However, one of ordinary skill in the art can make various modifications and variations from this description.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다. Therefore, the spirit of the present invention should not be construed as being limited to the above-described embodiments, and all of the equivalents or equivalents of the claims, as well as the following claims, I will say.
도 1a 내지 도 1d는 본 발명의 일 실시예에 의한 요철구조가 형성된 기판의 제조 공정을 나타내는 도면이다.1A to 1D are views illustrating a manufacturing process of a substrate having a concave-convex structure according to an embodiment of the present invention.
도 2a 내지 도 2d는 본 발명의 일 실시예에 의한 요철구조가 형성된 기판을 이용한 태양전지의 제조 공정을 나타내는 도면이다.2A to 2D are views illustrating a manufacturing process of a solar cell using a substrate having a concave-convex structure according to an embodiment of the present invention.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 요철구조가 형성된 기판을 이용한 다른 형태의 태양전지의 제조 공정을 나타내는 도면이다. 3A and 3B are views illustrating a manufacturing process of another type of solar cell using a substrate having a concave-convex structure according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
100: 기판100: substrate
110: 요철부110: uneven portion
200: 하부전극200: lower electrode
300, 400: 광전소자300, 400: photoelectric device
500: 상부전극500: upper electrode
Claims (22)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090016767A KR101065744B1 (en) | 2009-02-27 | 2009-02-27 | Method for manufacturing solar cell using substrare having concavo-convex activestructure |
| TW099105478A TW201041174A (en) | 2009-02-26 | 2010-02-25 | Method for manufacturing substrate having concave-convex structure and solar cell comprising the same |
| PCT/KR2010/001243 WO2010098624A2 (en) | 2009-02-26 | 2010-02-26 | Substrate having uneven portion thereon, and method for manufacturing solar cell using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090016767A KR101065744B1 (en) | 2009-02-27 | 2009-02-27 | Method for manufacturing solar cell using substrare having concavo-convex activestructure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100097893A KR20100097893A (en) | 2010-09-06 |
| KR101065744B1 true KR101065744B1 (en) | 2011-09-19 |
Family
ID=43004931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090016767A KR101065744B1 (en) | 2009-02-26 | 2009-02-27 | Method for manufacturing solar cell using substrare having concavo-convex activestructure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101065744B1 (en) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201305067A (en) * | 2011-05-26 | 2013-02-01 | Corning Inc | Light scattering articles by abrasion and etch |
| KR101306390B1 (en) * | 2011-11-28 | 2013-09-09 | 엘지이노텍 주식회사 | Solar cell and method of fabricating the same |
| CA2865604C (en) * | 2012-03-16 | 2017-06-27 | Jx Nippon Oil & Energy Corporation | Manufacturing method and manufacturing device for optical substrate having concavo-convex pattern using film-shaped mold, and manufacturing method for device provided with opticalsubstrate |
| US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
| IT201900006736A1 (en) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | PACKAGE MANUFACTURING PROCEDURES |
| IT201900006740A1 (en) | 2019-05-10 | 2020-11-10 | Applied Materials Inc | SUBSTRATE STRUCTURING PROCEDURES |
| US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
| US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
| US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
| US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
| US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
| US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
| US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
| US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
| US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
| US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980080115A (en) * | 1997-03-11 | 1998-11-25 | 미따라이 후지오 | Photoelectric conversion elements and building materials using them |
| JP2001338876A (en) * | 1995-03-27 | 2001-12-07 | Semiconductor Energy Lab Co Ltd | Crystalline silicon film and its manufacturing method |
| JP2003069059A (en) | 2001-08-28 | 2003-03-07 | Kyocera Corp | Method for roughening glass substrate, and thin film polycrystalline silicon solar battery using the same |
| KR20050053454A (en) * | 2003-12-02 | 2005-06-08 | 주식회사 실트론 | A manufacturing method for semiconductor wafer |
-
2009
- 2009-02-27 KR KR1020090016767A patent/KR101065744B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001338876A (en) * | 1995-03-27 | 2001-12-07 | Semiconductor Energy Lab Co Ltd | Crystalline silicon film and its manufacturing method |
| KR19980080115A (en) * | 1997-03-11 | 1998-11-25 | 미따라이 후지오 | Photoelectric conversion elements and building materials using them |
| JP2003069059A (en) | 2001-08-28 | 2003-03-07 | Kyocera Corp | Method for roughening glass substrate, and thin film polycrystalline silicon solar battery using the same |
| KR20050053454A (en) * | 2003-12-02 | 2005-06-08 | 주식회사 실트론 | A manufacturing method for semiconductor wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100097893A (en) | 2010-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101065744B1 (en) | Method for manufacturing solar cell using substrare having concavo-convex activestructure | |
| JP5127252B2 (en) | Method for manufacturing photoelectric conversion element | |
| US20110139216A1 (en) | Solar cell and method for manufacturing same | |
| KR20100094325A (en) | Method for fabricating silicon nano wire, solar cell including silicon nano wire and method for fabricating solar cell | |
| KR101011228B1 (en) | Solar Cell and Method For Fabricating The Same | |
| US20090032091A1 (en) | Solar cell | |
| KR101047170B1 (en) | Solar cell and manufacturing method | |
| WO2010098624A2 (en) | Substrate having uneven portion thereon, and method for manufacturing solar cell using the same | |
| KR20100097537A (en) | Method for manufacturing a substrare having concavo-convex activestructure | |
| KR101011222B1 (en) | Solar Cell and Method For Fabricating The Same | |
| US10861987B2 (en) | Method for manufacturing selective emitter using surface structure and solar cell including selective emitter using surface structure | |
| KR101065749B1 (en) | Solar cell and method for fabricating the same | |
| KR101098325B1 (en) | Solar cell and method for fabricating the same | |
| KR101039149B1 (en) | Solar cell and method for fabricating the same | |
| KR100995708B1 (en) | Method for manufacturing a substrare having concavo-convex activestructure | |
| KR101044680B1 (en) | Solar cell and method for fabricating the same | |
| JP2011066213A (en) | Photoelectric converter and method of manufacturing the same | |
| KR101090780B1 (en) | Solar cell and method for fabricating the same | |
| KR100847593B1 (en) | Solar cells and method for fabricating the same | |
| KR101065754B1 (en) | Substrare for photo electronic device with air and soar cell using the same | |
| KR101542209B1 (en) | Solar cell and method for fabricating the same | |
| KR101114345B1 (en) | Solar cell and method for fabricating the same | |
| KR20100116833A (en) | Solar cell including metallic silicide layer and method for fabricating the same | |
| KR101037124B1 (en) | Solar cell and method for fabricating the same | |
| KR20100093291A (en) | Method of fabricating solar sell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140821 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150702 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |