KR101063699B1 - Solar cell and manufacturing method thereof - Google Patents

Solar cell and manufacturing method thereof Download PDF

Info

Publication number
KR101063699B1
KR101063699B1 KR1020090055039A KR20090055039A KR101063699B1 KR 101063699 B1 KR101063699 B1 KR 101063699B1 KR 1020090055039 A KR1020090055039 A KR 1020090055039A KR 20090055039 A KR20090055039 A KR 20090055039A KR 101063699 B1 KR101063699 B1 KR 101063699B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
light absorbing
layer
absorbing layer
Prior art date
Application number
KR1020090055039A
Other languages
Korean (ko)
Other versions
KR20100136762A (en
Inventor
최철환
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090055039A priority Critical patent/KR101063699B1/en
Publication of KR20100136762A publication Critical patent/KR20100136762A/en
Application granted granted Critical
Publication of KR101063699B1 publication Critical patent/KR101063699B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/52PV systems with concentrators

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양전지가 개시된다. 실시예에 따른 태양전지는 기판 상에 형성된 후면전극; 상기 후면전극 상에 형성된 질화물 반도체층; 상기 질화물 반도체층 상에 형성된 광 흡수층; 및 상기 광 흡수층 상에 형성된 전면전극을 포함한다. 상기 질화물 반도체층은 입사광을 상기 광 흡수층으로 반사시킴으로써, 상기 광 흡수층의 광 효율을 향상시킬 수 있다. A solar cell is disclosed. The solar cell according to the embodiment includes a back electrode formed on the substrate; A nitride semiconductor layer formed on the back electrode; A light absorbing layer formed on the nitride semiconductor layer; And a front electrode formed on the light absorbing layer. The nitride semiconductor layer may improve the light efficiency of the light absorbing layer by reflecting incident light to the light absorbing layer.

태양전지, CIGS Solar cell, CIGS

Description

태양전지 및 이의 제조방법{SOLAR CELL AND METHOD OF FABRICATING THE SAME}SOLAR CELL AND METHOD OF FABRICATING THE SAME

실시예는 태양전지에 관한 것이다. Embodiments relate to solar cells.

최근 에너지의 수요가 증가함에 따라서, 태양광 에너지를 전기에너지로 변환시키는 태양전지에 대한 개발이 진행되고 있다. Recently, as the demand for energy increases, development of solar cells for converting solar energy into electrical energy is in progress.

특히, 유리기판, 금속 후면 전극층, p형 CIGS계 광 흡수층, 고 저항 버퍼층, n형 창층 등을 포함하는 기판 구조의 pn 헤테로 접합 장치인 CIGS계 태양전지가 널리 사용되고 있다. In particular, a CIGS solar cell which is a pn heterojunction device having a substrate structure including a glass substrate, a metal back electrode layer, a p-type CIGS-based light absorbing layer, a high resistance buffer layer, an n-type window layer, and the like is widely used.

이러한 태양전지의 성능을 향상시키기 위해, 입광 효율을 향상시키기 위한 연구들이 진행 중이다. In order to improve the performance of such a solar cell, studies are being conducted to improve the light receiving efficiency.

실시예는 광 효율을 증가시킬 수 있는 태양전지 및 이의 제조방법을 제공한다. The embodiment provides a solar cell and a method of manufacturing the same that can increase light efficiency.

실시예에 따른 태양전지는, 기판 상에 형성된 후면전극; 상기 후면전극 상에 형성된 질화물 반도체층; 상기 질화물 반도체층 상에 형성된 광 흡수층; 및 상기 광 흡수층 상에 형성된 전면전극을 포함한다. Solar cell according to the embodiment, the back electrode formed on the substrate; A nitride semiconductor layer formed on the back electrode; A light absorbing layer formed on the nitride semiconductor layer; And a front electrode formed on the light absorbing layer.

실시예에 따른 태양전지의 제조방법은, 기판 상에 후면전극을 형성하는 단계; 상기 후면전극 상에 질화물 반도체층을 형성하는 단계; 상기 질화물 반도체층 상에 광 흡수층을 형성하는 단계; 및 상기 광 흡수층 상에 전면전극을 형성하는 단계를 포함한다.A method of manufacturing a solar cell according to the embodiment includes forming a back electrode on a substrate; Forming a nitride semiconductor layer on the back electrode; Forming a light absorbing layer on the nitride semiconductor layer; And forming a front electrode on the light absorbing layer.

실시예에 따른 태양전지 및 이의 제조방법은, 광 흡수층의 하부에 반사층인 질화물 반도체층을 포함한다. 이에 따라, 상기 광 흡수층의 광 흡수율을 향상시킬 수 있다. A solar cell and a method of manufacturing the same according to the embodiment include a nitride semiconductor layer that is a reflective layer under the light absorbing layer. Thereby, the light absorption rate of the said light absorption layer can be improved.

특히, 상기 질화물 반도체층의 표면에는 다수개의 돌기가 형성되어 상기 광 흡수층으로의 반사율을 높이고, 태양전지의 광 효율을 향상시킬 수 있다. In particular, a plurality of protrusions are formed on the surface of the nitride semiconductor layer to increase the reflectance to the light absorbing layer and improve the light efficiency of the solar cell.

또한, 상기 질화물 반도체층에 의하여 상기 광 흡수층은 최소한의 두께를 가지면서 향상된 광 효율을 가질 수 있다.In addition, the light absorbing layer may have an improved light efficiency with a minimum thickness by the nitride semiconductor layer.

즉, 상기 질화물 반도체층에 의하여 입사광은 2배 이상으로 광 경로가 커지기 때문에 상기 광 흡수층의 흡수율을 향상시킬 수 있는 것이다. That is, since the light path of the incident light is more than doubled by the nitride semiconductor layer, the absorption rate of the light absorbing layer can be improved.

이에 따라, 상기 광 흡수층의 두께를 감소시킴으로써, 재료비 절감 및 생산성을 향상시킬 수 있다. Accordingly, by reducing the thickness of the light absorbing layer, it is possible to reduce material costs and improve productivity.

상기 질화물 반도체층은 p형 불순물이 도핑된 질화막으로 형성된 것을 포함한다. 따라서, 상기 광 흡수층에 대하여 양호한 계면 특성을 가질 수 있다. The nitride semiconductor layer includes a nitride film doped with p-type impurities. Therefore, it may have good interfacial properties with respect to the light absorbing layer.

상기 질화물 반도체층은 MOCVD법에 의하여 형성할 수 있으므로 하부 막의 손상을 방지할 수 있다. Since the nitride semiconductor layer can be formed by MOCVD, damage to the underlying film can be prevented.

실시 예의 설명에 있어서, 각 기판, 층, 막 또는 전극 등이 각 기판, 층, 막, 또는 전극 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.In the description of the embodiments, where each substrate, layer, film, or electrode is described as being formed "on" or "under" of each substrate, layer, film, or electrode, etc. , "On" and "under" include both "directly" or "indirectly" formed through other components. In addition, the upper or lower reference of each component is described with reference to the drawings. The size of each component in the drawings may be exaggerated for the sake of explanation and does not mean the size actually applied.

도 7은 실시예에 따른 태양전지를 도시한 단면도이다. 도 8은 도 7의 사시도이다. 7 is a cross-sectional view showing a solar cell according to an embodiment. 8 is a perspective view of FIG. 7.

실시예에 따른 태양전지는, 기판(100) 상에 형성된 후면전극(110)과, 상기 후면전극(110) 상에 형성된 질화물 반도체층(120)과, 상기 질화물 반도체층(120) 상에 형성된 광 흡수층(130)과, 상기 광 흡수층(130) 상에 형성된 전면전극(160)을 포함한다. The solar cell according to the embodiment includes a back electrode 110 formed on the substrate 100, a nitride semiconductor layer 120 formed on the back electrode 110, and light formed on the nitride semiconductor layer 120. An absorbing layer 130 and a front electrode 160 formed on the light absorbing layer 130.

상기 광 흡수층(130)과 상기 전면전극(160) 사이에는 버퍼층(140) 및 고저항 버퍼층(150)이 배치될 수 있다. 따라서, 상기 광 흡수층(130)과 전면전극(160)은 양호한 접합을 형성할 수 있다.A buffer layer 140 and a high resistance buffer layer 150 may be disposed between the light absorbing layer 130 and the front electrode 160. Therefore, the light absorbing layer 130 and the front electrode 160 can form a good junction.

상기 질화물 반도체층(120)의 표면에는 다수 개의 돌기(125)가 형성되어 있다. 상기 돌기(125)는 피라미드 또는 원뿔 형태로 형성될 수 있다. A plurality of protrusions 125 are formed on the surface of the nitride semiconductor layer 120. The protrusion 125 may be formed in a pyramid or cone shape.

상기 질화물 반도체층(120)은 GaN, AlN, InN (AlGa)N, (InGa)N, (AlIn)N 및 (AlGaIn)N 중 어느 하나로 형성될 수 있다.The nitride semiconductor layer 120 may be formed of any one of GaN, AlN, InN (AlGa) N, (InGa) N, (AlIn) N, and (AlGaIn) N.

상기 질화물 반도체층(120)은 p형 불순물이 도핑된 질화막일 수 있다. 예를 들어, 상기 p형 불순물은 마그네슘(Mg)일 수 있다. The nitride semiconductor layer 120 may be a nitride film doped with p-type impurities. For example, the p-type impurity may be magnesium (Mg).

상기 질화물 반도체층(120)은 입사광의 반사막 역할을 하고, 상기 광 흡수층(130)의 광 흡수율을 높여줄 수 있다. The nitride semiconductor layer 120 may act as a reflective film of incident light and increase the light absorption rate of the light absorbing layer 130.

이는 상기 광 흡수층(130)을 통과한 광이 상기 질화물 반도체층(120)에 의하여 다시 상기 광 흡수층(120)으로 반사될 수 있기 때문이다. 이에 따라, 상기 광 흡수층(130)의 광 흡수율을 높여줄 수 있다. This is because light passing through the light absorbing layer 130 may be reflected back to the light absorbing layer 120 by the nitride semiconductor layer 120. Accordingly, the light absorption rate of the light absorption layer 130 may be increased.

상기 질화물 반도체층(120)이 p형 불순물로 형성되고, 상기 광 흡수층(130)도 p형 불순물로 형성되어 계면특성이 양호할 수 있다. The nitride semiconductor layer 120 may be formed of a p-type impurity, and the light absorbing layer 130 may also be formed of a p-type impurity, thereby providing good interface characteristics.

상기 후면전극(110)과 상기 광 흡수층(130)의 두께는 1:1~1.5의 비를 가질 수 있다. 예를 들어, 상기 광 흡수층(130)은 1000~1500nm의 두께를 가질 수 있다. The thickness of the back electrode 110 and the light absorbing layer 130 may have a ratio of 1: 1 to 1.5. For example, the light absorbing layer 130 may have a thickness of 1000 nm to 1500 nm.

이는 상기 질화물 반도체층(120)에 의하여 입사광의 광 경로가 2배 이상 증가되기 때문에, 상기 광 흡수층(130)이 작은 두께를 가지더라도 광 흡수율은 향상될 수 있다.This is because the light path of the incident light is increased by more than twice by the nitride semiconductor layer 120, even if the light absorbing layer 130 has a small thickness can be improved light absorption.

도 1 내지 도 8은 실시예에 따른 태양전지의 제조방법을 도시한 도면이다. 1 to 8 illustrate a method of manufacturing a solar cell according to an embodiment.

도 1을 참조하여, 기판(100) 상에 후면전극(110)이 형성된다. Referring to FIG. 1, a back electrode 110 is formed on a substrate 100.

상기 기판(100)은 유리(glass)가 사용될 수 있으며, 세라믹 기판, 금속 기판 또는 폴리머 기판 등도 사용될 수 있다. The substrate 100 may be glass, and a ceramic substrate, a metal substrate, or a polymer substrate may also be used.

예를 들어, 유리 기판으로는 소다라임 유리(sodalime glass) 또는 고변형점 소다유리(high strained point soda glass)를 사용할 수 있다. 금속 기판으로는 스테인레스 스틸 또는 티타늄을 포함하는 기판을 사용할 수 있다. 폴리머 기판으로는 폴리이미드(polyimide)를 사용할 수 있다. For example, soda lime glass or high strained point soda glass may be used as the glass substrate. As the metal substrate, a substrate including stainless steel or titanium may be used. As the polymer substrate, polyimide may be used.

상기 기판(100)은 투명할 수 있다. 상기 기판은 리지드(rigid)하거나 플렉서블(flexible) 할 수 있다. The substrate 100 may be transparent. The substrate may be rigid or flexible.

상기 후면전극(110)은 금속 등의 도전체로 형성될 수 있다. The back electrode 110 may be formed of a conductor such as metal.

상기 후면전극(110)이 금속으로 형성되어 직렬저항 특성이 향상되고, 전기 전도도를 높일 수 있다. 예를 들어, 상기 후면전극(110)은 500~1500nm의 두께로 형성될 수 있다. The back electrode 110 is formed of a metal to improve the series resistance characteristics, it is possible to increase the electrical conductivity. For example, the back electrode 110 may be formed to a thickness of 500 ~ 1500nm.

예를 들어 상기 후면전극(110)은 몰리브덴(Mo)을 타겟으로 사용하여, 스퍼터링(stuttering) 공정에 의해 형성될 수 있다. For example, the back electrode 110 may be formed by a sputtering process using molybdenum (Mo) as a target.

이는 몰리브덴(Mo)이 가진 높은 전도도, 광 흡수층과의 오믹(ohmic) 접합, Se 분위기 하에서의 고온 안정성 때문이다. This is because of the high conductivity of molybdenum (Mo), ohmic bonding with the light absorbing layer, and high temperature stability under Se atmosphere.

상기 후면전극(110)인 몰리브덴 박막은 전극으로서의 비저항이 낮아야 하고, 열팽창 계수의 차이로 인하여 박리현상이 일어나지 않도록 상기 기판(100)에의 점착성이 뛰어나야 한다. The molybdenum thin film, which is the back electrode 110, should have a low specific resistance as an electrode and have excellent adhesion to the substrate 100 so that peeling does not occur due to a difference in thermal expansion coefficient.

한편, 상기 후면전극(110)을 형성하는 물질은 이에 한정되지 않고, ITO(Indium tin oxide), 나트륨(Na) 이온이 도핑된 몰리브덴(Mo)으로 형성될 수 있다. The material forming the back electrode 110 is not limited thereto, and may be formed of molybdenum (Mo) doped with indium tin oxide (ITO) and sodium (Na) ions.

상기 후면전극(110)은 적어도 하나 이상의 층으로 형성될 수 있다.The back electrode 110 may be formed of at least one layer.

예를 들어, 상기 후면전극(110)은 몰리브덴(Mo)을 타겟으로 하는 DC 스퍼터링에 의하여 약 1000nm의 두께로 형성될 수 있다. For example, the back electrode 110 may be formed to a thickness of about 1000 nm by DC sputtering targeting molybdenum (Mo).

이 경우, 상기 후면전극(110) 초기막인 300~500nm 두께는 저전력 및 고압력에서 성장될 수 있다. 그리고, 상기 후면전극(110)의 500~700nm 두께는 고전력 및 저압력에서 형성될 수 있다.In this case, a thickness of 300 to 500 nm, which is the initial film of the rear electrode 110, may be grown at low power and high pressure. In addition, the thickness of the 500-700 nm of the back electrode 110 may be formed at high power and low pressure.

따라서, 상기 후면전극(110)은 서로 다른 결정밀도를 가지는 두 개의 층으로 형성되고, 밀착력 및 전도성을 향상시킬 수 있다. Accordingly, the back electrode 110 may be formed of two layers having different crystal densities, and may improve adhesion and conductivity.

상기 후면전극(110)이 복수개의 층으로 형성될 때, 상기 후면전극(110)을 이루는 층들은 서로 다른 물질로 형성될 수 있다.When the back electrode 110 is formed of a plurality of layers, the layers constituting the back electrode 110 may be formed of different materials.

도 2 내지 도 4를 참조하여, 상기 후면전극(110) 상에 질화물 반도체층(120)이 형성된다. 2 to 4, the nitride semiconductor layer 120 is formed on the back electrode 110.

상기 질화물 반도체층(120)은 입사광을 반사시키는 반사막일 수 있다. The nitride semiconductor layer 120 may be a reflective film that reflects incident light.

상기 질화물 반도체층(120)은 p형 불순물이 도핑된 질화막(p-type doped Nitride layer)으로 형성될 수 있다. 예를 들어, 상기 질화물 반도체층(120)의 캐리어 농도(Carrier concentration)는 1×1016~ 1×1019 atom/㎠ 일 수 있다. The nitride semiconductor layer 120 may be formed of a p-type doped Nitride layer doped with p-type impurities. For example, the carrier concentration of the nitride semiconductor layer 120 may be 1 × 10 16 to 1 × 10 19 atom / cm 2.

상기 질화물 반도체층(120)은 GaN, AlN, (AlGa)N, (InGa)N, (AlIn)N 또는 (AlGaIn)N 중 어느 하나에 p형 불순물이 도핑되어 형성될 수 있다. 예를 들어, 상기 질화물 반도체층(120)에 주입된 p형 불순물은 마그네슘(Mg)일 수 있다. The nitride semiconductor layer 120 may be formed by doping p-type impurities into any one of GaN, AlN, (AlGa) N, (InGa) N, (AlIn) N, or (AlGaIn) N. For example, the p-type impurity injected into the nitride semiconductor layer 120 may be magnesium (Mg).

도 4 및 도 8에 도시된 바와 같이, 상기 질화물 반도체층(120)은 복수개의 돌기(125)를 포함할 수 있다. 예를 들어, 상기 질화물 반도체층(120)의 돌기(125)는 피라미드 또는 원뿔 형태로 형성될 수 있다. As shown in FIGS. 4 and 8, the nitride semiconductor layer 120 may include a plurality of protrusions 125. For example, the protrusion 125 of the nitride semiconductor layer 120 may be formed in a pyramid or cone shape.

상기 질화물 반도체층(120)은 결정형 반도체로 형성되고, 입사광을 반사시킬 수 있다. The nitride semiconductor layer 120 may be formed of a crystalline semiconductor and may reflect incident light.

상기 복수개의 돌기(125)에 의하여 상기 질화물 반도체층(120)의 표면적이 확장되고, 입사광의 반사율을 더욱 높일 수 있다. The surface area of the nitride semiconductor layer 120 is extended by the plurality of protrusions 125, and the reflectance of incident light can be further increased.

상기 질화물 반도체층(120)은 MOCVD법(Metal-Orgainc Chemical Vapor Deposition)에 의해 결정형 반도체로 형성될 수 있다. 예를 들어, 상기 질화물 반도체층(120)은 50~200nm의 두께로 형성될 수 있다. The nitride semiconductor layer 120 may be formed of a crystalline semiconductor by metal-organic chemical vapor deposition (MOCVD). For example, the nitride semiconductor layer 120 may be formed to a thickness of 50 ~ 200nm.

구체적으로, 상기 질화물 반도체층(120)은 500~1500℃의 온도로 유지되는 MOCVD 챔버(미도시)에 소스 가스 및 p형 불순물 가스를 주입하여 형성할 수 있다. Specifically, the nitride semiconductor layer 120 may be formed by injecting a source gas and a p-type impurity gas into a MOCVD chamber (not shown) maintained at a temperature of 500 to 1500 ° C.

상기 소스가스는 TMGa(Tri-methyl Galium), TMIn(Tri-methyl Indium) 또는 TMAl(Tri-methyl Aluminum) 중 어느 하나를 포함하는 제1 소스가스 및 NH3를 포함하는 제2 소스가스 일 수 있다. 상기 p형 불순물 가스는 Cp2Mg(Biscyclopentadienyl magnesium) 일 수 있다. 또한 캐리어 가스로는 H2 및 Ar 가스를 사용할 수 있다. The source gas may be a first source gas including any one of Tri-methyl Galium (TMGa), Tri-methyl Indium (TMIn), or Tri-methyl Aluminum (TMAl) and a second source gas including NH 3 . . The p-type impurity gas may be Cp 2 Mg (Biscyclopentadienyl magnesium). In addition, H 2 and Ar gas may be used as the carrier gas.

우선, 도 2를 참조하여, MOCVD 챔버(미도시) 내부를 저압력인 제1 압력으로 유지한다. 그리고, 상기 제1 소스가스를 챔버 내부로 주입하고, 상기 후면전극(110) 상에 다수개의 리퀴드 드롭(121)들을 형성하는 제1 공정을 진행한다. First, referring to FIG. 2, the inside of the MOCVD chamber (not shown) is maintained at a low pressure first pressure. In addition, a first process of injecting the first source gas into the chamber and forming a plurality of liquid drops 121 on the back electrode 110 is performed.

예를 들어, 상기 제1 공정은 50~150mtorr의 압력을 인가하고, 1~3 Sccm의 TMGa 가스를 50~70초 동안 공급하여 진행할 수 있다. For example, the first process may be performed by applying a pressure of 50 to 150 mtorr and supplying 1 to 3 Sccm of TMGa gas for 50 to 70 seconds.

상기 제1 공정에 의하여 갈륨(Ga)을 포함하는 리퀴드 드롭(121)들이 상기 후면전극(110) 상에 성장될 수 있다. By the first process, liquid drops 121 including gallium (Ga) may be grown on the back electrode 110.

다음, 도 3을 참조하여, 상기 챔버(미도시) 내부를 제1 압력보다 높은 제2 압력으로 유지한다. 그리고, 상기 제1 소스가스, 제2 소스가스 및 p형 불순물 가스를 주입하여 상기 리퀴드 드롭(121)을 결정화시키는 제2 공정을 진행한다. Next, referring to FIG. 3, the inside of the chamber (not shown) is maintained at a second pressure higher than the first pressure. In addition, a second process of crystallizing the liquid drop 121 is performed by injecting the first source gas, the second source gas, and the p-type impurity gas.

이때, 상기 제1 소스가스, 제2 소스가스 및 p형 불순물 가스의 주입비율은 1 : 500~1000 : 0.5으로 공급될 수 있다. In this case, an injection ratio of the first source gas, the second source gas, and the p-type impurity gas may be supplied as 1: 500 to 1000: 0.5.

예를 들어, 상기 제2 공정은 150~250mtorr의 압력을 인가하고, 1~3 Sccm의 TMGa 가스, 800~1500 Sccm의 NH3 가스 및 1~2 Sccm의 Mg가스를 500~600초 동안 공급하여 진행할 수 있다.For example, in the second process, a pressure of 150 to 250 mtorr is applied, and 1 to 3 Sccm of TMGa gas, 800 to 1500 Sccm of NH 3 gas, and 1 to 2 Sccm of Mg gas are supplied for 500 to 600 seconds. You can proceed.

상기 제2 공정에 의하여 상기 리퀴드 드롭(121)들에 질소 및 p형 불순물이 도핑되고, p형 갈륨 나이트라이드(p-doped GaN)막이 성장될 수 있다. Nitrogen and p-type impurities may be doped into the liquid drops 121 by the second process, and a p-type gallium nitride (p-doped GaN) layer may be grown.

특히, 상기 제2 공정에 의하여 상기 리퀴드 드롭(121)들이 결정화되고, 피라미드 또는 원뿔 형태의 상기 돌기(125)로 형성될 수 있다. In particular, the liquid drops 121 may be crystallized by the second process, and may be formed as the protrusions 125 having a pyramid or cone shape.

그 다음, 도 4를 참조하여, 상기 챔버(미도시) 내부로 제2 소스가스만을 주입하고, 온도를 상온으로 내려 상기 p형 갈륨 나이트라이드막의 결정립을 안정화시키는 제3 공정을 진행한다. Next, referring to FIG. 4, only a second source gas is injected into the chamber (not shown), and a third process of stabilizing crystal grains of the p-type gallium nitride film is performed by lowering the temperature to room temperature.

예를 들어, 상기 제3 공정은 상기 챔버 온도를 1~30℃로 하강시키고, 상기 800~1500 Sccm의 NH3 가스를 공급하여 진행될 수 있다. For example, the third process may be performed by lowering the chamber temperature to 1 to 30 ° C. and supplying an NH 3 gas of 800 to 1500 Sccm.

상기 제1 및 제2 공정 후 상기 p형 갈륨 나이트라이드막에서 질소이온이 이탈될 수 있다. 이를 방지하기 위해 상기 제3 공정인 쿨링(cooling) 공정을 진행하여 상기 p형 갈륨 나이트라이드막의 결정립들을 안정화시킬 수 있다. Nitrogen ions may be released from the p-type gallium nitride layer after the first and second processes. In order to prevent this, a cooling process, which is the third process, may be performed to stabilize crystal grains of the p-type gallium nitride layer.

상기와 같이, MOCVD법에 의한 제1 내지 제3 공정을 통하여 상기 질화물 반도체층(120)을 형성할 수 있다. As described above, the nitride semiconductor layer 120 may be formed through the first to third processes by the MOCVD method.

MOCVD법에 의하여 형성된 상기 질화물 반도체층(120)은 결정성이 매우 좋고, 높은 전도도를 가질 수 있다. 또한, 상기 질화물 반도체층(120)의 형성 시 하부에 형성된 후면전극(110)의 손상을 방지할 수 있다. The nitride semiconductor layer 120 formed by MOCVD has very good crystallinity and may have high conductivity. In addition, when the nitride semiconductor layer 120 is formed, damage to the rear electrode 110 formed at the bottom may be prevented.

상기 질화물 반도체층(120)은 p형 불순물을 포함한다. 따라서, 상기 질화물 반도체층(120)의 오믹(ohmic) 접합 및 면저항을 특성을 개선할 수 있다. The nitride semiconductor layer 120 includes p-type impurities. Thus, ohmic bonding and sheet resistance of the nitride semiconductor layer 120 may be improved.

상기 질화물 반도체층(120)은 리퀴드 드롭(121)이 결정화되어 형성된 돌 기(125)를 포함하므로 그 표면적을 확장시킬 수 있다. Since the nitride semiconductor layer 120 includes a protrusion 125 formed by crystallization of the liquid drop 121, the surface area of the nitride semiconductor layer 120 may be expanded.

상기 질화물 반도체층(120)에 의하여 입사광의 반사율을 높이고, 광 경로(light path)를 높일 수 있다. The nitride semiconductor layer 120 may increase the reflectance of the incident light and increase the light path.

이에 따라, 상기 질화물 반도체층(120) 상에 형성되는 광 흡수층의 광 흡수율을 향상시킬 수 있다.Accordingly, the light absorption rate of the light absorption layer formed on the nitride semiconductor layer 120 can be improved.

도 5를 참조하여, 상기 질화물 반도체층(120) 상에 광 흡수층(130)이 형성된다.Referring to FIG. 5, a light absorbing layer 130 is formed on the nitride semiconductor layer 120.

상기 광 흡수층(130)은 Ⅰb-Ⅲb-Ⅵb계 화합물을 포함한다. The light absorbing layer 130 includes an Ib-IIIb-VIb-based compound.

더 자세하게, 상기 광 흡수층(130)은 구리-인듐-갈륨-셀레나이드계(Cu(In, Ga)Se2, CIGS계) 화합물 또는 구리-인듐-셀레나이드계(CuInSe2, CIS계) 화합물을 포함할 수 있다. In more detail, the light absorbing layer 130 may include a copper-indium-gallium-selenide-based (Cu (In, Ga) Se 2 , CIGS-based) compound or a copper-indium-selenide-based (CuInSe 2 , CIS-based) compound. It may include.

예를 들어, 상기 광 흡수층(130)을 형성하기 위해서, 구리타겟, 인듐 타겟 및 갈륨 타겟을 사용하여, 상기 질화물 반도체층(120) 상에 CIG계 금속 프리커서막(precusor)막이 형성된다. For example, in order to form the light absorbing layer 130, a CIG-based metal precursor film is formed on the nitride semiconductor layer 120 using a copper target, an indium target, and a gallium target.

이후, 상기 금속 프리커서막은 셀레니제이션(selenization) 공정에 의해서 셀레늄(Se)과 반응하여 CIGS계 광 흡수층(130)이 형성된다.Subsequently, the metal precursor layer reacts with selenium (Se) by a selenization process to form a CIGS-based light absorbing layer 130.

또한, 상기 광 흡수층(130)은 구리(Cu), 인듐(In), 갈륨(Ga), 셀레나이드(Se)를 동시증착법(co-evaporation) 또는 MOCVD법에 의해 형성할 수도 있다.In addition, the light absorbing layer 130 may form copper (Cu), indium (In), gallium (Ga), selenide (Se) by co-evaporation or MOCVD.

상기 광 흡수층(130)은 외부의 광을 입사받아, 전기 에너지로 변환시킨다.The light absorbing layer 130 receives external light and converts the light into electrical energy.

상기 광 흡수층(130)은 광전효과에 의해서 광 기전력을 생성한다.The light absorbing layer 130 generates photo electromotive force by the photoelectric effect.

예를 들어, 상기 광 흡수층(130)은 1000~1500nm의 두께로 형성될 수 있다. 또한, 상기 광 흡수층(130)의 캐리어 농도(Carrier concentration)는 1×1014~ 1×1016 atom/㎠ 일 수 있다.For example, the light absorbing layer 130 may be formed to a thickness of 1000 ~ 1500nm. In addition, the carrier concentration of the light absorbing layer 130 may be 1 × 10 14 to 1 × 10 16 atom / cm 2.

즉, p형 불순물이 도핑된 상기 질화물 반도체층(120) 상에 p형 반도체층인 상기 광 흡수층(130)이 형성되어 양호한 계면특성을 얻을 수 있다. That is, the light absorbing layer 130, which is a p-type semiconductor layer, is formed on the nitride semiconductor layer 120 doped with p-type impurities to obtain good interfacial characteristics.

상기 광 흡수층(130)의 두께를 기존에 비하여 1/2 이하로 줄일 수 있다. 이것은 상기 질화물 반도체층(120)이 반사막 역할을 하기 때문이다. The thickness of the light absorbing layer 130 can be reduced to 1/2 or less compared to the conventional. This is because the nitride semiconductor layer 120 serves as a reflective film.

즉, 상기 광 흡수층(130)을 통과한 광은 상기 질화물 반도체층(120)에 의하여 반사되어 다시 상기 광 흡수층(130)으로 진행할 수 있다. 이에 따라, 입사광의 진행 경로가 두배가 되어 상기 광 흡수층(130)의 광 흡수율을 향상시킬 수 있다. That is, the light passing through the light absorbing layer 130 may be reflected by the nitride semiconductor layer 120 to proceed to the light absorbing layer 130 again. Accordingly, the propagation path of the incident light is doubled, thereby improving the light absorption rate of the light absorbing layer 130.

특히, 상기 질화물 반도체층(120)의 표면에 피라미드 형태의 돌기(125)들이 형성되어 있으므로, 입사광의 광 경로는 더 길어질 수 있고, 광 흡수율은 더 향상될 수도 있다.In particular, since pyramidal protrusions 125 are formed on the surface of the nitride semiconductor layer 120, the light path of incident light may be longer, and the light absorption may be further improved.

상기 광 흡수층(130)의 두께를 줄일 수 있으므로, 재료비 절감 및 생산성(throughput)을 향상시킬 수 있다. Since the thickness of the light absorbing layer 130 can be reduced, material cost reduction and productivity can be improved.

도 6을 참조하여, 상기 광 흡수층(130) 상에 버퍼층(140) 및 고저항 버퍼층(150)이 형성된다. Referring to FIG. 6, a buffer layer 140 and a high resistance buffer layer 150 are formed on the light absorbing layer 130.

상기 버퍼층(140)은 상기 광 흡수층(130) 상에 적어도 하나 이상의 층으로 형성될 수 있으며, 황화 카드뮴(CdS)이 적층되어 형성될 수 있다. The buffer layer 140 may be formed of at least one or more layers on the light absorbing layer 130, and may be formed by stacking cadmium sulfide (CdS).

이때, 상기 버퍼층(140)은 n형 반도체 층이고, 상기 광 흡수층(130)은 p형 반도체 층이다. 따라서, 상기 광 흡수층(130) 및 버퍼층(140)은 pn접합을 형성한다. In this case, the buffer layer 140 is an n-type semiconductor layer, the light absorbing layer 130 is a p-type semiconductor layer. Accordingly, the light absorbing layer 130 and the buffer layer 140 form a pn junction.

상기 버퍼층(140)은 산화 아연(ZnO)을 타겟으로 한 스퍼터링 공정을 진행하여, 상기 황화 카드뮴(CdS) 상에 산화 아연층이 더 형성될 수 있다. The buffer layer 140 may be further formed with a zinc oxide layer on the cadmium sulfide (CdS) by performing a sputtering process targeting zinc oxide (ZnO).

상기 고저항 버퍼층(150)은 상기 버퍼층(140) 상에 투명전극층으로 형성될 수 있다. The high resistance buffer layer 150 may be formed as a transparent electrode layer on the buffer layer 140.

예를 들어, 상기 고저항 버퍼층(150)은 ITO, ZnO, i-ZnO 중 어느 하나로 형성될 수 있다. For example, the high resistance buffer layer 150 may be formed of any one of ITO, ZnO, and i-ZnO.

상기 버퍼층(140) 및 고저항 버퍼층(150)은 상기 광 흡수층(130)과 이후 형성될 전면전극의 사이에 배치된다. The buffer layer 140 and the high resistance buffer layer 150 are disposed between the light absorbing layer 130 and the front electrode to be formed later.

즉, 상기 광 흡수층(130)과 전면전극은 격자상수와 에너지 밴드 갭의 차이가 크기 때문에, 밴드갭이 두 물질의 중간에 위치하는 상기 버퍼층(140) 및 고저항 버퍼층(150)을 삽입하여 양호한 접합을 형성할 수 있다.That is, since the difference between the lattice constant and the energy band gap between the light absorbing layer 130 and the front electrode is large, the buffer layer 140 and the high resistance buffer layer 150 having a band gap in between the two materials are inserted into a good one. A junction can be formed.

한편, 상기 버퍼층(140) 및 고저항 버퍼층(150)은 MOCVD법에 의하여 형성될 수도 있다. Meanwhile, the buffer layer 140 and the high resistance buffer layer 150 may be formed by MOCVD.

실시예에서는 두개의 버퍼층을 상기 광 흡수층(130) 상에 형성하였지만, 이에 한정되지 않고, 버퍼층은 한개의 층으로만 형성될 수도 있다. In the exemplary embodiment, two buffer layers are formed on the light absorbing layer 130, but the present invention is not limited thereto, and the buffer layer may be formed of only one layer.

도 7을 참조하여, 상기 고저항 버퍼층(150) 상에 투명한 도전물질을 적층하 여 전면전극(160)을 형성한다.Referring to FIG. 7, the front electrode 160 is formed by stacking a transparent conductive material on the high resistance buffer layer 150.

상기 전면전극(160)은 알루미늄(Al), 알루미나(Al2O3), 마그네슘(Mg), 갈륨(Ga) 등의 불순물을 포함하는 아연계 산화물 또는 ITO(Indim Tin Oxide)로 형성될 수 있다. The front electrode 160 may be formed of zinc oxide or indium tin oxide (ITO) including impurities such as aluminum (Al), alumina (Al 2 O 3 ), magnesium (Mg), and gallium (Ga). .

한편, 상기 전면전극(160)은 MOCVD법에 의하여 형성될 수도 있다. The front electrode 160 may be formed by MOCVD.

예를 들어, 상기 전면전극(160)은 스퍼터링 공정을 진행하여 알루미늄 또는 알루미나로 도핑된 산화 아연으로 형성하여, 낮은 저항값을 갖는 전극을 형성할 수 있다. For example, the front electrode 160 may be formed of zinc oxide doped with aluminum or alumina by sputtering to form an electrode having a low resistance value.

즉, 상기 전면전극(160)은 상기 광 흡수층(130)과 pn접합을 형성하는 윈도우(window)층으로서, 태양전지 전면의 투명전극 기능을 하기 때문에 광투과율이 높고 전기 전도성이 높은 산화 아연(ZnO)으로 형성된다. That is, the front electrode 160 is a window layer forming a pn junction with the light absorbing layer 130. Since the front electrode 160 functions as a transparent electrode on the front of the solar cell, zinc oxide (ZnO) having high light transmittance and high electrical conductivity is provided. Is formed.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description has been made based on the embodiments, these are merely examples and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains may not have been exemplified above without departing from the essential characteristics of the present embodiments. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

도 1 내지 도 7은 실시예에 따른 태양전지의 제조공정을 도시한 단면도이다.1 to 7 are sectional views showing the manufacturing process of the solar cell according to the embodiment.

도 8은 도 7의 사시도이다. 8 is a perspective view of FIG. 7.

Claims (11)

기판;Board; 상기 기판 상에 형성된 후면전극;A back electrode formed on the substrate; 상기 후면전극 상에 형성된 광 흡수층;A light absorbing layer formed on the back electrode; 상기 광 흡수층 상에 형성된 전면전극; 및A front electrode formed on the light absorbing layer; And 상기 후면 전극과 광 흡수층 사이에 형성된 질화물 반도체층;A nitride semiconductor layer formed between the back electrode and the light absorbing layer; 을 포함하는 태양전지.Solar cell comprising a. 제1항에 있어서,The method of claim 1, 상기 질화물 반도체층은 다수 개의 돌기를 포함하는 태양전지.The nitride semiconductor layer is a solar cell comprising a plurality of projections. 제1항에 있어서, The method of claim 1, 상기 질화물 반도체층은 GaN, AlN, InN (AlGa)N, (InGa)N, (AlIn)N 및 (AlGaIn)N 중 어느 하나를 포함하는 태양전지.The nitride semiconductor layer is any one of GaN, AlN, InN (AlGa) N, (InGa) N, (AlIn) N and (AlGaIn) N. 제1항에 있어서,The method of claim 1, 상기 질화물 반도체층은 p형 불순물이 도핑된 질화막으로 형성된 태양전지.The nitride semiconductor layer is formed of a nitride film doped with p-type impurities. 제1항에 있어서,The method of claim 1, 상기 후면전극과 광 흡수층은 1:1~1.5의 두께의 비를 가지는 태양전지. The back electrode and the light absorbing layer is a solar cell having a ratio of the thickness of 1: 1 ~ 1.5. 제1항에 있어서,The method of claim 1, 상기 광 흡수층은 제1 불순물 농도를 가지고, 상기 질화물 반도체층은 제1 불순물 농도보다 높은 제2 불순물 농도를 가지는 태양전지. The light absorbing layer has a first impurity concentration, and the nitride semiconductor layer has a second impurity concentration higher than the first impurity concentration. 기판 상에 후면전극을 형성하는 단계;Forming a back electrode on the substrate; 상기 후면전극 상에 질화물 반도체층을 형성하는 단계;Forming a nitride semiconductor layer on the back electrode; 상기 질화물 반도체층 상에 광 흡수층을 형성하는 단계; 및Forming a light absorbing layer on the nitride semiconductor layer; And 상기 광 흡수층 상에 전면전극을 형성하는 단계를 포함하는 태양전지의 제조방법. Forming a front electrode on the light absorbing layer manufacturing method of a solar cell. 제7항에 있어서,The method of claim 7, wherein 상기 질화물 반도체층은 p형 불순물이 도핑된 질화막으로 형성되는 태양전지의 제조방법. And the nitride semiconductor layer is formed of a nitride film doped with p-type impurities. 제7항에 있어서,The method of claim 7, wherein 상기 질화물 반도체층은 다수 개의 돌기를 포함하는 태양전지의 제조방법. The nitride semiconductor layer is a manufacturing method of a solar cell comprising a plurality of projections. 제7항에 있어서,The method of claim 7, wherein 상기 질화물 반도체층은 TMGa, TMIn 및 TMAl를 포함하는 제1 소스 가스 및 NH3를 포함하는 제2 소스 가스를 이용한 MOCVD 공정으로 형성되고, The nitride semiconductor layer is formed by a MOCVD process using a first source gas including TMGa, TMIn, and TMAl and a second source gas including NH 3 , 상기 질화물 반도체층을 형성하는 단계는, Forming the nitride semiconductor layer, 상기 제1 소스 가스가 주입된 챔버에 제1 압력을 인가하여 리퀴드 드롭을 형성하는 제1 공정; 및A first process of forming a liquid drop by applying a first pressure to the chamber into which the first source gas is injected; And 상기 제1, 제2 소스가스 및 p형 소스가스를 상기 챔버에 주입하고, 상기 제1 압력보다 높은 제2 압력을 인가하여 상기 리퀴드 드롭을 결정화 시키는 제2 공정을 포함하는 태양전지의 제조방법.And a second step of injecting the first, second source gas and p-type source gas into the chamber, and applying a second pressure higher than the first pressure to crystallize the liquid drop. 제10항에 있어서,The method of claim 10, 상기 제2 공정에 의하여 상기 리퀴드 드롭을 결정화한 다음, After crystallizing the liquid drop by the second process, 상기 챔버 내부에 상기 제2 소스가스를 제공하고 상기 챔버의 온도를 상온으로 유지하여 결정화된 상기 리퀴드 드롭을 쿨링하는 제3 공정을 포함하고, A third step of cooling the liquid crystallized by providing the second source gas inside the chamber and maintaining the temperature of the chamber at room temperature; 상기 제2 공정을 진행할 때 p형 불순물을 포함하는 제3 소스가스가 공급되는 태양전지의 제조방법. A method of manufacturing a solar cell supplied with a third source gas containing a p-type impurity when the second process is performed.
KR1020090055039A 2009-06-19 2009-06-19 Solar cell and manufacturing method thereof KR101063699B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090055039A KR101063699B1 (en) 2009-06-19 2009-06-19 Solar cell and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090055039A KR101063699B1 (en) 2009-06-19 2009-06-19 Solar cell and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20100136762A KR20100136762A (en) 2010-12-29
KR101063699B1 true KR101063699B1 (en) 2011-09-07

Family

ID=43510694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090055039A KR101063699B1 (en) 2009-06-19 2009-06-19 Solar cell and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101063699B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274433B1 (en) * 2011-11-24 2013-06-17 서울대학교산학협력단 Silicon thin film solar cell manufacturing method and the Silicon thin film solar cell manufactured using the method
KR101448030B1 (en) * 2013-06-17 2014-10-10 한국에너지기술연구원 Reflecting layer coated back-contact and solar cell using the same, and methods of manufacturing them

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136882B1 (en) * 2011-03-15 2012-04-20 광주과학기술원 Photovoltaic device of based on nitride semiconductor and method of fabricating the same
KR101251795B1 (en) * 2011-06-13 2013-04-08 엘지이노텍 주식회사 Solar cell and method of fabricating the same
KR101281005B1 (en) * 2011-07-20 2013-07-08 (주)에스티아이 Thin film solar cell device
KR101305802B1 (en) * 2011-07-29 2013-09-06 엘지이노텍 주식회사 Solar cell and method of fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235878A (en) 2007-02-19 2008-10-02 Showa Denko Kk Solar cell and manufacturing method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235878A (en) 2007-02-19 2008-10-02 Showa Denko Kk Solar cell and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101274433B1 (en) * 2011-11-24 2013-06-17 서울대학교산학협력단 Silicon thin film solar cell manufacturing method and the Silicon thin film solar cell manufactured using the method
KR101448030B1 (en) * 2013-06-17 2014-10-10 한국에너지기술연구원 Reflecting layer coated back-contact and solar cell using the same, and methods of manufacturing them

Also Published As

Publication number Publication date
KR20100136762A (en) 2010-12-29

Similar Documents

Publication Publication Date Title
KR101245371B1 (en) Solar cell and method of fabricating the same
KR101063699B1 (en) Solar cell and manufacturing method thereof
KR20100029414A (en) Solar cell and method of fabricating the same
US9935211B2 (en) Back contact structure for photovoltaic devices such as copper-indium-diselenide solar cells
KR100999810B1 (en) Solar cell and method of fabricating the same
KR101371859B1 (en) Solar cell and method of fabricating the same
US9705019B2 (en) Solar cell module and method of fabricating the same
US9379266B2 (en) Solar cell module and method of fabricating the same
KR101081270B1 (en) Solar cell and method of fabircating the same
KR20110124112A (en) Method for fabricating flexible cis based solar cell using laser lift off
US20110220198A1 (en) Method and Device Utilizing Strained AZO Layer and Interfacial Fermi Level Pinning in Bifacial Thin Film PV Cells
JP2014503125A (en) Solar cell and manufacturing method thereof
KR101091495B1 (en) Solar cell and method of fabricating the same
KR101558589B1 (en) Method of fabricating of solar cell
KR101039993B1 (en) Solar cell and method of fabricating the same
KR101349484B1 (en) Solar cell module and method of fabricating the same
KR101218503B1 (en) Method of fabricating solar cell module by using Al thin film.
US20210043786A1 (en) Inclined thin film solar cell
KR101283240B1 (en) Solar cell and method of fabricating the same
KR101091319B1 (en) Solar cell and method of fabricating the same
KR101327102B1 (en) Solar cell and method of fabricating the same
US20240128384A1 (en) Solar cell and manufacturing method of the same
KR101436539B1 (en) Thin film solar cell and Method of fabricating the same
KR101628365B1 (en) Solar cell and method of fabricating the same
KR20240051025A (en) solar cell and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160805

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180809

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 9