KR101062724B1 - Analog / Digital Converter - Google Patents

Analog / Digital Converter Download PDF

Info

Publication number
KR101062724B1
KR101062724B1 KR1020040020239A KR20040020239A KR101062724B1 KR 101062724 B1 KR101062724 B1 KR 101062724B1 KR 1020040020239 A KR1020040020239 A KR 1020040020239A KR 20040020239 A KR20040020239 A KR 20040020239A KR 101062724 B1 KR101062724 B1 KR 101062724B1
Authority
KR
South Korea
Prior art keywords
voltage
constant current
resistor
comparator
current source
Prior art date
Application number
KR1020040020239A
Other languages
Korean (ko)
Other versions
KR20050095694A (en
Inventor
이종천
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040020239A priority Critical patent/KR101062724B1/en
Publication of KR20050095694A publication Critical patent/KR20050095694A/en
Application granted granted Critical
Publication of KR101062724B1 publication Critical patent/KR101062724B1/en

Links

Images

Classifications

    • DTEXTILES; PAPER
    • D06TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06FLAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
    • D06F21/00Washing machines with receptacles, e.g. perforated, having a rotary movement, e.g. oscillatory movement 
    • D06F21/14Washing machines with receptacles, e.g. perforated, having a rotary movement, e.g. oscillatory movement  with rubbing or beating means not secured to, or forming part of, the receptacle
    • DTEXTILES; PAPER
    • D06TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06FLAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
    • D06F35/00Washing machines, apparatus, or methods not otherwise provided for
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61LMETHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L2/00Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor
    • A61L2/02Methods or apparatus for disinfecting or sterilising materials or objects other than foodstuffs or contact lenses; Accessories therefor using physical phenomena
    • A61L2/08Radiation
    • A61L2/085Infrared radiation
    • DTEXTILES; PAPER
    • D06TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06FLAUNDERING, DRYING, IRONING, PRESSING OR FOLDING TEXTILE ARTICLES
    • D06F37/00Details specific to washing machines covered by groups D06F21/00 - D06F25/00
    • D06F37/02Rotary receptacles, e.g. drums
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F7/00Magnets
    • H01F7/02Permanent magnets [PM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Textile Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환장치에 관한 것으로서, 특히 N개의 비교기 만으로 N비트의 디지털화된 출력신호를 발생하는 아날로그/디지털 변환기에 관한 것이다. The present invention relates to an analog-to-digital converter for converting an analog signal into a digital signal, and more particularly, to an analog-to-digital converter that generates N-bit digitized output signals with only N comparators.

본 발명 실시예인 N개의 변환부로 구성된 N비트 아날로그/디지털 변환기에 있어서, 상기 각 변환부는 1전압과 제 2전압을 수신 비교하는 비교기; 상기 제 2전압을 발생하는 제2전압 발생부를 구비한다. 상기 제 2전압 발생부는 일정한 전류량을 갖는 정전류원; 상기 정전류원을 수신하는 저항부를 구비하며, 상기 제 1전압은 정전압이며 상기 제2전압은 상기 저항부의 저항치에 의하여 결정된다. 상기 임의의 i번째(i는 1,2,3....i 의 정수) 변환부에 구비된 저항부는 정전류원과 접지사이에 직렬연결된 2N-iR ,2N-(i-1)R, 2N-(i-2)R, ..., 2N-{i-(i-1)} R의 저항; 상기 접지와 인접한 저항부터 각 저항과 병렬연결된 i-1개의 스위치를 구비하고, 상기 임의의 i번째 변환부에 구비된 비교기의 출력신호는 i+1,i+2,...N번째 변환부에 구비된 정전류원으로 부터 인접한 순서의 i번째 스위치로 공통으로 수신한다. 상기 각 비교기의 포지티브 단자는 상기 제 1전압을 수신하고, 상기 각 비교기의 네가티브 단자는 상기 제 2전압을 수신한다. 상기 제 2전압 발생부는 각 스위치로 수신되는 신호에 따라 상기 스위치를 온/오프해 저항비를 조절하며, 상기 스위치의 동작으로 조절된 저항값과 정전류원을 통해 제 2전압을 생성하며, 상기 정전류원은 모두 동일한 전류값 을 갖는 것을 특징으로 하는 아날로그/디지털 변환기.An N-bit analog-to-digital converter composed of N converters according to an embodiment of the present invention, wherein each converter comprises: a comparator for receiving and comparing one voltage and a second voltage; And a second voltage generator configured to generate the second voltage. The second voltage generator is a constant current source having a constant current amount; And a resistor unit for receiving the constant current source, wherein the first voltage is a constant voltage and the second voltage is determined by a resistance of the resistor unit. The resistor unit provided in the arbitrary i-th (i is an integer of 1,2,3 .... i) conversion unit is 2 Ni R, 2 N- (i-1) R, connected in series between a constant current source and ground, 2 N- (i-2) R, ..., resistance of 2 N- {i- (i-1) R; I-1 switches connected in parallel with each resistor from the resistor adjacent to the ground, and the output signal of the comparator provided in the arbitrary i-th converter is i + 1, i + 2, ... N-th converter. It is commonly received from the constant current source provided in the i-th switch in the adjacent order. The positive terminal of each comparator receives the first voltage and the negative terminal of each comparator receives the second voltage. The second voltage generator is configured to adjust the resistance ratio by turning on / off the switch according to a signal received by each switch, and generates a second voltage through a resistance value and a constant current source controlled by the operation of the switch, and the constant current The circles all analogue digital converter characterized in that the same current value.

Description

아날로그/디지털 변환기{Analog to Digital Converter}Analog to Digital Converters {Analog to Digital Converter}

도 1 은 종래 기술의 방법으로 구성된 기본적인 N 비트 병열 아날로그/디지털 변환기 회로를 도시한 도면.1 illustrates a basic N-bit parallel analog-to-digital converter circuit constructed in the prior art method.

도 2 는 본 발명에 따른 3비트 아날로그/디지털 변환기 회로를 도시한 도면. 2 shows a 3-bit analog-to-digital converter circuit in accordance with the present invention.

도 3 은 본 발명에 따른 N비트 아날로그/디지털 변환기 회로를 도시한 도면.3 illustrates an N-bit analog-to-digital converter circuit in accordance with the present invention.

도 4 는 도 2 의 제 1전압레벨에 따른 출력을 도식화한 도면.4 is a diagram illustrating an output according to a first voltage level of FIG. 2;

- 도면의 주요 부분에 대한 부호의 설명 -  -Explanation of symbols for the main parts of the drawing-

Diff1~DiffN : 비교기Diff1 ~ DiffN: Comparator

I1~In : 정전류원I1 ~ In: Constant current source

201, 211, 221, 320 : 제 2전압발생부201, 211, 221, 320: second voltage generator

본 발명은 아날로그 신호를 디지털 신호로 변환하는 아날로그/디지털 변환기에 관한 것으로서, 특히 N개의 비교기 만으로 N비트의 디지털화된 출력신호를 발생하는 아날로그/디지털 변환기에 관한 것이다.        The present invention relates to an analog-to-digital converter for converting an analog signal into a digital signal, and more particularly, to an analog-to-digital converter that generates N-bit digitized output signal with only N comparators.

이하, 도면을 참조하여 종래 디지털/아날로그 변환기의 일례를 설명하기 로 한다.        Hereinafter, an example of a conventional digital-to-analog converter will be described with reference to the drawings.

도 1에 도시된 바와 같이 아날로그/디지털 변환기는 정전압인 제 1전압(ViN)과 제 2전압을 수신 비교하는 2N개의 비교기로 구성된 비교기부(110)와 제 2전압 발생을 위해 기준전압과 접지사이에 직렬구성된 2N+1개의 저항을 포함하는 제 2전압 발생부(100) 및 비교기부(110)의 출력신호를 수신하여 디지털 출력신호를 출력하는 하나의 인코더(2N to N ENcorder:121)를 포함하는 인코딩부(120)를 구비한다. As shown in FIG. 1, the analog-to-digital converter includes a comparator unit 110 composed of 2 N comparators for receiving and comparing a first voltage ViN and a second voltage, which are constant voltages, and a reference voltage and a ground for generating a second voltage. One encoder (2 N to N ENcorder) 121 which receives the output signals of the second voltage generator 100 and the comparator unit 110 including 2 N +1 resistors arranged in series and outputs a digital output signal. It includes an encoding unit 120 including a).

도 1에 도시된 종래의 아날로그/디지털 변환기의 동작에 있어서, 제 2전압 발생부는 기준전압(Vref)과 접지 사이에 직렬구성된 각저항에 의해 분배전압을 발생하며, 이를 저항과 저항사이의 노드를 통하여 각 비교기로 전달한다.         In the operation of the conventional analog-to-digital converter shown in FIG. 1, the second voltage generator generates a divided voltage by an angular resistor configured in series between the reference voltage Vref and ground, and generates a node between the resistor and the resistor. Pass through each comparator.

생성된 분배전압(V1, V2...V2n:제 2전압)은 각 비교기의 네가티브 입력단으로 수신되며, 포지티브 입력단으로 수신된 제 1전압과의 전위차를 비교해 각각 출력신호를 발생한다.The generated divided voltages (V1, V2 ... V2 n : second voltage) are received at the negative input terminal of each comparator, and compare the potential difference with the first voltage received at the positive input terminal to generate an output signal.

인코더는 각비교기의 출력신호를 수신하여 암호화 과정을 통해 N비트의 디지털화된 출력신호를 발생한다.        The encoder receives the output signal of each comparator and generates an N-bit digitized output signal through an encryption process.

위에서 알수 있듯이, 종래의 아날로그/디지털 변환기는 N비트의 디지털 출력신호를 출력하기 위해 2N 개의 비교기가 사용된다.As can be seen above, conventional analog-to-digital converters use 2 N comparators to output N-bit digital output signals.

그로 인하여 종래의 경우 비트수가 증가함에 따라 비교기의 숫자도 동시에 2N배로 증가하여 반도체 장치의 고직접화 추세에 반하는 문제점이 있었다.
Therefore, in the related art, as the number of bits increases, the number of comparators also increases by 2 N at the same time, which has a problem that is contrary to the trend of higher directing semiconductor devices.

본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로서, N개의 비교기를 사용해 N비트의 디지털 출력신호를 발생하는 아날로그/디지털 변환기를 제안함으로써, 작은 사이즈의 레이아웃으로 빠른 동작의 아날로그/디지털 변환(Analog to Digital Converting)동작을 하는 아날로그/디지털 변환기를 제공 하고자 한다.
SUMMARY OF THE INVENTION The present invention has been proposed to solve the above problems, and proposes an analog-to-digital converter that generates N-bit digital output signals using N comparators, thereby enabling fast operation of analog-to-digital conversion with a small layout. to digital converting).

본 발명 실시예인 N개의 변환부로 구성된 N비트 아날로그/디지털 변환기에 있어서, 상기 각 변환부는 1전압과 제 2전압을 수신 비교하는 비교기; 상기 제 2전압을 발생하는 제2전압 발생부를 구비한다. 상기 제 2전압 발생부는 일정한 전류량을 갖는 정전류원; 상기 정전류원을 수신하는 저항부를 구비하며, 상기 제 1전압은 정전압이며, 상기 제2전압은 상기 저항부의 저항치에 의하여 결정된다. 상기 임의의 i번째(i는 1,2,3....i 의 정수) 변환부에 구비된 저항부는 정전류원과 접지사이에 직렬연결된 2N-iR, 2N-(i-1)R, 2N-(i-2)R, ..., 2N-{i-(i-1)} R의 저항; 상기 접지와 인접한 저항부터 각 저항과 병렬연결된 i-1개의 스위치를 구비하고, 상기 임의의 i번째 변환부에 구비된 비교기의 출력신호는 i+1,i+2,...N번째 변환부에 구비된 정전류원으로 부터 인접한 순서의 i번째 스위치로 공통으로 수신한다. 상기 각 비교기의 포지 티브 단자는 상기 제 1전압을 수신하고, 상기 각 비교기의 네가티브 단자는 상기 제 2전압을 수신한다. 상기 제 2전압 발생부는 각 스위치로 수신되는 신호에 따라 상기 스위치를 온/오프해 저항비를 조절하며, 상기 스위치의 동작으로 조절된 저항값과 정전류원을 통해 제 2전압을 생성하며, 상기 정전류원은 모두 동일한 전류값을 갖는 것을 특징으로 하는 아날로그/디지털 변환기.An N-bit analog-to-digital converter composed of N converters according to an embodiment of the present invention, wherein each converter comprises: a comparator for receiving and comparing one voltage and a second voltage; And a second voltage generator configured to generate the second voltage. The second voltage generator is a constant current source having a constant current amount; And a resistor unit for receiving the constant current source, wherein the first voltage is a constant voltage and the second voltage is determined by a resistance of the resistor unit. The resistor unit provided in the arbitrary i-th (i is an integer of 1, 2, 3, ... i) conversion unit 2 Ni R, 2 N- (i-1) R, connected in series between the constant current source and ground, 2 N- (i-2) R, ..., resistance of 2 N- {i- (i-1) R; I-1 switches connected in parallel with each resistor from the resistor adjacent to the ground, and the output signal of the comparator provided in the arbitrary i-th converter is i + 1, i + 2, ... N-th converter. It is commonly received from the constant current source provided in the i-th switch in the adjacent order. The positive terminal of each comparator receives the first voltage, and the negative terminal of each comparator receives the second voltage. The second voltage generator is configured to adjust the resistance ratio by turning on / off the switch according to a signal received by each switch, and generates a second voltage through a resistance value and a constant current source controlled by the operation of the switch, and the constant current The circles all analogue digital converter characterized in that the same current value.

(실시예)(Example)

이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.     Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 N비트 아날로그/디지털 변환기 회로를 도시한다.     3 illustrates an N-bit analog-to-digital converter circuit in accordance with the present invention.

본 발명의 아날로그/디지털 변환기는 N비트의 디지털 출력신호를 출력하기위해 N개의 변환부로 구성된다.     The analog-to-digital converter of the present invention is composed of N converters for outputting N-bit digital output signals.

각 변환부는 제 1전압(Vin)과 제 2전압(Vn)을 각각 포지티브단자와 네가티브단자로 수신 비교하는 비교기(Diffn)와 제 2전압을 발생하는 제 2전압 발생부(301)를 구비한다.      Each converter includes a comparator Diffn for receiving and comparing the first voltage Vin and the second voltage Vn as a positive terminal and a negative terminal, respectively, and a second voltage generator 301 for generating the second voltage.

제 2전압 발생부(301)는 동일한 전류량을 갖는 정전류원(In)과 정전류원(In)을 수신하는 저항부(302)를 구비하며, 저항부(302)는 정전류원(In)과 접지(VSS)사이에 직렬연결된 복수개의 저항과 저항비를 조절 할 수 있는 복수개의 스위치로 구성한다.      The second voltage generator 301 includes a resistor 302 for receiving a constant current source In and a constant current source In having the same amount of current, and the resistor unit 302 includes a constant current source In and a ground ( VSS) consists of a plurality of switches that can adjust the resistance ratio and a plurality of resistors connected in series.

정전류원(In)과 저항부(302)의 접합단은 비교기(Diffn)의 네가티브 단자로 연결되어 발생된 제 2전압(Vn)을 비교기로 전달한다.      The junction terminal of the constant current source In and the resistor unit 302 is connected to the negative terminal of the comparator Diffn to transfer the generated second voltage Vn to the comparator.                     

도시된 바와 같이, 메모리 장치의 정전압(Vin)은 제 1전압으로 표시하였으며, 비교기에 수신되는 기준전압(V1, V2...Vn)은 제 2전압으로 표시하였다.      As shown, the constant voltage Vin of the memory device is represented by the first voltage, and the reference voltages V1, V2, ... Vn received by the comparator are represented by the second voltage.

도 3에 있어서, 임의의 i번째(i는 1,2,3...i의 정수) 변환부(310)는 정전류원(Ii)과 접지사이에 직렬연결된 2N-i,2N-(i-1),2N-(i-2), ....2 N-{i-(i-1)} 의 정수배를 갖는 저항과 접지와 인접한 저항부터 각각의 저항과 병렬연결된 i-1개의 스위치를 포함한 저항부(311)를 구비한다. In Fig. 3, any i-th (i is an integer of 1,2,3 ... i) converter 310 is connected to a constant current source Ii and ground in series with 2 Ni , 2 N- (i- 1) , 2 N- (i-2) , .... 2 includes a resistor portion 311 comprising an resistor having an integer multiple of N- {i- (i-1)} and i-1 switches connected in parallel with each resistor from a resistor adjacent to ground.

비교기(Diffi)를 통한 임의의 i번째 변환부의 출력신호(outi)는 i+1, i+2,....N 번째 변환부에 구비한 정전류원으로부터 인접한 순서의 i번째 스위치로 각각 공통으로 수신된다.      The output signal outi of any i-th converter through the comparator Diffi is common to the i-th switch in the adjacent order from the constant current source provided in the i + 1, i + 2, ..., N-th converter. Is received.

도 2는 3비트의 디지털화된 출력신호를 발생하기 위한 아날로그/디지털 변환기 회로를 도시한 도면이다.     2 illustrates an analog-to-digital converter circuit for generating a 3-bit digitized output signal.

이하, 도 2를 참조하여 3비트 아날로그/디지털 변환기의 실시예를 설명한다.     Hereinafter, an embodiment of a 3-bit analog-to-digital converter will be described with reference to FIG. 2.

도 2에 도시된 바와 같이 아날로그/디지털 변환기는 3비트의 출력신호(out1, out2, out3)를 출력하기 위해 각각 제 1전압(Vin)과 제 2전압(V1, V2, V3)을 수신 비교하는 비교기(Diff1, Diff2, Diff3)와 제 2전압발생부(201, 211, 221)를 포함하는 3개의 변환부(200, 210, 220)를 구비한다.     As shown in FIG. 2, the analog-to-digital converter receives and compares the first voltage Vin and the second voltages V1, V2, and V3 to output the 3-bit output signals out1, out2, and out3, respectively. Three converters 200, 210, and 220 including comparators Diff1, Diff2, and Diff3 and second voltage generators 201, 211, and 221 are provided.

동작에 있어서, 제 1전압(Vin)은 각 비교기(Diff1, Diff2, Diff3)에 공통으로 수신되며, 각 비교기(Diff1, Diff2, Diff3)는 수신되는 제 1전압(Vin)과 제 2전 압(V1, V2, V3)의 전압레벨을 비교하여 제 2전압(V1, V2, V3)의 레벨이 높을 경우, 하이레벨의 출력신호(out1, out2, out3)를 출력하고, 이와는 반대로 제 1전압(Vin)의 레벨이 높을, 경우 로우 레벨의 출력신호(out1, out2, out3)를 출력한다.      In operation, the first voltage Vin is commonly received to each of the comparators Diff1, Diff2, and Diff3, and each of the comparators Diff1, Diff2, and Diff3 is received from the first voltage Vin and the second voltage. When the levels of the second voltages V1, V2, and V3 are high by comparing the voltage levels of V1, V2, and V3, the high level output signals out1, out2, and out3 are output. When the level of Vin is high, the low level output signals out1, out2, and out3 are output.

각 변환부의 정전류원(I1, I2, I3)에 동일 전류값을 인가하고, 제 1전압(Vin)에 제 2전압(I*R)의 6배수 보다 크고 7배수 보다 적은 값의 전압레벨을 인가 할 경우, 비교기(Diff1)수신되는 제 1전압(Vin)의 전압레벨(6R*I~7R*I)은 제 2전압(4R*I:V1) 보다 전압레벨이 높기 때문에 비교기(Diff1)의 출력(out1)을 하이레벨로 만든다. 이출력신호는 변환부(210)에 구비된 스위치(SW1)와 변환부(220)의 스위치(SW2)로 수신된다.       The same current value is applied to the constant current sources I1, I2, and I3 of each conversion section, and a voltage level of greater than 6 times and less than 7 times the second voltage I * R is applied to the first voltage Vin. In this case, since the voltage level 6R * I to 7R * I of the first voltage Vin received by the comparator Diff1 is higher than the second voltage 4R * I: V1, the output of the comparator Diff1 is output. Make (out1) high level. The output signal is received by the switch SW1 of the converter 210 and the switch SW2 of the converter 220.

수신된 출력신호(out1)는 스위치(SW1,SW2)를 턴오프시켜 변환부(210)의 저항값을 6R로 만든다. 이에 따라 제 2전압발생부(211)에서 생성된 제 2전압(V2)레벨은 6R*I가 되어 비교기(Diff2)의 네가티브 입력단으로 수신된다.       The received output signal out1 turns off the switches SW1 and SW2 to make the resistance of the converter 210 6R. Accordingly, the level of the second voltage V2 generated by the second voltage generator 211 becomes 6R * I and is received by the negative input terminal of the comparator Diff2.

비교기(Diff2)는 수신된 제 2전압레벨(V2)보다 높은 제 1전압(Vin)레벨에 의해 하이레벨 출력신호(out2)를 출력하며, 출력신호(out2)는 변환부(220)에 구비된 스위치(SW3)를 턴오프시켜 변환부(220)의 저항값을 7R로 만든다. 이에 따라 제 2전압(V3)의 레벨은 7R*I가 되며, 비교기는 수신된 제 1전압(Vin)레벨 보다 제 2전압(V3)레벨이 높아 로우레벨 출력신호(out3)를 출력한다.       The comparator Diff2 outputs the high level output signal out2 at a first voltage Vin level higher than the received second voltage level V2, and the output signal out2 is provided in the converter 220. The switch SW3 is turned off to set the resistance of the converter 220 to 7R. Accordingly, the level of the second voltage V3 becomes 7R * I, and the comparator outputs the low level output signal out3 because the level of the second voltage V3 is higher than that of the received first voltage Vin level.

이러한 일련의 동작으로, 3비트 아날로그/디지털 변환기는 out1=1,out2=1, out3=0 의 디지털 출력신호를 발생한다.       In this series of operations, the 3-bit analog-to-digital converter generates digital output signals out1 = 1, out2 = 1, out3 = 0.

도 4는 도 2의 3비트 아날로그/디지털 변환기에 있어서, 제 1전압(Vin)레벨 에 따른 회로의 동작을 나타낸 표이다.      4 is a table illustrating an operation of a circuit according to a first voltage Vin level in the 3-bit analog-to-digital converter of FIG. 2.

도 4에서 알 수 있듯이 , 도 2는 제 1전압(Vin)레벨에 따라 적절한 3비트의 디지털 출력을 얻을 수 있는 회로가 구성 되었으며, 사용된 3개의 비교기(Diff1, Diff2, Diff3)만으로도 충분한 디지털화가 가능함을 알 수 있다.      As can be seen in Figure 4, Figure 2 is a circuit that can obtain a digital output of the appropriate three bits according to the first voltage (Vin) level, the three comparators (Diff1, Diff2, Diff3) used is enough digitization It can be seen that.

다음, 종래의 회로와 본 발명 회로의 차이점을 살펴본 후, 본 발명 회로의 우수성에 대하여 설명하기로 한다.       Next, after examining the difference between the conventional circuit and the circuit of the present invention, the superiority of the circuit of the present invention will be described.

먼저, 도 1에 도시된 종래의 회로는 N비트의 디지털출력신호를 출력하기 위해 2N 개의 비교기를 사용하고 있는 반면에 , 도 2와 도 3에 도시된 본 발명의 회로는 N개의 비교기만 사용되었다. First, the conventional circuit shown in FIG. 1 uses 2 N comparators to output N-bit digital output signals, whereas the circuit of the present invention shown in FIGS. 2 and 3 uses only N comparators. It became.

또한 도 1에는 각 비교기의 출력을 별도의 인코더를 사용해 디지털신호를 구현 한데 반해 본 발명의 경우, 인코더를 사용하지 않고 별도의 정전류원과 스위치 동작에 따른 저항비의 변화로 디지털신호의 구현이 가능하다.      In addition, in Fig. 1, the output of each comparator is used to implement a digital signal, whereas in the present invention, a digital signal can be implemented by changing a resistance ratio according to a separate constant current source and a switch operation without using an encoder. Do.

이러한 차이점으로 인하여 본 발명의 회로는 설계시 충분히 작은 사이즈로 회로를 구성 할 수 있는 장점이 있다.      Due to this difference, the circuit of the present invention has an advantage that the circuit can be configured with a sufficiently small size in design.

이상에서 알 수 있는 바와 같이, 본 발명에 따른 아날로그/디지털 변환기를 사용하는 경우, 설계시 작은 사이즈에 회로 구현이 가능하다. 이러한 본 발명의 아날로그/디지털 변환기는 고직접화를 요구하는 반도체 메모리에 적용이 가능하다.
As can be seen from the above, in the case of using the analog-to-digital converter according to the present invention, it is possible to implement a circuit in a small size when designing. The analog-to-digital converter of the present invention can be applied to a semiconductor memory that requires high serialization.

Claims (5)

N개의 변환부로 구성된 N비트 아날로그/디지털 변환기에 있어서,      In the N-bit analog-to-digital converter composed of N conversion units, 상기 각 변환부는      Each conversion unit 제 1전압과 제 2전압을 수신 비교하는 비교기;      A comparator for receiving and comparing the first voltage and the second voltage; 상기 제 2전압을 발생하는 제2전압 발생부를 구비하며,      A second voltage generator configured to generate the second voltage; 상기 제 2전압 발생부는      The second voltage generator 동일한 전류량을 갖는 정전류원;      Constant current sources having the same amount of current; 상기 정전류원을 수신하는 저항부를 구비하며,      It includes a resistor for receiving the constant current source, 상기 제 1전압은 정전압이며, 상기 제2전압은 상기 저항부의 저항치에 의하여 결정되고,       The first voltage is a constant voltage, the second voltage is determined by the resistance of the resistor unit, 상기 N개의 변환부 중 적어도 하나는 상기 저항부의 저항치를 다른 상기 변환부가 구비하는 상기 비교기의 출력에 따라 변경하는 것을 특징으로 하는 아날로그/디지털 변환기.      At least one of the N converters changes the resistance of the resistor according to an output of the comparator provided by the other converter. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.       Claim 2 has been abandoned due to the setting registration fee. 제 1항에 있어서,       The method of claim 1, 상기 임의의 i번째(i는 1,2,3....i 의 정수) 변환부에 구비된 저항부는       The resistor unit provided in the arbitrary i-th conversion unit (i is an integer of 1,2,3 ... i) 정전류원과 접지사이에 직렬연결된 2N-iR, 2N-(i-1)R, 2N-(i-2)R, ..., 2N-{i-(i-1)}R의 저항;2 Ni R, 2 N- (i-1) R, 2 N- (i-2) R, connected in series between a constant current source and ground, ..., resistance of 2 N- {i- (i-1) R; 상기 접지와 인접한 저항부터 각 저항과 병렬연결된 i-1개의 스위치를 구비하는 아날로그/디지털 변환기.       And an i-1 switch connected in parallel with each resistor from a resistor adjacent to the ground. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.       Claim 3 was abandoned when the setup registration fee was paid. 제 2항에 있어서,       3. The method of claim 2, 상기 임의의 i번째 변환부에 구비된 비교기의 출력신호는 i+1,i+2,...N번째 변환부에 구비된 정전류원으로 부터 인접한 순서의 i번째 스위치로 공통으로 수신되는 것을 특징으로 하는 아날로그/디지털 변환기.       The output signal of the comparator provided in the arbitrary i-th converter is commonly received from the constant current source provided in i + 1, i + 2, ... N-th converter by the i-th switch in the adjacent order. Analog / digital converter. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.       Claim 4 was abandoned when the registration fee was paid. 제 2항에 있어서,       3. The method of claim 2, 상기 비교기의 포지티브 단자는 상기 제 1전압을 수신하며,       A positive terminal of the comparator receives the first voltage, 상기 비교기의 네가티브 단자는 상기 제 2전압을 수신하는것을 특징으로 하는 아날로그/디지털 변환기.        And the negative terminal of the comparator receives the second voltage. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.       Claim 5 was abandoned upon payment of a set-up fee. 제 2항 또는 제 3항에 있어서,       The method of claim 2 or 3, 상기 제 2전압 발생부는        The second voltage generator 각 스위치로 수신되는 신호에 따라 상기 스위치를 온/오프해 저항비를 조절하며,       In accordance with the signal received by each switch to turn on / off the switch to adjust the resistance ratio, 상기 스위치의 동작으로 조절된 저항값과 정전류원을 통해 제 2전압을 생성하며,       The second voltage is generated through the resistance value and the constant current source adjusted by the operation of the switch, 상기 정전류원은 모두 동일한 전류값을 갖는 것을 특징으로 하는 아날로그/디지털 변환기.       And said constant current sources all have the same current value.
KR1020040020239A 2004-03-25 2004-03-25 Analog / Digital Converter KR101062724B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040020239A KR101062724B1 (en) 2004-03-25 2004-03-25 Analog / Digital Converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040020239A KR101062724B1 (en) 2004-03-25 2004-03-25 Analog / Digital Converter

Publications (2)

Publication Number Publication Date
KR20050095694A KR20050095694A (en) 2005-09-30
KR101062724B1 true KR101062724B1 (en) 2011-09-06

Family

ID=37276082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040020239A KR101062724B1 (en) 2004-03-25 2004-03-25 Analog / Digital Converter

Country Status (1)

Country Link
KR (1) KR101062724B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122439A (en) 1975-01-23 1978-10-24 Nippon Hoso Kyokai Serial parallel type analog to digital converting device
JP2003298422A (en) 2002-03-29 2003-10-17 Kawasaki Microelectronics Kk A/d converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122439A (en) 1975-01-23 1978-10-24 Nippon Hoso Kyokai Serial parallel type analog to digital converting device
JP2003298422A (en) 2002-03-29 2003-10-17 Kawasaki Microelectronics Kk A/d converter

Also Published As

Publication number Publication date
KR20050095694A (en) 2005-09-30

Similar Documents

Publication Publication Date Title
US9912341B2 (en) Data conversion with redundant split-capacitor arrangement
JP4744637B1 (en) Analog to digital converter
KR100708939B1 (en) Digital/analog converter
US8659459B2 (en) Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device
KR100735493B1 (en) Digital/analog converter
TW201644205A (en) Successive approximation analog-to-digital converter
JP2013172203A (en) Photoelectric conversion device and driving method of photoelectric conversion device
JPH06152420A (en) A/d converter
US9614542B2 (en) DAC with sub-DACs and related methods
JPS6161578B2 (en)
US20060244647A1 (en) Digital-to-analog converter and successive approximation type analog-to-digital converter utilizing the same
KR20230148310A (en) Analog to digital converter and semiconductor apparatus using the same
JP5695629B2 (en) Successive comparison type A / D converter and multi-bit delta-sigma modulator using the same
KR101062724B1 (en) Analog / Digital Converter
US5673045A (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
US6847322B2 (en) Sequential comparison type AD converter and microcomputer
JPH08125536A (en) Resistance radder, d/a converter and a/d converter
KR100301041B1 (en) Analog to digital converter of flash type
US7256722B2 (en) D/A converter
JPH04235418A (en) Ad converter
JP2007266951A (en) Analog/digital converter
JP4551194B2 (en) Analog to digital converter
JP2008294761A (en) Semiconductor integrated circuit
JPH06224764A (en) A/d converter
JPS60170329A (en) Comparison type ad converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee