KR101060701B1 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
KR101060701B1
KR101060701B1 KR1020040016976A KR20040016976A KR101060701B1 KR 101060701 B1 KR101060701 B1 KR 101060701B1 KR 1020040016976 A KR1020040016976 A KR 1020040016976A KR 20040016976 A KR20040016976 A KR 20040016976A KR 101060701 B1 KR101060701 B1 KR 101060701B1
Authority
KR
South Korea
Prior art keywords
gate
trench
silicon substrate
semiconductor device
manufacturing
Prior art date
Application number
KR1020040016976A
Other languages
Korean (ko)
Other versions
KR20050091500A (en
Inventor
하종봉
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040016976A priority Critical patent/KR101060701B1/en
Publication of KR20050091500A publication Critical patent/KR20050091500A/en
Application granted granted Critical
Publication of KR101060701B1 publication Critical patent/KR101060701B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Abstract

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 더욱 자세하게는 반도체 소자의 게이트 영역을 실리콘 기판 내로 함몰시켜 인접한 반도체 소자의 게이트 길이를 동일한 수준으로 만듦으로써 게이트 영역 형성시 발생하는 미스 매칭 특성을 개선하는 반도체 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a method of fabricating the same, and more particularly, to reduce mismatching characteristics generated when forming a gate area by recessing a gate area of the semiconductor device into a silicon substrate to make the gate lengths of adjacent semiconductor devices to the same level. It relates to a semiconductor device and a manufacturing method thereof.

본 발명에 따른 반도체 소자는 실리콘 기판과, 상기 실리콘 기판 내에 형성된 게이트와, 상기 게이트의 중심에 깊게 형성된 소자분리막과, 상기 소자분리막에 의해 나뉘어진 일측 게이트의 측면에 존재하는 실리콘 기판에 형성되는 소스 영역과, 상기 소자분리막에 의해 나뉘어진 일측 게이트의 하부에 형성되는 드레인 영역을 포함하여 이루어지는 것을 특징으로 한다.
A semiconductor device according to the present invention includes a silicon substrate, a gate formed in the silicon substrate, a device isolation film formed deep in the center of the gate, and a source formed on a silicon substrate existing on the side of one gate divided by the device isolation film. And a drain region formed under the one gate divided by the device isolation layer.

실리콘 기판, 트렌치, 게이트, 미스-매칭(mis-matching)Silicon Substrates, Trench, Gate, and Mis-Matching

Description

반도체 소자 및 그 제조 방법{Semiconductor Device and Forming Method thereof} Semiconductor device and manufacturing method thereof             

도 1a 내지 도 1d는 종래기술의 실시예에 따른 반도체 소자 및 그 제조 방법을 나타낸 공정단면도들.1A to 1D are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the prior art.

도 2a 내지 도 2d는 본 발명에 의한 일 실시예에 따른 반도체 소자 및 그 제조 방법을 나타낸 공정단면도들.
2A to 2D are cross-sectional views illustrating a semiconductor device and a method of manufacturing the same according to an embodiment of the present invention.

- 도면의 주요부분에 대한 설명 --Description of the main parts of the drawing-

10,110 : 실리콘 기판 15, 115 : 소자분리막10,110: silicon substrate 15, 115: device isolation film

30, 30', 130, 130' : 산화막 40, 40', 140, 140' : 다결정물질30, 30 ', 130, 130': oxide film 40, 40 ', 140, 140': polycrystalline material

50, 150, 150' : 소스/드레인 영역 120 : 제 1 트렌치
50, 150, 150 ': source / drain region 120: first trench

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 더욱 자세하게는 반도체 소자의 게이트 영역을 실리콘 기판 내로 함몰시켜 인접한 트랜지스터의 게이트 길이를 동일한 수준으로 만듦으로써 게이트 영역 형성시 발생하는 미스 매칭 특성을 개선하는 반도체 소자 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of fabricating the same, and more particularly, to reduce mismatching characteristics generated when forming a gate area by recessing a gate area of a semiconductor device into a silicon substrate to make gate lengths of adjacent transistors the same level. A semiconductor device and a method of manufacturing the same.

이하, 종래의 반도체 소자 및 그 제조방법을 도 1a 내지 도 1d를 통하여 설명하겠다.Hereinafter, a conventional semiconductor device and a method of manufacturing the same will be described with reference to FIGS. 1A to 1D.

종래기술에 의한 반도체 소자는 도 1d에 도시된 바와 같이, 실리콘 기판(10)과; 상기 실리콘 기판(10) 내에 형성된 소자분리막(15)과; 상기 소자분리막(15)을 제외한 영역의 실리콘 기판(10) 상에 형성된 게이트와; 상기 게이트 하부 양측의 실리콘 기판(10)에 형성된 소스/드레인 영역(50)을 포함하여 이루어진다.The semiconductor device according to the prior art includes a silicon substrate 10, as shown in Fig. 1D; An isolation layer 15 formed in the silicon substrate 10; A gate formed on the silicon substrate 10 in a region excluding the device isolation layer 15; And a source / drain region 50 formed on the silicon substrate 10 at both sides of the lower gate.

또한, 종래기술에 의한 반도체 소자의 제조 방법은 다음과 같다.Moreover, the manufacturing method of the semiconductor element by a prior art is as follows.

먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(10)의 소정 부위에 0.2㎛~0.6㎛ 깊이의 트렌치를 형성한 후 그 트렌치 내에 절연물질을 매립함으로써 소자분리막(15)을 형성한다.First, as shown in FIG. 1A, a device isolation layer 15 is formed by forming a trench having a depth of 0.2 μm to 0.6 μm in a predetermined portion of the silicon substrate 10 and then filling an insulating material in the trench.

그리고, 도 1b에 도시된 바와 같이, 상기 소자분리막(15)이 형성된 실리콘 기판(10) 상에 절연막(30)을 형성한 후 다결정 물질(40)을 증착한다.As shown in FIG. 1B, an insulating film 30 is formed on the silicon substrate 10 on which the device isolation film 15 is formed, and then a polycrystalline material 40 is deposited.

이어서, 도 1c에 도시된 바와 같이, 식각공정을 통해 상기 다결정 물질(40') 및 절연막(30')으로 이루어진 기둥모양의 구조물을 상기 소자분리막(15)을 제외한 영역의 실리콘 기판(10) 상에 형성함으로써 복수개의 게이트를 형성하게 된다.Subsequently, as illustrated in FIG. 1C, a pillar-shaped structure formed of the polycrystalline material 40 ′ and the insulating layer 30 ′ is formed on the silicon substrate 10 in the region excluding the device isolation layer 15 by an etching process. The gates are formed in a plurality of gates.

계속해서, 도 1d에 도시된 바와 같이, 상기 게이트가 형성된 실리콘 기판(10) 상에 불순물을 주입하여 상기 게이트 하부 양측의 실리콘 기판(10)에 소스/드레인 영역(50)을 형성한다.Subsequently, as illustrated in FIG. 1D, impurities are implanted onto the gated silicon substrate 10 to form source / drain regions 50 on the silicon substrate 10 on both sides of the lower gate.

이와 같은 종래기술에 의한 반도체 소자 및 그 제조 방법에 따르면, 상기와 같이 게이트를 형성할 때, 공정 장비 특성으로 인하여 인접한 게이트들의 길이를 동일하게 구현하는데 어려움이 따른다.According to such a semiconductor device and a method of manufacturing the same according to the prior art, when forming the gate as described above, it is difficult to implement the same length of the adjacent gates due to the process equipment characteristics.

이는, 반도체 소자의 특성에서 차이가 발생하는 주 요인이 되고, 이에 따라 회로 구성시 필요로 하는 소자간에 미스 매칭(mis-matching)이 일어난다는 문제점이 있다.
This is a main factor that causes a difference in the characteristics of the semiconductor device, and thus there is a problem that mis-matching occurs between devices required for circuit configuration.

따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 게이트 영역을 형성시 제조 공정 장비 등의 영향으로 발생하는 미스 매칭(mis-matching) 특성을 개선하는 반도체 소자 및 그 제조 방법을 제공하는 데 있다.
Accordingly, an aspect of the present invention is to provide a semiconductor device and a method of manufacturing the same, which improve mis-matching characteristics caused by the influence of manufacturing process equipment and the like when forming a gate region of the semiconductor device.

상기 기술적 과제를 달성하기 위하여, 본 발명은 실리콘 기판과, 상기 실리콘 기판 내에 형성된 게이트와, 상기 게이트의 중심에 깊게 형성된 소자분리막과, 상기 소자분리막에 의해 나뉘어진 일측 게이트의 측면에 존재하는 실리콘 기판에 형성되는 소스 영역과, 상기 소자분리막에 의해 나뉘어진 일측 게이트의 하부에 형성되는 드레인 영역을 포함하여 이루어지는 반도체 소자를 제공한다. In order to achieve the above technical problem, the present invention provides a silicon substrate, a gate formed in the silicon substrate, a device isolation film formed deep in the center of the gate, and a silicon substrate existing on the side of one gate divided by the device isolation film It provides a semiconductor device comprising a source region formed in the lower portion and a drain region formed under the one side gate divided by the device isolation film.                     

또한, 상기와 같은 기술적 과제를 달성하기 위한 본 발명은 실리콘 기판의 소정부위에 제 1 트렌치를 형성한 후 실리콘 기판 전면에 불순물을 주입하여 소스/드레인 영역을 형성하는 단계와, 상기 제 1 트렌치 내에 절연막과 다결정물질을 증착한 후 평탄화하여 게이트를 형성하는 단계와, 상기 제 1 트렌치의 중심부에 제 2 트렌치를 형성하는 단계와, 상기 제 2 트렌치 내에 절연물질을 증착한 후 평탄화하여 소자분리막을 형성하는 단계를 포함하여 이루어지는 반도체 소자의 제조 방법을 제공한다.In addition, the present invention for achieving the above technical problem is formed by forming a first trench in a predetermined portion of the silicon substrate and implanting impurities on the entire surface of the silicon substrate to form a source / drain region, and in the first trench Depositing an insulating film and a polycrystalline material and then planarizing to form a gate; forming a second trench in the center of the first trench; depositing an insulating material in the second trench and then planarizing to form a device isolation film It provides a method for manufacturing a semiconductor device comprising a step.

본 발명의 반도체 소자의 제조 방법에 있어서, 상기 불순물은 1E15~1E16 actoms/cm2 의 도즈량으로 주입하는 것이 바람직하다.In the manufacturing method of the semiconductor element of this invention, it is preferable to inject the said impurity in the dose amount of 1E15-1E16 actoms / cm <2>.

본 발명의 반도체 소자의 제조 방법에 있어서, 상기 제 1 트렌치는 0.1㎛~1㎛의 깊이로 형성하는 것이 바람직하다.In the manufacturing method of the semiconductor element of this invention, it is preferable to form the said 1st trench in the depth of 0.1 micrometer-1 micrometer.

본 발명의 반도체 소자의 제조 방법에 있어서, 상기 제 2 트렌치는 상기 제 1 트렌치가 형성되는 깊이보다 더 깊게 형성되는 것을 특징으로 한다.In the method of manufacturing a semiconductor device of the present invention, the second trench is formed deeper than the depth in which the first trench is formed.

상기와 같은 본 발명은 반도체 소자의 게이트 영역을 실리콘 기판 내로 함몰시켜 인접한 트랜지스터의 게이트 길이를 동일한 수준으로 만듦으로써 게이트 영역 형성시 발생하는 미스 매칭(MIS-MATCHING) 특성을 개선할 수 있게 된다.
The present invention as described above can reduce the mismatching characteristics generated when forming the gate region by recessing the gate region of the semiconductor device into the silicon substrate to make the gate lengths of adjacent transistors the same level.

이하, 본 발명의 반도체 소자 및 그 제조방법을 단계별로 보다 구체적으로 설명한다.Hereinafter, the semiconductor device of the present invention and a manufacturing method thereof will be described in more detail step by step.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시 예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples. These examples are only for illustrating the present invention, and the scope of protection of the present invention is not limited to these examples.

도 2a 내지 도 2d는 본 발명의 반도체 소자 및 그 제조 방법을 설명하기 위한 공정단면도들이다.2A through 2D are cross-sectional views illustrating a semiconductor device of the present invention and a method of manufacturing the same.

먼저 본 발명에 의한 반도체 소자는 도 2d에 도시된 바와 같이, 실리콘 기판(110)과, 상기 실리콘 기판(110)의 소정부위에 생성된 트렌치(120)와, 상기 트렌치(120) 내에 순차적으로 증착된 절연막(130)과 다결정물질(140)로 이루어진 게이트와, 상기 게이트의 중심에 깊게 형성된 소자분리막(115)과, 상기 소자분리막(115)에 의해 나뉘어진 일측 게이트의 측면에 존재하는 실리콘 기판(110)에 형성되는 소스영역(150)과, 상기 소자분리막(115)에 의해 나뉘어진 일측 게이트의 하부에 생성되는 드레인 영역(150)을 포함하여 이루어지는 것을 특징으로 한다.First, as shown in FIG. 2D, the semiconductor device according to the present invention is sequentially deposited in the silicon substrate 110, the trench 120 formed in a predetermined portion of the silicon substrate 110, and the trench 120. A gate formed of the insulating layer 130 and the polycrystalline material 140, a device isolation layer 115 formed deep in the center of the gate, and a silicon substrate on the side of one gate divided by the device isolation layer 115. And a drain region 150 formed under the one gate divided by the device isolation layer 115 and the source region 150 formed in the 110.

그리고 본 발명에 의한 반도체 소자의 제조 방법을 설명하자면, 먼저 도 2a에 도시된 바와 같이, 실리콘 기판(110)의 소정부위에 제 1 트렌치(120)를 형성한다.A method of manufacturing a semiconductor device according to the present invention will be described first, as shown in FIG. 2A, first trenches 120 are formed in predetermined portions of the silicon substrate 110.

이때, 상기 제 1 트렌치(120)는 0.1㎛~1㎛의 깊이로 형성한다.At this time, the first trench 120 is formed to a depth of 0.1㎛ ~ 1㎛.

이후 도 2b에 도시된 바와 같이, 상기 실리콘 기판(110) 전면에 불순물을 주입하여 소스/드레인 영역(150)을 형성한다.Thereafter, as illustrated in FIG. 2B, impurities are implanted into the entire surface of the silicon substrate 110 to form a source / drain region 150.

이 때, 상기 불순물은 1E15~1E16 actoms/cm2 의 도즈량으로 주입한다.At this time, the impurities are injected at a dose of 1E15 to 1E16 actoms / cm 2.

그리고, 도 2c에 도시된 바와 같이, 상기 제 1 트렌치(120) 내에 절연막(130)을 형성하고 다결정물질(140)을 증착한 후 CMP공정을 통해 평탄화함으로써 게이트를 형성한다.As illustrated in FIG. 2C, a gate is formed by forming an insulating layer 130 in the first trench 120, depositing a polycrystalline material 140, and then planarizing the same by using a CMP process.

이어서, 도 2d에 도시된 바와 같이, 상기 제 1 트렌치(120)의 중심부에 다시 제 2 트렌치를 형성하여 상기 제 2 트렌치 내에 절연물질을 증착한 후 CMP공정을 통해 평탄화함으로써 소자분리막(115)을 형성한다.Subsequently, as shown in FIG. 2D, a second trench is formed again in the center of the first trench 120 to deposit an insulating material in the second trench, and then planarized through a CMP process. Form.

이로 인해, 상기 소자분리막(115)을 중심으로 두 개의 게이트가 생성되는데, 이 소자분리막(115)에 의해 나뉘어진 일측 게이트의 측면에 존재하는 실리콘 기판(110)에 소스 영역(150')이 형성되고, 이 소자분리막(115)에 의해 나뉘어진 일측 게이트의 하부에 드레인 영역(150')이 형성된다.As a result, two gates are formed around the device isolation layer 115, and the source region 150 ′ is formed on the silicon substrate 110 existing on the side of one gate divided by the device isolation layer 115. The drain region 150 ′ is formed under the one side gate divided by the device isolation layer 115.

이때, 상기 제 2 트렌치는 상기 제 1 트렌치(120)가 형성되는 깊이보다 더 깊게 형성하는 것이 바람직하다.In this case, the second trench is preferably formed deeper than the depth in which the first trench 120 is formed.

한편, 본 발명의 대안적인 실시예로써 상기 도 2c의 공정에서 CMP 공정을 진행하지 않고 바로 도 2d의 공정을 진행할 수 있다.Meanwhile, as an alternative embodiment of the present invention, the process of FIG. 2D may be directly performed without performing the CMP process in the process of FIG. 2C.

즉, 상기 제 1 트렌치(120) 내에 절연막(130)을 형성하고 다결정물질(140)을 증착한 후 제 2 트렌치를 형성하여 상기 제 2 트렌치 내에 절연물질을 증착하고 난 다음 전체적으로 CMP 공정을 거침으로써 평탄화 공정을 진행한다.That is, by forming an insulating film 130 in the first trench 120, depositing a polycrystalline material 140, and forming a second trench to deposit an insulating material in the second trench, and then through the CMP process as a whole The planarization process is performed.

상기와 같은 본 발명의 반도체 소자 및 그 제조방법에 따르면, 상기 게이트 영역간에 채널길이의 매칭이 좋아짐으로써 인접한 트랜지스터간의 미스 매칭(mis-matching) 특성을 개선할 수 있게 된다.
According to the semiconductor device of the present invention and a method of manufacturing the same, the matching of the channel length between the gate regions is improved, so that mis-matching characteristics between adjacent transistors can be improved.

이상 설명한 바와 같이, 본 발명에 따르면, 반도체 소자의 게이트 영역을 실리콘 기판 내로 함몰시켜 인접한 트랜지스터의 게이트 길이를 동일한 수준으로 만듦으로써 게이트 영역 형성시 발생하는 미스 매칭(mis-matching) 특성을 개선할 수 있는 효과가 있다. As described above, according to the present invention, the gate region of the semiconductor device is recessed into the silicon substrate to make the gate lengths of adjacent transistors at the same level, thereby improving mis-matching characteristics generated when the gate region is formed. It has an effect.

Claims (8)

실리콘 기판;Silicon substrates; 상기 실리콘 기판 내에 형성된 소자분리막;An isolation layer formed in the silicon substrate; 상기 소자분리막의 양측에 각각 형성된 제1 트렌치 및 제2 트렌치;First and second trenches formed on both sides of the device isolation layer, respectively; 상기 제1 및 제2 트렌치를 각각 매립하여 형성된 제1 게이트 및 제2 게이트;A first gate and a second gate formed by filling the first and second trenches, respectively; 상기 제1 및 제2 게이트의 일 측면에 배치되면서 상기 실리콘 기판의 표면 아래에 형성된 소스 영역; 및Source regions formed on one side of the first and second gates and formed below a surface of the silicon substrate; And 상기 제1 및 제2 트렌치의 바닥면의 실리콘 기판 내에 형성된 드레인 영역을 포함하는 반도체 소자.And a drain region formed in the silicon substrate on the bottom surfaces of the first and second trenches. 실리콘 기판의 소정부위에 제 1 트렌치를 형성한 후 실리콘 기판 전면에 불순물을 주입하여 소스/드레인 영역을 형성하는 단계와,Forming a source / drain region by implanting impurities into the entire surface of the silicon substrate after forming the first trench in a predetermined portion of the silicon substrate; 상기 제 1 트렌치 내에 절연막과 다결정물질을 증착한 후 평탄화하여 게이트를 형성하는 단계와,Depositing an insulating film and a polycrystalline material in the first trench and then planarizing to form a gate; 상기 제 1 트렌치의 중심부에 제 2 트렌치를 형성하는 단계와,Forming a second trench in a central portion of the first trench; 상기 제 2 트렌치 내에 절연물질을 증착한 후 평탄화하여 소자분리막을 형성하는 단계Depositing an insulating material in the second trench and then planarizing to form an isolation layer 를 포함하여 이루어지는 반도체 소자의 제조 방법.Method for manufacturing a semiconductor device comprising a. 제 2항에 있어서, 상기 불순물은 1E15~1E16 actoms/cm2 의 도즈량으로 주입 하는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 2, wherein the impurity is implanted at a dose of 1E15 to 1E16 actoms / cm 2. 제 2항에 있어서, 상기 제 1 트렌치는 0.1㎛~1㎛의 깊이로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 2, wherein the first trench is formed to a depth of 0.1 μm to 1 μm. 제 2항에 있어서, 상기 제 2 트렌치는 상기 제 1 트렌치가 형성되는 깊이보다 더 깊게 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.The method of claim 2, wherein the second trench is formed deeper than a depth at which the first trench is formed. 제 1항에 있어서,The method of claim 1, 상기 제1 트렌치 및 제2 트렌치는 상기 실리콘 기판의 표면보다 낮은 바닥면과 상기 바닥면에 수직한 측벽으로 이루어진 반도체 소자.And the first trench and the second trench are formed of a bottom surface lower than a surface of the silicon substrate and sidewalls perpendicular to the bottom surface. 제 1항에 있어서,The method of claim 1, 상기 제1 게이트 및 제2 게이트는 일 측면이 상기 소자분리막에 직접 접촉하게 형성된 반도체 소자.The first gate and the second gate may be formed such that one side thereof directly contacts the device isolation layer. 제 1항에 있어서,The method of claim 1, 상기 제1 게이트 및 제2 게이트는 상기 실리콘 기판의 표면과 동일한 높이로 형성된 반도체 소자.The first gate and the second gate are formed at the same height as the surface of the silicon substrate.
KR1020040016976A 2004-03-12 2004-03-12 Semiconductor device and manufacturing method thereof KR101060701B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040016976A KR101060701B1 (en) 2004-03-12 2004-03-12 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040016976A KR101060701B1 (en) 2004-03-12 2004-03-12 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20050091500A KR20050091500A (en) 2005-09-15
KR101060701B1 true KR101060701B1 (en) 2011-08-30

Family

ID=37273178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040016976A KR101060701B1 (en) 2004-03-12 2004-03-12 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101060701B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100971422B1 (en) * 2008-04-01 2010-07-21 주식회사 하이닉스반도체 Method for fabricating semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168104A (en) 1997-08-26 1999-03-09 Oki Electric Ind Co Ltd Field effect transistor and its production
JP2002359293A (en) 2001-05-31 2002-12-13 Toshiba Corp Semiconductor device
JP2003023150A (en) 2001-07-10 2003-01-24 Sony Corp Trench gate type semiconductor device and manufacturing method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168104A (en) 1997-08-26 1999-03-09 Oki Electric Ind Co Ltd Field effect transistor and its production
JP2002359293A (en) 2001-05-31 2002-12-13 Toshiba Corp Semiconductor device
JP2003023150A (en) 2001-07-10 2003-01-24 Sony Corp Trench gate type semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
KR20050091500A (en) 2005-09-15

Similar Documents

Publication Publication Date Title
KR101435712B1 (en) Structure and method for finfet integrated with capacitor
KR100772935B1 (en) Transistor and method of manufacturing the same
KR100745917B1 (en) Method for fabricating semiconductor device
TW201138021A (en) Semiconductor device and method for fabricating the same
US8067799B2 (en) Semiconductor device having recess channel structure and method for manufacturing the same
TW201828478A (en) Semiconductor device and method of manufacturing the same
US9786766B2 (en) Methods of fabricating transistors with a protection layer to improve the insulation between a gate electrode and a junction region
US6875680B1 (en) Methods of manufacturing transistors using dummy gate patterns
KR101060701B1 (en) Semiconductor device and manufacturing method thereof
US7714382B2 (en) Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures
US20130249002A1 (en) Structure and method to improve etsoi mosfets with back gate
KR100950576B1 (en) Transistor in semiconductor device and method for manufacturing the same
KR101003489B1 (en) Method of manufacturing Buried channel transistor having recess gate
KR100705252B1 (en) Semiconductor device and manufacturging method thereof
KR100403317B1 (en) Manufacturing method for semiconductor device
KR100743652B1 (en) Method for fabricating soi device
KR100568754B1 (en) Transistor and forming method thereof
KR100586077B1 (en) High voltage transistor by three dimensional and forming method thereof
KR101079284B1 (en) Semiconductor device and method for fabricating the same
KR100944346B1 (en) A method for forming a field oxide of a semiconductor device
KR100818111B1 (en) Semiconductor device and manufacturing method therof
KR20130128503A (en) Method for manufacturing seminconductor device having multi-channel
CN102543824A (en) Manufacturing method of STI (shallow trench insulation)
KR100725712B1 (en) Semiconductor device and manufacturging method thereof
KR100627518B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee