KR101059630B1

KR101059630B1 - Printed circuit board having dummy pattern and manufacturing method thereof

Info

Publication number: KR101059630B1
Application number: KR1020090079231A
Authority: KR
Inventors: 김기환; 안진용; 이재준
Original assignee: 삼성전기주식회사
Priority date: 2009-08-26
Filing date: 2009-08-26
Publication date: 2011-08-25
Also published as: KR20110021435A

Abstract

본 발명은 더미패턴을 구비한 인쇄회로기판 및 그 제조방법에 관한 것으로, 일면에 더미영역을 포함하여 제1 회로층이 함침되고, 타면에 상기 더미영역을 포함하여 상기 제1 회로층과 연결되는 빌드업 회로층이 형성된 빌드업 절연층, 상기 빌드업 절연층의 일면에 형성되고, 상기 제1 회로층 중 제1 패드부를 노출시키는 제1 오픈부가 가공된 제1 보호층, 및 상기 빌드업 절연층의 타면에 형성되고, 상기 빌드업 회로층 중 제2 패드부를 노출시키는 제2 오픈부가 가공된 제2 보호층을 포함하는 것을 특징으로 하며, 더미영역에 회로층이 생성됨으로 인하여 휨 강성이 향상된 인쇄회로기판 및 그 제조방법을 제공한다.The present invention relates to a printed circuit board having a dummy pattern and a method of manufacturing the same, wherein a first circuit layer including a dummy region is impregnated on one surface thereof and connected to the first circuit layer including the dummy region on the other surface thereof. A build-up insulating layer having a build-up circuit layer formed thereon, a first protective layer formed on one surface of the build-up insulating layer, and having a first open portion processed to expose a first pad part of the first circuit layer, and the build-up insulation layer And a second protective layer formed on the other side of the layer and exposing the second pad part of the build-up circuit layer, wherein the second protective layer is processed, and the bending layer is improved in the dummy region. Provided are a printed circuit board and a method of manufacturing the same.

더미영역, 휨 강성, 굽힘 강도 Dummy area, flexural rigidity, bending strength

Description

A printed circuit board having a dummy pattern and a method of manufacturing the same {A PRINTED CIRCUIT BOARD COMPRISING A DUMMY PATTERN AND A METHOD OF MANUFACTURING THE SAME}

본 발명은 더미패턴을 구비하는 인쇄회로기판 및 그 제조방법에 관한 것이다.The present invention relates to a printed circuit board having a dummy pattern and a method of manufacturing the same.

최근, 전자산업의 발달에 따라 전자부품의 고기능화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 박판화가 요구되고 있다. 특히, 얇은 인쇄회로기판의 경우 제조공정시 휨 현상을 방지하기 위하여 캐리어 등을 이용하고 있다.In recent years, with the development of the electronics industry, the demand for high functionalization of electronic components is increasing rapidly, and printed circuit boards on which such electronic components are mounted have also been required to have high density thinning. In particular, in the case of a thin printed circuit board, a carrier or the like is used to prevent warpage during the manufacturing process.

도 1 내지 도 4에는 인쇄회로기판을 제조하는 종래기술에 따른 인쇄회로기판의 제조방법이 도시되어 있다. 이하, 도 1 내지 도 4를 참조하여 그 제조방법을 설명하면 다음과 같다.1 to 4 illustrate a method of manufacturing a printed circuit board according to the prior art for manufacturing a printed circuit board. Hereinafter, the manufacturing method will be described with reference to FIGS. 1 to 4.

먼저, 도 1에 도시한 바와 같이, 캐리어(2)에 제1 보호층(3)을 형성하고, 제1 보호층(3)에 제1 회로층(4)을 형성한다.First, as shown in FIG. 1, the first protective layer 3 is formed on the carrier 2, and the first circuit layer 4 is formed on the first protective layer 3.

다음, 도 2에 도시한 바와 같이, 제1 회로층(4)을 포함하여 제1 보호층(3)에 빌드업 절연층(5)을 적층하고, 빌드업 절연층(5)에 빌드업 회로층(6), 및 제1 회로층(4)과 빌드업 회로층(6)을 연결하는 빌드업 비아(7)을 형성한다. Next, as shown in FIG. 2, the buildup insulating layer 5 is laminated on the first protective layer 3 including the first circuit layer 4, and the buildup circuit is formed on the buildup insulating layer 5. A layer 6 and a buildup via 7 connecting the first circuit layer 4 and the buildup circuit layer 6 are formed.

다음, 도 3에 도시한 바와 같이, 빌드업 공정을 거친 뒤에, 빌드업 회로층(6)을 포함하여 빌드업 절연층(5)에 제2 보호층(8)을 형성한다.Next, as shown in FIG. 3, after the buildup process, the second protective layer 8 is formed on the buildup insulating layer 5 including the buildup circuit layer 6.

다음, 도 4에 도시한 바와 같이, 제1 보호층(3)에 제1 패드부(9)를 노출시키는 제1 오픈부(11)를 가공하고, 제2 보호층(8)에 제2 패드부(10)를 노출시키는 제2 오픈부(12)를 가공한다.Next, as shown in FIG. 4, the first open part 11 exposing the first pad part 9 to the first protective layer 3 is processed, and the second pad is applied to the second protective layer 8. The second open portion 12 exposing the portion 10 is machined.

종래에는 상기와 같은 공정으로 인쇄회로기판을 제조하였다.Conventionally, a printed circuit board is manufactured by the same process as described above.

그러나, 종래와 같은 코어리스(coreless) 인쇄회로기판의 경우, 제조공정시에 캐리어를 이용하더라도, 인쇄회로기판의 휨 현상이 발생하는 문제점이 있었다.However, in the case of a coreless printed circuit board as in the related art, even if a carrier is used in the manufacturing process, there is a problem that a warpage phenomenon of the printed circuit board occurs.

또한, 휨 강성이 낮아서, 단위 기판이 어레이 배열된 패널에서 스케일 변화가 나타나는 문제점이 있었다.In addition, the bending rigidity is low, there is a problem that the scale change occurs in the panel in which the unit substrate is arrayed.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 별도의 비용 증가 없이 코어리스 인쇄회로기판의 휨 강성을 향상시키는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.The present invention was created to solve the problems of the prior art as described above, and an object of the present invention is to provide a printed circuit board and a method of manufacturing the same to improve the bending rigidity of the coreless printed circuit board without increasing the cost. .

본 발명의 또 다른 목적은 단위 기판이 어레이 배열된 패널에서의 스케일 변화를 최소화하는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.Still another object of the present invention is to provide a printed circuit board and a method of manufacturing the same, which minimizes the scale change in a panel in which unit substrates are arranged in an array.

본 발명의 바람직한 제1 실시예에 따른 더미패턴을 구비한 인쇄회로기판은, 일면에 더미영역을 포함하여 제1 회로층이 함침되고, 타면에 상기 더미영역을 포함하여 상기 제1 회로층과 연결되는 빌드업 회로층이 형성된 빌드업 절연층, 상기 빌드업 절연층의 일면에 형성되고, 상기 제1 회로층 중 제1 패드부를 노출시키는 제1 오픈부가 가공된 제1 보호층, 및 상기 빌드업 절연층의 타면에 형성되고, 상기 빌드업 회로층 중 제2 패드부를 노출시키는 제2 오픈부가 가공된 제2 보호층을 포함하는 것을 특징으로 한다.In a printed circuit board having a dummy pattern according to a first exemplary embodiment of the present invention, a first circuit layer including a dummy region is impregnated on one surface thereof and connected to the first circuit layer including the dummy region on the other surface thereof. A build-up insulating layer having a build-up circuit layer formed thereon, a first protective layer formed on one surface of the build-up insulating layer, and having a first open portion processed to expose a first pad portion among the first circuit layers, and the build-up And a second protective layer formed on the other surface of the insulating layer and having a second open portion processed to expose the second pad portion among the build-up circuit layers.

여기서, 상기 빌드업 절연층의 더미영역에 형성된 상기 제1 회로층 및 상기 빌드업 회로층은 폭 대비 높이가 큰 것을 특징으로 한다.Here, the first circuit layer and the build-up circuit layer formed in the dummy region of the build-up insulating layer are characterized in that the width to height is large.

본 발명의 바람직한 제2 실시예에 따른 더미패턴을 구비한 인쇄회로기판은, 상기 바람직한 제1 실시예에 따른 더미패턴을 구비한 인쇄회로기판에 있어서, 상기 빌드업 절연층의 회로영역에 상기 제1 회로층, 상기 빌드업 회로층, 및 빌드업 비아가 형성되고, 상기 빌드업 절연층의 상기 더미영역에 상기 제1 회로층, 상기 빌드업 회로층, 및 더미비아가 형성된 것을 특징으로 한다.In the printed circuit board having the dummy pattern according to the second exemplary embodiment of the present invention, the printed circuit board having the dummy pattern according to the first preferred embodiment may be formed in the circuit area of the build-up insulating layer. And a first circuit layer, the buildup circuit layer, and a buildup via, and wherein the first circuit layer, the buildup circuit layer, and the dummy via are formed in the dummy region of the buildup insulating layer.

본 발명의 바람직한 제3 실시예에 따른 더미패턴을 구비한 인쇄회로기판은, 상기 바람직한 제1 실시예 또는 제2 실시예에 따른 더미패턴을 구비한 인쇄회로기판에 있어서, 상기 빌드업 절연층의 더미영역에 형성된 상기 제1 회로층은 일면이 상기 빌드업 절연층에 함침되고, 타면이 상기 제1 보호층에 함침된 것을 특징으로 한다.In the printed circuit board having the dummy pattern according to the third preferred embodiment of the present invention, in the printed circuit board having the dummy pattern according to the first or second preferred embodiment, One surface of the first circuit layer formed in the dummy region is impregnated with the build-up insulating layer, and the other surface is impregnated with the first protective layer.

본 발명의 바람직한 제1 실시예에 따른 더미패턴을 구비한 인쇄회로기판의 제조방법은, (A) 캐리어에 제1 보호층을 형성하고, 상기 제1 보호층에 더미영역을 포함하여 제1 회로층을 형성하는 단계, (B) 상기 제1 보호층에 빌드업 절연층을 적층하고, 상기 빌드업 절연층에 더미영역을 포함하여 제1 회로층과 연결되는 빌드업 회로층을 형성하는 단계, (C) 상기 빌드업 절연층에 제2 보호층을 형성하고, 상기 캐리어를 제거하는 단계, 및 (D) 상기 제1 보호층에 상기 제1 회로층 중 제1 패드부를 노출시키는 제1 오픈부를 가공하고, 상기 제2 보호층에 상기 빌드업 회로층 중 제2 패드부를 노출시키는 제2 오픈부를 가공하는 단계를 포함하는 것을 특징으로 한다. In a method of manufacturing a printed circuit board having a dummy pattern according to a first preferred embodiment of the present invention, (A) forming a first protective layer on a carrier, and including a dummy region in the first protective layer, the first circuit Forming a layer, (B) stacking a buildup insulating layer on the first protective layer, and forming a buildup circuit layer connected to the first circuit layer including a dummy region in the buildup insulating layer, (C) forming a second protective layer on the build-up insulating layer, removing the carrier, and (D) a first open portion exposing a first pad portion of the first circuit layer to the first protective layer. And processing a second open part exposing a second pad part of the build-up circuit layer to the second protective layer.

이때, 상기 빌드업 절연층의 더미영역에 형성된 상기 제1 회로층 및 상기 빌 드업 회로층은 폭 대비 높이가 큰 것을 특징으로 한다.At this time, the first circuit layer and the build-up circuit layer formed in the dummy region of the build-up insulating layer is characterized in that the height to width.

또한, 상기 (A) 단계는, (A1) 캐리어에 이형층을 형성하는 단계, (A2) 상기 이형층에 제1 보호층을 형성하는 단계, (A3) 상기 제1 보호층에 더미영역을 포함하여 제1 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the step (A), (A1) forming a release layer on the carrier, (A2) forming a first protective layer on the release layer, (A3) includes a dummy region in the first protective layer To form a first circuit layer.

본 발명의 바람직한 제2 실시예에 따른 더미패턴을 구비한 인쇄회로기판의 제조방법은, 상기 바람직한 제1 실시예에 있어서, 상기 (B) 단계는 상기 빌드업 절연층의 회로영역에 상기 빌드업 회로층 및 빌드업 비아를 형성하고, 상기 빌드업 절연층의 상기 더미영역에 상기 빌드업 회로층, 및 상기 제1 회로층과 상기 빌드업 회로층을 연결하는 더미비아를 형성하는 것을 특징으로 한다.In a method of manufacturing a printed circuit board having a dummy pattern according to a second exemplary embodiment of the present invention, in the first preferred embodiment, step (B) is performed in the circuit area of the buildup insulating layer. And forming a circuit layer and a buildup via, and forming a dummy via connecting the buildup circuit layer and the first circuit layer and the buildup circuit layer in the dummy region of the buildup insulating layer. .

본 발명의 바람직한 제3 실시예에 따른 더미패턴을 구비한 인쇄회로기판의 제조방법은, 상기 바람직한 제1 실시예 또는 제2 실시예에 있어서, 상기 (A) 단계는, (A1) 캐리어에 제1 보호층을 형성하는 단계, (A2) 상기 제1 보호층의 더미영역에 트렌치부를 형성하는 단계, (A3) 상기 트렌치부를 포함하여, 상기 제1 보호층에 제1 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a printed circuit board having a dummy pattern according to the third preferred embodiment of the present invention, in the first or second preferred embodiment, step (A) is performed by (A1) carrier. Forming a trench in a dummy region of the first passivation layer, and (A3) forming a first circuit layer in the first passivation layer, including the trench. It is characterized by including.

본 발명에 따른 더미패턴을 구비한 인쇄회로기판은 인쇄회로기판의 더미영역에 인쇄회로기판의 작동에는 관여하지 않는 회로층을 형성시켜, 인쇄회로기판의 단면 2차 모멘트를 증가시키고, 결과적으로 제품의 휨 강성을 향상시키며, 단위 기판 이 어레이 배열된 패널에서의 스케일 변화를 최소화시키는 장점이 있다.The printed circuit board having the dummy pattern according to the present invention forms a circuit layer in the dummy area of the printed circuit board that is not involved in the operation of the printed circuit board, thereby increasing the cross-sectional secondary moment of the printed circuit board, and consequently the product. It has the advantage of improving the bending stiffness and minimizing the scale change in the panel in which the unit substrate is arrayed.

또한, 본 발명에 따르면, 더미영역의 회로층에 더미비아를 형성시켜, 회로층의 폭 대비 높이를 크게 하여, 단면 2차 모멘트를 더욱 증가시킬 수 있고, 따라서, 인쇄회로기판의 휨 강성을 더욱 향상시키는 장점이 있다. In addition, according to the present invention, dummy vias are formed in the circuit layer of the dummy region to increase the height relative to the width of the circuit layer, so that the cross-sectional secondary moment can be further increased, and thus the bending rigidity of the printed circuit board is further increased. There is an advantage to improve.

또한, 본 발명에 따르면, 최하층의 더미영역의 회로층을 제1 보호층에 함침되도록 설계하여, 양면의 더미영역의 회로층을 서로 대칭시키고, 결과적으로 인쇄회로기판에 안정감을 증대시키며, 회로층의 폭 대비 높이를 크게하여, 인쇄회로기판의 휨 강성을 더욱 향상시키는 장점이 있다.Further, according to the present invention, the circuit layer of the lowermost dummy area is designed to be impregnated in the first protective layer, thereby symmetrical with the circuit layers of both sides of the dummy area, resulting in increased stability of the printed circuit board, and the circuit layer. By increasing the height of the width, there is an advantage to further improve the bending rigidity of the printed circuit board.

또한, 본 발명에 따르면, 캐리어와 제1 보호층간 이형층을 구비하여, 캐리어의 분리시에 제1 보호층이 손상되지 않고 쉽게 분리할 수 있는 장점이 있다.In addition, according to the present invention, the release layer between the carrier and the first protective layer, there is an advantage that the first protective layer can be easily separated without being damaged when the carrier is separated.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연과되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments which are connected with the accompanying drawings. In the present specification, in adding reference numerals to the components of each drawing, it should be noted that the same components as possible, even if displayed on different drawings have the same number as possible. In addition, terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. In addition, in describing the present invention, if it is determined that the detailed description of the related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판의 구조Printed Circuit Board Structure

도 5는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판(100a)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100a)에 대해 설명하기로 한다.5 is a cross-sectional view of a printed circuit board 100a according to the first embodiment of the present invention. Hereinafter, the printed circuit board 100a according to the present exemplary embodiment will be described with reference to the drawings.

도 5에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100a)은 빌드업 절연층(102)에 제1 회로층(101, 101a) 및 빌드업 회로층(103, 103a)이 형성되고, 빌드업 절연층(102)의 일면에 제1 패드부(106)를 노출시키는 제1 오픈부(108)를 구비한 제1 보호층(104)이 형성되며, 빌드업 절연층(102)의 타면에 제2 패드부(107)를 노출시키는 제2 오픈부(109)를 구비한 제2 보호층(105)이 형성된다.As shown in FIG. 5, in the printed circuit board 100a according to the present exemplary embodiment, the first circuit layers 101 and 101a and the build-up circuit layers 103 and 103a are formed on the build-up insulating layer 102. The first protective layer 104 having the first open portion 108 exposing the first pad portion 106 is formed on one surface of the build-up insulating layer 102, and the build-up insulating layer 102 is formed. A second protective layer 105 having a second open portion 109 exposing the second pad portion 107 on the other surface is formed.

여기서, 제1 회로층(101, 101a)은 빌드업 절연층(102)에 함침되는 구조를 갖고, 특히, 빌드업 절연층(102)의 회로영역(113)과 더미영역(112)의 모두에 형성된다. 또한, 더미영역(112)에 형성된 제1 회로층(101a)은, 이하에 설명되는 더미영역(112)에 형성된 빌드업 회로층(103a)과 함께, 인쇄회로기판(100a)의 굽힘 강성을 크게 만드는 역할을 한다. 특히, 더미영역(112)에 형성된 제1 회로층(101a) 및 빌드업 회로층(103a)은 회로영역(113)에 형성된 제1 회로층(101) 및 빌드업 회로층(103)과 전기적 도통되지 않으며, 인쇄회로기판(100a)의 작동에 관여하지 않는 것을 주의해야 한다.Here, the first circuit layers 101 and 101a have a structure that is impregnated into the buildup insulating layer 102, and particularly, both the circuit region 113 and the dummy region 112 of the buildup insulating layer 102. Is formed. In addition, the first circuit layer 101a formed in the dummy region 112 has a large bending rigidity of the printed circuit board 100a together with the build-up circuit layer 103a formed in the dummy region 112 described below. It makes a role. In particular, the first circuit layer 101a and the buildup circuit layer 103a formed in the dummy region 112 are electrically connected to the first circuit layer 101 and the buildup circuit layer 103 formed in the circuit region 113. It should be noted that it is not, and does not participate in the operation of the printed circuit board 100a.

또한, 빌드업 회로층(103, 103a)은 빌드업 절연층(102) 상에 형성되며, 회로영역(113)의 빌드업 회로층(103)은 빌드업 비아(110)를 통해, 회로영역(113)의 제1 회로층(101)과 연결될 수 있다. 도 5에서는 예시적으로, 각각 3층의 빌드업 절연층(102)과 빌드업 회로층(103, 103a)을 나타내었으나, 이는 일 실시형태에 불과한 것으로서, 빌드업 회로층(103, 103a)과 빌드업 절연층(102)은 하나의 층이 될 수 있고, 2 이상의 다층이 될 수도 있다.In addition, the build-up circuit layers 103 and 103a are formed on the build-up insulating layer 102, and the build-up circuit layers 103 of the circuit region 113 are formed through the build-up vias 110 and the circuit region ( It may be connected to the first circuit layer 101 of 113. In FIG. 5, three build-up insulating layers 102 and build-up circuit layers 103 and 103a are shown, respectively, but this is only an embodiment, and the build-up circuit layers 103 and 103a are respectively illustrated. The buildup insulating layer 102 may be one layer or two or more multilayers.

또한, 제1 보호층(104)은 빌드업 절연층(102)의 일면에 형성되고, 제1 회로층(101, 101a)을 보호하는 역할을 하며, 절연재의 기능을 갖는다. 제1 보호층(104)은 예를 들어, 솔더레지스트층 또는 보호 필름 등으로 구성될 수 있고, 제1 회로층(101, 101a)을 보호하고 절연재의 기능을 갖는 어떤 물질이라도 가능하다. 한편, 제1 보호층(104)에는 회로영역(113)에 형성된 제1 회로층(101) 중 제1 패드부(106)를 노출시키는 제1 오픈부(108)가 가공된다. 제1 오픈부(108)의 가공은 예를 들어, 레이저, 임프린트 공정, 가공드릴 등을 이용하여 가공할 수 있다. 제1 오픈부(108)에 솔더볼(미도시)이 추가적으로 형성되어, 외부소자와 연결될 수 있다.In addition, the first protective layer 104 is formed on one surface of the build-up insulating layer 102, serves to protect the first circuit layers 101 and 101a, and has a function of an insulating material. The first protective layer 104 may be composed of, for example, a solder resist layer, a protective film, or the like, and may be any material that protects the first circuit layers 101 and 101a and has a function of an insulating material. On the other hand, in the first protective layer 104, a first open portion 108 for exposing the first pad portion 106 of the first circuit layer 101 formed in the circuit region 113 is processed. Processing of the first open portion 108 may be performed using, for example, a laser, an imprint process, a machining drill, or the like. Solder balls (not shown) may be additionally formed in the first open part 108 to be connected to an external device.

또한, 제2 보호층(105)은 빌드업 절연층(102)의 타면에 형성되고, 빌드업 회로층(103, 103a)을 보호하는 역할을 한다. 제2 보호층(105)은 제1 보호층(104)과 같은 물질로 구성될 수 있다. 한편, 제1 보호층(104)과 대응하여, 제2 보호층(105)에는 회로영역(113)에 형성된 빌드업 회로층(103) 중 제2 패드부(107)를 노출시키는 제2 오픈부(109)가 가공된다. In addition, the second protective layer 105 is formed on the other surface of the buildup insulating layer 102, and serves to protect the buildup circuit layers 103 and 103a. The second protective layer 105 may be made of the same material as the first protective layer 104. Meanwhile, a second open part exposing the second pad part 107 of the build-up circuit layer 103 formed in the circuit region 113 in the second protective layer 105 in correspondence with the first protective layer 104. 109 is processed.

한편, 굽힘 강성과 관련하여, 도 6에 도시된 바와 같이, 더미영역(112)에 형성된 제1 회로층(101a) 및 빌드업 회로층(103a)의 폭(114) 대비 높이(115)가 큰 것이 바람직하다. 이는, 단면 2차 모멘트가 클수록, 회로층의 굽힘 강도가 커지게 되는데, 단면 모멘트

이므로, 같은 면적이라면, 높이(115)가 폭(114)보다 클수록 단면 2차 모멘트가 커지기 때문이다.Meanwhile, in relation to the bending stiffness, as shown in FIG. 6, the height 115 of the first circuit layer 101a and the build-up circuit layer 103a formed in the dummy region 112 is larger than the width 114. It is preferable. This means that the larger the cross-sectional secondary moment, the greater the bending strength of the circuit layer.

This is because, if the same area is greater, the cross-sectional secondary moment becomes larger as the height 115 is larger than the width 114.

도 7은 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판(100b)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100b)에 대해 설명하기로 한다. 여기서, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 제1 실시예와 중복되는 설명은 생략하기로 한다.7 is a cross-sectional view of a printed circuit board 100b according to the second preferred embodiment of the present invention. Hereinafter, the printed circuit board 100b according to the present exemplary embodiment will be described with reference to the drawings. Here, the same or corresponding components are referred to by the same reference numerals, and descriptions overlapping with the first embodiment will be omitted.

도 7에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100b)은 빌드업 절연층(102)에 제1 회로층(101, 101a), 빌드업 회로층(103, 103a), 빌드업 비아(110), 및 더미비아(111)가 형성되고, 빌드업 절연층(102)의 일면에 제1 패드부(106)를 노출시키는 제1 오픈부(108)를 구비한 제1 보호층(104)이 형성되며, 빌드업 절연층(102)의 타면에 제2 패드부(107)를 노출시키는 제2 오픈부(109)를 구비한 제2 보호층(105)이 형성된다.As shown in FIG. 7, the printed circuit board 100b according to the present exemplary embodiment includes a first circuit layer 101 and 101a, a buildup circuit layer 103 and 103a, and a buildup on the buildup insulating layer 102. The first passivation layer having a via 110 and a dummy via 111 formed thereon and having a first open portion 108 exposing the first pad portion 106 on one surface of the build-up insulating layer 102 ( 104 is formed, and a second protective layer 105 having a second open portion 109 exposing the second pad portion 107 is formed on the other surface of the build-up insulating layer 102.

여기서, 더미비아(111)는 빌드업 절연층(102)의 더미영역(112)에 형성된 제1 회로층(101a)과 빌드업 회로층(103a)을 연결하는 역할을 하고, 회로의 작동에는 관여하지 않는다. 또한, 더미비아(111)를 형성하면, 전체적인 인쇄회로기판(100b)에 있어, 빌드업 절연층(102)의 더미영역(112)에 도금판을 삽입시킨 형상이 된다.Here, the dummy via 111 serves to connect the first circuit layer 101a and the buildup circuit layer 103a formed in the dummy region 112 of the buildup insulating layer 102, and is involved in the operation of the circuit. I never do that. In addition, when the dummy via 111 is formed, the plated plate is inserted into the dummy region 112 of the build-up insulating layer 102 in the entire printed circuit board 100b.

특히, 더미비아(111)를 형성하는 경우, 빌드업 절연층(102)의 더미영역(112)에 형성된 제1 회로층(101a)과 더미비아(111)는 연결되므로, 결과적으로, 제1 회로층(101a)의 폭(114) 대비 높이(115)가 커지게 된다. 따라서, 제1 회로층(101a)의 단면 2차 모멘트가 상승되며, 인쇄회로기판(100b)의 굽힘강도가 커지는 결과를 도출한다. 빌드업 회로층(103a)의 경우에도 마찬가지로, 인쇄회로기판(100b)의 굽힘강도가 커지는 결과를 도출한다.In particular, when the dummy via 111 is formed, the first circuit layer 101a and the dummy via 111 formed in the dummy region 112 of the build-up insulating layer 102 are connected, and as a result, the first circuit The height 115 becomes larger than the width 114 of the layer 101a. As a result, the cross-sectional secondary moment of the first circuit layer 101a is increased, resulting in a greater bending strength of the printed circuit board 100b. Similarly, in the case of the buildup circuit layer 103a, the result is that the bending strength of the printed circuit board 100b is increased.

도 8은 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판(100c)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100c)에 대해 설명하기로 한다. 여기서, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 제1 실시예 및 제2 실시예와 중복되는 설명은 생략하기로 한다.8 is a cross-sectional view of a printed circuit board 100c according to a third preferred embodiment of the present invention. Hereinafter, the printed circuit board 100c according to the present exemplary embodiment will be described with reference to the drawings. Here, the same or corresponding elements are referred to by the same reference numerals, and descriptions overlapping with the first and second embodiments will be omitted.

도 8에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100c)은 빌드업 절연층(102)상에 제1 회로층(101, 101a), 및 빌드업 회로층(103, 103a)이 형성되고, 빌드업 절연층(102)의 일면에 제1 패드부(106)를 노출시키는 제1 오픈부(108)를 구비한 제1 보호층(104)이 형성되며, 빌드업 절연층(102)의 타면에 제2 패드부(107)를 노출시키는 제2 오픈부(109)를 구비한 제2 보호층(105)이 형성된다.As shown in FIG. 8, in the printed circuit board 100c according to the present embodiment, the first circuit layers 101 and 101a and the build-up circuit layers 103 and 103a are formed on the build-up insulating layer 102. A first protective layer 104 having a first open portion 108 exposing the first pad portion 106 is formed on one surface of the build-up insulating layer 102, and the build-up insulating layer 102 is formed. A second protective layer 105 having a second open portion 109 exposing the second pad portion 107 is formed on the other surface of the substrate.

여기서, 빌드업 절연층(102)의 더미영역(112)에 형성된 제1 회로층(101a)은 일면이 빌드업 절연층(102)에 함침되고, 타면이 제1 보호층(104)에 함침된다. 반면, 빌드업 절연층(102)의 회로영역(113)에 형성된 제1 회로층(101)은 빌드업 절연 층(102)에만 함침된다.Here, one surface of the first circuit layer 101a formed in the dummy region 112 of the buildup insulating layer 102 is impregnated with the buildup insulating layer 102, and the other surface thereof is impregnated with the first protective layer 104. . On the other hand, the first circuit layer 101 formed in the circuit region 113 of the buildup insulation layer 102 is impregnated only in the buildup insulation layer 102.

빌드업 절연층(102)의 더미영역(112)에 형성된 제1 회로층(101a)이 제1 보호층(104)에도 함침됨에 따라, 제2 보호층(105)의 더미영역(112)에 함침된 빌드업 회로층(103a)과 대응되고, 따라서 인쇄회로기판(100c)에 안정감을 줄 수 있다. 또한, 인쇄회로기판(100c)의 안정감이 증대됨에 따라, 인쇄회로기판(100c)의 굽힘 강성이 향상된다. 또한, 더미영역(112)의 제1 회로층(101a)의 폭(114) 대비 높이(115)가 제1 실시예에 비하여 높아지므로, 굽힘 강성이 더욱 향상되는 결과가 도출된다.As the first circuit layer 101a formed in the dummy region 112 of the build-up insulating layer 102 is also impregnated into the first protective layer 104, it is impregnated into the dummy region 112 of the second protective layer 105. Corresponding to the built-up circuit layer 103a, thus providing a sense of stability to the printed circuit board 100c. In addition, as the stability of the printed circuit board 100c is increased, the bending rigidity of the printed circuit board 100c is improved. In addition, since the height 115 of the dummy circuit 112 in relation to the width 114 of the first circuit layer 101a is higher than in the first embodiment, the bending rigidity is further improved.

또한, 본 실시예에서는 제2 실시예와 같이, 더미영역(112)의 제1 회로층(101a)에 더미비아(111)가 연결될 수 있는데, 이 경우, 제1 회로층(101a)의 폭(114) 비 높이(115)가 커지므로 인쇄회로기판(100c)의 굽힘 강성이 더욱 향상된다.Also, in the present embodiment, as in the second embodiment, the dummy via 111 may be connected to the first circuit layer 101a of the dummy region 112. In this case, the width of the first circuit layer 101a ( 114) Since the height 115 is increased, the bending rigidity of the printed circuit board 100c is further improved.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 9 내지 도 14를 참조하여 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판(100a)의 제조방법을 설명하면 다음과 같다.9 to 14, the method of manufacturing the printed circuit board 100a according to the first embodiment of the present invention will be described.

먼저, 도 9에 도시한 바와 같이, 캐리어(116)에 이형층(117)을 형성한다.First, as shown in FIG. 9, the release layer 117 is formed on the carrier 116.

이때, 캐리어(116)는 인쇄회로기판(100a)의 제조과정에서 지지기능을 수행하기 위한 것으로서, 예를 들어 스테인레스강(Stainless Steel)이나 유기수지재를 함유하는 캐리어(116)가 사용될 수 있다. 특히, 스테인레스강의 경우, 인쇄회로기판 과의 분리가 수월하다는 장점이 있다.At this time, the carrier 116 is to perform a supporting function in the manufacturing process of the printed circuit board 100a, for example, a carrier 116 containing stainless steel or an organic resin material may be used. In particular, stainless steel has an advantage in that separation from the printed circuit board is easy.

또한, 이형층(117)은 인쇄회로기판(100a)으로부터 캐리어(116)를 분리할 때, 인쇄회로기판(100a), 특히, 제1 보호층(104)이 손상되지 않고 설계된 형상을 유지할 수 있도록, 캐리어(116)를 쉽게 분리시키는 기능을 갖는다. 이형층(117)의 물질로서는 예를 들어, 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 팔라디움(Pd) 및 백금(Pt)으로 구성된 군에서 하나 이상을 포함하는 전도성 금속이거나, 에폭시수지, 폴리이미드(Polyimide), 페놀(Phenol), 불소수지, PPO(Poly Phenylene Oxide)수지, BT(Bismaleimide Trianzine)수지, 유리섬유 및 종이로 구성된 군에서 하나 이상을 포함하는 절연성 물질일 수 있다.In addition, when the carrier layer 116 is separated from the printed circuit board 100a, the release layer 117 may maintain the designed shape without damaging the printed circuit board 100a, in particular, the first protective layer 104. , The carrier 116 is easily separated. Examples of the material of the release layer 117 include at least one of copper (Cu), gold (Au), silver (Ag), nickel (Ni), palladium (Pd), and platinum (Pt). Insulating metal or conductive material including one or more from the group consisting of epoxy resin, polyimide, phenol, fluorine resin, poly phenol oxide (PPO) resin, bismaleimide trianzine (BT) resin, glass fiber and paper It may be a substance.

다음, 도 10에 도시한 바와 같이, 이형층(117)이 형성된 캐리어(116) 상에 제1 보호층(104)을 형성한다. Next, as shown in FIG. 10, the first protective layer 104 is formed on the carrier 116 on which the release layer 117 is formed.

이때, 제1 보호층(104)이 캐리어(116)로부터 분리되는 것이 용이하도록, 제1 보호층은(104)은 이형층(117)보다 작은 길이 및 면적을 갖는 것이 바람직하다.In this case, the first protective layer 104 preferably has a smaller length and area than the release layer 117 so that the first protective layer 104 is easily separated from the carrier 116.

다음, 도 11에 도시한 바와 같이, 제1 보호층(104) 상에 더미영역(112)을 포함하여 제1 회로층(101, 101a)을 형성한다.Next, as shown in FIG. 11, the first circuit layers 101 and 101a are formed on the first protective layer 104 including the dummy region 112.

이때, 제1 보호층(104)은 제1 회로층(101, 101a)을 보호하는 역할을 하며, 절연재의 기능을 갖는다. 제1 보호층(104)은 예를 들어, 솔더레지스트층 또는 보호 필름 등으로 구성될 수 있고, 제1 회로층(101, 101a)을 보호하고 절연재의 기능을 갖는 어떤 물질이라도 가능하다.In this case, the first protective layer 104 serves to protect the first circuit layers 101 and 101a and has a function of an insulating material. The first protective layer 104 may be composed of, for example, a solder resist layer, a protective film, or the like, and may be any material that protects the first circuit layers 101 and 101a and has a function of an insulating material.

또한, 제1 회로층(101, 101a)은 예를 들어, 세미 어디티브(semi-additive) 공법을 이용하여 형성될 수 있으며, 제1 보호층(104)의 회로영역(113)과 더미영역(112) 모두에 형성된다. 특히, 더미영역(112)에 형성된 제1 회로층(101a)은 인쇄회로기판(100a)의 작동에는 관여하지 않고, 인쇄회로기판(100a)의 굽힘 강성을 향상시키는 역할을 한다.In addition, the first circuit layers 101 and 101a may be formed using, for example, a semi-additive method, and the circuit region 113 and the dummy region of the first protective layer 104 may be formed. 112) are formed on both. In particular, the first circuit layer 101a formed in the dummy region 112 does not participate in the operation of the printed circuit board 100a and serves to improve bending rigidity of the printed circuit board 100a.

특히, 제1 보호층(104)의 더미영역(112)에 형성된 제1 회로층(101a)은, 이하에 설명되는 빌드업 절연층(102)의 더미영역(112)에 형성된 빌드업 회로층(103a)과 함께, 회로층의 폭(114) 대비 높이(115)가 큰 것이 굽힘 강도의 향상에 있어서, 바람직하다.In particular, the first circuit layer 101a formed in the dummy region 112 of the first protective layer 104 may include the build-up circuit layer (formed in the dummy region 112 of the build-up insulating layer 102 described below). Along with 103a), a height 115 larger than the width 114 of the circuit layer is preferable in improving the bending strength.

다음, 도 12에 도시한 바와 같이, 제1 보호층(104)상에 빌드업 절연층(102)을 적층하고, 빌드업 절연층(102)에 빌드업 회로층(103, 103a)을 형성한다.Next, as shown in FIG. 12, the buildup insulating layer 102 is laminated on the first protective layer 104, and the buildup circuit layers 103 and 103a are formed on the buildup insulating layer 102. .

이때, 도 12에서는 하나의 층으로 구성하였으나, 이는 예시적인 것이고, 빌드업 절연층(102)과 빌드업 회로층(103, 103a)은 하나의 층일 수 있고, 다층으로 구성될 수도 있다.In this case, in FIG. 12, one layer is formed, but this is merely an example. The build-up insulating layer 102 and the build-up circuit layers 103 and 103a may be one layer or may be formed of a multilayer.

또한, 빌드업 절연층(102)은 제1 보호층(104)상에 적층될 때, 제1 회로층(101, 101a)을 함침하며, 제1 회로층(101, 101a)이 형성되지 않은 곳에 채워진다.In addition, when the build-up insulating layer 102 is laminated on the first protective layer 104, the first circuit layers 101 and 101a are impregnated, and the first circuit layers 101 and 101a are not formed. Is filled.

또한, 빌드업 절연층(102)의 회로영역(113)의 제1 회로층(101)과 빌드업 회 로층(103)을 연결하는 빌드업 비아(110)가 더 포함될 수 있다.In addition, the build-up via 110 connecting the first circuit layer 101 and the build-up circuit layer 103 of the circuit region 113 of the build-up insulating layer 102 may be further included.

또한, 빌드업 절연층(102)의 더미영역(112)에 형성된 빌드업 회로층(103a)은 제1 보호층(104)의 더미영역(112)에 형성된 제1 회로층(101a)과 같이, 인쇄회로기판(100a)의 작동에는 관여하지 않고, 인쇄회로기판(100a)의 굽힘 강성을 향상시키는 역할을 한다.In addition, the build-up circuit layer 103a formed in the dummy region 112 of the build-up insulating layer 102 is the same as the first circuit layer 101a formed in the dummy region 112 of the first protective layer 104. It does not participate in the operation of the printed circuit board 100a and serves to improve bending rigidity of the printed circuit board 100a.

다음, 도 13에 도시한 바와 같이, 빌드업 절연층(102)에 제2 보호층(105)을 형성하고, 캐리어(116)를 분리한다. 도 13에서는 빌드업 절연층(102)과 빌드업 회로층(103, 103a)을 각각 3개의 층으로 도시하였으나, 이는 예시적인 것이고, 본 발명이 이에 한정되지 않는다.Next, as shown in FIG. 13, the 2nd protective layer 105 is formed in the buildup insulating layer 102, and the carrier 116 is isolate | separated. In FIG. 13, the build-up insulating layer 102 and the build-up circuit layers 103 and 103a are illustrated as three layers, respectively, but this is exemplary and the present invention is not limited thereto.

이때, 빌드업 절연층(102)에 형성된 빌드업 회로층(103, 103a)이 제2 보호층(105)에 함침되며, 제2 보호층(105)은 빌드업 회로층(103, 103a)이 형성되지 않은 곳에 채워진다.At this time, the build-up circuit layers 103 and 103a formed on the build-up insulating layer 102 are impregnated in the second protective layer 105, and the second protective layer 105 is formed by the build-up circuit layers 103 and 103a. It is filled where it is not formed.

또한, 제2 보호층(105)은 제1 보호층(104)과 같은 물질로 구성될 수 있다.In addition, the second protective layer 105 may be formed of the same material as the first protective layer 104.

또한, 캐리어(116)는 인쇄회로기판(100a)의 작동에 관여하지 않으므로 분리하고, 이때, 이형층(117)이 형성되어 캐리어(116)의 분리가 쉬워진다.In addition, since the carrier 116 is not involved in the operation of the printed circuit board 100a, the carrier 116 is separated. At this time, the release layer 117 is formed, so that the carrier 116 is easily separated.

다음, 도 14에 도시한 바와 같이, 제1 보호층(104)에 제1 회로층(101) 중 제1 패드부(106)를 노출시키는 제1 오픈부(108)를 가공하고, 제2 보호층(105)에 빌드업 회로층(103) 중 제2 패드부(107)를 노출시키는 제2 오픈부(109)를 가공한다.Next, as shown in FIG. 14, the first opening part 108 exposing the first pad part 106 of the first circuit layer 101 is processed on the first protective layer 104, and the second protection part 104 is processed. The second open portion 109 exposing the second pad portion 107 of the build-up circuit layer 103 is processed in the layer 105.

이때, 제1 패드부(106)는 예를 들어, 인쇄회로기판(100a)에 솔더볼(미도시)이 결합되는 경우, 솔더볼이 결합되는 부분이 되고, 따라서 솔더볼이 형성될 수 있는 공간의 확보가 필요한바, 제1 패드부(106)에 해당하는 부분의 제1 보호층(104)에 제1 오픈부(108)를 가공한다.In this case, when the solder ball (not shown) is coupled to the printed circuit board 100a, for example, the first pad part 106 becomes a portion to which the solder ball is coupled, thus ensuring a space in which the solder ball may be formed. As necessary, the first open portion 108 is processed into the first protective layer 104 in the portion corresponding to the first pad portion 106.

또한, 제1 오픈부(108)는 예를 들어, 레이저 방식 또는 임프린트 방식 또는 가공드릴 등을 이용하여 가공하는 것이 가능하다.In addition, the first open portion 108 may be processed using, for example, a laser method, an imprint method, a machining drill, or the like.

또한, 제2 오픈부(109)는 제1 오픈부(108)와 대응하여, 제2 보호층(105)에 형성된다.In addition, the second open part 109 is formed in the second protective layer 105 in correspondence with the first open part 108.

여기서, 제2 오픈부(109)를 생성할 때는, 빌드업 회로층(103)이 제2 보호층(105)에 함침된 구조이므로, 빌드업 회로층(103)이 가공되지 않도록 주의해야 한다.Here, when the second open part 109 is generated, care should be taken not to process the build-up circuit layer 103 because the build-up circuit layer 103 is impregnated in the second protective layer 105.

이와 같은 제조공정에 의해 도 14에 도시한, 바람직한 제1 실시예에 따른 인쇄회로기판(100a)이 제조된다.By this manufacturing process, the printed circuit board 100a according to the first preferred embodiment shown in Fig. 14 is manufactured.

도 15 내지 도 18을 참조하여 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판(100b)의 제조방법을 설명하면 다음과 같다. 여기서, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 제1 실시예와 중복되는 설명은 생략하기로 한다.A method of manufacturing the printed circuit board 100b according to the second exemplary embodiment of the present invention will be described with reference to FIGS. 15 to 18 as follows. Here, the same or corresponding components are referred to by the same reference numerals, and descriptions overlapping with the first embodiment will be omitted.

먼저, 도 15에 도시한 바와 같이, 캐리어(116)에 제1 보호층(104)을 형성하고, 제1 보호층(104)에 더미영역(112)을 포함하여 제1 회로층(101, 101a)을 형성한다. 본 실시예에서는 제1 실시예와 같이, 캐리어(116)와 제1 보호층(104) 간 이형층(117)이 더 포함될 수 있다.First, as shown in FIG. 15, the first protective layer 104 is formed on the carrier 116, and the dummy circuit 112 is included in the first protective layer 104 to form the first circuit layers 101 and 101a. ). In this embodiment, as in the first embodiment, a release layer 117 between the carrier 116 and the first protective layer 104 may be further included.

다음, 도 16에 도시한 바와 같이, 제1 보호층(104)에 빌드업 절연층(102)을 적층하고, 빌드업 절연층(102)의 회로영역(113)에 빌드업 회로층(103) 및 빌드업 비아(110)를 형성하고, 빌드업 절연층(102)의 더미영역(112)에 빌드업 회로층(103a) 및 더미비아(111)를 형성한다.Next, as shown in FIG. 16, the buildup insulating layer 102 is laminated on the first protective layer 104, and the buildup circuit layer 103 is disposed in the circuit region 113 of the buildup insulating layer 102. And build-up vias 110, and build-up circuit layers 103a and dummy vias 111 are formed in the dummy regions 112 of the build-up insulating layer 102.

이때, 빌드업 비아(110)는 빌드업 절연층(102)의 회로영역(113)에 형성된 빌드업 회로층(103)과 제1 보호층(104)의 회로영역(113)에 형성된 제1 회로층(101)을 연결한다.In this case, the build-up via 110 may include the build-up circuit layer 103 formed in the circuit region 113 of the build-up insulating layer 102 and the first circuit formed in the circuit region 113 of the first protective layer 104. The layers 101 are connected.

또한, 더미비아(111)는 빌드업 절연층(102)의 더미영역(112)에 형성된 빌드업 회로층(103a)과 제1 보호층(104)의 더미영역(112)에 형성된 제1 회로층(101a)을 연결한다.In addition, the dummy vias 111 may include the build-up circuit layer 103a formed in the dummy region 112 of the build-up insulating layer 102 and the first circuit layer formed in the dummy region 112 of the first protective layer 104. Connect 101a.

상기와 같이 더미비아(111)가 형성되는 경우, 전체 인쇄회로기판(100b)의 더미영역(112)에 도금 판을 삽입한 형상이 되며, 더미영역(112)에 형성된 제1 회로층(101a)과 더미비아(111)가 연결되므로, 결과적으로 제1 회로층(101)의 폭(114) 대비 높이(115)가 매우 커지게 된다. 따라서 제1 회로층(101a)의 단면 2차 모멘트가 커지고, 결과적으로 인쇄회로기판(100b)의 굽힙 강성이 향상된다. 빌드업 회로 층(103a)의 경우에도 마찬가지로서, 인쇄회로기판(100b)의 굽힙 강성이 향상된다.When the dummy via 111 is formed as described above, the plated plate is inserted into the dummy region 112 of the entire printed circuit board 100b and the first circuit layer 101a formed in the dummy region 112. And the dummy via 111 are connected, and as a result, the height 115 of the first circuit layer 101 is very large compared to the width 114 of the first circuit layer 101. Accordingly, the cross-sectional secondary moment of the first circuit layer 101a is increased, and as a result, the bending rigidity of the printed circuit board 100b is improved. Similarly, in the case of the buildup circuit layer 103a, the bending rigidity of the printed circuit board 100b is improved.

다음, 도 17에 도시한 바와 같이, 빌드업 절연층(102)에 제2 보호층(105)을 형성하고, 캐리어(116)를 제거한다.Next, as shown in FIG. 17, the second protective layer 105 is formed on the buildup insulating layer 102, and the carrier 116 is removed.

다음, 도 18에 도시한 바와 같이, 제1 보호층(104)에 제1 회로층(101) 중 제1 패드부(106)를 노출시키는 제1 오픈부(108)를 가공하고, 제2 보호층(105)에 빌드업 회로층(103) 중 제2 패드부(107)를 노출시키는 제2 오픈부(109)를 가공한다. Next, as shown in FIG. 18, the first opening part 108 exposing the first pad part 106 of the first circuit layer 101 is processed on the first protection layer 104, and the second protection part 104 is processed. The second open portion 109 exposing the second pad portion 107 of the build-up circuit layer 103 is processed in the layer 105.

이와 같은 제조공정에 의해 도 18에 도시한, 바람직한 제2 실시예에 따른 인쇄회로기판(100b)이 제조된다.By this manufacturing process, the printed circuit board 100b according to the second preferred embodiment shown in Fig. 18 is manufactured.

도 19 내지 도 23을 참조하여 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판(100c)의 제조방법을 설명하면 다음과 같다. 여기서, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 제1 실시예 및 제2 실시예와 중복되는 설명은 생략하기로 한다.19 to 23, a method of manufacturing a printed circuit board 100c according to a third exemplary embodiment of the present invention will be described. Here, the same or corresponding elements are referred to by the same reference numerals, and descriptions overlapping with the first and second embodiments will be omitted.

먼저, 도 19에 도시한 바와 같이, 캐리어(116)에 제1 보호층(104)을 형성하고, 제1 보호층(104)의 더미영역(112)에 트렌치부(118)를 형성한다. First, as shown in FIG. 19, the first protective layer 104 is formed in the carrier 116, and the trench portion 118 is formed in the dummy region 112 of the first protective layer 104.

이때, 상기 트렌치부(118)는, 이하에 기술되는 제2 보호층(105)에 함침되는 더미영역(112)의 빌드업 회로층(103a)과 대응되는 위치의 제1 보호층(104)상에 형성된다. 또한, 트렌치부(118)는 예를 들어, 레이저, 가공드릴, 임프린트 공정을 이 용하여 가공할 수 있다. 또한, 캐리어(116)와 제1 보호층(104) 간 이형층(117)을 형성할 수 있다.At this time, the trench portion 118 is on the first protective layer 104 at a position corresponding to the build-up circuit layer 103a of the dummy region 112 impregnated in the second protective layer 105 described below. Is formed. In addition, the trench 118 may be processed using, for example, a laser, a drill, or an imprint process. In addition, the release layer 117 may be formed between the carrier 116 and the first protective layer 104.

다음, 도 20에 도시한 바와 같이, 제1 보호층(104)에 더미영역(112)을 포함하여 제1 회로층(101, 101a)을 형성한다.Next, as shown in FIG. 20, the first circuit layers 101 and 101a are formed in the first protective layer 104 including the dummy region 112.

이때, 트렌치부(118)를 포함하여 제1 회로층(101, 101a)을 형성한다. 따라서, 더미영역(112)에 형성된 제1 회로층(101a)의 일면은 제1 보호층(104)에 함침된 형상을 갖지만, 타면은 회로영역(113)에 형성된 제1 회로층(101)의 높이와 동일하다.At this time, the first circuit layers 101 and 101a are formed by including the trench 118. Accordingly, one surface of the first circuit layer 101a formed in the dummy region 112 has a shape impregnated in the first protective layer 104, while the other surface of the first circuit layer 101 is formed in the circuit region 113. Same height.

특히, 제1 회로층(101a)이 트렌치부(118)에도 형성됨에 따라, 제1 회로층(101a)의 폭(114) 대비 높이(115)가 커지므로, 인쇄회로기판(100c)의 굽힘 강성이 향상된다.In particular, as the first circuit layer 101a is also formed in the trench 118, the height 115 of the first circuit layer 101a becomes larger than the width 114 of the first circuit layer 101a, so that the bending rigidity of the printed circuit board 100c is increased. This is improved.

다음, 도 21에 도시한 바와 같이, 제1 보호층(104)에 빌드업 절연층(102)을 적층하고, 빌드업 절연층(102)에 빌드업 회로층(103, 103a)을 형성한다.Next, as shown in FIG. 21, the buildup insulating layer 102 is laminated on the first protective layer 104, and the buildup circuit layers 103 and 103a are formed on the buildup insulating layer 102.

이때, 더미영역(112)에 형성된 빌드업 회로층(103a)과 트렌치부(118)에 형성된 제1 회로층(101a)은 서로 대응하여 형성되므로, 인쇄회로기판(100c)에 안정감과 굽힘 강도의 상승을 부여한다.At this time, since the build-up circuit layer 103a formed in the dummy region 112 and the first circuit layer 101a formed in the trench portion 118 are formed to correspond to each other, the stability and bending strength of the printed circuit board 100c are increased. Give rise.

또한, 회로영역(113)의 제1 회로층(101)과 빌드업 회로층(103)을 연결하는 빌드업 비아(110)를 더 포함할 수 있고, 더미영역(112)의 제1 회로층(101a)과 빌드 업 회로층(103a)을 연결하는 더미비아(미도시)를 더 포함하여, 인쇄회로기판(100c)의 굽힘 강도를 향상시킬 수 있다.In addition, the electronic device may further include a build-up via 110 connecting the first circuit layer 101 and the build-up circuit layer 103 of the circuit region 113 to the first circuit layer (eg, the dummy region 112). A dummy via (not shown) connecting 101a and the build-up circuit layer 103a may be further included to improve bending strength of the printed circuit board 100c.

다음, 도 22에 도시한 바와 같이, 빌드업 절연층(102)에 제2 보호층(105)을 형성하고, 캐리어(116)를 제거한다.Next, as shown in FIG. 22, the 2nd protective layer 105 is formed in the buildup insulating layer 102, and the carrier 116 is removed.

다음, 도 23에 도시한 바와 같이, 제1 보호층(104)에 제1 회로층(101) 중 제1 패드부(106)를 노출시키는 제1 오픈부(108)를 가공하고, 제2 보호층(105)에 빌드업 회로층(103) 중 제2 패드부(107)를 노출시키는 제2 오픈부(109)를 가공한다.Next, as shown in FIG. 23, the first opening part 108 exposing the first pad part 106 of the first circuit layer 101 is processed on the first protection layer 104, and the second protection part 104 is processed. The second open portion 109 exposing the second pad portion 107 of the build-up circuit layer 103 is processed in the layer 105.

이와 같은 제조공정에 의해 도 23에 도시한, 바람직한 제3 실시예에 따른 인쇄회로기판(100c)이 제조된다.By this manufacturing process, the printed circuit board 100c according to the third preferred embodiment shown in Fig. 23 is manufactured.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 더미패턴을 구비한 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and a printed circuit board having a dummy pattern and a manufacturing method thereof according to the present invention are not limited thereto. It will be apparent that modifications and improvements are possible by those skilled in the art within the scope of the present invention.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.All simple modifications and variations of the present invention fall within the scope of the present invention, and the specific scope of protection of the present invention will be apparent from the appended claims.

도 1 내지 4는 종래기술에 따른 인쇄회로기판을 제조하는 방법을 설명하기 위한 공정단면도이다.1 to 4 is a process cross-sectional view for explaining a method for manufacturing a printed circuit board according to the prior art.

도 5는 본 발명의 바람직한 제1 실시예에 따른 더미패턴을 구비한 인쇄회로기판의 단면도이다.5 is a cross-sectional view of a printed circuit board having a dummy pattern according to a first embodiment of the present invention.

도 6은 단위 회로층을 나타낸 확대도이다.6 is an enlarged view illustrating a unit circuit layer.

도 7은 본 발명의 바람직한 제2 실시예에 따른 더미패턴을 구비한 인쇄회로기판의 단면도이다.7 is a cross-sectional view of a printed circuit board having a dummy pattern according to a second exemplary embodiment of the present invention.

도 8은 본 발명의 바람직한 제3 실시예에 따른 더미패턴을 구비한 인쇄회로기판의 단면도이다.8 is a cross-sectional view of a printed circuit board having a dummy pattern according to a third exemplary embodiment of the present invention.

도 9 내지 14는 도 5에 도시된 더미패턴을 구비한 인쇄회로기판을 제조하는 방법을 설명하기 위한 공정단면도이다.9 to 14 are cross-sectional views illustrating a method of manufacturing a printed circuit board having a dummy pattern shown in FIG. 5.

도 15 내지 18은 도 7에 도시된 더미패턴을 구비한 인쇄회로기판을 제조하는 방법을 설명하기 위한 공정단면도이다.15 to 18 are cross-sectional views illustrating a method of manufacturing a printed circuit board having a dummy pattern shown in FIG. 7.

도 19 내지 23은 도 8에 도시된 더미패턴을 구비한 인쇄회로기판을 제조하는 방법을 설명하기 위한 공정단면도이다.19 to 23 are cross-sectional views illustrating a method of manufacturing a printed circuit board having a dummy pattern shown in FIG. 8.

<도면의 주요부분에 대한 설명><Description of main parts of drawing>

2 : 캐리어 3 : 제1 보호층2: carrier 3: first protective layer

4 : 제1 회로층 5 : 빌드업 절연층4: first circuit layer 5: build-up insulating layer

6 : 빌드업 회로층 7 : 빌드업 비아6: buildup circuitry 7: buildup vias

8 : 제2 보호층 9 : 제1 패드부8: second protective layer 9: first pad portion

10 : 제2 패드부 11 : 제1 오픈부10: second pad portion 11: first opening portion

12 : 제2 오픈부12: second open part

101, 101a : 제1 회로층 102 : 빌드업 절연층101, 101a: first circuit layer 102: build-up insulating layer

103, 103a : 빌드업 회로층 104 : 제1 보호층103, 103a: build-up circuit layer 104: first protective layer

105 : 제2 보호층 106 : 제1 패드부105: second protective layer 106: first pad portion

107 : 제2 패드부 108 : 제1 오픈부107: second pad portion 108: first opening portion

109 : 제2 오픈부 110 : 빌드업비아109: Second Opening Unit 110: Build-up Via

111 : 더미비아 112 : 더미영역111: dummy via 112: dummy area

113 : 회로영역 114 : 폭113: circuit area 114: width

115 : 높이 116 : 캐리어115: height 116: carrier

117 : 이형층 118 : 트렌치부117: release layer 118: trench portion

Claims

A build-up insulating layer having a first circuit layer impregnated on one surface including a dummy region and a circuit region, and a build-up circuit layer including the dummy region and a circuit region on the other surface thereof and connected to the first circuit layer;

A first protective layer formed on one surface of the build-up insulating layer and having a first open portion processed to expose a first pad portion among the first circuit layers; And

A second protective layer formed on the other surface of the build-up insulating layer and having a second open portion processed to expose a second pad portion of the build-up circuit layer;

And the first circuit layer and the build-up circuit layer formed in the dummy region are not electrically connected to the first circuit layer and the build-up circuit layer formed in the circuit region.

The method according to claim 1,

The first circuit layer, the build-up circuit layer, and the build-up via are formed in the circuit region of the build-up insulation layer, and the first circuit layer and the build-up circuit layer are formed in the dummy region of the build-up insulation layer. And a dummy via is formed on the printed circuit board.

The method according to claim 1 or 2,

The first circuit layer formed in the dummy region of the build-up insulating layer, one surface is impregnated with the build-up insulating layer, the other surface is impregnated with the first protective layer.

The method according to claim 1,

The first circuit layer and the build-up circuit layer formed in the dummy region of the build-up insulating layer is a printed circuit board, characterized in that the height to width.

(A) forming a first passivation layer on the carrier and forming a first circuit layer including a dummy region in the first passivation layer;

(B) stacking a buildup insulating layer on the first protective layer and forming a buildup circuit layer connected to the first circuit layer including a dummy region in the buildup insulating layer;

(C) forming a second protective layer on the build-up insulating layer and removing the carrier; And

(D) processing the first open portion exposing the first pad portion of the first circuit layer to the first protective layer, and the second open portion exposing the second pad portion of the build-up circuit layer to the second protective layer. Processing;

Method of manufacturing a printed circuit board comprising a.

The method according to claim 5,

In the step (B), the build-up circuit layer and the build-up via are formed in the circuit area of the build-up insulating layer, and the build-up circuit layer and the first circuit are formed in the dummy area of the build-up insulating layer. And forming a dummy via connecting the layer and the build-up circuit layer to each other.

The method according to claim 5 or 6,

Step (A) is

(A1) forming a first protective layer on the carrier;

(A2) forming a trench in the dummy region of the first protective layer;

(A3) forming a first circuit layer on the first passivation layer, including the trench portion;

Method of manufacturing a printed circuit board comprising a.

The method according to claim 5,

The first circuit layer and the build-up circuit layer formed in the dummy region of the build-up insulating layer is a manufacturing method of the printed circuit board, characterized in that the height to width.

The method according to claim 5,

Step (A) is

(A1) forming a release layer on the carrier;

(A2) forming a first protective layer on the release layer;

(A3) forming a first circuit layer including a dummy region in the first protective layer;

Method of manufacturing a printed circuit board comprising a.