KR101056754B1 - Group III nitride semiconductor light emitting device - Google Patents

Group III nitride semiconductor light emitting device Download PDF

Info

Publication number
KR101056754B1
KR101056754B1 KR1020090096297A KR20090096297A KR101056754B1 KR 101056754 B1 KR101056754 B1 KR 101056754B1 KR 1020090096297 A KR1020090096297 A KR 1020090096297A KR 20090096297 A KR20090096297 A KR 20090096297A KR 101056754 B1 KR101056754 B1 KR 101056754B1
Authority
KR
South Korea
Prior art keywords
active layer
layer
emitting device
light emitting
group iii
Prior art date
Application number
KR1020090096297A
Other languages
Korean (ko)
Other versions
KR20110039035A (en
Inventor
안도열
박승환
방동수
구분회
Original Assignee
우리엘에스티 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우리엘에스티 주식회사 filed Critical 우리엘에스티 주식회사
Priority to KR1020090096297A priority Critical patent/KR101056754B1/en
Publication of KR20110039035A publication Critical patent/KR20110039035A/en
Application granted granted Critical
Publication of KR101056754B1 publication Critical patent/KR101056754B1/en

Links

Images

Abstract

본 개시는 기판; 기판 위에 형성되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 및 활성층의 횡 방향 양측에 위치되어 활성층의 측면으로 전자와 정공을 공급하는 제1,2 도전형 반도체층;을 포함하는 3족 질화물 반도체 발광소자에 관한 것이다.The present disclosure is a substrate; An active layer formed on the substrate and generating light by recombination of electrons and holes; And first and second conductivity type semiconductor layers positioned on both sides of the active layer in the transverse direction and supplying electrons and holes to the side surfaces of the active layer.

반도체, 발광소자, 횡방향 접합(tranverse junction), 게이트 전극, 금속층 Semiconductor, Light Emitting Device, Transverse Junction, Gate Electrode, Metal Layer

Description

3족 질화물 반도체 발광소자{III NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}Group III nitride semiconductor light emitting device {III NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자에 관한 것으로, 특히 비방사 재결합(non-radiative recombination)과 내부 전계에 의해 양자 효율이 감쇄되는 것을 감소시킬 수 있는 3족 질화물 반도체 발광소자에 관한 것이다.The present disclosure relates to a group III nitride semiconductor light emitting device as a whole, and more particularly, to a group III nitride semiconductor light emitting device capable of reducing attenuation of quantum efficiency by non-radiative recombination and an internal electric field. will be.

여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.Here, the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Means a light emitting device, such as a light emitting diode comprising a, and does not exclude the inclusion of a material consisting of elements of other groups such as SiC, SiN, SiCN, CN or a semiconductor layer of these materials.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.1 is a view illustrating an example of a conventional Group III nitride semiconductor light emitting device, wherein the Group III nitride semiconductor light emitting device is grown on the substrate 100, the buffer layer 200 grown on the substrate 100, and the buffer layer 200. n-type group III nitride semiconductor layer 300, an active layer 400 grown on the n-type group III nitride semiconductor layer 300, p-type group III nitride semiconductor layer 500, p-type 3 grown on the active layer 400 The p-side electrode 600 formed on the group nitride semiconductor layer 500, the p-side bonding pad 700 formed on the p-side electrode 600, the p-type group III nitride semiconductor layer 500 and the active layer 400 are formed. The n-side electrode 800 and the passivation layer 900 are formed on the n-type group III nitride semiconductor layer 300 exposed by mesa etching.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 일반적으로 고온에서 안정하며 비교적 3족 질화물 박막의 성장이 용이한 사파이어 기판이 사용되고 있다.As the substrate 100, a GaN-based substrate is used as a homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate is used as a heterogeneous substrate, but in general, a sapphire substrate which is stable at high temperature and easily grows a relatively thin group III nitride thin film is used. It is used.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.The active layer 400 is a layer that generates photons (light) through recombination of electrons and holes, and is mainly composed of In (x) Ga (1-x) N (0 <x≤1), and one quantum well layer (single quantum wells) or multiple quantum wells.

이러한 종래 3족 질화물 반도체 발광소자에서 여러 개의 물질층으로 형성된 활성층(400)의 두께 방향으로 전자와 정공이 이동이 하는 경우, 전자와 정공의 재결합에 의해 빛이 아닌 열을 생성하는 비방사 재결합(non-radiative recombination)의 발생 빈도가 증가하여 양자 효율이 저하되는 문제가 있었다.In the conventional Group III nitride semiconductor light emitting device, when electrons and holes move in the thickness direction of the active layer 400 formed of a plurality of material layers, non-radiative recombination that generates heat instead of light by recombination of electrons and holes ( As the frequency of non-radiative recombination increases, the quantum efficiency is deteriorated.

또한, 종래 3족 질화물 반도체 발광소자에 있어서 압전(piezoelectic) 현상 및 자발 분극(spotaneous polarization)에 의해 형성된 내부 전계에 의해 전자와 정공의 이동이 제한되어 양자 효율이 저하되는 문제가 있었다.In addition, the conventional group III nitride semiconductor light emitting device has a problem in that the movement of electrons and holes is restricted by the internal electric field formed by piezoelectric phenomenon and spotaneous polarization, thereby deteriorating quantum efficiency.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 기판; 기판 위에 형성되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 및 활성층의 횡 방향 양측에 위치되어 활성층의 측면으로 전자와 정공을 공급하는 제1,2 도전형 반도체층;을 포함하는 3족 질화물 반도체 발광소자가 제공된다.According to one aspect of the present disclosure, a substrate; An active layer formed on the substrate and generating light by recombination of electrons and holes; And first and second conductivity type semiconductor layers positioned on both sides of the active layer in the transverse direction and supplying electrons and holes to the side surfaces of the active layer.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).

도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 보인 도면으 로서, 기판(11), 활성층(12), 제1,2 도전형 반도체층(14,16)을 포함한다.2 illustrates an example of a group III nitride semiconductor light emitting device according to the present disclosure, and includes a substrate 11, an active layer 12, and first and second conductive semiconductor layers 14 and 16.

기판(11)은, 동종기판으로 GaN계 기판이 이용될 수 있으며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용될 수 있으나, 고온에서 안정하며 비교적 3족 질화물 박막의 성장이 용이한 사파이어 기판이 바람직하다.As the substrate 11, a GaN-based substrate may be used as a homogeneous substrate, and a sapphire substrate, a SiC substrate, or a Si substrate may be used as a heterogeneous substrate. Sapphire substrates are preferred.

활성층(12)은, 기판(11) 위에 상하 방향으로 적층 형성되며, 전자와 전공이 재결합되는 양자 우물층(12b)과 양자 우물층(12b)의 상하면에 각각 위치되는 장벽층(12a,12c)으로 형성될 수 있다.The active layer 12 is stacked on the substrate 11 in the vertical direction, and barrier layers 12a and 12c are disposed on upper and lower surfaces of the quantum well layer 12b and the quantum well layer 12b, respectively, in which electrons and holes are recombined. It can be formed as.

여기서, 기판(11)이 사파이어 기판으로 형성되는 경우, 기판(11)과 활성층(12) 사이의 격자 상수 불일치로 인해 활성층(12)에 결정 결함이 발생될 수 있으며, 이를 저감시키기 위해 기판(11)과 활성층(12) 사이에는 도핑되지 않은 GaN층(13)이 형성될 수 있다. 또한, 도핑되지 않은 GaN층(13)과 기판(11) 사이에는 버퍼층이 더 형성될 수 있다.Here, when the substrate 11 is formed of a sapphire substrate, crystal defects may occur in the active layer 12 due to a lattice constant mismatch between the substrate 11 and the active layer 12, and in order to reduce this, the substrate 11 may be reduced. ) And the undoped GaN layer 13 may be formed between the active layer 12 and the active layer 12. In addition, a buffer layer may be further formed between the undoped GaN layer 13 and the substrate 11.

양자 우물층(12b)은, In(x)Ga(1-x)N (0<x≤1)로 이루어질 수 있으며, 활성층(12)은 하나의 양자 우물층(single quantum well) 뿐만 아니라, 복수 개의 양자 우물층들(multi quantum wells)로 구성될 수도 있다. 후자의 경우 장벽층(12a,12c)은 각 양자 우물층들 사이에 각각 위치될 수 있다.The quantum well layer 12b may be formed of In (x) Ga (1-x) N (0 <x ≦ 1), and the active layer 12 may have a plurality of quantum well layers as well as a single quantum well layer. It may be composed of four quantum wells. In the latter case, barrier layers 12a and 12c may be located between the respective quantum well layers, respectively.

제1 도전형 반도체층(14) 및 제2 도전형 반도체층(16)은 활성층(12)의 횡 방향 양측에 각각 위치된다. 특히, 양자 우물층(12b)의 횡 방향 양측이 각각 제1,2 도전형 반도체층(14,16)과 접하도록 형성되는 것이 바람직하다.The first conductive semiconductor layer 14 and the second conductive semiconductor layer 16 are located on both sides of the active layer 12 in the transverse direction. In particular, it is preferable that both lateral sides of the quantum well layer 12b are formed to contact the first and second conductivity-type semiconductor layers 14 and 16, respectively.

이에 의해, 전자와 정공은 활성층(12)의 측면을 통해 주입된다. 즉, 전자와 정공이 양자 우물층(12b)으로 직접 주입될 수 있다. As a result, electrons and holes are injected through the side surfaces of the active layer 12. That is, electrons and holes may be directly injected into the quantum well layer 12b.

따라서, 전자와 정공이 활성층(12)의 두께 방향으로 주입되는 경우에 발생될 수 있는 비방사 재결합(non-radiative recombination)의 발생 빈도가 저감되어 양자 효율이 향상될 수 있다.Accordingly, the frequency of occurrence of non-radiative recombination, which may occur when electrons and holes are injected in the thickness direction of the active layer 12, may be reduced, thereby improving quantum efficiency.

제1 도전형 반도체층(14) 및 제2 도전형 반도체층(16) 각각은 3족 질화물 반도체에 n형 불순물 및 p형 불순물이 도핑된 반도체로 형성된다.Each of the first conductive semiconductor layer 14 and the second conductive semiconductor layer 16 is formed of a semiconductor doped with n-type impurities and p-type impurities in a group III nitride semiconductor.

구체적으로 3족 질화물 반도체는 Al(x)In(y)Ga(1-x-y)N(0≤x≤1,0≤y≤1,0≤x+y≤1)으로 형성될 수 있으며, n형 불순물은 Si, Ge, Se, C 등이 사용될 수 있으며, p형 분순물은 Mg, Zn, Be 등이 사용될 수 있다.Specifically, the group III nitride semiconductor may be formed of Al (x) In (y) Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1,0 ≦ x + y ≦ 1), and n Si, Ge, Se, C, etc. may be used as the type impurity, and Mg, Zn, Be, etc. may be used as the p-type impurities.

또한, 제1 도전형 반도체층(14) 및 제2 도전형 반도체층(16)의 상면에는 외부의 전원과 연결되는 제1 전극(14a), 제2 전극(16a)이 각각 구비된다.In addition, upper surfaces of the first conductive semiconductor layer 14 and the second conductive semiconductor layer 16 are provided with a first electrode 14a and a second electrode 16a respectively connected to an external power source.

본 개시에 따른 3족 질화물 반도체 발광소자(10)는 아래와 같은 공정에 의해 형성될 수 있다.The group III nitride semiconductor light emitting device 10 according to the present disclosure may be formed by the following process.

즉, 기판(11) 위에 활성층(12)을 적층한 후, 제1 도전형 반도체층(14)이 형성되는 위치의 활성층 영역을 제외한 나머지 영역을 차폐한 상태에서 n형 불순물을 도핑하여 제1 도전형 반도체층(14)을 형성하며, 같은 원리로 제2 도전형 반도체층(16)을 형성할 수 있다.That is, after the active layer 12 is stacked on the substrate 11, the n-type impurity is doped in a state in which the remaining regions other than the active layer region at the position where the first conductivity-type semiconductor layer 14 is formed are doped and the first conductive layer is doped. The semiconductor layer 14 may be formed, and the second conductivity-type semiconductor layer 16 may be formed on the same principle.

다른 방법으로, 기판(11) 위에 활성층(12)을 적층한 후, 식각 공정을 통해 제1 도전형 반도체층(14)이 형성되는 위치의 활성층 영역을 제거하고 n형 불순물이 도핑된 제1 도전형 반도체층(14)을 형성할 수 있으며, 같은 원리로 제2 도전형 반 도체층(16)을 형성할 수 있다.Alternatively, after the active layer 12 is laminated on the substrate 11, the active layer region at the position where the first conductive semiconductor layer 14 is formed is removed by an etching process, and the first conductive doped with n-type impurities. The semiconductor layer 14 may be formed, and the second conductive semiconductor layer 16 may be formed on the same principle.

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 보인 도면으로서, 본 예에 따른 3족 질화물 반도체 발광소자(20)는 앞서 설명한 기판(11), 활성층(12), 제1,2 도전형 반도체층(14,16) 외에, 게이트 전극(23) 및 절연층(25)을 더 포함한다.3 is a view illustrating another example of the group III nitride semiconductor light emitting device according to the present disclosure. The group III nitride semiconductor light emitting device 20 according to the present example may include the substrate 11, the active layer 12, the first, In addition to the two conductive semiconductor layers 14 and 16, the gate electrode 23 and the insulating layer 25 are further included.

게이트 전극(23)은 3족 질화물 반도체 발광소자(10)의 상측, 즉 활성층(12) 위에 형성되며, 절연층(25)은 게이트 전극(23)과 활성층(12) 사이에 형성된다.The gate electrode 23 is formed above the group III nitride semiconductor light emitting device 10, that is, on the active layer 12, and the insulating layer 25 is formed between the gate electrode 23 and the active layer 12.

여기서, 게이트 전극(23)과 절연층(25)은 활성층(12)에서 생성된 빛이 용이하게 방출될 수 있도록 투광성 금속 물질로 형성되는 것이 바람직하다.Here, the gate electrode 23 and the insulating layer 25 is preferably formed of a light-transmissive metal material so that the light generated in the active layer 12 can be easily emitted.

이에 의해, 활성층(12)에 상하방향의 전위를 형성할 수 있으며, 형성된 전위에 의해 압전(piezoelectic) 현상 및 자발 분극(spotaneous polarization)에 의해 형성된 내부 전계를 감소시킬 수 있게 된다.As a result, an electric potential in the vertical direction can be formed in the active layer 12, and the internal electric field formed by the piezolectic phenomenon and the spontaneous polarization can be reduced by the formed electric potential.

도 4는 도 3의 게이트 전극에 의한 내부 전계의 변화를 보인 도면으로서, 게이트 전극(23)에 전원이 인가되기 전(a),후(b), 제1 도전형 반도체층(14), 활성층(12), 제2 도전형 반도체층(16)의 전도대(conduction band) 에너지를 보인 것이다.4 is a diagram illustrating a change in an internal electric field by the gate electrode of FIG. 3, before (a) and after (b) the first conductive semiconductor layer 14 and the active layer are applied with power to the gate electrode 23. (12), the conduction band energy of the second conductivity-type semiconductor layer 16 is shown.

(a)에서 활성층(12) 영역(A)에는 압전(piezoelectic) 현상 및 자발 분극(spotaneous polarization)에 의해 내부 전계가 형성됨을 볼 수 있으나, (b)의 경우 활성층(12) 영역(A)에 형성된 내부 전계가 상당히 감소되는 것을 볼 수 있다.In (a), it can be seen that an internal electric field is formed in the region A of the active layer 12 by piezolectic phenomenon and spotaneous polarization, but in case of (b), in the region A of the active layer 12 It can be seen that the internal field formed is significantly reduced.

도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 예를 보인 도 면으로서, 본 예에 따른 3족 질화물 반도체 발광소자(30)는, 도 2를 참조하여 설명한 기판(11), 활성층(12), 제1,2 도전형 반도체층(14,16) 외에, 금속층(34)을 더 포함한다.FIG. 5 is a view showing another example of the group III nitride semiconductor light emitting device according to the present disclosure. The group III nitride semiconductor light emitting device 30 according to the present example may include the substrate 11 and the active layer described with reference to FIG. 2. In addition to (12) and the first and second conductivity-type semiconductor layers 14 and 16, a metal layer 34 is further included.

금속층(34)은 활성층(12)의 상면에 서로 이격되게 형성되는 형성되는 적어도 둘 이상의 홈(32g)에 형성된다. The metal layer 34 is formed in at least two grooves 32g formed on the top surface of the active layer 12 so as to be spaced apart from each other.

여기서, 홈(32g)은 활성층(12)의 상면을 볼 때, 격자형, 스트라이프형 등으로 형성될 수 있다.Here, the groove 32g may be formed in a lattice shape, a stripe shape, or the like when looking at the top surface of the active layer 12.

또한, 홈(32g)의 두께와 인접하는 홈(32g) 사이의 거리 비는 1:1~10으로 형성되며, 홈(32g)의 두께는 1nm ~ 10nm로 형성되는 것이 바람직하다.In addition, the distance ratio between the thickness of the groove 32g and the groove 32g adjacent to each other is preferably 1: 1 to 10, and the thickness of the groove 32g is preferably 1nm to 10nm.

또한, 홈(32g)은 양자 우물층(12b)에 인접한 깊이로 형성되는 것이 바람직하다. 홈(32g)이 양자 우물층(12b)에 형성되는 경우 전자와 정공의 이동을 방해하는 문제가 발생될 수 있기 때문이다.In addition, the groove 32g is preferably formed to a depth adjacent to the quantum well layer 12b. This is because when the groove 32g is formed in the quantum well layer 12b, a problem may be prevented that the electrons and holes move.

이에 의해, 각 금속층(34)에는 활성층(12)에서 발생되는 빛에 의해 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)이 발생되며, 또한, 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)에 의해 인접하는 두 금속층(34) 사이에 위치되는 활성층(12)에 광전계(optical electric field)가 강하게 형성된다. 결과적으로, 광구속율(optical confinement factor)이 향상되며 양자효율이 향상될 수 있다.As a result, Surface Plasmon Resonance (SPR) is generated in each of the metal layers 34 by the light generated from the active layer 12, and the two adjacent Plasmon Resonances (SPR) are adjacent to each other. An optical electric field is strongly formed in the active layer 12 located between the metal layers 34. As a result, the optical confinement factor is improved and the quantum efficiency can be improved.

구체적으로 설명하면, 양자효율은 광증폭율(light amplification factor;A)에 비례하며, 활성층(12)의 길이가 L인 3족 질화물 반도체 발광소자(10)의 광증폭 율(light amplification factor;A)은 다음과 같이 정의된다.Specifically, the quantum efficiency is proportional to the light amplification factor A, and the light amplification factor A of the group III nitride semiconductor light emitting device 10 having the length of the active layer 12 is A. ) Is defined as

Figure 112009062046988-pat00001
Figure 112009062046988-pat00001

여기서, Γ는 광구속율(optical confinement factor)이고, g는 광이득(optical gain)이다.Where Γ is the optical confinement factor and g is the optical gain.

한편, 광구속율(optical confinement factor;Γ)는 다음과 같이 정의된다.On the other hand, the optical confinement factor (Γ) is defined as follows.

Figure 112009062046988-pat00002
Figure 112009062046988-pat00002

여기서, E는 광전계(optical electric field)이다.Where E is an optical electric field.

두 수학식을 살펴보면, 활성층(12)의 광전계(optical electric field)가 주변에 비해 상대적으로 커질수록 광구속율(optical confinement factor;Γ)이 커지게 되며, 광증폭율(light amplification factor;A)이 커지게 된다.Looking at the two equations, as the optical electric field of the active layer 12 becomes larger than the surroundings, the optical confinement factor (Γ) increases, and the light amplification factor (A) is increased. Will become large.

활성층(12)의 광전계(optical electric field)는, 활성층(12)에서 발생된 빛에 의해 금속층(34)에 발생되는 표면 플라즈몬(surface plasmon)이 들뜨는 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)에 의해 강하게 형성될 수 있다.The optical electric field of the active layer 12 is subjected to Surface Plasmon Resonance (SPR) where surface plasmon generated in the metal layer 34 is lifted by the light generated in the active layer 12. It can be formed strongly by.

즉, 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)에 의해 금속층(34)은 절대값이 큰 음의 유효유전율(effective dielectric constant)을 갖게 되며, 이에 의해 두 금속층(34) 사이에 위치되는 활성층(12)에는 강한 광전계가 형성 된다.That is, due to surface plasmon resonance (SPR), the metal layer 34 has a negative effective dielectric constant having a large absolute value, whereby the active layer 12 positioned between the two metal layers 34. ) A strong photoelectric field is formed.

한편, 금속층(34)은 표면 플라즈몬 공명이 발생될 수 있는 금속으로 형성되며, 구체적으로 Ag, Al, Au 등과 같이 외부 자극에 의해 전자의 방출이 쉽고 음의 유전상수를 갖는 금속들이 주로 사용될 수 있다. 더불어, Ag, Al, Au 의 합금도 금속층(34)으로 사용될 수 있다.Meanwhile, the metal layer 34 is formed of a metal capable of generating surface plasmon resonance. Specifically, metals having easy dielectric emission and negative dielectric constant such as Ag, Al, Au, etc. may be mainly used. . In addition, an alloy of Ag, Al, Au may also be used as the metal layer 34.

금속층(34)은 패터닝 공정, 식각 공정 및 증착 공정에 의해 형성될 수 있다.The metal layer 34 may be formed by a patterning process, an etching process, and a deposition process.

패터닝 공정은 나노 패터닝에 유용한 전자빔 패터닝, 식각 공정은 습식 식각(wet etching) 또는 전자빔 식각 공정(electron beam lithography),  그리고 증착 공정은 전자빔 증착(Electron beam evaporation) 등에 의해 이루어질 수 있다. The patterning process may be electron beam patterning useful for nanopatterning, the etching process may be wet etching or electron beam lithography, and the deposition process may be performed by electron beam evaporation.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.

(1). 활성층은 전자와 전공이 재결합되는 양자 우물층과, 양자 우물층의 상하면에 각각 위치되는 장벽층을 포함하는 3족 질화물 반도체 발광소자.(One). The active layer is a group III nitride semiconductor light-emitting device comprising a quantum well layer, the electrons and holes are recombined, and a barrier layer located on the upper and lower surfaces of the quantum well layer, respectively.

이에 의해, 양자 우물층으로부터 전자와 정공이 누설되는 문제가 장벽층에 의해 방지될 수 있으므로, 양자 효율이 나빠지는 문제가 제거될 수 있다.Thereby, the problem of leakage of electrons and holes from the quantum well layer can be prevented by the barrier layer, so that the problem of quantum efficiency deteriorating can be eliminated.

(2). 양자 우물층의 횡 방향 양측은 각각 제1,2 도전형 반도체층과 접하는 3족 질화물 반도체 발광소자.(2). A group III nitride semiconductor light emitting device in which lateral wells of the quantum well layer are in contact with the first and second conductivity type semiconductor layers, respectively.

이에 의해, 제1,2 도전형 반도체층으로부터 양자 우물층으로 전자와 정공의 유입이 용이하게 이루어질 수 있다.As a result, electrons and holes can be easily introduced into the quantum well layer from the first and second conductivity-type semiconductor layers.

(3). 활성층 위에 형성되어 상하 방향의 전위를 형성하는 게이트 전극과, 게이트 전극과 활성층 사이에 위치되는 절연층을 더 포함하는 3족 질화물 반도체 발 광소자.(3). A group III nitride semiconductor light-emitting device further comprising a gate electrode formed on the active layer to form a potential in the vertical direction, and an insulating layer positioned between the gate electrode and the active layer.

이에 의해, 게이트 전극에 의해 형성된 전위에 의해 양자효율에 악영향을 주는 활성층 내의 내부 전계를 감소시킬 수 있다.Thereby, the internal electric field in the active layer which adversely affects the quantum efficiency by the potential formed by the gate electrode can be reduced.

(4). 게이트 전극은 투광성 금속 물질로 형성되는 3족 질화물 반도체 발광소자.(4). The gate electrode is a group III nitride semiconductor light emitting device formed of a light-transmissive metal material.

이에 의해, 활성층에서 발생되는 빛이 게이트 전극을 투과하여 방출될 수 있으므로 게이트 전극으로 인한 양자 효율의 저하를 방지할 수 있다.As a result, since light generated in the active layer can be emitted through the gate electrode, a decrease in quantum efficiency due to the gate electrode can be prevented.

(5). 활성층의 상면에 서로 이격되게 형성되는 적어도 둘 이상의 홈; 및 홈에 형성되는 금속층;을 더 포함하는 3족 질화물 반도체 발광소자.(5). At least two grooves formed spaced apart from each other on an upper surface of the active layer; And a metal layer formed in the groove.

이에 의해, 인접하는 두 금속층 사이에 위치되는 활성층의 광구속율(light confinement factor)을 향상시킬 수 있으며, 양자 효율을 향상시킬 수 있다.Thereby, the light confinement factor of the active layer located between two adjacent metal layers can be improved, and quantum efficiency can be improved.

(6). 금속층은 Ag, Al, Au 및 이들의 합금 중에서 선택된 적어도 하나 이상의 물질로 형성되는 3족 질화물 반도체 발광소자.(6). A group III nitride semiconductor light emitting device, wherein the metal layer is formed of at least one material selected from Ag, Al, Au, and alloys thereof.

이에 의해, 금속층에 표면 플라즈몬이 보다 용이하게 여기될 수 있다.Thereby, the surface plasmon can be excited more easily in the metal layer.

본 개시에 따른 하나의 3족 질화물 반도체 발광소자에 의하면, 활성층과 평행한 방향으로 전자와 정공이 주입되므로, 비방사 재결합(non-radiative recombination)의 발생 빈도가 감소되어 양자 효율이 향상될 수 있다.According to one group III nitride semiconductor light emitting device according to the present disclosure, since electrons and holes are injected in a direction parallel to the active layer, the frequency of occurrence of non-radiative recombination may be reduced, thereby improving quantum efficiency. .

또한, 본 개시에 따른 다른 3족 질화물 반도체 발광소자에 의하면, 압전(piezoelectric) 현상 및 자발 분극(spontaneous polarization)에 의한 내부 전계가 게이트 전극에 의해 제어될 수 있으므로 양자 효율이 향상될 수 있다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, the quantum efficiency can be improved because the internal electric field due to the piezoelectric phenomenon and the spontaneous polarization can be controlled by the gate electrode.

또한 본 개시에 따른 또 다른 3족 질화물 반도체 발광소자에 의하면, 금속층에 형성되는 표면 플라즈몬 공명에 의해 양자 효율이 향상될 수 있다.In addition, according to another group III nitride semiconductor light emitting device according to the present disclosure, quantum efficiency may be improved by surface plasmon resonance formed in the metal layer.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,1 is a view showing an example of a conventional group III nitride semiconductor light emitting device,

도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 보인 도면,2 is a view showing an example of a group III nitride semiconductor light emitting device according to the present disclosure;

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 보인 도면,3 is a view showing another example of the group III nitride semiconductor light emitting device according to the present disclosure;

도 4는 도 3의 게이트 전극에 의한 내부 전계의 변화를 보인 도면,4 is a view showing a change in an internal electric field by the gate electrode of FIG.

도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 예를 보인 도면.5 is a view showing another example of a group III nitride semiconductor light emitting device according to the present disclosure.

Claims (8)

기판;Board; 기판 위에 형성되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 및An active layer formed on the substrate and generating light by recombination of electrons and holes; And 활성층의 횡 방향 양측에 위치되어 활성층의 측면으로 전자와 정공을 공급하는 제1,2 도전형 반도체층;First and second conductivity type semiconductor layers positioned on both sides of the active layer and supplying electrons and holes to the side surfaces of the active layer; 활성층 위에 형성되어 상하 방향의 전위를 형성하는 게이트 전극; 및A gate electrode formed on the active layer to form a potential in the vertical direction; And 게이트 전극과 활성층 사이에 위치되는 절연층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device comprising: an insulating layer positioned between the gate electrode and the active layer. 청구항 1에 있어서, 활성층은,The method according to claim 1, wherein the active layer, 전자와 전공이 재결합되는 양자 우물층; 및A quantum well layer in which electrons and holes are recombined; And 양자 우물층의 상하면에 각각 위치되는 장벽층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device comprising a; barrier layers positioned on the upper and lower surfaces of the quantum well layer, respectively. 청구항 2에 있어서, 양자 우물층의 횡 방향 양측은 각각 제1,2 도전형 반도체층과 접하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The group III nitride semiconductor light emitting device according to claim 2, wherein both sides of the quantum well layer are in contact with the first and second conductivity type semiconductor layers, respectively. 청구항 1에 있어서, The method according to claim 1, 활성층의 상면에 서로 이격되게 형성되는 적어도 둘 이상의 홈; 및At least two grooves formed spaced apart from each other on an upper surface of the active layer; And 홈에 형성되는 금속층;을 더 포함하며,It further comprises a metal layer formed in the groove, 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층은 사파이어 기판 위에 횡방향으로 순차로 위치되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.The group III nitride semiconductor light emitting device according to claim 1, wherein the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are sequentially disposed in the transverse direction on the sapphire substrate. 청구항 1에 있어서, The method according to claim 1, 게이트 전극은 투광성 금속 물질로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device, characterized in that the gate electrode is formed of a translucent metal material. 기판;Board; 기판 위에 형성되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 및An active layer formed on the substrate and generating light by recombination of electrons and holes; And 활성층의 횡 방향 양측에 위치되어 활성층의 측면으로 전자와 정공을 공급하는 제1,2 도전형 반도체층; First and second conductivity type semiconductor layers positioned on both sides of the active layer and supplying electrons and holes to the side surfaces of the active layer; 활성층의 상면에 서로 이격되게 형성되는 적어도 둘 이상의 홈; 및At least two grooves formed spaced apart from each other on an upper surface of the active layer; And 홈에 형성되는 금속층;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device further comprising a metal layer formed in the groove. 청구항 6에 있어서,The method according to claim 6, 금속층은 Ag, Al, Au 및 이들의 합금 중에서 선택된 적어도 하나 이상의 물질로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.Group 3 nitride semiconductor light emitting device, characterized in that the metal layer is formed of at least one material selected from Ag, Al, Au and alloys thereof. 청구항 6에 있어서,The method according to claim 6, 활성층 위에 투광성 금속 물질로 형성되어 상하 방향의 전위를 형성하는 게이트 전극; 및A gate electrode formed of a light-transmissive metal material on the active layer to form a potential in the vertical direction; And 게이트 전극과 활성층 사이에 위치되는 절연층;을 더 포함하며, And an insulating layer disposed between the gate electrode and the active layer. 제1 도전형 반도체층, 활성층, 제2 도전형 반도체층은 사파이어 기판 위에 횡방향으로 순차로 위치되며,The first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are sequentially positioned laterally on the sapphire substrate. 금속층은 Al,Au,Ag 및 이들의 합금 중에서 선택된 적어도 하나 이상의 물질로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.A group III nitride semiconductor light emitting device, characterized in that the metal layer is formed of at least one material selected from Al, Au, Ag, and alloys thereof.
KR1020090096297A 2009-10-09 2009-10-09 Group III nitride semiconductor light emitting device KR101056754B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090096297A KR101056754B1 (en) 2009-10-09 2009-10-09 Group III nitride semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090096297A KR101056754B1 (en) 2009-10-09 2009-10-09 Group III nitride semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20110039035A KR20110039035A (en) 2011-04-15
KR101056754B1 true KR101056754B1 (en) 2011-08-12

Family

ID=44045899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096297A KR101056754B1 (en) 2009-10-09 2009-10-09 Group III nitride semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR101056754B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170213934A1 (en) * 2016-01-25 2017-07-27 Google Inc. High-efficiency light emitting diode
CN112467003B (en) * 2020-11-26 2021-11-23 华南师范大学 Deep ultraviolet light-emitting device with P-type region growing in parallel in quantum well region and preparation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270891A (en) * 2001-03-12 2002-09-20 Japan Science & Technology Corp Low-dimensional plasmon light-emitting device
US7057803B2 (en) * 2004-06-30 2006-06-06 Finisar Corporation Linear optical amplifier using coupled waveguide induced feedback
KR20090002787A (en) * 2007-07-04 2009-01-09 삼성전자주식회사 Light emitting device and light-receiveing device using transistor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270891A (en) * 2001-03-12 2002-09-20 Japan Science & Technology Corp Low-dimensional plasmon light-emitting device
US7057803B2 (en) * 2004-06-30 2006-06-06 Finisar Corporation Linear optical amplifier using coupled waveguide induced feedback
KR20090002787A (en) * 2007-07-04 2009-01-09 삼성전자주식회사 Light emitting device and light-receiveing device using transistor structure

Also Published As

Publication number Publication date
KR20110039035A (en) 2011-04-15

Similar Documents

Publication Publication Date Title
KR100869962B1 (en) The Manufacturing Method of Light Emission Device including Current Spreading Layer
US8013320B2 (en) Nitride semiconductor device and method for fabricating the same
KR100604406B1 (en) Nitride semiconductor device
KR100956579B1 (en) Semiconductor and method of semiconductor fabrication
US20110220871A1 (en) Nitride semiconductor light-emitting device and semiconductor light-emitting device
JP2010532926A (en) Radiation emitting semiconductor body
JP2007266577A (en) Nitride semiconductor device and manufacturing method thereof
JP3754226B2 (en) Semiconductor light emitting device
JP4541318B2 (en) Nitride semiconductor light emitting / receiving device
KR101368687B1 (en) Manufacturing Method of nitride semiconductor light emitting device using superlattice structure
KR100818269B1 (en) Nitride Based Compound Semiconductor Light Emitting Device
KR101056754B1 (en) Group III nitride semiconductor light emitting device
KR20140102422A (en) Nitride-based semiconductor light emitting device
KR100723250B1 (en) Nitride semiconductor light emitting device
JP2017045798A (en) Nitride semiconductor laminate and semiconductor light-emitting element
JP5455852B2 (en) Compound semiconductor light emitting device and method for manufacturing the same
KR101117484B1 (en) Semiconductor light emitting device
JP2010080741A (en) Semiconductor light-emitting element
WO2007032355A1 (en) Semiconductor light-emitting device
JP6192722B2 (en) Optoelectronic semiconductor body and optoelectronic semiconductor chip
KR101303589B1 (en) Nitride semiconductor light emitting device and method for manufacturing thereof
KR101393914B1 (en) Semiconductor light-emitting device and manufacturing method thereof
KR101243741B1 (en) Semiconductor light emitting device
KR20120100369A (en) Iii-nitride semiconductor light emitting device
KR20110037620A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140707

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee