KR101056131B1 - 메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법 - Google Patents

메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법 Download PDF

Info

Publication number
KR101056131B1
KR101056131B1 KR1020090062627A KR20090062627A KR101056131B1 KR 101056131 B1 KR101056131 B1 KR 101056131B1 KR 1020090062627 A KR1020090062627 A KR 1020090062627A KR 20090062627 A KR20090062627 A KR 20090062627A KR 101056131 B1 KR101056131 B1 KR 101056131B1
Authority
KR
South Korea
Prior art keywords
data
memory
random access
requested
access logic
Prior art date
Application number
KR1020090062627A
Other languages
English (en)
Other versions
KR20110005098A (ko
Inventor
이천만
Original Assignee
주식회사 디지털존
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디지털존 filed Critical 주식회사 디지털존
Priority to KR1020090062627A priority Critical patent/KR101056131B1/ko
Publication of KR20110005098A publication Critical patent/KR20110005098A/ko
Application granted granted Critical
Publication of KR101056131B1 publication Critical patent/KR101056131B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

메모리의 랜덤 억세스 장치는 랜덤 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하며, 수신된 데이터를 처리하는 랜덤 억세스 로직, 상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면, 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하고, 상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 메모리 인터페이스부, 및 상기 메모리 인터페이스부로부터 데이터를 요청 받으면 데이터를 상기 메모리 인터페이스부로 전송하는 메모리를 포함한다. 따라서, 실시예에 따른 랜덤 억세스 장치 및 방법은 메모리 랜덤 억세스 능력을 향상시킬 수 있다.

Description

메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법{METHOD AND APPARATUS FOR RANDOM ACCESS TO MEMORY}
개시된 기술은 랜덤 억세스 장치 및 랜덤 억세스 방법에 관한 것으로서, 메모리에 저장된 데이터의 랜덤 억세스를 제어하는 랜덤 억세스 장치 및 랜덤 억세스 방법에 관한 것이다.
메모리의 종류 가운데 하나인 램(RAM : Random Access Memory)은 메모리의 어느 위치에 저장된 데이터든지 억세스(읽기 또는 쓰기)하는 데 동일한 시간이 걸린다. 램에는 전원 공급이 중단되면 저장된 데이터가 지워지는 휘발성 메모리(volatile memory)와 전원 공급이 중단되어도 저장된 데이터가 지워지지 않는 비휘발성 메모리(non-volatile memory)가 있다. 휘발성 메모리의 예로 DRAM(Dynamic RAM), SRAM(Static RAM) 등이 있으며, 비휘발성 메모리의 예로 플래쉬 메모리(Flash memory), F램(Ferroelectric RAM) 등이 있다.
휘발성 메모리 가운데 DRAM은 메모리에 데이터를 유지하기 위해 일정 시간마다 리프레쉬(refresh)가 필요하나, SRAM은 일정 시간마다 리프레쉬가 없어도 전원이 공급되는동안 데이터가 유지된다.
일 실시예에서, 랜덤 억세스 장치는 랜덤 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하며, 수신된 데이터를 처리하는 랜덤 억세스 로직, 상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면, 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하고, 상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 메모리 인터페이스부, 및 상기 메모리 인터페이스부로부터 데이터를 요청 받으면 데이터를 상기 메모리 인터페이스부로 전송하는 메모리를 포함한다.
일 실시예에서, 랜덤 억세스 장치는 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하며, 수신된 데이터를 처리하는 억세스 로직, 상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터인 경우, 상기 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하고, 상기 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하고, 상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터가 아닌 경우, 메모리에 바로 데이터를 요청하는 메모리 인터페이스부, 및 상기 메모리 인터페이스부로부터 데이터를 요청 받으면 데이터를 상기 메모리 인터페 이스부로 전송하는 메모리를 포함한다.
일 실시예에서, 랜덤 억세스 방법은 랜덤 억세스 로직에서 랜덤 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하는 단계, 상기 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있는 경우, 상기 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하는 단계, 상기 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않은 경우, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 단계를 포함한다.
일 실시예에서, 랜덤 억세스 방법은 억세스 로직에서 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하는 단계, 상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터인 경우, 상기 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하는 단계, 상기 억세스 로직으로부터 요청받은 데이터가 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 단계, 상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터가 아닌 경우, 상기 메모리에 바로 데이터를 요청하는 단계를 포함한다.
개시된 기술에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 개시된 기술의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으 로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 개시된 기술의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
도 1은 메모리(memory)를 나타내는 도면이다.
도 1을 참조하면, 메모리(100)에는 휘발성 메모리나 비휘발성 메모리 등과 같은 램(RAM)이 사용될 수 있다. 메모리(100)에는 어드레스(Address) 신호, 데이터(DATA) 입출력 신호, 칩 선택(Chip select : CS) 신호, 읽기(Read : Rd) 신호, 쓰기(Write : Wr) 신호 등이 입출력될 수 있다. 어드레스 신호는 메모리(100)에 억세스(read 또는 write)할 데이터의 주소 정보를 포함한다. 데이터 입출력 신호는 메모리(100)에 쓸(write) 데이터나, 메모리(100)에서 읽을(read) 데이터를 포함한다. 칩 선택 신호는 메모리(100)를 선택하는 신호를 포함하며, 읽기 신호는 메모리(100)에 저장된 데이터를 읽는 읽기 명령을 포함하고, 쓰기 신호는 메모리(100) 에 데이터를 쓰는 쓰기 명령을 포함한다.
도 2a는 메모리 주소 테이블을 나타내는 도면이다.
도 2a를 참조하면, 메모리 주소 테이블은 행 어드레스(Row Address : RA)와 열 어드레스(Column Address : CA)로 구분될 수 있다. 도 2a의 메모리 주소 테이블은 행 어드레스와 열 어드레스가 각각 8bit(28=256)로 구성되는 경우의 예이다. 따라서, 도 2a의 메모리 주소 테이블은 256개의 행 어드레스와 256개의 종 어드레스를 갖는다. 메모리(100)에 억세스하는 로직은 도 2a와 같은 메모리 주소 테이블을 이용하여 주소 정보를 생성하고, 메모리(100)에 주소 정보를 전송하여 데이터에 억세스한다.
도 2b는 메모리에 입력되는 어드레스 신호와 데이터 신호의 예를 나타내는 도면이다.
도 2b를 참조하면, 메모리 동작 클럭(clock)에 맞추어 억세스 할 주소 정보가 어드레스 신호로 메모리(100)에 입력된다. 주소 정보는 행 어드레스 정보(RA)와 열 어드레스 정보(CA)를 포함한다. 예를 들어, 도 2b의 어드레스 신호에는 0번째 행 어드레스(RA0)에 대하여 0번째부터 3번째 까지의 열 어드레스(CA0 ~ CA3) 주소 정보가 입력된다. 어드레스 신호와 함께 읽기 신호가 입력되는 경우, 메모리(100)는 메모리 주소 테이블을 이용하여 어드레스 신호의 주소 정보에 대응되는 데이터(D00, D01, D02, D03)를 출력한다.
DRAM과 같은 메모리는 상대적으로 적은 면적에 대용량의 데이터를 저장할 수 있으나, 프리 차지(precharge)나 리프레쉬(refresh) 문제 등으로 인하여 랜덤 억세스 성능이 상대적으로 떨어진다. SRAM과 같은 메모리는 랜덤 억세스 성능이 좋으나 고가이므로 생산 비용이 증가할 수 있다. 이하에서는 DRAM과 같이 랜덤 억세스 성능이 떨어지는 메모리에서도 랜덤 억세스 성능을 향상시킬 수 있는 실시예에 대하여 설명하기로 한다.
도 3은 개시된 기술의 일 실시예에 따른 메모리 랜덤 억세스 장치를 나타내는 도면이다.
도 3을 참조하면, 랜덤 억세스 장치(300)는 데이터 억세스부(310)와 메모리(360)를 포함한다. 데이터 억세스부(310)는 랜덤 억세스 로직(320), 메모리 인터페이스부(330)를 포함하며, 메모리 인터페이스부(330)는 저장부(340)와 메모리 제어부(350)를 포함한다.
데이터 억세스부(310)는 메모리(360)에 억세스하여 데이터를 저장(또는 write)하거나, 메모리(360)에 저장된 데이터를 읽는다. 데이터 억세스부(310)는 메모리(360)에서 읽어서 수신된 데이터를 처리한다. 예를 들어, 데이터 억세스부(310)가 영상 인코더에 사용되는 경우, 데이터 억세스부(310)는 메모리(360)에 저장된 정지영상 또는 동영상 데이터를 억세스하여 인코딩할 수 있다. 또는, 데이터 억세스부(310)가 영상 디코더에 사용되는 경우, 데이터 억세스부(310)는 메모리(360)에 저장된 정지영상 또는 동영상의 인코딩 데이터를 억세스하여 디코딩할 수 있다.
데이터 억세스부(310)는 랜덤 억세스 로직(320)과 메모리 인터페이스부(330) 를 포함한다. 랜덤 억세스 로직(320)은 랜덤 억세스 인터페이스(random access intreface)를 이용하여 메모리(360)에 저장된 데이터 가운데 임의의(random) 위치에 저장된 데이터를 요청할 수 있다. 랜덤 억세스 로직(320)은 메모리(360)에서 수신된 데이터를 이용하여 정하여진 프로세스에 따라 데이터를 처리한다. 예를 들어, 인코더의 경우, 랜덤 억세스 로직(320)은 메모리(360)에서 수신된 영상 데이터를 이산 변환(discrete transform)하여 인코딩 할 수 있다.
메모리 인터페이스부(330)는 랜덤 억세스 인터페이스에 따라 랜덤 억세스 로직(320)으로부터 데이터를 요청받고, 메모리 인터페이스를 이용하여 메모리(360)에 데이터를 억세스한다. 랜덤 억세스 인터페이스와 메모리 인터페이스는 어드레스 신호, 데이터 신호, 칩 선택 신호, 읽기 신호 및 쓰기 신호를 이용하여 데이터를 억세스한다. 메모리 인터페이스부(330)는 메모리(360)로부터 데이터를 미리 억세스하여 저장한 후, 저장된 데이터를 랜덤 억세스 로직(320)에 바로 전송할 수도 있다. 메모리 인터페이스부(330)는 저장부(340)와 메모리 제어부(350)를 포함한다.
저장부(340)는 메모리(360)에서 데이터를 미리 수신하여 저장한다. 저장부(340)는 랜덤 억세스 로직(320)의 데이터 프로세스 방식에 따라 저장 공간의 크기나 데이터 저장 방식이 달라질 수 있다. 저장부(340)에는 캐쉬(cache) 형태의 저장부 또는 버퍼(buffer) 형태의 저장부가 사용될 수 있다. 저장부(340)는 랜덤 억세스 인터페이스에 따라 랜덤 억세스 로직(320)에서 데이터 억세스가 가능하다. 예를 들어, 저장부(340)에는 랜덤 억세스 성능이 좋은 SRAM 등이 사용될 수 있다.
메모리 제어부(350)는 메모리 인터페이스를 이용하여 메모리(360)에 억세스 할 수 있다. 메모리 제어부(350)는 상기 도 2b와 같이 메모리(360)에 행 어드레스 단위로 데이터를 억세스할 수 있다. 예를 들어, 메모리 제어부(350)가 제1 행 어드레스에 속하는 데이터 가운데 하나의 열 어드레스에 속하는 데이터에 억세스한 후, 제2 행 어드레스에 속하는 데이터 가운데 하나의 열 어드레스에 속하는 데이터에 억세스하는 경우, 메모리 제어부(350)는 제1 행 어드레스에 속하는 데이터에 억세스 후, 제2 행 어드레스에 속하는 데이터에 억세스한다. 이러한 행 어드레스 단위 데이터 억세스 사이에 버스트 딜레이(burst delay)가 생길 수 있다. 메모리(360)에 억세스하는 경우, 메모리 제어부(350)는 미리 다른 행 어드레스에 속하는 데이터에 억세스하여 데이터를 읽어 저장부(340)에 저장할 수 있다.
메모리(360)에는 상대적으로 적은 공간에 대용량의 데이터를 저장할 수 있는 DRAM 계열의 메모리가 사용될 수 있다.
도 4는 개시된 기술의 일 실시예에 따른 영상 처리 프로세스의 예를 설명하는 도면이다.
도 4를 참조하면, 도 4는 1920픽셀×1080픽셀 사이즈의 영상을 나타낸다. 도 4와 같은 영상을 인코딩하는 경우, 특정 크기의 매크로 블록(Macro Block)으로 분할하여 영상을 분할하여 인코딩한다. 매크로 블록의 크기는 인코딩 방식의 종류(예를 들어, JPEG 등과 같은 정지영상 인코딩, MPEG-x, H.26x 등과 같은 동영상 인코딩)나 인코딩 프로파일(profile)에 따라 달라질 수 있다. 도 4의 예에서와 같이 8픽셀×8픽셀 사이즈의 매크로 블록으로 영상을 분할하여 인코딩하는 경우, 랜덤 억세스 장치(300)의 랜덤 억세스 로직(320)은 매크로 블록 단위로 이산 변 환(discrete transform)을 수행할 수 있다.
랜덤 억세스 로직(320)이 특정 매크로 블록을 인코딩하는 경우, 랜덤 억세스 로직(320)은 특정 매크로 블록에 대한 픽셀 데이터를 메모리 인터페이스부(330)에 요청한다. 랜덤 억세스 로직(320)에서 요청한 데이터가 저장부(340)에 이미 저장되어 있는 경우, 메모리 인터페이스부(330)는 저장부(340)에 저장된 데이터를 바로 랜덤 억세스 로직(320)으로 전송한다. 랜덤 억세스 로직(320)에서 요청한 데이터가 저장부(340)에 저장되어 있지 않은 경우, 메모리 인터페이스부(330)는 메모리 제어부(350)를 통해 메모리(360)에 해당 데이터를 요청한다. 메모리 제어부(360)는 메모리 주소 테이블을 이용하여 데이터의 주소 정보를 메모리(360)에 전송하고 데이터를 요청할 수 있다.
메모리 제어부(360)는 행 어드레스 단위로 메모리(360)에 억세스한다. 이때, 메모리 제어부(360)는 랜덤 억세스 로직(320)으로부터 요청받은 데이터 외에 적어도 하나의 다른 행 어드레스의 데이터를 메모리(360)에서 읽어서 저장부(340)에 저장할 수 있다.
예를 들어, 메모리 인터페이스를 이용하여 8픽셀×8픽셀 사이즈의 매크로 블록에 포함된 픽셀 데이터에 억세스하는 경우, 메모리 제어부(350)는 매크로 블록의 각 픽셀에 해당하는 데이터를 행 어드레스 단위로 억세스한다. 메모리 제어부(350)는 랜덤 억세스 로직(320)으로부터 요청받은 픽셀 데이터 외에 적어도 하나의 다른 행 어드레스의 픽셀 데이터를 메모리(360)에서 읽어서 저장부(340)에 저장할 수 있다. 예를 들어, 랜덤 억세스 로직(320)으로부터 제1 행 어드레스(RA0)의 각 열 어 드레스(CA0 ~ CA7)에 해당하는 픽셀 데이터를 요청 받았고 상기 픽셀 데이터가 저장부(340)에 미리 저장되어 있지 않은 경우, 메모리 제어부(350)는 상기 제1 행 어드레스(RA0)의 각 열 어드레스(CA0 ~ CA7)에 해당하는 픽셀 데이터를 메모리(360)에서 읽어올 수 있다. 이때, 메모리 제어부(350)는 상기 제1 행 어드레스(RA0)의 각 열 어드레스(CA0 ~ CA7)에 해당하는 픽셀 데이터와 함께 제2 행 어드레스(RA1)의 각 열 어드레스(CA0 ~ CA7)에 해당하는 픽셀 데이터를 함께 읽어올 수 있다. 따라서, 랜덤 억세스 로직(320)에서 다음 연산에 필요한 제2 행 어드레스(RA1)에 포함된 데이터를 메모리 인터페이스부(330)에 요청하는 경우, 메모리 인터페이스부(330)는 저장부(340)에 저장된 데이터를 바로 랜덤 억세스 로직(320)으로 전송할 수 있으며, 버스트 딜레이로 인한 딜레이를 줄여 랜덤 억세스 성능을 향상시킬 수 있다.
저장부(340)의 저장 공간에 따라 메모리 제어부(350)는 더 많은 양의 데이터를 미리 읽어올 수 있다. 예를 들어, 저장부(340)의 저장 공간이 하나의 매크로 블록에 해당하는 데이터를 모두 저장할 수 있는 경우, 메모리 제어부(350)는 해당 매크로 블록의 픽셀 데이터를 모두 미리 읽어올 수 있다. 즉, 저장부(340)가 8픽셀×8픽셀 크기의 픽셀 데이터를 모두 저장할 수 있는 공간을 가지고 있는 경우, 메모리 제어부(350)는 하나의 매크로 블록에 해당하는 데이터를 미리 읽어 저장부(340)에 저장할 수 있다.
도 5는 개시된 기술의 일 실시예에 따른 영상 처리 프로세스의 다른 예를 설명하는 도면이다.
도 5를 참조하면, 도 5는 8픽셀×8픽셀 사이즈의 영상을 스캔하는 방식을 나타낸다. 도 5에서 좌측 도면은 하나의 행 어드레스에 포함된 데이터를 모두 억세스하여 읽은 후, 다음 행 어드레스에 포함된 데이터에 억세스하여 읽는 시퀀셜(sequential) 스캔 방식을 나타내며, 우측 도면은 행 어드레스를 지그 재그로 가로질러 데이터를 읽는 지그 재그(zig-zag) 스캔 방식을 나타낸다.
랜덤 억세스 로직(320)이 시퀀셜 스캔 방식으로 픽셀 데이터를 읽는 경우, 랜덤 억세스 로직(320)은 스캔 순서에 따른 픽셀 데이터를 메모리 인터페이스부(330)에 요청한다. 랜덤 억세스 로직(320)에서 요청한 데이터가 저장부(340)에 이미 저장되어 있는 경우, 메모리 인터페이스부(330)는 저장부(340)에 저장된 데이터를 바로 랜덤 억세스 로직(320)으로 전송하고, 랜덤 억세스 로직(320)에서 요청한 데이터가 저장부(340)에 저장되어 있지 않은 경우, 메모리 인터페이스부(330)는 메모리 제어부(350)를 통해 메모리(360)에 해당 데이터를 요청한다. 이때, 메모리 제어부(360)는 랜덤 억세스 로직(320)으로부터 요청받은 데이터 외에 적어도 하나의 다른 행 어드레스의 데이터들을 메모리(360)에서 읽어서 저장부(340)에 저장할 수 있다.
랜덤 억세스 로직(320)이 지그 재그 스캔 방식으로 픽셀 데이터를 읽는 경우, 랜덤 억세스 로직(320)은 스캔 순서에 따른 픽셀 데이터를 메모리 인터페이스부(330)에 요청한다. 랜덤 억세스 로직(320)에서 요청한 데이터가 저장부(340)에 이미 저장되어 있는 경우, 메모리 인터페이스부(330)는 저장부(340)에 저장된 데이터를 바로 랜덤 억세스 로직(320)으로 전송하고, 랜덤 억세스 로직(320)에서 요청 한 데이터가 저장부(340)에 저장되어 있지 않은 경우, 메모리 인터페이스부(330)는 메모리 제어부(350)를 통해 메모리(360)에 해당 데이터를 요청한다. 이때, 메모리 제어부(360)는 랜덤 억세스 로직(320)으로부터 요청받은 데이터 외에 적어도 하나의 다른 행 어드레스의 데이터들을 메모리(360)에서 읽어서 저장부(340)에 저장할 수 있다.
예를 들어, 랜덤 억세스 로직(320)으로부터 요청받은 데이터의 행 어드레스가 바로 전에 요청받은 데이터의 행 어드레스보다 순서가 빠른 경우, 역순으로 스캔하고 있으므로, 메모리 제어부(350)는 현재 요청받은 데이터의 행 어드레스와 그 이전 순서의 행 어드레스에 포함된 픽셀 데이터를 메모리(360)에서 읽어서 저장부(340)에 저장한다. 랜덤 억세스 로직(320)으로부터 요청받은 데이터의 행 어드레스가 바로 전에 요청받은 데이터의 행 어드레스보다 순서가 늦은 경우, 순서대로 스캔하고 있으므로, 메모리 제어부(350)는 현재 요청받은 데이터의 행 어드레스와 다음 순서의 행 어드레스에 포함된 픽셀 데이터를 메모리(360)에서 읽어서 저장부(340)에 저장한다.
도 6은 개시된 기술의 일 실시예에 따른 메모리 랜덤 억세스 장치의 다른 예를 나타내는 도면이다.
도 6을 참조하면, 랜덤 억세스 장치(600)는 데이터 억세스부(610)와 메모리(670)를 포함한다. 데이터 억세스부(610)는 억세스 로직(620), 메모리 인터페이스부(630)를 포함하며, 메모리 인터페이스부(630)는 저장부(640), 억세스부(650) 및 메모리 제어부(660)를 포함한다. 이하에서는 상기 도 3의 예와 차이가 있는 부 분만을 설명하기로 한다.
도 6의 랜덤 억세스 장치(600)의 메모리 인터페이스부(630)는 램덤 억세스가 필요한 데이터는 메모리(670)에서 미리 읽어 저장하고, 랜덤 억세스가 필요하지 않은 데이터는 바로 메모리(670)에서 읽을 수 있는 랜덤 억세스 장치를 나타낸다. 억세스 로직(620)은 메모리(670)에서 수신된 데이터를 이용하여 정하여진 프로세스에 따라 데이터를 처리한다. 억세스 로직(620)은 억세스 인터페이스를 이용하여 랜덤 억세스가 필요한 데이터를 요청할 수도 있고, 랜덤 억세스가 필요하지 않은 데이터를 요청할 수도 있다. 또한, 도 6의 도면에서는 억세스 로직(620)이 하나의 유닛으로 도시되었으나, 랜덤 억세스가 필요한 데이터를 처리하는 유닛과 랜덤 억세스가 필요하지 않은 데이터를 처리하는 복수의 유닛으로 도시될 수도 있다.
랜덤 억세스 로직(620)으로부터 데이터를 요청받은 경우, 메모리 인터페이스부(630)는 요청받은 데이터가 랜덤 억세스가 필요한 데이터인지 판단한다. 메모리 인터페이스부(630)는 데이터를 요청받은 억세스 인터페이스의 종류(예를 들어, 랜덤 억세스 인터페이스 등)나 요청받은 데이터가 속한 영역의 종류에 따라 랜덤 억세스가 필요한 데이터인지 판단한다. 랜덤 억세스가 필요한 데이터로 판단되면, 메모리 인터페이스부(630)는 요청받은 데이터가 저장부(640)에 저장되어 있는지 판단한다. 랜덤 억세스 로직(620)로부터 요청받은 데이터가 저장부(640)에 이미 저장되어 있는 경우, 메모리 인터페이스부(630)는 저장부(640)에 저장된 데이터를 바로 랜덤 억세스 로직(620)으로 전송하고, 랜덤 억세스 로직(620)에서 요청한 데이터가 저장부(640)에 저장되어 있지 않은 경우, 메모리 인터페이스부(630)는 메모리 제어 부(660)를 통해 메모리(670)에 해당 데이터를 요청한다. 이때, 메모리 제어부(660)는 랜덤 억세스 로직(620)으로부터 요청받은 데이터 외에 적어도 하나의 다른 행 어드레스의 데이터들을 메모리(670)에서 읽어서 저장부(640)에 저장할 수 있다.
랜덤 억세스가 필요하지 않은 데이터로 판단되면, 메모리 인터페이스부(640)는 억세스부(650)를 통하여 메모리(670)로부터 데이터를 수신한다. 억세스부(650)는 바로 메모리 제어부(660)에 데이터를 요청하고, 메모리 제어부(660)는 메모리 주소 테이블을 이용하여 메모리(670)에 억세스하고 데이터를 읽는다.
도 7은 개시된 기술의 일 실시예에 따른 왜곡된 영상을 처리하는 프로세스의 예를 설명하는 도면이다.
도 7을 참조하면, 도 7은 1920픽셀×1080픽셀 사이즈의 영상을 나타낸다. 도 7의 영상은 영상 촬영 장치(예를 들어, 카메라)에서 촬영된 영상이 렌즈 등의 특성으로 인하여 왜곡된 것을 나타낸다. 실제 영상은 점선 영역(710)과 같이 직사각형 형태로 표시되어야 하나, 렌즈 등의 특성으로 인해 실선 영역(700)과 같이 왜곡된 형태로 저장될 수 있다. 따라서, 영상 처리 장치는 상기와 같이 왜곡된 영상의 왜곡을 완화할 수 있도록 왜곡된 영역의 픽셀 데이터를 랜덤으로 추출하여 왜곡 보상 처리를 할 수 있다.
도 7과 같은 왜곡 영상은 특히 4각 모퉁이 영역(720, 722, 724, 726)의 왜곡 정도가 높은 것으로 알려져 있다. 따라서, 영상 처리 장치는 4각 모퉁이 영역(720, 722, 724, 726)의 픽셀 데이터를 랜덤으로 추출하여 왜곡 보상 처리하고, 그 외 영역의 픽셀 데이터는 정상적으로 영상을 처리할 수 있다.
랜덤 억세스 로직(620)으로부터 4각 모퉁이 영역(720, 722, 724, 726)의 데이터를 요청받은 경우, 메모리 인터페이스부(630)는 요청받은 데이터가 저장부(640)에 저장되어 있는지 판단한다. 랜덤 억세스 로직(620)로부터 요청받은 데이터가 저장부(640)에 이미 저장되어 있는 경우, 메모리 인터페이스부(630)는 저장부(640)에 저장된 데이터를 바로 랜덤 억세스 로직(620)으로 전송하고, 랜덤 억세스 로직(620)에서 요청한 데이터가 저장부(640)에 저장되어 있지 않은 경우, 메모리 인터페이스부(630)는 메모리 제어부(660)를 통해 메모리(670)에 해당 데이터를 요청한다. 이때, 메모리 제어부(660)는 랜덤 억세스 로직(620)으로부터 요청받은 데이터 외에 적어도 하나의 다른 행 어드레스의 데이터들을 메모리(670)에서 읽어서 저장부(640)에 저장할 수 있다. 4각 모퉁이 영역(720, 722, 724, 726)에 관한 영역 정보는 미리 메모리 인터페이스부(630)에 정의되어 있을 수 있다.
랜덤 억세스 로직(620)으로부터 4각 모퉁이 영역(720, 722, 724, 726) 이외의 영역에 대한 데이터를 요청받은 경우, 메모리 인터페이스부(630)는 억세스부(650)를 통하여 메모리(670)로부터 데이터를 수신한다. 억세스부(650)는 바로 메모리 제어부(660)에 데이터를 요청하고, 메모리 제어부(660)는 메모리 주소 테이블을 이용하여 메모리(670)에 억세스하고 데이터를 읽는다.
도 8은 개시된 기술의 일 실시예에 따른 왜곡된 영상을 처리하는 프로세스의 다른 예를 설명하는 도면이다.
도 8을 참조하면, 점선 영역(810)은 실제 영상 영역을 나타내며, 실선 영역(800)은 왜곡으로 인해 촬영된 영역을 나타낸다. 빗금 영역(820)은 정상적으로 영상을 처리할 영역이며, 그 외 영역(830)은 왜곡 보상 처리를 할 영역을 나타낸다. 왜곡 보상 처리를 할 영역과 정상적으로 영상을 처리할 영역은 설정에 따라 달라질 수 있다. 예를 들어, 정상적으로 영상을 처리할 빗금 영역(820)은 휘어진 외곽선을 포함하지 않는 최대 직사각형으로 설정될 수 있다.
랜덤 억세스 로직(620)으로부터 빗금 영역 이외의 영역(830)의 데이터를 요청받은 경우, 메모리 인터페이스부(630)는 요청받은 데이터가 저장부(640)에 저장되어 있는지 판단한다. 랜덤 억세스 로직(620)로부터 요청받은 데이터가 저장부(640)에 이미 저장되어 있는 경우, 메모리 인터페이스부(630)는 저장부(640)에 저장된 데이터를 바로 랜덤 억세스 로직(620)으로 전송하고, 랜덤 억세스 로직(620)에서 요청한 데이터가 저장부(640)에 저장되어 있지 않은 경우, 메모리 인터페이스부(630)는 메모리 제어부(660)를 통해 메모리(670)에 해당 데이터를 요청한다. 이때, 메모리 제어부(660)는 랜덤 억세스 로직(620)으로부터 요청받은 데이터 외에 적어도 하나의 다른 행 어드레스의 데이터들을 메모리(670)에서 읽어서 저장부(640)에 저장할 수 있다. 빗금 영역 이외의 영역(830)에 관한 영역 정보는 미리 메모리 인터페이스부(630)에 정의되어 있을 수 있다.
랜덤 억세스 로직(620)으로부터 빗금 영역(820) 이외의 영역에 대한 데이터를 요청받은 경우, 메모리 인터페이스부(630)는 억세스부(650)를 통하여 메모리(670)로부터 데이터를 수신한다. 억세스부(650)는 바로 메모리 제어부(660)에 데이터를 요청하고, 메모리 제어부(660)는 메모리 주소 테이블을 이용하여 메모리(670)에 억세스하고 데이터를 읽는다.
도 9는 개시된 기술의 일 실시예에 따른 랜덤 억세스 방법을 나타내는 순서도이다.
도 9를 참조하면, 랜덤 억세스 로직은 랜덤 억세스 인터페이스를 이용하여 메모리에 데이터를 요청한다(S900). 데이터 요청이 있는 경우, 메모리 인터페이스부는 저장부에 상기 요청받은 데이터가 저장되어 있는지 판단한다(S910).
S910 단계의 판단 결과 저장부에 데이터가 저장되어 있는 경우, 메모리 인터페이스부는 랜덤 억세스 인터페이스를 이용하여 저장부에 저장되어 있는 데이터를 랜덤 억세스 로직으로 전송한다(S920). S910 단계의 판단 결과 저장부에 데이터가 저장되어 있지 않은 경우, 메모리 인터페이스부의 메모리 제어부는 메모리 인터페이스를 이용하여 메모리에서 해당 데이터를 읽어서(S930). 저장부에 저장한다(S940). 이때 메모리 제어부는 요청받은 데이터 이외의 다른 행 어드레스의 데이터를 함께 읽어 저장부에 저장할 수 있다. 메모리 인터페이스부는 랜덤 억세스 인터페이스를 이용하여 저장부에 저장된 데이터를 랜덤 억세스 로직으로 전송한다(S950).
도 10은 개시된 기술의 일 실시예에 따른 랜덤 억세스 방법의 다른 예을 나타내는 순서도이다.
도 10을 참조하면, 억세스 로직은 억세스 인터페이스를 이용하여 메모리에 데이터를 요청한다(S1000). 데이터 요청이 있는 경우, 메모리 인터페이스부는 요청받은 데이터가 랜덤 억세스 데이터인지 판단한다(S1010). S1010 단계의 판단 결과, 요청받은 데이터가 랜덤 억세스 데이터가 아닌 경우, 메모리 인터페이스부는 메모 리에서 데이터를 시퀀셜(sequential)하게 데이터를 읽어 바로 억세스 로직으로 전송한다(S1020).
S1010 단계의 판단 결과, 요청받은 데이터가 랜덤 억세스 데이터인 경우, 메모리 인터페이스부는 저장부에 상기 요청받은 데이터가 저장되어 있는지 판단한다(S1030). S1030 단계의 판단 결과 저장부에 데이터가 저장되어 있는 경우, 메모리 인터페이스부는 랜덤 억세스 인터페이스를 이용하여 저장부에 저장되어 있는 데이터를 랜덤 억세스 로직으로 전송한다(S1040). S1030 단계의 판단 결과 저장부에 데이터가 저장되어 있지 않은 경우, 메모리 인터페이스부의 메모리 제어부는 메모리 인터페이스를 이용하여 메모리에서 해당 데이터를 읽어서(S1050). 저장부에 저장한다(S1060). 이때 메모리 제어부는 요청받은 데이터 이외의 다른 행 어드레스의 데이터를 함께 읽어 저장부에 저장할 수 있다. 메모리 인터페이스부는 랜덤 억세스 인터페이스를 이용하여 저장부에 저장된 데이터를 랜덤 억세스 로직으로 전송한다(S1070).
상기 실시예에 따른 랜덤 억세스 장치 및 방법은 메모리 랜덤 억세스 능력을 향상시킬 수 있다. 실시예에 따른 랜덤 억세스 장치 및 방법은 용량이 크지만 상대적으로 랜덤 억세스 능력이 떨어지는 메모리에 사용하는 경우 랜덤 억세스 능력을 향상시킬 수 있다.
랜덤 억세스 장치 및 방법은 적은 비용과 적은 공간으로 랜덤 억세스 능력을 향상시킬 수 있으며, 대용량의 메모리를 사용하면서 랜덤 억세스 능력을 향상시킬 수 있는 효과가 있다.
또한, 상기 실시예에 따른 랜덤 억세스 장치 및 방법은 랜덤 억세스 데이터와 그 외 데이터로 구분하여 데이터를 억세스 할 수 있으며, 선택적으로 랜덤 억세스 능력을 향상시킬 수 있다.
상기에서는 본 발명의 일 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 메모리(memory)를 나타내는 도면이다.
도 2a는 메모리 주소 테이블을 나타내는 도면이다.
도 2b는 메모리에 입력되는 어드레스 신호와 데이터 신호의 예를 나타내는 도면이다.
도 3은 개시된 기술의 일 실시예에 따른 메모리 랜덤 억세스 장치를 나타내는 도면이다.
도 4는 개시된 기술의 일 실시예에 따른 영상 처리 프로세스의 예를 설명하는 도면이다.
도 5는 개시된 기술의 일 실시예에 따른 영상 처리 프로세스의 다른 예를 설명하는 도면이다.
도 6은 개시된 기술의 일 실시예에 따른 메모리 랜덤 억세스 장치의 다른 예를 나타내는 도면이다.
도 7은 개시된 기술의 일 실시예에 따른 왜곡된 영상을 처리하는 프로세스의 예를 설명하는 도면이다.
도 8은 개시된 기술의 일 실시예에 따른 왜곡된 영상을 처리하는 프로세스의 다른 예를 설명하는 도면이다.
도 9는 개시된 기술의 일 실시예에 따른 랜덤 억세스 방법을 나타내는 순서도이다.
도 10은 개시된 기술의 일 실시예에 따른 랜덤 억세스 방법의 다른 예을 나 타내는 순서도이다.

Claims (11)

  1. 삭제
  2. 랜덤 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하며, 수신된 데이터를 처리하는 랜덤 억세스 로직;
    상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면, 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하고, 상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 메모리 인터페이스부; 및
    상기 메모리 인터페이스부로부터 데이터를 요청 받으면 데이터를 상기 메모리 인터페이스부로 전송하는 메모리를 포함하되,
    상기 메모리 인터페이스부는
    상기 랜덤 억세스 로직으로부터 요청받은 데이터가 포함된 행 어드레스의 데이터와, 적어도 하나의 다른 행 어드레스의 데이터를 상기 메모리에 요청하는 랜덤 억세스 장치.
  3. 제 2 항에 있어서, 상기 메모리 인터페이스부는
    상기 메모리에서 수신된 데이터를 저장하는 저장부; 및
    상기 랜덤 억세스 로직으로부터 요청받은 데이터가 포함된 행 어드레스의 데 이터와, 적어도 하나의 다른 행 어드레스의 데이터를 상기 메모리에 요청하는 메모리 제어부를 포함하는 랜덤 억세스 장치.
  4. 랜덤 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하며, 수신된 데이터를 처리하는 랜덤 억세스 로직;
    상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면, 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하고, 상기 랜덤 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 메모리 인터페이스부; 및
    상기 메모리 인터페이스부로부터 데이터를 요청 받으면 데이터를 상기 메모리 인터페이스부로 전송하는 메모리를 포함하되,
    상기 메모리 인터페이스부는
    상기 랜덤 억세스 로직으로부터 요청받은 데이터의 행 어드레스가 바로 전에 요청받은 데이터의 행 어드레스보다 순서가 빠른 경우, 현재 요청받은 데이터의 행 어드레스에 포함된 데이터와 이전 순서의 행 어드레스에 포함된 데이터를 상기 메모리에 요청하고,
    상기 랜덤 억세스 로직으로부터 요청받은 데이터의 행 어드레스가 바로 전에 요청받은 데이터의 행 어드레스보다 순서가 늦은 경우, 현재 요청받은 데이터의 행 어드레스에 포함된 데이터와 다음 순서의 행 어드레스에 포함된 데이터를 상기 메모리에 요청하는 랜덤 억세스 장치.
  5. 삭제
  6. 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하며, 수신된 데이터를 처리하는 억세스 로직;
    상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터인 경우, 상기 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하고, 상기 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하고,
    상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터가 아닌 경우, 메모리에 바로 데이터를 요청하는 메모리 인터페이스부; 및
    상기 메모리 인터페이스부로부터 데이터를 요청 받으면 데이터를 상기 메모리 인터페이스부로 전송하는 메모리를 포함하되,
    상기 메모리 인터페이스부는
    상기 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않으면, 상기 억세스 로직으로부터 요청받은 데이터가 포함된 행 어드레스의 데이터와, 적어도 하나의 다른 행 어드레스의 데이터를 상기 메모리에 요청하는 랜덤 억세스 장치.
  7. 제 6 항에 있어서, 상기 메모리 인터페이스부는
    상기 메모리에서 수신된 데이터를 저장하는 저장부;
    상기 억세스 로직으로부터 요청받은 데이터가 포함된 행 어드레스의 데이터와, 적어도 하나의 다른 행 어드레스의 데이터를 상기 메모리에 요청하는 메모리 제어부; 및
    상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터가 아닌 경우 상기 메모리에 바로 데이터를 요청하는 억세스부를 포함하는 랜덤 억세스 장치.
  8. 랜덤 억세스 로직에서 랜덤 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하는 단계;
    상기 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있는 경우, 상기 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하는 단계;
    상기 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있지 않은 경우, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 단계를 포함하되,
    상기 메모리에 데이터를 요청하는 단계는
    상기 랜덤 억세스 로직으로부터 요청받은 데이터가 포함된 행 어드레스의 데이터와, 적어도 하나의 다른 행 어드레스의 데이터를 상기 메모리에 요청하는 랜덤 억세스 방법.
  9. 삭제
  10. 억세스 로직에서 억세스 인터페이스를 이용하여 메모리에 저장된 데이터를 요청하는 단계;
    상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터인 경우, 상기 억세스 로직으로부터 요청받은 데이터가 상기 메모리로부터 수신되어 이미 저장되어 있으면 저장되어 있는 데이터를 랜덤 억세스 인터페이스를 이용하여 상기 랜덤 억세스 로직으로 전송하는 단계;
    상기 억세스 로직으로부터 요청받은 데이터가 메모리로부터 수신되어 이미 저장되어 있지 않으면, 메모리 인터페이스를 이용하여 상기 메모리에 데이터를 요청하는 단계;
    상기 억세스 로직으로부터 요청받은 데이터가 랜덤 억세스 데이터가 아닌 경우, 상기 메모리에 바로 데이터를 요청하는 단계를 포함하되,
    상기 메모리에 저장되어 있지 않은 데이터를 상기 메모리에 요청하는 단계는
    상기 억세스 로직으로부터 요청받은 데이터가 포함된 행 어드레스의 데이터와, 적어도 하나의 다른 행 어드레스의 데이터를 상기 메모리에 요청하는 랜덤 억세스 방법.
  11. 삭제
KR1020090062627A 2009-07-09 2009-07-09 메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법 KR101056131B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090062627A KR101056131B1 (ko) 2009-07-09 2009-07-09 메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090062627A KR101056131B1 (ko) 2009-07-09 2009-07-09 메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법

Publications (2)

Publication Number Publication Date
KR20110005098A KR20110005098A (ko) 2011-01-17
KR101056131B1 true KR101056131B1 (ko) 2011-08-10

Family

ID=43612386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090062627A KR101056131B1 (ko) 2009-07-09 2009-07-09 메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법

Country Status (1)

Country Link
KR (1) KR101056131B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102135702B1 (ko) * 2013-11-14 2020-07-20 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 데이터 저장 장치 및 그것의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055436A (ko) * 2002-11-28 2006-05-23 가부시끼가이샤 르네사스 테크놀로지 메모리 모듈, 메모리시스템 및 정보기기
JP2007080220A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd メモリ制御装置。

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060055436A (ko) * 2002-11-28 2006-05-23 가부시끼가이샤 르네사스 테크놀로지 메모리 모듈, 메모리시스템 및 정보기기
JP2007080220A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd メモリ制御装置。

Also Published As

Publication number Publication date
KR20110005098A (ko) 2011-01-17

Similar Documents

Publication Publication Date Title
KR100859183B1 (ko) 반도체 집적 회로 및 반도체 기억 장치
KR100873111B1 (ko) 메모리 장치, 메모리 컨트롤러 및 메모리 시스템
WO2009130888A1 (ja) メモリ制御装置、メモリシステム、半導体集積回路およびメモリ制御方法
CN101212680B (zh) 图像数据的存储器存取方法及系统
JP6131357B1 (ja) 半導体記憶装置とそのアドレス制御方法
CN100444636C (zh) 提高视频解码器中sdram总线效率的方法
KR101056131B1 (ko) 메모리의 랜덤 억세스 장치 및 랜덤 억세스 방법
JP5556082B2 (ja) メモリコントローラ、画像処理システムおよびメモリアクセスの制御方法
CA2802666C (en) Image processing device
JP4786155B2 (ja) 半導体装置及び半導体装置のリフレシュ処理方法
JP5459363B2 (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP2006109224A (ja) 撮像装置
JP2013009090A (ja) 映像特殊効果装置と映像特殊効果装置の映像信号処理方法
JP2007299211A (ja) メモリ制御装置
CN117692593A (zh) 基于像素行拼接的视频帧处理方法、装置、设备、介质
JP2008159236A (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP2008159030A (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP2012198947A (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP2012230712A (ja) メモリ装置，メモリコントローラ及びメモリシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160614

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190805

Year of fee payment: 9