KR101053012B1

KR101053012B1 - LCD Display

Info

Publication number: KR101053012B1
Application number: KR1020030094989A
Authority: KR
Inventors: 유장진; 김기홍
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-22
Filing date: 2003-12-22
Publication date: 2011-07-29
Also published as: KR20050063578A

Abstract

본 발명은 액정표시장치에 관한 것으로, 동기신호 변환부를 통해 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 불필요한 전포치구간 및 후포치구간이 제거되고, 수평 동기구간의 폭이 최소화되도록 설계된 제2 수평동기신호를 발생시켜, 제2 수평동기신호를 통해 클럭신호의 주파수를 낮게 설정할 수 있게 된다.The present invention relates to a liquid crystal display device, which eliminates unnecessary front and rear porch sections for driving the time division type liquid crystal display device from the first horizontal synchronization signal according to the standards of the Korean Association of Image Electronics Standards through a synchronization signal converter. In addition, by generating a second horizontal synchronization signal designed to minimize the width of the horizontal synchronization section, it is possible to set the frequency of the clock signal low through the second horizontal synchronization signal.

Description

Liquid Crystal Display {LIQUID CRYSTAL DISPLAY}

도 1은 액정표시장치의 개략적인 블럭 구성을 보인 예시도.1 is an exemplary view showing a schematic block configuration of a liquid crystal display device.

도 2는 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호의 파형을 보인 예시도.Figure 2 is an exemplary view showing a waveform of a horizontal synchronous signal in accordance with the standards of the Korean Association of Image Electronics Standards.

도 3은 본 발명에 의한 액정표시장치의 블럭 구성을 보인 예시도.3 is an exemplary view showing a block configuration of a liquid crystal display according to the present invention.

도 4는 상기 시-분할 방식 액정표시장치에 적용되는 액정표시패널의 개략적인 단면 구성을 보인 예시도.4 is an exemplary view showing a schematic cross-sectional configuration of a liquid crystal display panel applied to the time-division type liquid crystal display device.

도 5는 도 3의 동기신호 변환부를 보다 상세히 보인 예시도.5 is a diagram illustrating in detail the synchronization signal converter of FIG. 3.

도 6은 도 5의 제2 수평동기신호의 파형을 보인 예시도.6 is an exemplary view showing a waveform of a second horizontal synchronization signal of FIG. 5;

***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***

210:마이컴 220:타이밍 제어부210: microcomputer 220: timing control part

221:동기신호 변환부 230:게이트 구동부221: synchronous signal converter 230: gate driver

240:데이터 구동부 250:액정표시패널240: data driver 250: liquid crystal display panel

260:백-라이트 DATA[R,G,B]:화상정보260: Back-light DATA [R, G, B]: Image information

VSYNC1:제1 수직동기신호 HSYNC1:제1 수평동기신호VSYNC1: first vertical synchronous signal HSYNC1: first horizontal synchronous signal

VSYNC2:제2 수직동기신호 HSYNC2:제2 수평동기신호VSYNC2: second vertical synchronous signal HSYNC2: second horizontal synchronous signal

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 시-분할(field-sequential) 방식으로 구동되는 액정표시장치의 소비전력을 절감할 수 있는 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of reducing power consumption of a liquid crystal display device driven in a field-sequential manner.

일반적으로, 널리 사용되고 있는 표시장치들 중의 하나인 음극선관(cathode ray tube : CRT)은 텔레비젼을 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, 제품이 갖는 무게와 크기로 인해 전자 제품의 소형화 및 경량화의 요구에 적극 대응할 수 없었다.In general, cathode ray tube (CRT), one of the widely used display devices, is mainly used for monitors such as televisions, measuring instruments, information terminal devices, etc. Could not respond actively to the demand for miniaturization and weight reduction.

따라서, 상기 음극선관을 대체하기 위해 소형, 경량화 및 저소비전력의 장점을 갖춘 액정표시장치가 활발하게 개발되어 왔고, 최근에는 평판 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 수요가 지속적으로 증가되고 있다.Therefore, in order to replace the cathode ray tube, a liquid crystal display device having advantages of small size, light weight, and low power consumption has been actively developed. Recently, the liquid crystal display device has been developed enough to perform a role as a flat panel display device. It is becoming.

상기 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 이때, 액정은 둥근 막대모양으로 장축과 단축을 갖기 때문에 분자 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있게 된다.The driving principle of the liquid crystal display device uses the optical anisotropy and polarization property of the liquid crystal. In this case, since the liquid crystal has a long axis and a short axis in the shape of a round bar, the liquid crystal has directivity in the molecular arrangement, and the direction of the molecular array can be controlled by artificially applying an electric field to the liquid crystal.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정표시패널의 배면에 설치된 백-라이트(back-light)로부터 공급되는 빛이 액정의 분자 배열방향에 따라 선택적으로 투과되거나 차단되며, 이와같은 원리를 응용하여 화상을 구현할 수 있게 된다. 이와같은 액정표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Therefore, when the molecular alignment direction of the liquid crystal is arbitrarily adjusted, light supplied from the back-light installed on the rear surface of the liquid crystal display panel is selectively transmitted or blocked according to the molecular arrangement direction of the liquid crystal. It is possible to implement the image by applying the. When described in detail with reference to the accompanying drawings such a liquid crystal display device as follows.

도 1은 상기 액정표시장치의 개략적인 블럭 구성을 보인 예시도이다.1 is an exemplary view showing a schematic block configuration of the liquid crystal display device.

도 1을 참조하면, 액정표시장치는 화소들이 매트릭스 형태로 배열되는 액정표시패널(150)과; 상기 액정표시패널(150)의 게이트 라인들에 순차적으로 주사신호를 인가하는 게이트 구동부(130)와; 상기 액정표시패널(150)의 데이터 라인들에 화상정보(DATA[R,G,B])를 인가하는 데이터 구동부(140)와; 외부의 마이컴(110)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(140)에 인가하고, 상기 마이컴(110)으로부터 인가되는 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)를 상기 게이트 구동부(130) 및 데이터 구동부(140)에 인가하여 구동 타이밍을 제어하는 타이밍 제어부(120)로 구성된다.Referring to FIG. 1, a liquid crystal display device includes a liquid crystal display panel 150 in which pixels are arranged in a matrix form; A gate driver 130 sequentially applying scan signals to gate lines of the liquid crystal display panel 150; A data driver 140 for applying image information DATA [R, G, B] to data lines of the liquid crystal display panel 150; Image information DATA [R, G, B] applied from an external microcomputer 110 is applied to the data driver 140, and a vertical synchronization signal VSYNC and a horizontal synchronization signal applied from the microcomputer 110. And a timing controller 120 that applies (HSYNC) to the gate driver 130 and the data driver 140 to control driving timing.

상기 액정표시패널(150)에는 횡방향으로 일정하게 이격되는 게이트 라인들과 종방향으로 일정하게 이격되는 데이터 라인들이 교차하고, 그 게이트 라인들과 데이터 라인들이 교차하여 구획되는 사각형 영역에 화소들이 배열된다. In the liquid crystal display panel 150, gate lines that are regularly spaced in the lateral direction and data lines that are regularly spaced in the longitudinal direction cross each other, and pixels are arranged in a rectangular region where the gate lines and the data lines intersect. do.

상기 게이트 구동부(130)는 상기 게이트 라인들에 순차적으로 주사신호를 인가하여 매트릭스 형태로 배열된 화소들을 게이트라인 단위로 구동시키고, 상기 데이터 구동부(140)는 상기 주사신호가 인가된 화소들에 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 인가한다.The gate driver 130 sequentially applies scan signals to the gate lines to drive pixels arranged in a matrix form in units of gate lines, and the data driver 140 transmits data to the pixels to which the scan signals are applied. Image information DATA [R, G, B] is applied through the lines.

상기 타이밍 제어부(120)는 외부의 마이컴(110)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(140)에 인가하고, 상기 마이컴(110)으로부터 인가되는 수평동기신호(HSYNC) 및 수직동기신호(VSYNC)를 상기 게이트 구동부(130) 및 데이터 구동부(140)에 인가하여 구동 타이밍을 제어한다. 이때, 타이밍 제어부(120)는 상기 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)와 함께 클럭신호, 게이트 스타트 신호, 데이터 출력 인에이블 신호 및 제어신호를 게이트 구동부(130)와 데이터 구동부(140)에 인가하여 게이트 구동부(130)와 데이터 구동부(140)의 구동 타이밍을 제어한다.The timing controller 120 applies image information DATA [R, G, B] applied from an external microcomputer 110 to the data driver 140, and a horizontal synchronous signal applied from the microcomputer 110. The driving timing is controlled by applying a HSYNC and a vertical synchronization signal VSYNC to the gate driver 130 and the data driver 140. In this case, the timing controller 120 may include a clock signal, a gate start signal, a data output enable signal, and a control signal together with the vertical synchronization signal VSYNC and the horizontal synchronization signal HSYNC, and the gate driver 130 and the data driver 140. ) To control the driving timing of the gate driver 130 and the data driver 140.

즉, 상기 타이밍 제어부(120)는 게이트 구동부(130)에 수평동기신호(HSYNC)와 게이트 스타트 신호를 인가하여 액정표시패널(150)의 게이트 라인들에 순차적으로 주사신호가 인가되도록 하고, 데이터 구동부(140)에 수평동기신호(HSYNC), 데이터 출력 인에이블 신호 및 화상정보(DATA[R,G,B])를 인가하여 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])가 인가되도록 함으로써, 게이트 구동부(130)와 데이터 구동부(140)의 구동 타이밍을 제어한다.That is, the timing controller 120 applies the horizontal synchronization signal HSYNC and the gate start signal to the gate driver 130 so that the scan signals are sequentially applied to the gate lines of the liquid crystal display panel 150, and the data driver The horizontal synchronization signal HSYNC, the data output enable signal, and the image information DATA [R, G, B] are applied to the image 140 to the pixels of the gate line to which the scan signal is applied. , G, B]) is applied to control the driving timing of the gate driver 130 and the data driver 140.

상기한 바와같은 방식으로 액정표시패널(150)의 모든 게이트 라인들을 순차적으로 스캔하고, 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 화소들에 인가하여 화상의 한 프레임을 표시한 다음에는 상기 수직동기신호(VSYNC)가 인가되어 화상의 다음 프레임이 표시되도록 한다.In this manner, all the gate lines of the liquid crystal display panel 150 are sequentially scanned, and image information DATA [R, G, B] is applied to the pixels through the data lines to display one frame of the image. Next, the vertical synchronization signal VSYNC is applied to display the next frame of the image.

상기 마이컴(110)으로부터 인가되는 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)는 영상 전자 표준 협회(Video Electronics Standard Assoication : VESA)의 표준 규격에 따른 파형을 갖는다.The vertical synchronizing signal VSYNC and the horizontal synchronizing signal HSYNC applied from the microcomputer 110 have a waveform according to the standard standard of the Video Electronics Standard Assoication (VESA).

도 2는 상기 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)의 파형을 보인 예시도이다.Figure 2 is an exemplary view showing a waveform of a horizontal synchronization signal (HSYNC) in accordance with the standards of the Image Electronic Standards Association.

도 2를 참조하면, 수평동기신호(HSYNC)는 수평 동기구간 동안 저전위를 유지하는 파형으로, 그 수평 동기구간이 시작되기 전(前)에 전포치(front porch)구간을 갖고, 그 수평 동기구간이 종료된 후에 후포치(back proch)구간을 갖는다.Referring to FIG. 2, the horizontal synchronizing signal HSYNC is a waveform that maintains a low potential during the horizontal synchronizing section, and has a front porch section before the horizontal synchronizing section starts, and the horizontal synchronizing signal HSYNC is a horizontal synchronizing signal. After the interval ends, it has a back proch interval.

상기 수평 동기구간 동안 저전위를 유지하는 수평동기신호(HSYNC)가 저전위에서 고전위로 천이되면, 전술한 도1의 게이트 구동부(130)는 상기 수평 동기구간과 같거나 또는 소정 시간 지연되는 펄스 형태의 게이트 스타트 신호에 의해 액정표시패널(150)의 게이트 라인에 주사신호를 인가한다.When the horizontal synchronizing signal HSYNC that maintains the low potential during the horizontal synchronizing period transitions from the low electric potential to the high potential, the gate driver 130 of FIG. 1 described above has the same or the predetermined time delay in the horizontal synchronizing period. The scan signal is applied to the gate line of the liquid crystal display panel 150 by the gate start signal.

그리고, 상기 수평 동기구간 동안 저전위를 유지하는 수평동기신호(HSYNC)가 저전위에서 고전위로 천이되면, 전술한 도 1의 데이터 구동부(140)는 상기 수평 동기구간에 비해 소정 시간 지연된 데이터 출력 인에이블 신호에 의해 액정표시패널(150)의 데이터 라인들을 통해 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])를 인가한다.When the horizontal synchronizing signal HSYNC that maintains the low potential during the horizontal synchronizing period transitions from the low electric potential to the high potential, the data driver 140 of FIG. 1 described above enables data output delayed by a predetermined time compared to the horizontal synchronizing period. Image information DATA [R, G, B] is applied to the pixels of the gate line to which the scan signal is applied through the data lines of the liquid crystal display panel 150 by the signal.

한편, 상기 전포치구간과 후포치구간은 실제 액정표시장치의 구동에 영향을 주지 않지만, 전술한 도 1의 마이컴(110)으로부터 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)가 인가되고, 그 수평동기신호(HSYNC)를 통해 액정표시장치를 구동시키기 때문에 액정표시장치에서는 불필요한 전포치구간 및 후포치구간을 갖는 수평동기신호(HSYNC)가 사용되고 있다.Meanwhile, the front porch section and the back porch section do not affect the driving of the liquid crystal display device, but the horizontal synchronization signal HSYNC according to the standards of the Korean Association of Image Electronics Standards is applied from the microcomputer 110 of FIG. Since the liquid crystal display device is driven through the horizontal synchronization signal HSYNC, the horizontal synchronization signal HSYNC having an unnecessary front porch section and the rear porch section is used in the liquid crystal display device.

그리고, 전술한 도 1의 타이밍 제어부(120)에서 상기 수평동기신호(HSYNC)의 전포치구간, 수평 동기구간, 후포치구간 및 고전위구간에 따른 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 상기 액정표시장치를 구동시키게 된다.In the timing controller 120 of FIG. 1, the gate start signal and the image information DATA are provided through clock signals corresponding to the front porch section, the horizontal sync section, the back porch section, and the high potential section of the horizontal sync signal HSYNC. [R, G, B]), the timing of applying the data output enable signal and the control signal are adjusted to drive the liquid crystal display.

예를 들어, 640×480의 해상도를 갖는 VGA 모드(video graphics array mode)에서는 상기 타이밍 제어부(120)가 수평동기신호(HSYNC)의 한 주기당 800 개의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 상기 액정표시장치를 구동시킨다.For example, in a video graphics array mode having a resolution of 640 × 480, the timing controller 120 uses a gate start signal through a clock signal having 800 clocks per cycle of the horizontal synchronization signal HSYNC, The application timing of the image information DATA [R, G, B], the data output enable signal and the control signal is adjusted to drive the liquid crystal display.

즉, 상기 타이밍 제어부(120)는 상기 수평동기신호(HSYNC)의 한 주기당 VGA 모드의 픽셀수에 따른 640 개의 클럭, 수평 동기구간에 따른 96 개의 클럭, 후포치구간에 따른 48개의 클럭 및 전포치구간에 따른 16개의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여야 한다.That is, the timing controller 120 includes 640 clocks according to the number of pixels in the VGA mode per cycle of the horizontal synchronization signal HSYNC, 96 clocks according to the horizontal synchronization section, 48 clocks according to the posterior section, and all clocks. The timing of applying the gate start signal, the image information DATA [R, G, B], the data output enable signal and the control signal should be adjusted through a clock signal having 16 clocks corresponding to the porch section.

상기 수평동기신호(HSYNC)의 수평 동기구간, 후포치구간 및 전포치구간이 상기 클럭신호의 96 개의 클럭, 48개의 클럭 및 16개의 클럭이 발생되는 동안 유지되는 이유는 전자빔(electron beam : E-beam) 주사방식에 의해 화상을 표시하는 음극선관(cathode ray tube : CRT) 표시장치에 적용되는 수평동기신호(HSYNC)가 상기 영상 전자 표준 협회의 표준 규격으로 채택되었기 때문이다.The reason why the horizontal synchronizing section, the back porch section and the front porch section of the horizontal sync signal HSYNC is maintained during the generation of 96 clocks, 48 clocks, and 16 clocks of the clock signal is caused by an electron beam (E-). This is because a horizontal synchronization signal (HSYNC) applied to a cathode ray tube (CRT) display device for displaying an image by a beam scanning method has been adopted as a standard standard of the Association of Image Electronics Standards.

즉, 상기 전자빔 주사방식에 의해 화상을 표시하는 음극선관 표시장치는 상기 전자빔의 이동에 따른 지연시간을 갖기 때문에 상기 수평동기신호(HSYNC)의 수평 동기구간, 후포치구간 및 전포치구간이 상기 클럭신호의 96 개의 클럭, 48개의 클럭 및 16개의 클럭이 발생되는 동안 유지되어야 하지만, 실제로 상기 후포치구간 및 전포치구간은 액정표시장치를 구동하는데 있어서는 불필요한 구간이며, 상기 수평 동기구간도 96개의 클럭이 발생되는 동안 유지될 필요가 없다.That is, since the cathode ray tube display device displaying an image by the electron beam scanning method has a delay time according to the movement of the electron beam, the horizontal synchronizing section, the post porch section, and the front porch section of the horizontal synchronization signal HSYNC are the clocks. While 96 clocks, 48 clocks, and 16 clocks of a signal must be maintained while they are generated, the post porch section and the front porch section are not necessary for driving the liquid crystal display, and the horizontal sync section is also 96 clocks. It does not need to be kept while it is occurring.

상술한 바와같이 불필요한 전포치구간 및 후포치구간을 갖고, 수평 동기구간의 폭이 너무 길게 유지되는 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)를 액정표시장치가 사용하고, 그 수평동기신호(HSYNC)의 전포치구간, 수평 동기구간, 후포치구간 및 고전위구간에 따른 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 구동됨에 따라 클럭신호의 주파수가 높게 설정되어야 하고, 이로 인해 액정표시장치의 소비전력이 증가하는 문제점이 있다.As described above, the liquid crystal display uses a horizontal synchronization signal (HSYNC) in accordance with the standards of the Korean Association of Electronics and Electronic Standards, which has an unnecessary front porch section and a back porch section, and the width of the horizontal sync section is kept too long. Gate start signal, image information (DATA [R, G, B]), data output enable signal, and the like through the clock signals according to the pre-position section, the horizontal synchronization section, the post-position section, and the high potential section of the synchronization signal HSYNC. As the driving speed of the control signal is adjusted, the frequency of the clock signal must be set to be high, thereby increasing the power consumption of the liquid crystal display.

본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 불필요한 전포치구간 및 후포치구간을 제거할 수 있는 액정표시장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to predetermine and post-secure an unnecessary time for driving a time-division type liquid crystal display device from a horizontal synchronization signal according to the standards of the Korean Association of Image Electronics Standards. The present invention provides a liquid crystal display device capable of removing the porch section.

본 발명의 다른 목적은 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 필요한 수평 동기구간의 폭을 최소화할 수 있는 액정표시장치를 제공하는데 있다.Another object of the present invention is to provide a liquid crystal display device capable of minimizing the width of a horizontal synchronization section required for driving a time-division type liquid crystal display device from a horizontal synchronization signal according to the standards of the Korean Association of Image Electronics Standards.

본 발명의 또 다른 목적은 전포치구간 및 후포치구간이 제거되고, 수평 동기구간의 폭이 최소화된 수평동기신호를 통해 클럭신호의 주파수를 낮게 설정함으로써, 시-분할 방식 액정표시장치의 소비전력을 절감할 수 있는 액정표시장치를 제공하는데 있다.Still another object of the present invention is to reduce the power consumption of the time-division type liquid crystal display by setting the frequency of the clock signal low through the horizontal synchronizing signal in which the pre-porch section and the post-porch section are removed and the width of the horizontal sync section is minimized. To provide a liquid crystal display device that can reduce the cost.

상기 본 발명의 목적을 달성하기 위한 액정표시장치는 화소들이 매트릭스 형태로 배열되는 액정표시패널, 상기 액정표시패널의 게이트 라인들에 순차적으로 주사신호를 인가하는 게이트 구동부, 상기 액정표시패널의 데이터 라인들에 화상정보를 인가하는 데이터 구동부, 마이컴으로부터 인가되는 제1 수직동기신호 및 제1 수평동기신호를 제2 수직동기신호 및 수평동기구간 동안의 전후에 구비된 전포치(front porch) 구간 및 후포치(back porch) 구간이 제거된 제2 수평동기신호로 변환하는 동기신호 변환부 및 상기 마이컴으로부터 인가되는 화상정보를 상기 데이터 구동부에 인가하고, 상기 동기신호 변환부에서 변환된 상기 제2 수직동기신호 및 제2 수평동기신호를 상기 게이트 구동부 및 데이터 구동부에 인가하여 구동 타이밍을 제어하는 제어부를 포함한다.
상기 제2 수평동기신호는 상기 수평동기구간 동안 10 개 이하의 시스템클럭신호를 갖는 신호이다.
상기 동기신호 변환부는 상기 마이컴으로부터 입력되는 메인클럭신호를 시스템클럭신호로 변환하는 클럭변환부 및 상기 클럭변환부로부터 입력되는 시스템클럭신호에 의해 상기 마이컴으로부터 입력되는 상기 제1 수평동기신호를 상기 제2 수평동기신호로 변환하여 출력하는 동기신호 발생부를 포함한다.
상기 제2 수평동기신호는 수평동기구간 동안 저전위 또는 고전위를 유지하는 파형이다.
상기 제1 수평동기신호는 수평동기구간 동안 저전위 또는 고전위를 유지하며, 상기 수평동기구간이 시작되기 전에 전포치(front porch) 구간을 갖고 상기 수평동기구간이 종료된 후에 후포치(back porch) 구간을 갖는 신호이다.
상기 마이컴으로부터 인가되는 화상정보를 저장하는 메모리부를 더 포함한다.
상기 제어부는 화상의 한 프레임을 복수의 서브 프레임들로 시-분할 하고, 상기 메모리부에 저장된 화상정보로부터 상기 서브 프레임들에 따른 화상정보를 추출하고 이를 상기 데이터 구동부에 순차적으로 인가하여 상기 액정 표시패널을 시-분할 구동시킨다.
상기 제어부의 신호에 의해 상기 액정표시패널에 적색, 녹색 및 청색의 광을 순차적으로 공급하는 백-라이트를 더 포함한다.According to an aspect of the present invention, a liquid crystal display device includes: a liquid crystal display panel in which pixels are arranged in a matrix; a gate driver sequentially applying scan signals to gate lines of the liquid crystal display panel; and a data line of the liquid crystal display panel. And a front porch section provided before and after the data driver for applying image information to the field, the first vertical synchronization signal and the first horizontal synchronization signal applied from the microcomputer during the second vertical synchronization signal and the horizontal synchronization unit. A synchronization signal converter for converting the second horizontal synchronization signal from which the porch section is removed, and image information applied from the microcomputer to the data driver, and converting the second vertical synchronization signal from the synchronization signal converter; A control unit configured to apply a signal and a second horizontal synchronization signal to the gate driver and the data driver to control driving timing. The.
The second horizontal synchronizing signal is a signal having 10 or less system clock signals during the horizontal synchronizing period.
The synchronizing signal converter is configured to convert the main clock signal input from the microcomputer into a system clock signal and the first horizontal synchronizing signal input from the microcomputer by a system clock signal input from the clock converter. 2 includes a synchronization signal generator for converting and outputting a horizontal synchronization signal.
The second horizontal synchronization signal is a waveform that maintains a low potential or a high potential during the horizontal synchronization period.
The first horizontal synchronizing signal maintains a low potential or a high potential during a horizontal synchronizing period, has a front porch section before the horizontal synchronizing period starts, and a back porch after the horizontal synchronizing period ends. ) Is a signal having a section.
The apparatus may further include a memory configured to store image information applied from the microcomputer.
The control unit time-divisions a frame of an image into a plurality of subframes, extracts image information according to the subframes from image information stored in the memory unit, and sequentially applies the image information to the data driver to display the liquid crystal display. The panel is time-division driven.
The electronic device may further include a back-light sequentially supplying red, green, and blue light to the liquid crystal display panel by a signal of the controller.

상기한 바와같은 본 발명에 의한 액정표시장치를 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.The liquid crystal display according to the present invention as described above will be described in more detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 액정표시장치의 블럭 구성을 보인 예시도이다.3 is an exemplary view showing a block configuration of a liquid crystal display according to the present invention.

도 3을 참조하면, 본 발명에 의한 액정표시장치는 화소들이 매트릭스 형태로 배열되는 액정표시패널(250)과; 상기 액정표시패널(250)의 게이트 라인들에 순차적으로 주사신호를 인가하는 게이트 구동부(230)와; 상기 액정표시패널(250)의 데이터 라인들에 화상정보(DATA[R,G,B])를 인가하는 데이터 구동부(240)와; 외부의 마이컴(210)으로부터 인가되는 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(VSYNC2)로 변환하는 동기신호 변환부(221)와; 상기 마이컴(210)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(240)에 인가하고, 상기 동기신호 변환부(221)에서 변환된 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)를 상기 게이트 구동부(230) 및 데이터 구동부(240)에 인가하여 구동 타이밍을 제어하는 타이밍 제어부(220)와; 상기 타이밍 제어부(220)의 제어신호에 의해 상기 액정표시패널(250)에 적색, 녹색 및 청색의 광을 순차적으로 공급하는 백-라이트(260)로 구성된다.Referring to FIG. 3, a liquid crystal display according to the present invention includes a liquid crystal display panel 250 in which pixels are arranged in a matrix form; A gate driver 230 sequentially applying scan signals to gate lines of the liquid crystal display panel 250; A data driver 240 for applying image information DATA [R, G, B] to data lines of the liquid crystal display panel 250; Synchronization signal conversion for converting the first vertical synchronization signal VSYNC1 and the first horizontal synchronization signal HSYNC1 from the external microcomputer 210 into the second vertical synchronization signal VSYNC2 and the second horizontal synchronization signal VSYNC2. A part 221; The second vertical synchronization signal VSYNC2 applied to the data driver 240 by applying the image information DATA [R, G, B] applied from the microcomputer 210 to the data driver 240. A timing controller 220 for applying a second horizontal synchronization signal HSYNC2 to the gate driver 230 and the data driver 240 to control driving timing; The backlight unit 260 is configured to sequentially supply red, green, and blue light to the liquid crystal display panel 250 according to the control signal of the timing controller 220.

상기 액정표시패널(250)에는 횡방향으로 일정하게 이격되는 게이트 라인들과 종방향으로 일정하게 이격되는 데이터 라인들이 교차하고, 그 게이트 라인들과 데이터 라인들이 교차하여 구획되는 사각형 영역에 화소들이 배열된다. In the liquid crystal display panel 250, gate lines that are regularly spaced in the lateral direction and data lines that are regularly spaced in the longitudinal direction intersect with each other, and pixels are arranged in a rectangular region where the gate lines and the data lines intersect. do.

상기 게이트 구동부(230)는 상기 게이트 라인들에 순차적으로 주사신호를 인가하여 매트릭스 형태로 배열된 화소들을 게이트라인 단위로 구동시키고, 상기 데이터 구동부(240)는 상기 주사신호가 인가된 화소들에 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 인가한다.The gate driver 230 sequentially applies scan signals to the gate lines to drive pixels arranged in a matrix form in units of gate lines, and the data driver 240 transmits data to the pixels to which the scan signals are applied. Image information DATA [R, G, B] is applied through the lines.

상기 타이밍 제어부(220)는 외부의 마이컴(210)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(240)에 인가하고, 상기 마이컴(210)으로부터 인가되는 제1 수평동기신호(HSYNC1) 및 수직동기신호(VSYNC1)를 동기신호 변환부(221)를 통해 제2 수평동기신호(HSYNC2) 및 제2 수직동기신호(VSYNC2)로 변환하고, 그 제2 수평동기신호(HSYNC2) 및 제2 수직동기신호(VSYNC2)를 상기 게이트 구동부(130) 및 데이터 구동부(140)에 인가하여 구동 타이밍을 제어한다. 이때, 타이밍 제어부(220)는 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)와 함께 클럭신호, 게이트 스타트 신호, 데이터 출력 인에이블 신호 및 제어신호를 게이트 구동부(230)와 데이터 구동부(240)에 인가하여 게이트 구동부(230)와 데이터 구동부(240)의 구동 타이밍을 제어한다.The timing controller 220 applies image information DATA [R, G, B] applied from an external microcomputer 210 to the data driver 240, and applies a first horizontal signal applied from the microcomputer 210. The synchronizing signal HSYNC1 and the vertical synchronizing signal VSYNC1 are converted into the second horizontal synchronizing signal HSYNC2 and the second vertical synchronizing signal VSYNC2 through the synchronizing signal converter 221, and the second horizontal synchronizing signal VSYNC1 is converted into the second horizontal synchronizing signal VSYNC2. The driving timing is controlled by applying the HSYNC2 and the second vertical synchronization signal VSYNC2 to the gate driver 130 and the data driver 140. At this time, the timing controller 220 transmits a clock signal, a gate start signal, a data output enable signal, and a control signal together with the second vertical synchronization signal VSYNC2 and the second horizontal synchronization signal HSYNC2 to the gate driver 230 and the data. The driving timing of the gate driver 230 and the data driver 240 is controlled by applying to the driver 240.

즉, 타이밍 제어부(220)는 게이트 구동부(230)에 제2 수평동기신호(HSYNC2)와 게이트 스타트 신호를 인가하여 액정표시패널(250)의 게이트 라인들에 순차적으로 주사신호가 인가되도록 하고, 데이터 구동부(240)에 제2 수평동기신호(HSYNC2), 데이터 출력 인에이블 신호 및 화상정보(DATA[R,G,B])를 인가하여 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])가 인가되도록 함으로써, 게이트 구동부(230)와 데이터 구동부(240)의 구동 타이밍을 제어한다.That is, the timing controller 220 applies the second horizontal synchronization signal HSYNC2 and the gate start signal to the gate driver 230 so that the scan signals are sequentially applied to the gate lines of the liquid crystal display panel 250. The second horizontal synchronous signal HSYNC2, the data output enable signal, and the image information DATA [R, G, B] are applied to the driver 240 so that the image information may be applied to the pixels of the gate line to which the scan signal is applied. DATA [R, G, B]) is applied to control the driving timing of the gate driver 230 and the data driver 240.

상기한 바와같은 방식으로 액정표시패널(250)의 모든 게이트 라인들을 순차적으로 스캔하고, 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 화소들에 인가하여 화상의 한 프레임을 표시한 다음에는 상기 제2 수직동기신호(VSYNC2)가 인가되어 화상의 다음 프레임이 표시되도록 한다.In this manner, all the gate lines of the liquid crystal display panel 250 are sequentially scanned, and image information DATA [R, G, B] is applied to the pixels through the data lines to display one frame of the image. Next, the second vertical synchronization signal VSYNC2 is applied to display the next frame of the image.

상기한 바와같이 구성되는 본 발명에 의한 액정표시장치는 시-분할 방식으로 구동되며, 따라서 상기 액정표시패널(250)은 시-분할 방식의 액정표시장치에 적용되는 구조를 갖는다.The liquid crystal display device according to the present invention configured as described above is driven in a time-division manner, and thus the liquid crystal display panel 250 has a structure applied to a time-division liquid crystal display device.

도 4는 상기 시-분할 방식 액정표시장치에 적용되는 액정표시패널(250)의 개략적인 단면 구성을 보인 예시도이다.4 is an exemplary view showing a schematic cross-sectional configuration of a liquid crystal display panel 250 applied to the time-division liquid crystal display device.

도 4를 참조하면, 시-분할 방식 액정표시장치(360)는 일정한 이격간격을 갖도록 대향하여 합착된 제1기판(370) 및 제2기판(390)과; 상기 제1기판(370)과 제2기판(390)의 이격간격에 형성된 액정층(380)과; 상기 제2기판(390)의 배면에 위치하며, 제1기판(370), 제2기판(390) 및 액정층(380)으로 구성되는 액정표시패널(365)에 적색, 녹색 및 청색의 빛을 공급하는 적(R), 녹(G), 청(B) 백-라이트(300)로 구성된다.Referring to FIG. 4, the time-division type liquid crystal display device 360 includes: a first substrate 370 and a second substrate 390 joined to face each other to have a predetermined spacing interval; A liquid crystal layer 380 formed at a spaced interval between the first substrate 370 and the second substrate 390; Red, green, and blue light is emitted to the liquid crystal display panel 365 including the first substrate 370, the second substrate 390, and the liquid crystal layer 380 on the rear surface of the second substrate 390. It is composed of red (R), green (G), blue (B) back-light 300 to supply.

상기 제1기판(370)의 투명기판(371) 하면에는 빛이 투과되는 화소들을 구획하기 위하여 화소들 외곽을 따라 그물 형태의 빛을 차단시키는 재질로 형성된 블랙 매트릭스(372)가 구비된다.A lower surface of the transparent substrate 371 of the first substrate 370 is provided with a black matrix 372 formed of a material that blocks light in a net form along the outer edges of the pixels in order to partition pixels through which light passes.

상기 블랙 매트릭스(372)가 형성된 투명기판(371)의 하면에는 상기 액정층(380)에 전계를 인가하는 일측 전극인 투명한 공통전극(373)이 구비된다.The lower surface of the transparent substrate 371 on which the black matrix 372 is formed is provided with a transparent common electrode 373, which is one electrode that applies an electric field to the liquid crystal layer 380.

상기 제2기판(390)의 투명기판(391) 상부에는 스위칭 역할을 하는 박막 트랜지스터(TFT)와; 그 박막 트랜지스터(TFT)로부터 신호를 인가받아 상기 투명한 공통전극(373)과 함께 상기 액정층(380)에 전계를 인가하는 투명한 화소전극(392)이 구비된다.A thin film transistor (TFT) having a switching role on the transparent substrate 391 of the second substrate 390; A transparent pixel electrode 392 is provided to receive a signal from the TFT and apply an electric field to the liquid crystal layer 380 together with the transparent common electrode 373.

상기한 바와같이 제1기판(370) 상에 공통전극(373)이 구비되고, 제2기판(390) 상에 화소전극(392)이 구비되는 경우에 상기 액정층(380)의 액정 분자들은 상기 공통전극(373)과 화소전극(392) 사이의 수직 전계에 의해 구동된다.As described above, when the common electrode 373 is provided on the first substrate 370 and the pixel electrode 392 is provided on the second substrate 390, the liquid crystal molecules of the liquid crystal layer 380 may be It is driven by a vertical electric field between the common electrode 373 and the pixel electrode 392.

한편, 상기 제2기판(390) 상에 상기 공통전극(373)과 화소전극(392)이 구비될 수 있으며, 이때 액정층(380)의 액정 분자들은 공통전극(373)과 화소전극(392) 사이의 수평 전계에 의해 구동된다.Meanwhile, the common electrode 373 and the pixel electrode 392 may be provided on the second substrate 390, and the liquid crystal molecules of the liquid crystal layer 380 may be the common electrode 373 and the pixel electrode 392. Driven by a horizontal electric field between.

상기한 바와같이 제2기판(390) 상에 화소전극(392)과 공통전극(373)이 구비되어 상기 액정층(380)의 액정 분자들을 수평 전계에 의해 구동시키는 방식을 수평전계 구동형(in plane switching : IPS type) 액정표시장치라 지칭한다.As described above, the pixel electrode 392 and the common electrode 373 are provided on the second substrate 390 to drive the liquid crystal molecules of the liquid crystal layer 380 by a horizontal electric field. plane switching: IPS type) LCD.

상기 제2기판(390)의 투명기판(391) 상부에는 일정하게 이격되어 횡으로 배열되는 복수의 게이트 라인들과; 일정하게 이격되어 종으로 배열되는 복수의 데이터 라인들이 교차하고, 그 게이트 라인들과 데이터 라인들이 교차하는 사각형 영역 내에 화소들이 정의되어 매트릭스 형태로 배열되며, 상기 화소전극(392)이 화소들에 개별적으로 구비된다.A plurality of gate lines horizontally spaced apart from the upper portion of the transparent substrate 391 of the second substrate 390; A plurality of data lines arranged vertically apart and vertically intersect, pixels are defined and arranged in a matrix in a rectangular area where the gate lines and the data lines intersect, and the pixel electrode 392 is individually arranged on the pixels. It is provided with.

상기 박막 트랜지스터(TFT)는 상기 게이트 라인들과 전기적으로 접촉되는 게이트 전극과; 상기 데이터 라인들과 전기적으로 접촉되는 소스 전극과; 상기 화소전극(392)과 전기적으로 접촉되는 드레인 전극을 구비한다.The thin film transistor TFT may include a gate electrode in electrical contact with the gate lines; A source electrode in electrical contact with the data lines; And a drain electrode in electrical contact with the pixel electrode 392.

상기 시-분할 방식의 액정표시장치에 적용되는 액정표시패널(365)이 일반적인 액정표시장치의 액정표시패널과 구별되는 특징은 컬러필터가 요구되지 않고, 적색, 녹색 및 청색의 광원을 개별적으로 점등시키기 때문에 적(R), 녹(G), 청(B) 백-라이트(300)가 적용되는 것이다.The liquid crystal display panel 365 applied to the time-division type liquid crystal display device is distinguished from the liquid crystal display panel of the general liquid crystal display device. The color filter is not required, and the red, green, and blue light sources are individually turned on. Since red (R), green (G), blue (B) back-light 300 is applied.

통상, 액정표시장치의 백-라이트는 액정표시장치가 구동될 때, 켜져있는 상태에서 백색광을 공급하는 방식이지만, 상기 시-분할 방식의 액정표시장치는 화상의 한 프레임(frame)에 대해서 적(R), 녹(G), 청(B) 백-라이트(300)를 통해 적색, 녹색, 청색 광원이 일정한 시간 간격으로 점등되도록 하여 컬러 화상을 표시하는 방식이다.In general, the back-light of the liquid crystal display device is a method of supplying white light when the liquid crystal display device is turned on, but the time-division type liquid crystal display device is suitable for one frame of an image. The red, green, and blue light sources are turned on at regular time intervals to display color images through the R, green, and blue (B) back-lights 300.

상기 시-분할 방식의 액정표시장치는 화상의 한 프레임을 제1 내지 제3서브 프레임들로 시-분할하여, 그 제1 내지 제3서브 프레임들에 따른 적색, 녹색 및 청색의 화상정보를 액정표시패널에 순차적으로 인가하고, 백-라이트로부터 제1 내지 제3서브 프레임들에 따른 적색, 녹색 및 청색 광원을 순차적으로 점등시켜 컬러 화상을 구현한다.The time-division liquid crystal display device time-divides one frame of an image into first to third subframes, and displays red, green, and blue image information according to the first to third subframes. The display panel is sequentially applied to the display panel, and the red, green, and blue light sources according to the first to third sub frames are sequentially turned on from the back light to implement a color image.

상기 시-분할 방식의 액정표시장치에서는 화상의 한 프레임을 제1 내지 제3서브 프레임들로 시-분할하여, 그 제1 내지 제3서브 프레임들에 따른 적색, 녹색 및 청색의 화상정보를 액정표시패널에 인가하기 위하여 화상의 한 프레임이 기록되고, 그 기록된 화상의 한 프레임이 제1 내지 제3서브 프레임들에 따라 3번 판독되는 프레임 메모리가 사용된다.In the time-division type liquid crystal display, time-dividing one frame of an image into first to third sub frames, and red, green, and blue image information according to the first to third sub frames is obtained. One frame of an image is recorded for application to the display panel, and a frame memory is used in which one frame of the recorded image is read three times in accordance with the first to third sub frames.

따라서, 상기 도 3의 마이컴(210)으로부터 인가되는 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 시-분할 방식의 액정표시장치의 구동에 직접 사용하지 않고, 상기 도 3의 타이밍 제어부(220) 내에 구비된 동기신호 변환부(221)를 통해 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)로 변환하여 사용할 수 있게 된다.Accordingly, the first vertical synchronization signal VSYNC1 and the first horizontal synchronization signal HSYNC1 applied from the microcomputer 210 of FIG. 3 are not directly used for driving the time division type liquid crystal display, but FIG. The first vertical synchronizing signal VSYNC1 and the first horizontal synchronizing signal HSYNC1 are converted into the second vertical synchronizing signal VSYNC2 and the second horizontal synchronizing signal through the synchronizing signal conversion unit 221 provided in the timing controller 220 of the second signal. Can be converted to (HSYNC2) and used.

도 5는 상기 동기신호 변환부(221)를 보다 상세히 보인 예시도이다.5 illustrates an example of the synchronization signal converter 221 in more detail.

도 5를 참조하면, 동기신호 변환부(221)는 마이컴(210)으로부터 입력되는 메인클럭신호(CLK1)를 시스템클럭신호(CLK2)로 변환하는 클럭변환부(222)와; 상기 클럭변환부(222)로부터 입력되는 시스템클럭신호(CLK2)에 의해 상기 마이컴(210)으로부터 입력되는 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)로 변환하여 출력하는 동기신호 발생부(223)로 구성된다. 이때, 클럭변환부(222)는 위상 비교기, 저역 통과 필터, 오류 증폭기 및 전압 제어 발진기로 구성되는 위상제어루프(phase locked loop : PLL) 회로가 적용될 수 있으며, 이와같은 위상제어루프 회로는 주파수 합성기나 무선 송수신기의 주파수 발진원에 일반적으로 적용되고 있다.Referring to FIG. 5, the synchronization signal converter 221 includes a clock converter 222 for converting a main clock signal CLK1 input from the microcomputer 210 into a system clock signal CLK2; The first vertical synchronizing signal VSYNC1 and the first horizontal synchronizing signal HSYNC1 input from the microcomputer 210 by the system clock signal CLK2 input from the clock converting unit 222 may receive a second vertical synchronizing signal ( VSYNC2) and a synchronous signal generator 223 for converting and outputting the second horizontal synchronous signal HSYNC2. In this case, the clock converter 222 may be a phase locked loop (PLL) circuit composed of a phase comparator, a low pass filter, an error amplifier, and a voltage controlled oscillator. It is generally applied to a frequency oscillation source of a wireless transmitter or a transceiver.

도 6은 상기 동기신호 변환부(221)에 의해 변환된 제2 수평동기신호(HSYNC2)의 파형을 보인 예시도이다.FIG. 6 is an exemplary diagram showing a waveform of the second horizontal synchronization signal HSYNC2 converted by the synchronization signal conversion unit 221.

도 6을 참조하면, 제2 수평동기신호(HSYNC2)는 수평 동기구간 동안 저전위를 유지하는 파형이다.Referring to FIG. 6, the second horizontal synchronization signal HSYNC2 is a waveform that maintains a low potential during the horizontal synchronization period.

상기 수평 동기구간 동안 저전위를 유지하는 제2 수평동기신호(HSYNC2)가 저전위에서 고전위로 천이되면, 전술한 도 3의 게이트 구동부(230)는 상기 수평 동기구간과 같거나 또는 소정 시간 지연되는 펄스 형태의 게이트 스타트 신호에 의해 액정표시패널(250)의 게이트 라인에 주사신호를 인가한다.When the second horizontal synchronizing signal HSYNC2 that maintains the low potential during the horizontal synchronizing period transitions from the low electric potential to the high potential, the gate driver 230 of FIG. 3 described above is equal to or equal to a predetermined time delay. The scan signal is applied to the gate line of the liquid crystal display panel 250 by the gate start signal.

그리고, 수평 동기구간 동안 저전위를 유지하는 제2 수평동기신호(HSYNC2)가 저전위에서 고전위로 천이되면, 전술한 도 3의 데이터 구동부(240)는 상기 수평 동기구간에 비해 소정 시간 지연된 데이터 출력 인에이블 신호에 의해 액정표시패널(250)의 데이터 라인들을 통해 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])를 인가한다.When the second horizontal synchronizing signal HSYNC2 that maintains the low potential during the horizontal synchronizing period transitions from the low electric potential to the high potential, the data driver 240 of FIG. 3 described above is a data output delayed by a predetermined time compared to the horizontal synchronizing period. Image information DATA [R, G, B] is applied to pixels of the gate line to which the scan signal is applied through the data lines of the liquid crystal display panel 250 by the enable signal.

한편, 상기 제2 수평동기신호(HSYNC2)는 상기 제1 수평동기신호(HSYNC1)에 비해 수평 동기구간의 폭이 좁게 설계되며, 그 수평 동기구간의 전후에 구비된 전포치구간 및 후포치구간이 제거된다. 이때, 제1 수평동기신호(HSYNC1)는 전술한 도 2의 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)와 동일한 파형을 갖는다.On the other hand, the second horizontal synchronization signal (HSYNC2) is designed to be narrower than the first horizontal synchronization signal (HSYNC1) horizontal width, and the front and rear porch sections provided before and after the horizontal synchronization section. Removed. In this case, the first horizontal synchronizing signal HSYNC1 has the same waveform as the horizontal synchronizing signal HSYNC according to the standard of the Electronic Image Association of FIG. 2 described above.

즉, 본 발명에 의한 액정표시장치는 상기 동기신호 변환부(221)에서 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호(HSYNC1)로부터 실제 액정표시장치의 구동에 영향을 주지 않는 전포치구간과 후포치구간을 제거하고, 수평 동기구간의 폭을 좁게 설계한다.That is, in the liquid crystal display according to the present invention, the synchronizing signal conversion unit 221 does not affect the driving of the actual liquid crystal display from the first horizontal synchronization signal HSYNC1 according to the standards of the Image Electronic Standards Association. The interval and posterior porch section are removed and the width of the horizontal sync section is designed to be narrow.

그리고, 전술한 제3의 타이밍 제어부(220)에서 제2 수평동기신호(HSYNC2)의 수평 동기구간 및 고전위 구간에 따른 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 본 발명에 의한 액정표시장치를 구동시키게 된다.In addition, the third timing controller 220 may use the gate start signal and the image information DATA [R, G, B] through clock signals corresponding to the horizontal synchronization period and the high potential period of the second horizontal synchronization signal HSYNC2. Then, the timing of applying the data output enable signal and the control signal is adjusted to drive the liquid crystal display according to the present invention.

따라서, 본 발명에 의한 액정표시장치는 640×480의 해상도를 갖는 VGA 모드에서 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호에 의해 구동될 수 있다.Accordingly, the liquid crystal display according to the present invention may be driven by a clock signal having about 650 clocks per cycle of the second horizontal synchronization signal HSYNC2 in the VGA mode having a resolution of 640 × 480.

즉, 전술한 바와같이 640×480의 해상도를 갖는 VGA 모드에서 상기 타이밍 제어부(220)는 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 본 발명에 의한 액정표시장치를 구동시킬 수 있게 된다.That is, as described above, in the VGA mode having a resolution of 640 × 480, the timing controller 220 uses a gate start signal through a clock signal having about 650 clocks per cycle of the second horizontal synchronization signal HSYNC2. The timing of applying the image information DATA [R, G, B], the data output enable signal and the control signal can be adjusted to drive the liquid crystal display according to the present invention.

상기 타이밍 제어부(220)는 상기 제2 수평동기신호(HSYNC2)의 한 주기당 VGA 모드의 픽셀수에 따른 640 개의 클럭과 수평 동기구간에 따른 10 개 정도의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절한다. 이때, 제2 수평동기신호(HSYNC2)의 수평 동기구간에 따른 클럭신호의 클럭 갯수는 수평 동기구간의 폭에 의해 결정되며, 제2 수평동기신호(HSYNC2)의 수평 동기구간의 폭을 줄이는 경우에 제2 수평동기신호(HSYNC2)의 수평 동기구간에 따른 클럭신호의 클럭 갯수는 10개 이하(예를 들어, 3개 내지 10개)로 줄어들 수 있다.The timing controller 220 may include a gate start signal through a clock signal having about 640 clocks corresponding to the number of pixels in the VGA mode per cycle of the second horizontal synchronization signal HSYNC2 and about 10 clocks corresponding to the horizontal synchronization interval. The timing of applying the image information DATA [R, G, B], the data output enable signal and the control signal is adjusted. At this time, the number of clocks of the clock signal according to the horizontal synchronizing section of the second horizontal synchronizing signal HSYNC2 is determined by the width of the horizontal synchronizing section, and when reducing the width of the horizontal synchronizing section of the second horizontal synchronizing signal HSYNC2. The number of clocks of the clock signal according to the horizontal synchronization section of the second horizontal synchronization signal HSYNC2 may be reduced to 10 or less (for example, 3 to 10).

상술한 바와같이 본 발명에 의한 액정표시장치는 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호(HSYNC1)로부터 실제 액정표시장치의 구동에 영향을 주지 않는 전포치구간과 후포치구간을 제거하고, 수평 동기구간의 폭이 좁게 설계된 제2 수평동기신호(HSYNC2)와, 640×480의 해상도를 갖는 VGA 모드에서 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호에 의해 구동됨에 따라 전술한 바와같이 상기 전포치구간과 후포치구간을 갖고, 수평 동기구간의 폭이 길게 유지되는 제1 수평동기신호(HSYNC1)와, 640×480의 해상도를 갖는 VGA 모드에서 제1 수평동기신호(HSYNC1)의 한 주기당 800 개 정도의 클럭을 갖는 클럭신호에 의해 액정표시장치가 구동되는 경우에 비해 클럭신호의 주파수를 낮게 설정할 수 있고, 이로 인해 액정표시장치의 소비전력을 절감할 수 있게 된다.As described above, the liquid crystal display according to the present invention removes the front porch section and the back porch section that do not affect the actual driving of the liquid crystal display device from the first horizontal synchronization signal HSYNC1 according to the standards of the Korean Association of Image Electronics Standards. And a clock having about 650 clocks per cycle of the second horizontal synchronization signal HSYNC2 and the second horizontal synchronization signal HSYNC2 in VGA mode having a resolution of 640 × 480. In the VGA mode having the first horizontal sync signal HSYNC1 having the front porch section and the back porch section as described above, the width of the horizontal sync section being kept long, and 640 × 480 resolution as driven by the signal. The frequency of the clock signal can be set lower than that of the case where the liquid crystal display is driven by a clock signal having about 800 clocks per cycle of the first horizontal synchronization signal HSYNC1. The power consumption can be reduced.

즉, 상기 640×480의 해상도를 갖는 VGA 모드에서 상기 제1,제2 수평동기신호(HSYNC1,HSYNC2)의 한 주기가 7㎲ 정도라고 가정하면, 제1 수평동기신호(HSYNC1)의 한 주기당 800 개 정도의 클럭을 갖는 클럭신호는 8.75㎱ 의 주파수를 갖지만, 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호는 10.77㎱ 의 주파수를 갖게 되어 액정표시장치가 제2 수평동기신호(HSYNC2)와, 640×480의 해상도를 갖는 VGA 모드에서 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호를 통해 구동되는 경우에 클럭신호의 주파수를 낮게 설정할 수 있고, 이로 인해 액정표시장치의 소비전력을 절감할 수 있게 된다.That is, assuming that one period of the first and second horizontal synchronization signals HSYNC1 and HSYNC2 is about 7 ms in the VGA mode having a resolution of 640 × 480, one period of the first horizontal synchronization signal HSYNC1 A clock signal with about 800 clocks has a frequency of 8.75 kHz, but a clock signal with about 650 clocks per cycle of the second horizontal synchronization signal HSYNC2 has a frequency of 10.77 kHz, so that the liquid crystal display device has a frequency of 8.75 kHz. When the clock signal is driven by the second horizontal synchronization signal HSYNC2 and a clock signal having about 650 clocks per cycle of the second horizontal synchronization signal HSYNC2 in the VGA mode having a resolution of 640 × 480, The frequency can be set low, thereby reducing the power consumption of the liquid crystal display.

상술한 바와같이 본 발명에 의한 액정표시장치는 동기신호 변환부를 통해 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 불필요한 전포치구간 및 후포치구간이 제거되고, 수평 동기구간의 폭이 최소화되도록 설계된 제2 수평동기신호를 발생시켜, 그 제2 수평동기신호를 통해 클럭신호의 주파수를 낮게 설정할 수 있게 됨에 따라 시-분할 방식 액정표시장치의 소비전력을 절감할 수 있는 효과가 있다.As described above, the liquid crystal display device according to the present invention is a pre-porch section and a post-porch section that are unnecessary for driving the time division type liquid crystal display device from the first horizontal synchronization signal according to the standards of the Korean Association of Image Electronics Standards through the synchronization signal conversion unit. Consumption of the time-division type liquid crystal display as the second horizontal synchronizing signal is eliminated and the second horizontal synchronizing signal is designed to minimize the width of the horizontal synchronizing section, and the frequency of the clock signal can be set lower through the second horizontal synchronizing signal. There is an effect to save power.

Claims

A liquid crystal display panel in which pixels are arranged in a matrix form;

A gate driver sequentially applying scan signals to gate lines of the liquid crystal display panel;

A data driver for applying image information to data lines of the liquid crystal display panel;

The front porch section and the back porch section, which are provided before and after the first vertical synchronization signal and the first horizontal synchronization signal applied from the microcomputer during the second vertical synchronization signal and the horizontal synchronization section, are removed. A synchronization signal conversion unit for converting into two horizontal synchronization signals; And

The image information applied from the microcomputer is applied to the data driver, and the second vertical synchronization signal and the second horizontal synchronization signal converted by the synchronization signal converter are applied to the gate driver and the data driver to control driving timing. And a control unit.

2. The liquid crystal display device according to claim 1, wherein the second horizontal synchronization signal is a signal having 10 or less system clock signals during the horizontal synchronization period.

The method of claim 1, wherein the synchronization signal converter

A clock converting unit converting the main clock signal input from the microcomputer into a system clock signal; And

And a synchronizing signal generator for converting the first horizontal synchronizing signal input from the microcomputer into the second horizontal synchronizing signal and outputting the second horizontal synchronizing signal by the system clock signal input from the clock converting unit.

The liquid crystal display device according to claim 1, wherein the second horizontal synchronization signal is a waveform which maintains a low potential or a high potential during a horizontal synchronization period.

The method of claim 1, wherein the first horizontal synchronization signal maintains a low potential or a high potential during a horizontal synchronization period.

And a signal having a front porch section before the horizontal driving section starts and a back porch section after the horizontal driving section ends.

delete

2. The liquid crystal display device according to claim 1, further comprising a memory unit for storing image information applied from the microcomputer.

9. The apparatus of claim 8, wherein the control unit time-divisions one frame of an image into a plurality of subframes, extracts image information according to the subframes from image information stored in the memory unit, and sequentially processes the image information. And time-division driving the liquid crystal display panel.

The liquid crystal display device of claim 1, further comprising a back-light sequentially supplying red, green, and blue light to the liquid crystal display panel by a signal of the controller.