KR101051165B1 - Lithography Method for Semiconductor Devices - Google Patents

Lithography Method for Semiconductor Devices Download PDF

Info

Publication number
KR101051165B1
KR101051165B1 KR1020040106947A KR20040106947A KR101051165B1 KR 101051165 B1 KR101051165 B1 KR 101051165B1 KR 1020040106947 A KR1020040106947 A KR 1020040106947A KR 20040106947 A KR20040106947 A KR 20040106947A KR 101051165 B1 KR101051165 B1 KR 101051165B1
Authority
KR
South Korea
Prior art keywords
silicon
resist
semiconductor device
lithography method
containing resist
Prior art date
Application number
KR1020040106947A
Other languages
Korean (ko)
Other versions
KR20060068295A (en
Inventor
복철규
마원광
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040106947A priority Critical patent/KR101051165B1/en
Publication of KR20060068295A publication Critical patent/KR20060068295A/en
Application granted granted Critical
Publication of KR101051165B1 publication Critical patent/KR101051165B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자의 리소그라피 방법에 관한 것으로, PECVD 산화막을 증착하는 대신에 실리콘이 함유된 레지스트를 도포하여 PECVD 산화막을 증착하는 별도의 장비가 필요치 않고, 기존의 트랙장비로 실리콘 함유 레지스트를 도포한 후 기존의 O2 플라즈마 장비로 처리하여 산화막을 형성할 수 있으므로 신규 장비 투자에 대한 비용을 감소시킬 수 있다. The present invention relates to a lithography method for a semiconductor device. Instead of depositing a PECVD oxide film, a separate device for depositing a PECVD oxide film by applying a silicon-containing resist is applied, and a silicon-containing resist is applied with a conventional track device. After that, the oxide film may be formed by treating the existing O 2 plasma equipment, thereby reducing the cost for new equipment investment.

또한, 실리콘 함유 레지스트를 100 내지 130℃의 온도에서 수행함으로써 반사방지막의 변형을 유발시키지 않으므로, 상기 반사방지막을 증착하는 공정에서 패턴 선폭의 결함을 제어할 수 있는 효과가 있으며, 실리콘 함유 레지스트 및 반사방지막 간의 접착력이 우수하므로 언더컷이 방지되는 반도체 소자의 리소그라피 방법에 관한 것이다.In addition, since the deformation of the anti-reflection film is not induced by performing the silicon-containing resist at a temperature of 100 to 130 ° C., there is an effect of controlling defects in the pattern line width in the process of depositing the anti-reflection film, and the silicon-containing resist and reflection The present invention relates to a lithography method of a semiconductor device in which undercut is prevented because of excellent adhesion between the prevention films.

Description

반도체 소자의 리소그라피 방법{LITHOGRAPHY METHOD OF SEMICONDUCTOR DEVICE}LITHOGRAPHY METHOD OF SEMICONDUCTOR DEVICE

도 1a 내지 도 1h는 종래 기술에 따른 반도체 소자의 리소그라피 방법을 도시한 단면도들이다. 1A to 1H are cross-sectional views illustrating a lithography method of a semiconductor device according to the prior art.

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 리소그라피 방법을 도시한 단면도들이다. 2A to 2G are cross-sectional views illustrating a lithography method of a semiconductor device according to the present invention.

< 도면의 주요 부분에 대한 부호 설명 ><Explanation of Signs of Major Parts of Drawings>

10, 100 : 웨이퍼 20 : 노볼릭층10, 100: wafer 20: novolic layer

30 : 산화막 40, 110 : 반사방지막30: oxide film 40, 110: antireflection film

50 : 레지스트막 60, 140 : 노광마스크50: resist film 60, 140: exposure mask

120 : 실리콘 함유 레지스트 130 : ArF 레지스트막 120: silicon-containing resist 130: ArF resist film

본 발명은 반도체 소자의 리소그라피 방법에 관한 것으로, PECVD 산화막을 증착하는 대신에 실리콘이 함유된 레지스트를 도포하여 PECVD 산화막을 증착하는 별도의 장비가 필요치 않고, 기존의 트랙장비로 실리콘 함유 레지스트를 도포한 후 기존의 O2 플라즈마 장비로 처리하여 산화막을 형성할 수 있으므로 신규 장비 투자에 대한 비용을 감소시킬 수 있다. The present invention relates to a lithography method for a semiconductor device. Instead of depositing a PECVD oxide film, a separate device for depositing a PECVD oxide film by applying a silicon-containing resist is applied, and a silicon-containing resist is applied with a conventional track device. After that, the oxide film may be formed by treating the existing O 2 plasma equipment, thereby reducing the cost for new equipment investment.

또한, 실리콘 함유 레지스트를 100 내지 130℃의 온도에서 수행함으로써 반사방지막의 변형을 유발시키지 않으므로, 상기 반사방지막을 증착하는 공정에서 패턴 선폭의 결함을 제어할 수 있는 효과가 있으며, 실리콘 함유 레지스트 및 반사방지막 간의 접착력이 우수하므로 언더컷이 방지되는 반도체 소자의 리소그라피 방법에 관한 것이다.In addition, since the deformation of the anti-reflection film is not induced by performing the silicon-containing resist at a temperature of 100 to 130 ° C., there is an effect of controlling defects in the pattern line width in the process of depositing the anti-reflection film, and the silicon-containing resist and reflection The present invention relates to a lithography method of a semiconductor device in which undercut is prevented because of excellent adhesion between the prevention films.

도 1a 내지 도 1h는 종래 기술에 따른 반도체 소자의 리소그라피 방법을 도시한 단면도들이다. 1A to 1H are cross-sectional views illustrating a lithography method of a semiconductor device according to the prior art.

도 1a를 참조하면, 웨이퍼(10) 상에 노볼락층(20)을 2500 내지 3500Å의 두께로 도포하고 200 내지 250℃의 온도에서 열처리한다. Referring to FIG. 1A, the novolac layer 20 is applied on the wafer 10 to a thickness of 2500 to 3500 kPa and heat treated at a temperature of 200 to 250 ° C.

도 1b를 참조하면, 노볼락층(20) 상부에 산화막(30)을 형성한다. 이때, 산화막(30)은 450 내지 550Å의 두께로 형성하는 것이 바람직하다. Referring to FIG. 1B, an oxide film 30 is formed on the novolac layer 20. At this time, the oxide film 30 is preferably formed to a thickness of 450 to 550 kPa.

도 1c를 참조하면, 산화막(30) 상부에 반사방지층(40)을 250 내지 350Å의 두께로 형성한다. Referring to FIG. 1C, an antireflection layer 40 is formed on the oxide film 30 to a thickness of 250 to 350 μm.

도 1d를 참조하면, 반사방지층(40) 상부에 900 내지 1100Å의 두께의 레지스트막(50)을 형성한다. Referring to FIG. 1D, a resist film 50 having a thickness of 900 to 1100 μs is formed on the antireflection layer 40.

도 1e를 참조하면, 노광 마스크(60)를 사용하여 레지스트막(50)을 노광한다. Referring to FIG. 1E, the resist film 50 is exposed using the exposure mask 60.

도 1f를 참조하면, 상기 노광 공정 후에 PEB(Post Exposure Bake)를 100 내 지 130℃의 온도에서 80 내지 90초동안 수행하고, 표준적 알칼리 현상액인 2.38% TMAH(tetra-methylammonium hydroxide)용액을 이용하여 30 내지 40초 동안 현상 공정을 수행하여 레지스트(50) 패턴을 형성한다. Referring to FIG. 1F, after the exposure process, a PEB (Post Exposure Bake) is performed at a temperature of 100 to 130 ° C. for 80 to 90 seconds, using a standard alkaline developer, a 2.38% tetra-methylammonium hydroxide (TMAH) solution. To perform a development process for 30 to 40 seconds to form a resist 50 pattern.

도 1g를 참조하면, 레지스트(50) 패턴을 식각 마스크로 반사방지막(40) 및 산화막(30)을 식각한다. Referring to FIG. 1G, the anti-reflection film 40 and the oxide film 30 are etched using the resist 50 pattern as an etching mask.

도 1h를 참조하면, 산화막(30) 패턴을 마스크로 레지스트막(50)을 식각함과 동시에 노볼락층(20) 및 반사방지막(40)을 제거한다. Referring to FIG. 1H, the resist film 50 is etched using the oxide film 30 pattern as a mask, and the novolak layer 20 and the anti-reflection film 40 are removed.

상술한 종래 기술에 따른 반도체 소자의 리소그라피 방법에서, 중간층으로 사용되는 산화막을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 증착한다. 이때, 상기 PECVD 산화막을 형성하기 위하여 별도의 전용 장비가 필요하므로 비용이 증가되고, 상기 산화막을 형성하는 공정에서 상기 반사방지막이 200℃ 이상으로 올라가면서 손상을 입게 되는 문제점이 있다. In the above-described lithography method of a semiconductor device according to the prior art, an oxide film used as an intermediate layer is deposited by a Plasma Enhanced Chemical Vapor Deposition (PECVD) method. In this case, since a separate dedicated equipment is required to form the PECVD oxide film, the cost is increased, and there is a problem in that the anti-reflection film rises to 200 ° C. or more in the process of forming the oxide film, resulting in damage.

또한, 상기 산화막 및 반사방지막 간에 접착력이 약하기 때문에 상기 반사방지막을 식각할 때 상기 산화막 하부에 언더컷이 발생되어 패턴의 선폭 제어가 어렵게 되며, 상기 반사방지막을 상기 산화막 상부에 도포해야 하므로 전체적으로 4층 구조로 구성되어 공정이 복잡해지는 문제점이 있다.In addition, since the adhesion between the oxide film and the anti-reflection film is weak, when the anti-reflection film is etched, an undercut occurs in the lower portion of the oxide film, making it difficult to control the line width of the pattern. There is a problem in that the process is complicated.

상기 문제점을 해결하기 위하여, PECVD 산화막을 증착하는 대신에 실리콘이 함유된 레지스트를 도포하여 PECVD 산화막을 증착하는 별도의 장비가 필요치 않고, 기존의 트랙장비로 실리콘 함유 레지스트를 도포한 후 기존의 O2 플라즈마 장비로 처리하여 산화막을 형성할 수 있으므로 신규 장비 투자에 대한 비용을 감소시킬 수 있다. In order to solve the above problems, instead of depositing the PECVD oxide film, a separate device for depositing the PECVD oxide film by applying a resist containing silicon is not required, and after applying the silicon-containing resist with conventional track equipment, the conventional O 2 The treatment with plasma equipment can form an oxide film, thereby reducing the cost for new equipment investment.

또한, 실리콘 함유 레지스트를 100 내지 130℃의 온도에서 수행함으로써 반사방지막의 변형을 유발시키지 않으므로, 상기 반사방지막을 증착하는 공정에서 패턴 선폭의 결함을 제어할 수 있는 효과가 있으며, 실리콘 함유 레지스트 및 반사방지막 간의 접착력이 우수하므로 언더컷이 방지되는 반도체 소자의 리소그라피 방법을 제공하는 것을 그 목적으로 한다. In addition, since the deformation of the anti-reflection film is not induced by performing the silicon-containing resist at a temperature of 100 to 130 ° C., there is an effect of controlling defects in the pattern line width in the process of depositing the anti-reflection film, and the silicon-containing resist and reflection It is an object of the present invention to provide a lithography method for a semiconductor device in which undercut is prevented because of excellent adhesion between the prevention films.

본 발명에 따른 반도체 소자의 리소그파피 방법은Lithographic papillary method of a semiconductor device according to the present invention

웨이퍼 상에 반사방지막을 형성하는 단계와,Forming an anti-reflection film on the wafer,

상기 반사방지막 상부에 실리콘 함유 레지스트를 형성하는 단계와,Forming a silicon-containing resist on the anti-reflection film;

상기 실리콘 함유 레지스트 상부에 ArF 레지스트를 형성하는 단계와.Forming an ArF resist on the silicon-containing resist;

노광 마스크를 사용하여 상기 ArF 레지스트를 노광 및 현상하여 ArF 레지스트 패턴을 형성하는 단계와,Exposing and developing the ArF resist using an exposure mask to form an ArF resist pattern;

상기 ArF 레지스트 패턴을 마스크로 상기 실리콘 함유 레지스트를 식각하는 단계와.Etching the silicon-containing resist using the ArF resist pattern as a mask;

상기 ArF 레지스트 패턴을 마스크로 플라즈마 식각 공정을 수행하여 반사방지막을 식각함과 동시에 상기 ArF 레지스트패턴을 제거하는 단계 Performing a plasma etching process using the ArF resist pattern as a mask to etch the anti-reflection film and simultaneously remove the ArF resist pattern                     

를 포함하는 것을 특징으로 한다. Characterized in that it comprises a.

이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, with reference to the accompanying drawings an embodiment of the present invention will be described in detail.

도 2a 내지 도 2g는 본 발병에 따른 반도체 소자의 리소그라피 방법을 도시한 단면도들이다. 2A to 2G are cross-sectional views illustrating a lithography method of a semiconductor device according to the present invention.

도 2a를 참조하면, 웨이퍼(100) 상에 반사방지막(110)을 형성한다. Referring to FIG. 2A, an antireflection film 110 is formed on the wafer 100.

반사방지막(110)은 2000 내지 3000Å의 두께로 도포하고 200 내지 250℃의 온도에서 80 내지 90초동안 열처리하는 것이 바람직하다. The anti-reflection film 110 is preferably applied to a thickness of 2000 to 3000Å and heat treated at a temperature of 200 to 250 ° C. for 80 to 90 seconds.

도 2b를 참조하면, 반사방지막(110) 상부에 실리콘 함유 레지스트(120)를 형성한다. 실리콘 함유 레지스트(120)는 0.1 내지 0.2μm의 두께로 도포하고 100 내지 130℃의 온도에서 80 내지 90초동안 열처리하여 형성하는 것이 바람직하다. Referring to FIG. 2B, a silicon-containing resist 120 is formed on the anti-reflection film 110. Silicon-containing resist 120 is preferably formed by applying a thickness of 0.1 to 0.2μm and heat treatment for 80 to 90 seconds at a temperature of 100 to 130 ℃.

도 2c를 참조하면, 실리콘 함유 레지스트(120) 상부에 ArF 레지스트(130)를 형성한다. Referring to FIG. 2C, an ArF resist 130 is formed on the silicon-containing resist 120.

ArF 레지스트(130)는 0.1 내지 0.3μm의 두께로 도포하고 110 내지 130℃의 온도에서 80 내지 90초동안 열처리하여 형성하는 것이 바람직하다. ArF resist 130 is preferably formed by applying a thickness of 0.1 to 0.3μm and heat treatment for 80 to 90 seconds at a temperature of 110 to 130 ℃.

도 2d를 참조하면, 노광 마스크(140)를 사용하여 ArF 레지스트(130)를 노광한다. 상기 노광 공정은 100 내지 130℃의 온도에서 80 내지 90초 동안 수행되는 PEB(Post Exposure Bake)를 더 포함하는 것이 바람직하다. Referring to FIG. 2D, the ArF resist 130 is exposed using the exposure mask 140. The exposure process preferably further includes a PEB (Post Exposure Bake) performed for 80 to 90 seconds at a temperature of 100 to 130 ℃.

도 2e를 참조하면, 노광된 ArF 레지스트(130)를 현상하여 ArF 레지스트(130) 패턴을 형성한다. 상기 현상 공정은 표준적 알칼리 현상액인 2.38% TMAH(tetra- methylammonium hydroxide)용액을 이용하여 30 내지 40초 동안 수행되는 것이 바람직하다. Referring to FIG. 2E, the exposed ArF resist 130 is developed to form an ArF resist 130 pattern. The developing process is preferably performed for 30 to 40 seconds using a standard alkaline developer 2.38% TMAH (tetra- methylammonium hydroxide) solution.

도 2f를 참조하면, ArF 레지스트(130) 패턴을 마스크로 실리콘 함유 레지스트(120)를 식각한다. Referring to FIG. 2F, the silicon-containing resist 120 is etched using the ArF resist 130 pattern as a mask.

실리콘 함유 레지스트(120)의 식각 공정은 C4F8, C4F6, C4F6, C5F8 및 이들의 조합 중 하나의 가스를 소스로 사용하여 수행하는 것이 바람직하다. The etching process of the silicon-containing resist 120 is preferably performed using a gas of one of C 4 F 8 , C 4 F 6 , C 4 F 6 , C 5 F 8, and a combination thereof as a source.

도 2g를 참조하면, ArF 레지스트(130) 패턴을 마스크로 플라즈마 식각 공정을 수행하여 반사방지막(110)을 식각함과 동시에 ArF 레지스트(130) 패턴을 제거한다. Referring to FIG. 2G, a plasma etching process is performed using the ArF resist 130 pattern as a mask to etch the antireflection film 110 and simultaneously remove the ArF resist 130 pattern.

여기서, 플라즈마 식각 공정은 O2 및 SO2의 혼합 플라즈마를 사용하여 수행하며, 실리콘 함유 레지스트(120)는 O2 플라즈마 분위기에서 실리콘 산화막(SiO2)으로 변형됨으로써 반사방지막(110)을 식각시 식각 마스크로 사용되는 것이 바람직하다. Here, the plasma etching process is performed using a mixed plasma of O 2 and SO 2 , the silicon-containing resist 120 is transformed into a silicon oxide (SiO 2 ) in an O 2 plasma atmosphere to etch the anti-reflection film 110 during etching It is preferably used as a mask.

본 발명에 따른 반도체 소자의 리소그라피 방법은 PECVD 산화막을 증착하는 대신에 실리콘이 함유된 레지스트를 도포하여 PECVD 산화막을 증착하는 별도의 장비가 필요치 않고, 기존의 트랙장비로 실리콘 함유 레지스트를 도포한 후 기존의 O2 플라즈마 장비로 처리하여 산화막을 형성할 수 있으므로 신규 장비 투자에 대한 비용을 감소시킬 수 있다. Instead of depositing a PECVD oxide film, the lithography method of the semiconductor device according to the present invention does not need a separate equipment for depositing a PECVD oxide film by applying a resist containing silicon, and after applying a silicon-containing resist with an existing track equipment, The oxide film can be formed by treatment with O 2 plasma equipment, thereby reducing the cost for new equipment investment.

또한, 실리콘 함유 레지스트를 100 내지 130℃의 온도에서 수행함으로써 반사방지막의 변형을 유발시키지 않으므로, 상기 반사방지막을 증착하는 공정에서 패턴 선폭의 결함을 제어할 수 있는 효과가 있으며, 실리콘 함유 레지스트 및 반사방지막 간의 접착력이 우수하므로 언더컷이 방지되는 효과가 있다. In addition, since the deformation of the anti-reflection film is not induced by performing the silicon-containing resist at a temperature of 100 to 130 ° C., there is an effect of controlling defects in the pattern line width in the process of depositing the anti-reflection film, and the silicon-containing resist and reflection Since the adhesion between the prevention film is excellent, there is an effect that the undercut is prevented.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.





In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.





Claims (7)

웨이퍼 상에 반사방지막을 형성하는 단계;Forming an anti-reflection film on the wafer; 상기 반사방지막 상부에 실리콘 함유 레지스트를 형성하는 단계;Forming a silicon-containing resist on the anti-reflection film; 상기 실리콘 함유 레지스트 상부에 ArF 레지스트를 형성하는 단계;Forming an ArF resist on the silicon-containing resist; 노광 마스크를 사용하여 상기 ArF 레지스트를 노광 및 현상하여 ArF 레지스트 패턴을 형성하는 단계;Exposing and developing the ArF resist using an exposure mask to form an ArF resist pattern; 상기 ArF 레지스트 패턴을 마스크로 상기 실리콘 함유 레지스트를 식각하는 단계; 및Etching the silicon-containing resist using the ArF resist pattern as a mask; And 상기 ArF 레지스트 패턴을 마스크로 플라즈마 식각 공정을 수행하여 반사방지막을 식각함과 동시에 상기 ArF 레지스트패턴을 제거하는 단계 Performing a plasma etching process using the ArF resist pattern as a mask to etch the anti-reflection film and simultaneously remove the ArF resist pattern 를 포함하는 것을 특징으로 하는 반도체 소자의 리소그라피 방법. Lithography method of a semiconductor device comprising a. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1 항에 있어서, The method of claim 1, 상기 반사방지막은 2000 내지 3000Å의 두께로 형성하고 200 내지 250℃의 온도에서 80 내지 90초 동안 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 리소그라피 방법. The anti-reflection film is formed to a thickness of 2000 to 3000Å and heat treatment for 80 to 90 seconds at a temperature of 200 to 250 ℃ formed lithography method of a semiconductor device. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제 1 항에 있어서, The method of claim 1, 상기 실리콘 함유 레지스트는 0.1 내지 0.2 μm의 두께로 형성하고 100 내지 130℃의 온도에서 80 내지 90초 동안 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 리소그라피 방법. The silicon-containing resist is formed in a thickness of 0.1 to 0.2 μm and formed by heat treatment for 80 to 90 seconds at a temperature of 100 to 130 ℃. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제 1 항에 있어서, The method of claim 1, 상기 ArF 레지스트는 0.1 내지 0.3μm의 두께로 형성하고 110 내지 130℃ 에서 80 내지 90초 동안 열처리하여 형성하는 것을 특징으로 하는 반도체 소자의 리소그라피 방법. The ArF resist is formed to a thickness of 0.1 to 0.3μm and the lithography method of a semiconductor device, characterized in that formed by heat treatment at 110 to 130 ℃ for 80 to 90 seconds. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 1 항에 있어서, The method of claim 1, 상기 노광 공정은 100 내지 130℃의 온도에서 80 내지 90초 동안 수행되는 PEB(Post Exposure Bake)를 더 포함하며, 상기 현상 공정은 표준적 알칼리 현상액인 2.38% TMAH(tetra-methylammonium hydroxide)용액을 이용하여 30 내지 40초 동안 수행되는 것을 특징으로 하는 반도체 소자의 리소그라피 방법. The exposure process further includes a post exposure bake (PEB) performed at a temperature of 100 to 130 ° C. for 80 to 90 seconds, and the developing process uses a standard alkaline developer, 2.38% tetra-methylammonium hydroxide (TMAH) solution. Lithography method of a semiconductor device, characterized in that performed for 30 to 40 seconds. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제 1 항에 있어서,The method of claim 1, 상기 실리콘 함유 레지스트를 식각하는 단계는 C4F8, C4F6, C4F6, C5F8 및 이들의 조합 중 하나의 가스를 소스로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 리소그라피 방법. The etching of the silicon-containing resist may be performed using a gas of one of C 4 F 8 , C 4 F 6 , C 4 F 6 , C 5 F 8, and a combination thereof as a source. Lithography method. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 식각 공정은 O2 및 SO2의 혼합 플라즈마를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 리소그라피 방법. The plasma etching process is a lithography method of a semiconductor device, characterized in that performed using a mixed plasma of O 2 and SO 2 .
KR1020040106947A 2004-12-16 2004-12-16 Lithography Method for Semiconductor Devices KR101051165B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040106947A KR101051165B1 (en) 2004-12-16 2004-12-16 Lithography Method for Semiconductor Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040106947A KR101051165B1 (en) 2004-12-16 2004-12-16 Lithography Method for Semiconductor Devices

Publications (2)

Publication Number Publication Date
KR20060068295A KR20060068295A (en) 2006-06-21
KR101051165B1 true KR101051165B1 (en) 2011-07-21

Family

ID=37162625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040106947A KR101051165B1 (en) 2004-12-16 2004-12-16 Lithography Method for Semiconductor Devices

Country Status (1)

Country Link
KR (1) KR101051165B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343749A (en) 2000-06-01 2001-12-14 Fuji Photo Film Co Ltd Positive-type silicone-containing photosensitive composition
KR100598105B1 (en) 2004-06-17 2006-07-07 삼성전자주식회사 Method of forming semiconductor patterns

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001343749A (en) 2000-06-01 2001-12-14 Fuji Photo Film Co Ltd Positive-type silicone-containing photosensitive composition
KR100598105B1 (en) 2004-06-17 2006-07-07 삼성전자주식회사 Method of forming semiconductor patterns

Also Published As

Publication number Publication date
KR20060068295A (en) 2006-06-21

Similar Documents

Publication Publication Date Title
JP2919004B2 (en) Pattern formation method
KR20020035169A (en) Method for forming pattern
US20050260527A1 (en) Methods of patterning photoresist
US6610616B2 (en) Method for forming micro-pattern of semiconductor device
US8846305B2 (en) Photolithography method including dual development process
JP4206669B2 (en) Etching pattern forming method
KR101051165B1 (en) Lithography Method for Semiconductor Devices
US20020187434A1 (en) Process for device fabrication in which the size of lithographically produced features is subsequently reduced
JPH07199482A (en) Method for forming resist pattern
US5866303A (en) Resist developing method by magnetic field controlling, resist developing apparatus and method of fabricating semiconductor device
KR101037491B1 (en) Method for Forming Three-layered Photoresist Pattern of Semiconductor Device
JPH04176123A (en) Manufacture of semiconductor device
KR20010037049A (en) Lithography method using silylation
JPH09171951A (en) Formation of resist pattern
KR20030032179A (en) Method of forming the resist pattern
JPH0344646A (en) Formation of resist pattern
JPH03282553A (en) Formation of resist pattern
JPH06214397A (en) Formation method of minute pattern
JP2002025894A (en) Pattern formation method
JPH03188447A (en) Formation of resist pattern
JPH11231544A (en) Resist mask structure, method for accelerating sensitivity of chemically amplified resist and pattern forming method
JP2003092242A (en) Manufacturing method of semiconductor device
KR20050064210A (en) Method for forming gate line of semiconductor device
KR19980054470A (en) Photoresist pattern formation method
JPH05142788A (en) Formation of resist pattern

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee