KR101050670B1

KR101050670B1 - 데이터 블록 암호화 및 암호해독 방법

Info

Publication number: KR101050670B1
Application number: KR1020057022268A
Authority: KR
Inventors: 파스칼 주노드; 세르게 바우덴이
Original assignee: 나그라비젼 에스에이
Priority date: 2003-05-23
Filing date: 2004-05-19
Publication date: 2011-07-19
Also published as: AU2004240359A1; JP2007527028A; DE602004020333D1; WO2004105305A9; IL171933A0; KR20060014417A; ES2323702T3; IL171933A; EA200501623A1; EP1627489B1; PL1627489T3; US7499542B2; NZ543947A; AP1969A; US20040247117A1; CN1795638A; CY1109170T1; BRPI0411139A; EA008183B1; EP1627489A1

Abstract

본 발명에 따른, 메인 키(R)에 따라서, 데이터 X 내지 Y의 블록을 암호화하거나 또는 암호해독하는 방법은, 여러 개의 직렬 접속된 모듈을 이용하고, 각각의 모듈은 상기 메인 키(R)로부터 유도된 서브키(RA)를 사용하며, 적어도 두 개의 최초값(X0L, X0R)을 입력하는 단계와, 이들 값을 혼합하여 혼합된 값(X1)을 형성하는 단계와, 상기 서브키(RA)의 제 1 부분(RAH)과 상기 값(X1)을 혼합하여 값(X2)을 획득하는 단계와, 상기 값(X2)을 적어도 하나의 치환 박스(sbox)를 포함하는 치환층에 적용하여 값(X3)을 획득하는 단계와, 상기 값(X3)에 기초하여 다중 순열 유형의 확산 박스를 사용하여 값(X4)을 획득하는 단계와, 상기 서브키(RA)의 제 2 부분(RAL)과 상기 값(X4)을 혼합하여 값(X5)을 획득하는 단계와, 상기 값(X5)에 치환층을 적용하여 값(X6)을 획득하는 단계와, 상기 서브키(RA)의 제 1 부분(RAH)과 상기 값(X6)을 혼합하여 값(X7)을 획득하는 단계와, 상기 값(X7)과 상기 최초의 적어도 두 값(X0L, X0R)을 혼합하여 상기 모듈의 출력 데이터 값(X8)을 나타내는 적어도 두 개의 값(X8L, X8R)을 획득하는 단계를 포함한다. 이 방법은 적어도 두 개의 모듈을 사용하며, 상기 값 X8L 또는 X8R 중 적어도 하나의 값을 다음 모듈에 공급하기 전에, 이들 값에 오르소모피즘 함수를 적용한다.

Description

데이터 블록 암호화 및 암호해독 방법{DEVICE AND METHOD FOR ENCRYPTING AND DECRYPTING A BLOCK OF DATA}

본 발명은 입력 데이터 블록과 출력 데이터 블록의 크기가 동일한, 블록 암호로 알려진 데이터의 블록을 암호화하고 암호를 해독하는 장치 및 방법에 관한 것이다.

이 동작은 블록과 동일한 크기를 가질 수 있거나 또는 다른 크기, 일반적으로는 더 큰 크기를 가질 수 있는 키를 사용하여 제어된다.

본 발명은 비대칭 방법과 반대되는 대칭 암호화/암호해독 방법에 관한 것이다. 비대칭 방법은 제1 키를 사용하여 데이터를 암호화하고 제2 키를 사용하여 데이터를 암호해독하는 반면, 대칭 방법은 데이터를 암호화하고 암호해독하는데 동일 키를 사용하는 것을 특징으로 한다.

잘 알려져 있는 방법으로 DES(56 비트 키), CAST(128 비트 키), 블로피쉬(Blowfish)(448 비트 키), 투피쉬(Twofish)(256 비트 키) 및 라인달(Rijndael)(AES로 알려져 있음, 256 비트 키)이 있다. 관련 애플리케이션에 따라서, 이들은 장점 및 단점을 갖는다.

이들 방법을 기술하는 몇몇 특허가 공개되어 있다. 미국특허 제 5,214,703 호는 64 비트 블록 길이에 대해 8.5 라운드 동작 암호화 프로세스에 기초하는 IDEA^TM로 알려진 방법을 개시하는데, 여기서 각 라운드는 메인 키로부터 유도된 6 개의 서브키를 사용한다. 그 핵심은 덧셈 모듈로 2¹⁶, 곱셈 모듈로 2¹⁶+1 및 비트 단위 배타적 OR 연산을 이용하는 Lai-Massey 체계에 의해 구성된다.

암호화 방법에 대한 주요한 두 요건은 암호 분석의 형태에 대한 견고성(robustness) 및 계산 속도이다. 견고성에 대한 한 가지 중요한 요인은 확산 효과에 의해 발생되는데, 즉 입력 데이터에서 하나의 비트가 변경되면, 모든 출력 데이터 비트가 예측하지 못한 방법으로 영향을 받는다는 것이다.

계산 속도는 주로 필요한 수학적 연산 및 논리적 연산의 유형에 의해 결정된다. 보다 복잡한 연산(나눗셈, 곱셈)은 암호화 프로세스를 실행하는 시간이 많이 걸리게 한다.

본 발명의 목적은 높은 실행 속도와 함께 높은 보안 레벨을 제공하는 새로운 암호화 방법을 제안하는 것이다.

이 목적은 메인 키(R)에 따라서, 데이터 X 내지 Y의 블록을 암호화하거나 또는 암호해독하는 방법에 의해 달성되는데, 이 방법은 적어도 몇개의 직렬 접속된 모듈을 이용하고, 각각의 모듈은 메인 키(R)로부터 유도된 서브키(RA)를 사용하며, 적어도 두 개의 최초값(X0L, X0R)을 입력하는 단계와; 상기 적어도 두 개의 값(X0L, X0R)을 혼합하여 혼합된 값(X1)을 형성하는 단계와; 상기 서브키(RA)의 제 1 부분(RAH)과 상기 값(X1)을 혼합하여 값(X2)을 획득하는 단계와; 상기 값(X2)을 적어도 하나의 치환 박스(sbox)를 포함하는 치환층에 적용하여 값(X3)을 획득하는 단계 -각각의 치환 박스는 입력 데이터가 포인터 역할을 하고 지시된 상수가 출력 데이터 역할을 하는 적어도 하나의 상수 테이블을 포함함- 와; 상기 값(X3)에 기초하여 다중 순열 유형의 확산 박스를 사용하여 값(X4)을 획득하는 단계와; 상기 서브키(RA)의 제 2 부분(RAL)과 상기 값(X4)을 혼합하여 값(X5)을 획득하는 단계와; 상기 값(X5)에 치환층을 적용하여 값(X6)을 획득하는 단계와; 상기 서브키(RA)의 제 1 부분(RAH)과 상기 값(X6)을 혼합하여 값(X7)을 획득하는 단계와; 상기 값(X7)과 상기 적어도 두개의 최초값(X0L, X0R)을 혼합하여 상기 모듈의 출력 데이터 값(X8)을 나타내는 적어도 두 개의 값(X8L, X8H)을 획득하는 단계를 포함한다.

이 방법은 적어도 두 개의 모듈을 사용하며, 여기서 각각의 모듈에 대하여 메인 키(R)로부터 새로운 서브키(RA)가 생성되고, 제 1 모듈의 상기 최초 값(X0)은 입력 데이터(X)의 분할이며, 상기 최종 모듈의 출력 데이터 값(X8L, X8R)은 출력 데이터(Y)를 형성하고, 이 방법은 값 X8L 또는 X8H 중 적어도 하나를 다음 모듈의 입력 데이터(X0R, X0L)에 제공하기 전에, 상기 값 X8L 또는 X8R 중 적어도 하나의 값에 오르소모피즘(orthomorphism) 함수를 적용하는 단계를 더 포함한다.

이 방법의 두 개의 주요 부분은 치환층(substitution layer)과 다중 순열 행렬(multi-permutation matrix)이다.

치환층의 목적은 간단한 대수 관계식 없이 입력 데이터 값을 출력 데이터 값으로 변환하는 것이다. 이는 가장 빠른 방법이 예상된 혼동 결과를 달성할 수 있는 상수를 포함하는 룩업 테이블을 사용하는 것이기 때문이다.

이 예에서는 입력 데이터의 길이가 32비트이므로, 상수의 수는 길이가 각각 32 비트인 2³²개의 값이 된다.

바람직한 실시예에 따르면, 입력 데이터는 8비트 길이의 그룹으로 분할되며 따라서 상수의 개수가 256 바이트로 감소한다.

그 다음에, 32 비트 또는 64 비트의 입력 데이터가 8 비트로 이루어지는 바이트로 분할되고 치환 박스에 제공되어 8 비트의 출력 데이터를 획득한다. 입력 데이터는 어드레스 포인터로서 사용되고, 지시된 상수는 출력 데이터가 된다.

구현 방법에 따라서, 상수 테이블은 입력 데이터(32 비트 또는 64 비트)의 모든 그룹에 대해 동일하다. 다른 실시예에서는, 상수 테이블이 입력 데이터의 각 그룹에 대해 상이하다.

이 테이블 내에 저장된 상수는 모두 상이한 수로 이루어진 고정된 순열이며, 테이블 폭과 동일한 비트 수에 의해 인코딩된다.

이 방법의 제 2의 주요 부분은 다중 순열 행렬이다. 다중 순열 행렬은 모든 가능한 정방 서브 매트릭스가 0이 아닌 행렬식을 갖는 특성을 갖는 정방 행렬이고; 행렬의 요소들은 유한 필드의 요소들이다. 혼합 연산은 입력 데이터 요소의 벡터에 행렬을 곱하는 것이며, 그 결과 출력 데이터가 되도록 정의되는 벡터가 생성된다.

도 1은 64 비트 버전의 메인 모듈의 브록도.

도 2는 두 개의 모듈을 갖는 일례를 포함하는 메인 프로세스를 도시한 도면.

도 3은 64 비트 버전의 메인 모듈의 내부 부분을 도시한 도면.

도 4는 128 비트 버전의 메인 모듈의 블록도.

도 5는 오르소모피즘 함수의 블록도.

도 6은 치환 박스(substitution box)를 생성하기 위한 서브시스템을 도시한 도면.

도 7은 128 비트 버전의 메인 모듈의 내부 부분을 도시한 도면.

도 8은 128 비트 버전의 두 모듈을 갖는 일례를 포함하는 메인 프로세스를 도시한 도면.

도 9는 치환 박스의 다른 버전을 도시한 도면.

도 1은 모듈(MOD)을 나타내는 암호화(또는 암호해독) 프로세스의 개략도이다. 먼저 각각 32 비트의 X0L 및 X0R의 두 부분으로 표시되는 64 비트의 엔트리 데이터(X0)를 혼합 요소(MX) 내에서 혼합하여 X1 값을 획득한다. 혼합 요소의 목적은 32 비트 데이터의 두배의 32 비트 이미지를 제공하는 것이다. 이것은 모듈로를 추가한 XOR 함수를 이용하거나, 또는 임의의 그룹의 법칙을 이용하는 것과 같은 여러 방법으로 달성될 수 있다.

다음 단계는 32 비트 입력 데이터(X1) 및 32 비트 출력 데이터(X7)을 가지며 서브키(RA)를 이용하는 블록(f32)으로 도시되어 있다. 이 블록에 대한 상세한 설 명은 도 3을 참조하여 한다(하기 참조).

블록(f32)의 출력 데이터(X7)는 두 엔트리(X0L, X0R)와 접속되는 두 개의 혼합 블록(MX)에 적용된다.

그 결과의 데이터(X8L, X8R)는 모듈(MOD)의 2 개의 64 비트 출력 데이터(X8)를 나타낸다.

도 2는 적어도 두 개의 모듈(MOD)을 사용하는 전체 프로세스를 나타낸다. 입력 데이터(X)는 먼저 분리 모듈(SP)로 적용되고, 분리 모듈은 64 비트 엔트리(X)를 길이가 각각 32 비트인 두 개의 출력 데이터 값(X0L1, X0R1)으로 변환시킨다.

이 분리 모듈(SP)의 기능은 X0L1에 대해서는 최하위 비트를 선택하고 X0R1에 대해서는 최상위 비트를 선택하거나 또는 X0L1에 대해서는 홀수 비트를 선택하고 X0R1에 대해서는 짝수 비트를 선택하는 것과 같은 여러 방법으로 달성될 수 있다. X의 모든 비트가 X0L1 및 X0R1으로 구성된다면 입력 데이터(X)를 분할하는 다른 방법이 사용될 수 있다.

그 다음에 출력 데이터(X0L1 및 X0R1)가 제 1 모듈(MOD1)의 엔트리로서 사용된다. 이 제 1 모듈은 제 1 서브키(RA1)를 사용하여 데이터를 처리한다. X0L1 및 X0R1에 대한 처리는 도 1에 따라 설명한 것과 동일하다. 이 제 1 모듈(MOD1)의 출력 데이터는 2 개의 출력 데이터(X8L1, X8R1)이다. 오르소모피즘 함수(orthomorphism function)가 이들 출력 데이터들 중 하나에 적용되는데, 도 2에 도시된 바와 같이 예를 들어 X8L1에 적용된다. 이 오르소모피즘 함수로부터의 출력 데이터는 X0L2로서 표시되어 있다. 제 1 모듈(MOD1)에 의한 처리로 인한 다른 값 (X8R1) 및 오르소모피즘 함수로 인한 출력 데이터(X0L2)가 제 2 처리 모듈(MOD2)에서 입력 데이터로서 사용된다. 이 제 2 모듈(MOD2)은 제 2 서브키(RA2)에 기초하여 이들의 입력 데이터를 처리한다. 이 제 2 모듈의 출력 데이터는 도 2에서 X8L2, X8R2로 표시되어 있다. 이들 출력 데이터는 어셈블러 모듈(AS) 내에서 암호화된 데이터(Y)를 형성하도록 결합된다. 이 모듈(AS)은 분리 모듈(SP)과 동일한 기능을 갖지만, 역으로 동작한다. 출력 데이터(Y)를 재구축하는 방법은 분리 모듈(SP)과 상이할 수 있지만, 그 목표는 여전히 동일하다. X8L2 및 X8R2의 모든 비트가 출력 데이터(Y) 내에 존재해야 한다.

도 3은 도 1의 블록(f32)의 기능을 상세히 도시한 도면이다. 이 블록에서는, 32 비트 길이의 데이터(X1)가 입력 데이터이다. 이 데이터는 분리 블록(SPMU)을 통해 도 3에서 X1'으로 표시된 8 비트 길이의 블록(X1a, X1b, X1c, X1d)으로 분리된다. 이 블록은 도 2의 블록(SP)에 대해 설명한 것과 동일한 기능을 갖는다. 이들 8 비트 블록 각각은 서브키(RA)의 제 1 부분(RAH)과 혼합되어 값(X2a, X2b, X2c, X2d)(값 X2를 형성함)을 획득한다. 이 혼합 동작은 도 1의 블록(MX)에 대해 설명한 것과 동일하다.

두 서브키(RAH, RAL)의 생성은 분리 모듈(SP)을 통해 이루어진다. 이 모듈은 도 1에서 설명한 기능과 동일한 기능을 갖는다.

이들 값(X2a 내지 X2d) 각각은 적어도 하나의 치환 박스(sbox)를 포함하는 치환층에 적용되며, 각각의 치환 박스는 입력 데이터가 포인터 역할을 하고 지시된 상수가 출력 데이터 역할을 하는 상수 테이블을 포함한다. 출력 데이터는 도 3에 서 X3a, X3b, X3c, X3d(값 X3을 형성함)로 표시되어 있다.

이 상수 테이블을 생성하는 한 방법은 의사 랜덤 생성기를 사용하는 것이다. 또한 중복되는 값들을 모두 제거함으로써 이 테이블 내의 각각의 상수를 유일하게 해야 한다.

이 데이터는 (4,4) 다중 순열(multi-permutation) 유형의 확산 박스(Mu4) 내에 도입된다. 이 확산 박스의 출력 데이터는 각각 X4a, X4b, X4c, X4d(값 X4를 형성함)로 표시되어 있다. 이 확산 박스는 입력 데이터 벡터(X3a, X3b, X3c, X3d)에 256 개의 요소를 갖는 유한 필드에 속하는 요소를 갖는 정방 행렬(4×4)(Mu4)을 곱하는 것으로, 이들 요소는 Mu(i,j)로 표시되는데, 여기서 i는 행 인덱스이고 j는 열 인덱스이다. 벡터(X3a, X3b, X3c, X3d)에 행렬(Mu4)을 곱한 결과는 벡터(X4a, X4b, X4c, X4d)이며, 여기서 이들 값은 다음과 같이 얻어진다.

X4a=Mu4(1,1)*X3a+Mu4(1,2)*X3b+Mu4(1,3)*X3c+Mu4(1,4)*X3d

X4b=Mu4(2,1)*X3a+Mu4(2,2)*X3b+Mu4(2,3)*X3c+Mu4(2,4)*X3d

X4c=Mu4(3,1)*X3a+Mu4(3,2)*X3b+Mu4(3,3)*X3c+Mu4(3,4)*X3d

X4d=Mu4(4,1)*X3a+Mu4(4,2)*X3b+Mu4(4,3)*X3c+Mu4(4,4)*X3d

여기서, "+"는 유한 필드에서의 덧셈을 나타내고, "*"는 곱셈을 나타낸다. Mu4의 요소는 위 4개의 수식을 평가하는데 필요한 계산의 양이 최소가 되도록 선택된다. 따라서 상수 "1"(이하에서는 "아이덴티티"로 표기됨)에 의한 곱셈의 수는 가능한 한 많게 선택되었다.

그 다음에, 데이터는 서브키(RA)의 제 2 부분(RAL)과 혼합되어 값(X5a, X5b, X5c, X5d)(값 X5를 형성함)을 획득한다.

그 다음에 이들 값(X5a 내지 X5d) 각각은 치환 블록(sbox)으로 적용되어 값(X6a, X6b, X6c, X6d)(값 X6을 형성함)을 획득한다. 이들 값은 서브키(RA)의 제 1 부분(RAH)과 혼합되어 새로운 값(X7a, X7b, X7c, X7d)(값 X7을 형성함)을 획득한다.

그 다음에, 이들 값(X7a, X7b, X7c, X7d)은 취합되어 도 2와 관련하여 전술한 어셈블러 모듈(AS) 내에서 출력 데이터(X7)를 형성한다. 이 데이터는 도 1의 블록(f32)의 출력 데이터(X7)에 대응한다.

암호화 프로세스 동안에, 메인 키(R)는 모듈(MOD)당 하나씩 여러 개의 서브키로 분할된다. 도 3의 예에서, 제 1 서브키(RA1)는 모듈(MOD1)과 함께 사용되고 제 2 서브키(RA2)는 모듈(MOD2)과 함께 사용된다.

데이터(Y) 및 키(R)에 기초하여 데이터(X)를 획득하기 위해서는, 서브키가 역순으로 생성된다는 것을 제외하고는 도 3을 참조하여 설명한 것과 동일한 프로세스가 행해진다. 따라서 서브키(RA2)가 제 1 모듈(MOD1)에 적용되고, 서브키(RA1)가 제 2 모듈(MOD2)에 적용된다.

본 발명의 일반적인 원리에 따르면, 직렬 접속된 모듈(MOD)의 수는 두 모듈에 한정되지 않는다. 양호한 견고성을 획득하기 위해, 경험에 따르면 암호화 프로세스로서 인정될 수 있는 결과를 얻는데 9 개의 라운드가 최적이다. 이 수는 보다 양호한 견고성을 획득하기 위해 12 개 이상으로 확장될 수 있다.

도 4는 128 비트 길이의 데이터를 처리하도록 설계된 모듈(MOD64)의 일례를 도시한 것이다. 입력 데이터(X0LL, X0LR)는 혼합 요소(MX) 내에서 함께 혼합되어 출력 데이터 값(X1L)을 형성하고, 동일한 방식으로 값(X0RL 및 X0RR)이 혼합되어 값(X1R)을 형성한다.

다음 단계는 두 개의 32 비트 입력 데이터(X1L, X1R)와 두 개의 32 비트 출력 데이터(X7L, X7R)를 가지며 서브키(RA)를 사용하는 층(f64)으로 도시되어 있다. 이 블록은 도 7을 참조하여 이후 상세하게 설명한다.

이들 출력 데이터 각각은 동일한 혼합 요소(MX) 내에 모듈(MOD64)의 두 입력 데이터와 혼합된다. 이 예에서, 출력 데이터 값(X7L)은 입력 데이터(X0LL, X0LR)와 각각 혼합되고, 출력 데이터 값(X7R)은 입력 데이터(X0RL, X0RR)와 각각 혼합된다. 교차 구성으로 출력 데이터 값(X7L)을 X0LL 및 X0RR과 혼합하는 것과 같은 다른 혼합 조합이 또한 가능하다.

도 5는 오르소모피즘 함수의 일실시예를 도시한 도면이다. 입력 데이터는 ZI로 표시되고 출력 데이터는 ZO로 표시된다. 데이터 길이는 이 함수에 있어서 중요하지 않다. 입력 데이터(ZI)는 분리 모듈(SP)로 동일한 크기의 두 개의 값(ZL, ZR)으로 먼저 분할된다. 그 다음에, 두 값은 이른바 MX 혼합 요소와 혼합되고, 이 요소의 출력 데이터는 어셈블러 유닛(AS)에 적용된다. 다른 분리 값(ZR)은 수정없이 어셈블러 모듈(AS)에 직접 적용된다. 이 모듈은 두 개의 입력 데이터를 포함하고, 이들 데이터를 결합하여 출력 데이터 값(ZO)을 형성한다. 이 모듈은 분리 모듈(SP)과 반대로 작동한다. 이 예의 특징은 어셈블러 모듈의 입력 데이터가 분리 모듈(SP)의 출력 데이터에 대해 교차된다는 것이다. 분리 모듈(SP)의 우측 출력 데이터(ZR)는 어셈블러 모듈(AS)의 좌측 입력 데이터에 적용되고, 분리 모듈(SP)의 좌측 출력 데이터(ZL)는 분리 모듈(SP)의 다른 출력 데이터와 혼합된 후에, 어셈블러 모듈(AS)의 우측 입력 데이터에 적용된다.

치환 박스가 관련되어 있는 한, 이 기능을 실현할 여러 가능성이 존재한다. 상수 테이블에 유일하게 기초하는 방법은 이미 설명하였다. 테이블의 크기를 줄이기 위한 제 1 단계는 입력 데이터를 분할하여 이 부분을 훨씬 더 작은 테이블에 적용하는 것이다.

도 3의 예는 8 비트 데이터 길이로 작동하여 256 개의 상수로 이루어진 테이블을 임베딩하는 치환 박스를 도시하고 있다.

몇몇 경우에는, 특히 메모리 크기가 문제가 되는 경우에는, 다른 대안을 찾아야 한다. 그러한 대안은 도 6 및 도 9를 참조하여 설명한다.

도 3은 이 치환 박스의 서브시스템(Cbox)을 도시하고 있는데, 이 서브시스템은 두 개의 입력 데이터(CL, CR)로 분할되는 하나의 입력 데이터(C)와 두 개의 출력 데이터(CL', CR')를 포함한다.

이 서브시스템의 심장부는 각각이 n/2 비트인 2^(n/2) 개의 요소로 이루어진 상수 테이블을 포함하는 모듈(TA)로서, 여기서 n은 입력 데이터 값(C)의 길이이다.

길이가 8비트인 입력 데이터에 대해서, 상수 테이블은 각각 길이가 4 비트인 16(2⁴) 개의 요소를 포함한다. 이들 요소들은 각 요소가 고유 값을 갖는다는 것을 고려하여 무작위로 생성된다.

도 9는 치환 박스를 구축하는 모듈(Cbox)을 이용하는 방법을 나타낸다. 이 입력 데이터 값(CI)은 먼저 두 부분(CL1, CR1)으로 분할되고 도 3을 참조하여 설명한 바와 같이 제 1 모듈(Cbox1)에 적용된다. 상기 모듈(Cbox1)의 출력 데이터는 다음 모듈(Cbox2)로 진행한다. 제 1 모듈의 출력 데이터들 중 하나, 이 경우에는 CL1'은, 제 2 모듈(CVBox2)에 적용되기 전에 오르소모피즘 함수(OR)에 주어진다.

치환 박스의 실행은 일반적으로 여러 상수 테이블(TA)을 각각 갖는 적어도 두 개의 서브시스템(Cbox)을 이용한다. 도시된 예에서, 치환 박스는 세 개의 서브시스템(Cbox)을 이용하여 형성되고 최종 서브시스템의 출력 데이터는 실시예에 따라서 오르소모피즘 함수(OR)를 갖지 않는다.

도 7은 64 비트 길이의 데이터용으로 설계된 도 3에 도시된 실시예의 변형예이다. 32 비트용으로 설계된 구조는 대체로 64 비트의 데이터를 처리하도록 복사된다. 입력 데이터(X1)는 8 비트 길이의 요소를 갖는 벡터(X1a 내지 X1h)로 분할되고, 도 3과 관련하여 설명한 바와 같은 방법으로 처리된다. 주요한 차이는 256 개의 요소를 갖는 유한 필드의 8×8 개의 요소로 이루어진 정방 행렬인 확산 박스(Mu8)에 있다. 행렬의 요소는 Mu8(i,j)로 표기되는데, 여기서 i는 행 인덱스이고 j는 열 인덱스이다. 입력 데이터 벡터(X3a, ..., X3h)에 대해, 행렬(Mu8)에 의한 곱셈은 다음 방식("+"는 유한 필드 내에서의 덧셈이고 "*"는 유한 필드 내에서의 곱셈이다)으로 출력 데이터 벡터(X4a, ..., X4h)를 제공한다.

X4a=Mu8(1,1)*X3a+Mu8(1,2)*X3b+Mu8(1,3)*X3c+Mu8(1,4)*X3d+Mu8(1,5)*X3e+Mu8(1,6)*X3f+Mu8(1,7)*X3g+Mu8(1,8)*X3h;

X4b=Mu8(2,1)*X3a+Mu8(2,2)*X3b+Mu8(2,3)*X3c+Mu8(2,4)*X3d+Mu8(2,5)*X3e+Mu8(2,6)*X3f+Mu8(2,7)*X3g+Mu8(2,8)*X3h;

X4c=Mu8(3,1)*X3a+Mu8(3,2)*X3b+Mu8(3,3)*X3c+Mu8(3,4)*X3d+Mu8(3,5)*X3e+Mu8(3,6)*X3f+Mu8(3,7)*X3g+Mu8(3,8)*X3h;

X4d=Mu8(4,1)*X3a+Mu8(4,2)*X3b+Mu8(4,3)*X3c+Mu8(4,4)*X3d+Mu8(4,5)*X3e+Mu8(4,6)*X3f+Mu8(4,7)*X3g+Mu8(4,8)*X3h;

X4e=Mu8(5,1)*X3a+Mu8(5,2)*X3b+Mu8(5,3)*X3c+Mu8(5,4)*X3d+Mu8(5,5)*X3e+Mu8(5,6)*X3f+Mu8(5,7)*X3g+Mu8(5,8)*X3h;

X4f=Mu8(6,1)*X3a+Mu8(6,2)*X3b+Mu8(6,3)*X3c+Mu8(6,4)*X3d+Mu8(6,5)*X3e+Mu8(6,6)*X3f+Mu8(6,7)*X3g+Mu8(6,8)*X3h;

X4g=Mu8(7,1)*X3a+Mu8(7,2)*X3b+Mu8(7,3)*X3c+Mu8(7,4)*X3d+Mu8(7,5)*X3e+Mu8(7,6)*X3f+Mu8(7,7)*X3g+Mu8(7,8)*X3h;

X4h=Mu8(8,1)*X3a+Mu8(8,2)*X3b+Mu8(8,3)*X3c+Mu8(8,4)*X3d+Mu8(8,5)*X3e+Mu8(8,6)*X3f+Mu8(8,7)*X3g+Mu8(8,8)*X3h;

도 8은 모듈(MOD64)의 실행의 두 라운드를 이용하는 완전한 프로세스를 도시한 것이다. 분리 모듈(SP)은 128 비트 길이의 입력 데이터(X)를 X0LL1, X0LR1, X0RL1 및 X0RR1(값 X0를 형성함)의 네 부분으로 분할한다. 다음으로 모듈(MOD64-1)의 결과의 두 부분은 다음 모듈(MOD64-2)의 입력 데이터로서 사용되기 전에, 오르소모피즘 함수(OR)에 적용된다.

모듈(MOD64)의 출력 데이터에 대한 오르소모피즘 함수(OR)의 위치는 중요하 지 않다. 이 방법의 실시에 따라서 두 개의 좌측 출력 데이터 또는 두 개의 우측 출력 데이터를 선택할 수 있다.

출력 데이터(Y)은 이들 출력 데이터들 중 한 출력 데이터에 오르소모피즘 함수(OR)를 갖지 않고, 최종 모듈(MOD64)로부터 직접 획득될 수 있다.

둘보다 많은 모듈(MOD64)이 사용되는 경우에, 오르소모피즘 함수(OR)는 각각의 모듈(MOD64) 사이에 위치한다. 바람직한 실시예에서 오르소모피즘 함수(OR)의 위치가 모듈 번호에 관계없이 동일하다 하더라도, 다른 실시예에서는, 이들 오르소모피즘 함수(OR)의 위치가 모듈(MOD64)의 여러 출력 데이터에 접속되도록 변경될 수 있다.

Claims

메인 키(R)에 기초하여, 입력 데이터 X의 블록을 출력 데이터 Y의 블록으로 암호화하거나, 출력 데이터 Y의 블록을 입력 데이터 X의 블록으로 암호해독 하는 암호화 또는 암호해독 방법에 있어서,

상기 방법은 적어도 두 개의 직렬 접속된 제1 메인 모듈(MOD) 및 제2 메인 모듈을 사용하고, 상기 제1 및 제2 메인 모듈(MOD)은 상기 메인 키(R)로부터 유도된 서브키(RA)를 사용하며,

입력 데이터 X를 적어도 두개의 최초값(X0L, X0R)으로 분리하고, 상기 두 개의 최초값(X0L, X0R)을 제1 메인 모듈에 입력하는 단계와,

제1 메인 모듈에서 상기 적어도 두 개의 값(X0L, X0R)을 혼합하여 혼합된 값(X1)을 형성하는 단계와,

제1 메인 모듈에서 상기 서브키(RA)의 제 1 부분(RAH)과 상기 값(X1)을 혼합하여 값(X2)을 획득하는 단계와,

제1 메인 모듈에서 상기 값(X2)을 적어도 하나의 치환 박스(sbox)를 포함하는 치환층에 적용하여 값(X3)을 획득하는 단계로서, 각각의 치환 박스는 입력 데이터가 포인터 역할을 하고 지시된 상수가 출력 데이터 역할을 하는 상수 테이블을 포함하는, 상기 값(X3) 획득 단계와,

제1 메인 모듈에서 상기 값(X3)에 기초하여 다중 순열 유형의 확산 박스를 사용하여 값(X4)을 획득하는 단계와,

제1 메인 모듈에서 상기 서브키(RA)의 제 2 부분(RAL)과 상기 값(X4)을 혼합하여 값(X5)을 획득하는 단계와,

제1 메인 모듈에서 상기 값(X5)를 적어도 하나의 치환 박스(sbox)를 포함하는 치환층에 적용하여 값(X6)을 획득하는 단계와,

제1 메인 모듈에서 상기 서브키(RA)의 제 1 부분(RAH)과 상기 값(X6)을 혼합하여 값(X7)을 획득하는 단계와,

제1 메인 모듈에서 상기 값(X7)과 상기 최초의 적어도 두 값(X0L, X0R)을 혼합하여 상기 제1 메인 모듈의 출력 데이터 값(X8)을 나타내는 적어도 두 개의 값(X8L, X8R)을 획득하는 단계를 포함하고,

제1 및 제2 메인 모듈(MOD)의 각각에 있어서, 상기 메인 키(R)로부터 새로운 서브키(RA)가 생성되고, 상기 제 1 메인 모듈의 상기 최초 값(X0L, X0R)은 상기 입력 데이터(X)의 부분집합이며, 상기 제 2 메인 모듈의 출력 데이터 값(X8L, X8R)은 상기 출력 데이터(Y)를 형성하고,

상기 방법은 제1 메인 모듈의 출력 데이터 값(X8L, X8R)을 후속되는 제2 메인 모듈의 입력 데이터(X0R, X0L)로 적용하기 전에, 상기 출력 데이터 값 X8L 또는 X8R 중 적어도 하나의 값에 오르소모피즘 함수를 적용하는 단계를 더 포함하는 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 1 항에 있어서,

상기 입력 데이터는 길이가 64 비트이고, 상기 입력 데이터(X)는 32 비트 길이의 두 개의 최초 값(X0L, X0R)으로 분할되며, 상기 두 개의 출력 데이터 값(X8L, X8R)은 상기 출력 데이터(Y)를 형성하는 것을 특징으로 하는 암호화 또는 암호해독 방법.
삭제
제 1 항에 있어서,

상기 치환층은 여러 개의 치환 박스(sbox)를 포함하고, 각각의 박스는 8 비트 입력 데이터 및 8 비트 출력 데이터를 가지며, 상기 치환 박스층의 입력 데이터는 8 비트 길이의 부분들로 분할되는 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 4 항에 있어서,

상기 치환 박스(sbox)의 상수 테이블(TA)은 소정의 입력 데이터에 대해 고유 출력 데이터를 포함하는 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 4 항에 있어서,

각각의 치환 박스(sbox)에 대한 상기 상수 테이블은 동일한 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 4 항에 있어서,

각각의 치환 박스(sbox)에 대한 상기 상수 테이블은 상이한 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 4 항에 있어서,

상기 치환 박스(sbox)의 상수 테이블은 각각의 메인 모듈 실행시에 변경되는 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 1 항에 있어서,

상기 입력 데이터(X) 길이는 64 비트이고, X4는 확산박스 M과 이전값 X3의 곱(X4=M*X3)으로 얻어지며, 여기서 확산 박스 M은 4*4 행렬이며, 상기 확산 박스 M의 행렬의 적어도 하나의 행 및 하나의 열은 세 개의 아이덴티티를 포함하는 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 9 항에 있어서,

상기 확산박스 M의 적어도 세 개의 아이덴티티를 포함하는 적어도 하나의 행 및 하나의 열을 제외한 상기 나머지 행 및 나머지 열은 두 개의 아이덴티티를 포함하는 것을 특징으로 하는 암호화 또는 암호해독 방법.
삭제
메인 키(R)에 기초하여, 입력 데이터 X의 블록을 출력 데이터 Y의 블록으로 암호화하거나, 출력 데이터 Y의 블록을 입력 데이터 X의 블록으로 암호해독 하는 암호화 또는 암호해독 방법에 있어서,

상기 방법은 적어도 두 개의 직렬 접속된 제1 메인 모듈(MOD) 및 제2 메인 모듈을 사용하고, 상기 제1 및 제2 메인 모듈(MOD)은 상기 메인 키(R)로부터 유도된 서브키(RA)를 사용하며,

입력 데이터를 네 개의 최초값(X0LL, X0LR, X0RL, X0RR)으로 분리하고, 분리된 최초값(X0LL, X0LR, X0RL, X0RR)을 제1 메인 모듈에 입력하는 단계,

제1 메인 모듈에서 상기 4개의 최초값 중 2개의 최초값(X0LL 및 X0LR)을 혼합하여 혼합된 값(X1)의 제 1 부분(X1L)을 취득하고, 상기 4개의 최초값 중 나머지 2개의 최초값(X0RL, X0RR)을 혼합하여 혼합된 값(X1)의 제 2 부분(X1H)을 취득하는 단계;

제1 메인 모듈에서 상기 서브키(RA)의 제 1 부분(RAH)과, 상기 혼합된 값(X1)의 제1 부분(X1L)과 제2 부분(X1H)을 혼합하여 값(X2)을 획득하는 단계와,

제1 메인 모듈에서 상기 값(X2)을 적어도 하나의 치환 박스(sbox)를 포함하는 치환층에 적용하여 값(X3)을 획득하는 단계로서, 각각의 치환 박스는 입력 데이터가 포인터 역할을 하고 지시된 상수가 출력 데이터 역할을 하는 상수 테이블을 포함하는, 상기 값(X3) 획득 단계와,

제1 메인 모듈에서 상기 값(X3)에 기초하여 다중 순열 유형의 확산 박스를 사용하여 값(X4)을 획득하는 단계와,

제1 메인 모듈에서 상기 서브키(RA)의 제 2 부분(RAL)과 상기 값(X4)을 혼합하여 값(X5)을 획득하는 단계와,

제1 메인 모듈에서 상기 값(X5)를 적어도 하나의 치환 박스(sbox)를 포함하는 치환층에 적용하여 값(X6)을 획득하는 단계와,

제1 메인 모듈에서 상기 서브키(RA)의 제 1 부분(RAH)과 상기 값(X6)을 혼합하여 값(X7)을 획득하는 단계로서, 상기 값(X7)은 제 1 부분(X7L) 및 제 2 부분(X7H)으로 나눠지고, 상기 값(X7)의 제 1 부분(X7L)은 상기 네 개의 최초 값(X0LL, X0LR, X0RL, X0RR) 중 두 값과 혼합되어 형성되고, 상기 값(X7)의 제 2 부분(X7R)은 상기 최초 값(X0LL, X0LR, X0RL, X0RR) 중 나머지 두 값과 혼합되어 형성되는 단계와,

제1 메인 모듈에서 상기 값(X7)과 상기 네 개의 최초값(X0LL, X0LR, X0RL, X0RR)을 혼합하여 상기 제1 메인 모듈의 출력 데이터 값(X8)을 나타내는 적어도 네 개의 값(X8LL, X8LR, X8RL, X8RR)을 획득하는 단계를 포함하고,

제1 및 제2 메인 모듈(MOD)의 각각에 있어서, 상기 메인 키(R)로부터 새로운 서브키(RA)가 생성되고, 상기 제 1 메인 모듈의 상기 최초 값(X0LL, X0LR, X0RL, X0RR)은 상기 입력 데이터(X)의 부분집합이며, 상기 제 2 메인 모듈의 출력 데이터 값(X8LL, X8LR, X8RL, X8RR)은 상기 출력 데이터(Y)를 형성하고,

상기 방법은 출력 데이터 값(X8LL, X8LR, X8RL, X8RR)을 후속되는 메인 모듈의 입력 데이터(X0LL, X0LR, X0RL, X0RR)로 적용하기 전에, 상기 출력 데이터 값 X8LL, X8LR, X8RL, 및 X8RR 중 적어도 하나의 값에 오르소모피즘 함수를 적용하는 단계를 더 포함하는 것을 특징으로 하는 암호화 또는 암호해독 방법.
제 12 항에 있어서,

상기 입력 데이터(X) 길이는 128 비트이고, X4는 확산 박스 N과 이전값 X3의 곱(X4=N*X3)이며, 여기서 확산 박스 N은 8*8 행렬이며, 상기 확산 박스 N의 행렬의 적어도 하나의 행 및 하나의 열은 일곱개의 아이덴티티를 포함하는 것을 특징으로 하는 암호화 또는 암호해독 방법.