JP4673857B2 - 擬似ランダム系列を生成する方法 - Google Patents

擬似ランダム系列を生成する方法 Download PDF

Info

Publication number
JP4673857B2
JP4673857B2 JP2006552404A JP2006552404A JP4673857B2 JP 4673857 B2 JP4673857 B2 JP 4673857B2 JP 2006552404 A JP2006552404 A JP 2006552404A JP 2006552404 A JP2006552404 A JP 2006552404A JP 4673857 B2 JP4673857 B2 JP 4673857B2
Authority
JP
Japan
Prior art keywords
value
key
input
module
mkey
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006552404A
Other languages
English (en)
Other versions
JP2007532935A (ja
Inventor
ヴォドゥネ，セルジュ
ジュノド，パスカル
Original Assignee
ナグラビジョン エス アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ナグラビジョン エス アー filed Critical ナグラビジョン エス アー
Publication of JP2007532935A publication Critical patent/JP2007532935A/ja
Application granted granted Critical
Publication of JP4673857B2 publication Critical patent/JP4673857B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H04L9/0668—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator producing a non-linear pseudorandom sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/20—Manipulating the length of blocks of bits, e.g. padding or block truncation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption

Description

本発明は、第１シード或いはキーに基づき暗号的に確保された擬似ランダム系列を生成する方法に関する。
数多くの場合、基本キーに依存しているデータの系列を生成する必要がある。応用の第１分野は、例えば１０秒毎に生成されかつピンコードに加えて要求される識別番号である課題を生成することである。この番号は短時間の間だけ有効であり、第３者から任意の再現を回避する。そうした生成器は、識別の目的のために印刷されてユーザに送信された古い取消線リストを取り替えることを目指している。
応用の別の分野は、多数の周回を用いる暗号化アルゴリズムにおけるサブキーの生成である。次いで、第１キーが多数のサブキーを作り出すために拡張され、それらの各々は対応する１つの周回に適用される。そうした多数の周回暗号方法の一例は、米国特許第５，２１４，７０３号（特許文献１）に記載されている。
米国特許第５，２１４，７０３号
そうした生成方法の２つの特性、即ち、一方の系統を知りつつ他方の系統（或いはシード）の非予測性といずれか一方における系統の再生とを予想している。この最後の特性は、その系統が解読が逆順で複数のサブキーを使用するために必要であるので、その系統が暗号化サブキーとして使用される際に特に使用される。
共通した解決策は、シード或いはメインキーをＬＦＳＲ（論理フィードバックシフトレジスタ）に適用することである。ＬＦＳＲ生成器は、全ての演算が線形的であるので、線形帰納的系統（ＬＲＳ）と呼称されるものを作り出す。一般的に言えば、反復が生じる前の系統の長さは２つのこと、即ち、フィードバックタップ及び初期状態に依存する。いかなる所与のサイズｍ（レジスタの数）からなるＬＦＳＲは期間Ｎ＝２ｍ−１の間、あらゆる可能性ある状態を作り出すことできるが、適切なフィードバックタップ或いは期間が選択された場合のみにそうする。そうした系統は最大限長系統、最大限系統、或いは、一般的ではないが最大長系統と呼称される。
既知の方法はそうしたシフトレジスタの出力を使用して、ブロック毎にサブキーを生成して、暗号化プロセスの周回に供給する。
１つの生成された系統を知ることによって、他の系統或いはシードにアクセスする可能性を開く方法は一般的に受け入れられている。
この発明の目的は、メインキーに基づき系統或いはサブキーを生成する方法を提案することであり、その場合、各サブキーがメインキー或いは他の任意のサブキーを回復する情報を何ら付与しない。
上記目的はメインキー（ＭＫＥＹ）に基づきサブキーを生成する暗号生成器が実行する方法によって達成され、当該方法が、
− 前記暗号生成器が前記メインキー（ＭＫＥＹ）を定数と混合することで線形多様性レイヤを前記メインキー（ＭＫＥＹ）に適用することによって第１値（Ａ１）を求める工程と、
− 前記暗号生成器が前記第１値（Ａ１）に非線形変換を適用する工程とを含み、
この変換が、
− 前記暗号生成器が第１代替レイヤに前記第１値（Ａ１）を適用することによって第２値（Ａ２）を求める工程であり、その代替レイヤが少なくとも１つの代替ボックス（ｓｂｏｘ）を含み、各代替ボックスが、入力がポインタとして機能し、ポイントされた定数が出力として機能する複数の定数からなる少なくとも１つのテーブルを収納することからなる工程と、
− 前記第２値（Ａ２）に基づき、多数順列タイプからなる前記暗号生成器の拡散ボックスを用いることによって、第３値（Ａ３）を求める工程と、
− 前記暗号生成器が前記第３値（Ａ３）を同一サイズのＮ個のブロックに分割して、Ｎ個のブロックによって形成された出力の第４値（Ａ４）を求める工程であり、その第４値（Ａ４）のインデックスｎの各ブロックが前記第３値（Ａ３）のＮ−１個のブロックの組み合わせの結果であり、前記第３値（Ａ３）のインデックスｎのブロックが省かれ、前記インデックスｎが１からＮに変化することからなる工程と、
− 前記暗号生成器が前記第４値（Ａ４）に第２代替レイヤ（ｓｉｇｍａ）を適用することによって第７値（Ａ７）を求める工程と、
− 前記暗号生成器が前記第７値（Ａ７）に対称暗号化モジュール（ＳＥＮＣ）の前記第７値（Ａ７）を適用することによって前記サブキー（ＲＫＥＹ）を求める工程であり、前記第１値（Ａ１）がこのモジュールに対するキー入力として機能する工程と、
を含む。

この方法は以下のように要約され、即ち、線形多様性モジュールに基づく第１レベルと、非線形多様性モジュールに基づく第２レベルとである。
線形多様性はメインキーを擬似ランダム値と混合することによって達成される。この擬似ランダム値を作り出す１つの共通した方法は、ＬＦＳＲ関数を利用することである。この関数は、複数の定数からなるテーブルを記憶する必要性無しに、値を迅速に生成するために使用される。
ＬＦＳＲは第１定数がロードされて、キー長の同一長のビットストリームを作り出すためにシフトされる。次いで、このビットストリームはメインキーと混合されて（ＸＯＲ）、値Ａ１を作り出す。
第２レベルの目的は、値Ａ１の非線形多様性を作り出すことである。
このレベルは５つのメインレイヤを含む。第１レイヤは代替レイヤである。
代替レイヤの目的は、入力値を任意の単純な代数的関係無しに出力値に変換することである。予想される混乱結果を達成する最も迅速な方法は、複数の定数を含む検索テーブルを使用することである。
この実施例において入力データは３２ビットの長さを有するので、定数の数は３２ビット長の各々で２３２である。
好適実施例に従えば、入力データは８ビット長のグループで分割され、複数の定数の数を２５６バイトまで低減する。
次いで、３２ビット或いは６４ビットの入力データは８ビットのバイトに分割され、代替ボックスに適用されて、８ビットの出力を求める。この入力データはアドレスポインタとして使用され、その指し示された定数は出力である。
この具現化方法に依存して、定数テーブルは入力データ（３２ビット或いは６４ビット）全てのグループに対して同一である。別の実施例において、定数テーブルは入力データの各グループに対して異なる。
このテーブルに記憶された定数は、全てが異なってテーブル幅と同等の多数のビットによってコード化された数からなる固定された順列である。
この非線形レベルの第２メインレイヤは多数順列行列である。この多数順列行列は、あらゆる可能性ある正方サブ行列がゼロの異なる行列式を有する、即ち、行列の要素が有限フィールドの要素であるという属性を伴う正方行列である。混合演算は入力要素のベクトルを行列によって乗算することから成り、出力となるように規定されるベクトルを生じる。
第３レイヤは混合レイヤである。入力値は同一サイズを有する幾つかのブロックに分割される。所与の入力ブロックｉに対して、出力ブロックｉはブロックｉを除いた全ての入力ブロックのＸＯＲ関数の結果である。
第４レイヤは別の代替レイヤであり、それは同一演算を第１レイヤとしての入力値に適用する。
第５レイヤは、多数周回暗号化方法の単一暗号化工程である。入力値は先行するレイヤの結果であり、キーは線形多様性レイヤ、即ちＡ１の結果から取り込まれる。
様々な暗号化方法は、ＤＥＳ、ＣＡＳＴ、或いは、ＩＤＥＡ等で適用され得る。このレイヤの目的は良好な多様性を確保すること、即ち、入力データの高拡散を達成することである。
本発明の特定の実施例において、興味深いことは暗号化周回に対しても先行するレイヤを再利用することである。これは、既知の暗号化周回を再利用する代わりに、以下の工程が出力値ＲＡを求めるために入力値Ａ５に対して暗号化周回として実行される理由である。即ち、
− 入力値Ａ５を少なくとも２つの値Ｙ０Ｌ及びＹ０Ｒに分割する工程、
− 前記少なくとも２つの値Ｙ０Ｌ及びＹ０Ｒを混合して混合値Ｙ１を形成する工程、
− 値Ａ１の第１部Ａ１Ｈを値Ｙ１と混合することによって値Ｙ２を求める工程、
− 前記値Ｙ２を代替レイヤに適用することによって値Ｙ３を求める工程であり、その代替レイヤが少なくとも１つの代替ボックス（ｓｂｏｘ）を含み、各代替ボックスが、入力がポインタとして機能し、ポイントされた定数が出力として機能する複数の定数からなる少なくとも１つのテーブルを収納することからなる工程、
− 前記値Ｙ３に基づき多数順列タイプの拡散ボックスを用いることによって値Ｙ４を求める工程、
− 前記値Ａ１の第２部Ａ１Ｌを前記値Ｙ４と混合することによって値Ｙ５を求める工程、
− 前記値Ｙ５に代替レイヤを適用することによって値Ｙ６を求める工程、
− 前記サブキーＲＡの第１部ＲＡＨを前記値Ｙ６と混合することによって値Ｙ７を求める工程、
− 前記値Ｙ７を初期的な少なくとも２つの値Ｙ０Ｌ及びＹ０Ｒと混合して、この暗号化周回の出力値ＲＡを表現する少なくとも２つの値Ｙ８Ｌ及びＹ８Ｒを求める工程。
別の実施例に従えば、付加的な変換が代替レイヤに適用される前の値Ａ４に付加される。
この変換は定数を伴う単なる加算であり、ＸＯＲ関数によって実行される。
提供されるキー長がメインキーＲのサイズと異なる場合、現行キーがメインキー以外の同一サイズを有するように先ず調整されるべきである。
その現行キーがメインキーよりも大きい場合、キーは切り捨てられ、残存ビットがその切り捨てられた部分に付加される（ＸＯＲ関数）。
現行キーのサイズがメインキーよりも小さい場合、水増しが付加される。この水増しが多様性の品質を低減することを回避するため、この水増しは現行キーとシャッフルされて（混ぜられて）、水増しビットが結果としてのキーの全てにわたって展開される。
先の特性は以下の長所を有するサブキーを生成することを許容する。即ち、
− 暗号的な安全
− 双方向、即ち、順逆方向モードでの生成
− 好ましくは８ビットブロックの可変長のメインキーの使用。
図１はこのキー生成の主要構造を記載している。第１段階はキー長調整ＬＡである。この例における入力キーＡＫＥＹは予想されるサイズより小さなサイズを有する。プロセスＰＰｒはそのサイズが公称サイズとなるように入力キーＡＫＥＹに水増しデータを付加する。この水増しデータはキーの最後に単純に付加される。結果としてのキーＰＫＥＹは公称サイズ、例えば、１２８或いは２５６ビットの公称サイズを有する。
第２プロセスは水増しシャッフルプロセスＭＰｒである。キー内に水増しデータを混合して、該水増しデータが必ずしも同一位置にないようにすることが重要である。この混合はフィボナッチ帰納法(Fibonacci recursion)を介してなされ、それは（ビットで表現される）長さｅｋを伴うキーＰＫＥＹを入力としてとる。より形式的には、水増しされたキーＰＫＥＹはｅｋ／８バイトＰＫＥＹ１（８）、０＜＝Ｉ＜＝ｅｋ／８−１からなるアレイとして見られ、
MKEYｉ（８）＝PKEYｉ（８）▲＋▼（MKEYｉ−１（８）＋MKEYｉ−２（８）mod2８） 0<=i<=ek/8-1
に従って混合される。
次の段階は、線形多様性部ＤＰｒである多様性段階ＬＤである。入力キーが既に予想されたサイズを有する場合、このキーはＭＫＥＹレジスタ内に直接ロードされる。
この多様性部ＤＰｒの目的は、キーＭＫＥＹを初期化ベクトルと混合することによってキーＭＫＥＹの線形多様性を作り出すことである。生成された各サブキーに対して、初期化ベクトルは異なる。相互に異なる実施例はこの初期化ベクトルを作り出すために使用され得る。
最も簡単な方法は複数の定数からなるアレイを記憶することであり、各定数はキーサイズを除いて同一サイズを有するとともに初期化ベクトルとして作用する。初期化ベクトルの数は暗号化プロセス用に使用される周回の数、或いは、システムによって使用されるサブキーの数に依存する。
第２実施例において、初期化ベクトルは、線形フィードバックシフトレジスタＬＦＳＲを用いて擬似ランダムストリームに基づく多様性部ＤＰｒを介して生成される。初期定数がこのＬＦＳＲ（この例では２４ビット）にロードされ、このレジスタの出力、即ち、初期化ベクトルはキーＭＫＥＹと混合されて、キーＤＫＥＹを作り出す。
この実施例は記憶されたデータの量を最少化するための長所を有し、その理由は、初期化ベクトルが記憶されずに、ＬＦＳＲで生成され、初期定数だけが記憶されるか或いはアルゴリズムの部分であるためである。
第３実施例において、キー自体はＬＦＳＲにロードされ、そのＬＦＳＲ出力は直接的には次のモジュール、即ち、キーＤＫＥＹの入力である。
次の段階は、非線形多様性段階ＮＬＤと呼称され、非線形モジュールＮＬｘＰｒである。この段階は図２及び図３に詳細に記載されている。
図２において、キーＤＫＥＹ（値Ａ１と対応する）は４つの部分に分割され、代替レイヤｓｉｇｍａに適用され、その代替レイヤが少なくとも１つの代替ボックス（ｓｂｏｘ）を含み、各代替ボックスが、入力がポインタとして機能し、ポイントされた定数が出力として機能する複数の定数からなるテーブルを収納する。出力データＡ２はｓｉｇｍａボックスの出力である。その定数テーブルを生成する１つの方法は、擬似ランダム生成器を使用することである。テーブルを生成する際、全ての複製値を該テーブル内の各定数が一意的となるように除去する。
この具現化例に依存して、代替ボックス（ｓｂｏｘ）の数は、本実施例における各ボックスが８ビットデータ入力を有するので変動し得る。ｓｉｇｍａモジュールに適用された入力データは８ビット長の部分に分割されて、代替ボックスに適用される。次いで各ボックスの出力は連鎖されて、モジュールｓｉｇｍａの出力を形成する。
次の段階は多数数列タイプｍｕの行列である。この行列は（ｎ，ｎ）多数数列タイプの拡散ボックス内である。１つのｍｕブロックの入力はｎ個の入力ベクトルに分割される。この例に対して、４要素からなる行列を選択する。拡散ボックスは、４つの入力ベクトル（Ａａ，Ａｂ，Ａｃ，Ａｄ）に、２５６要素を伴う有限フィールドに属する要素を有する正方行列４ｘ４ Ｍｕ４によって乗算することに存し、それら要素はＭｕ（ｉ，ｊ）で示され、ここでｉは行インデックスを示し、ｊは列インデックスを示す。入力ベクトル（Ａａ，Ａｂ，Ａｃ，Ａｄ）の行列Ｍｕ４による乗算の結果は、ベクトル（Ｙａ，Ｙｂ，Ｙｃ，Ｙｄ）であり、これら値は以下のようにして求められる。
Ｙａ＝Ｍｕ４（１，１）＊Ａａ＋Ｍｕ４（１，２）＊Ａｂ＋Ｍｕ４（１，３）＊Ａｃ＋Ｍｕ４（１，４）＊Ａｄ
Ｙｂ＝Ｍｕ４（２，１）＊Ａａ＋Ｍｕ４（２，２）＊Ａｂ＋Ｍｕ４（２，３）＊Ａｃ＋Ｍｕ４（２，４）＊Ａｄ
Ｙｃ＝Ｍｕ４（３，１）＊Ａａ＋Ｍｕ４（３，２）＊Ａｂ＋Ｍｕ４（３，３）＊Ａｃ＋Ｍｕ４（３，４）＊Ａｄ
Ｙｄ＝Ｍｕ４（４，１）＊Ａａ＋Ｍｕ４（４，２）＊Ａｂ＋Ｍｕ４（４，３）＊Ａｃ＋Ｍｕ４（４，４）＊Ａｄ
ここで、「＋」は有限フィールドにおける加算を意味し、「＊」はその乗算を意味する。Mu4の要素は、４つの上記式を求めるために必要とされる計算量が最小となるように選択される。従って、定数「１」による乗算（以降「恒等式」を意味する）の数は、できるだけ大きくなるように選択されている。
ｍｕブロックの出力値Ａ３は４つの出力値Ｙａ，Ｙｂ，Ｙｃ，Ｙｄの連鎖である。
次の段階は混合工程である。それは値Ａ３を同一サイズのＮ個のブロックに分割することに存するとともに、Ｎ個のブロックによって形成される出力値Ａ４を求めることに存し、値Ａ４の各ブロックは値Ａ３のＮ−１個のブロックの組み合わせの結果であり、紛失ブロックが同一インデックスのブロックである。
図２の例において、ブロックの数は４である。３つの残存ブロックは一体的に混合されて、値Ａ４の部分を形成する。
次の段階は加算器段階であり、それは定数を予測不可能な要素をプロセス中に挿入させるように加算する。
結果としての値Ａ５は条件付きインバータに適用されるが、この転換は水増しデータが入力キーＡＫＥＹに加算される際に可能となる転換である。可能となると、値Ａ５の全ビットは転換されて、値Ａ６を求める。この転換は、水増しデータが入力キーＡＫＥＹに加算される場合になされる。この段階の目的は、フルサイズキーが使用されかつ水増しキーの場合に異なる振る舞いを有することである。フルサイズキーは、より小さなキーが入力されかつ水増しデータが加算される際に理論的には同一値を有し得る。水増し情報が加算されて期待されたサイズを有するように入力キーを完成すると、データＡ５の転換が生成プロセスの経過中に付加的な多様性を導入するようになされる。
次いで結果としての値Ａ６は、既に先に記載された代替レイヤｓｉｇｍａに適用される。
代替レイヤＡ７の出力値は、２つの要素を混合することによってサイズに関して半分まで低減される。
次いで、この低減された値Ａ８は対称暗号化モジュールＳＥＮＣに適用され、そこではキーがプロセスのメイン入力から取り出される（即ち、ＤＫＥＹ）。既に述べたように、このモジュールは基本的には単純な対称暗号化プロセスである。この発明の構成において、ＩＤＥＡ、ＤＥＳ等々周知の暗号化プロセスを用いる代わりに、暗号化プロセスは本願と同一出願人のＥＰ０３０１１６９６．６（特許文献２）に記載されたプロセスを用いることで実行される。この文献は引用することで本願に含ませる。周回の最少数は、キーＤＫＥＹ全体が使用されるように決定される。そのキーが暗号化工程の入力サイズよりも長いので、そのキーは分割されて、連続的に接続された異なる周回に適用される。
ＥＰ０３０１１６９６．６
この暗号化プロセスは図４ないし図７を参照して記載される。
図４は、モジュールＭＯＤを示す暗号化プロセスの概略図を示している。それぞれ３２ビットの２つの部分Ｘ０Ｌ及びＸ０Ｒで表されるこの例における６４ビットのエントリデータは、最初に、混合要素ＭＸの中で混合されて、Ｘ１値を求める。この混合要素は３２ビットデータの２倍の３２ビット画像を提供するのを目的とする。これは、ＸＯＲ関数、剰余加算、もしくは、あらゆるグループ法を用いること等の異なる方法でも達成されできるであろう。
次の工程は、サブキーＤＫを使用するだけでなく、３２ビットの入力Ｘ１と３２のビットの出力Ｘ７を含むブロックｆ３２で示される。このブロックの詳細な説明は図７について与えられる（以下を参照のこと）。
ブロックｆ３２の出力Ｘ７は、２つのエントリＸ０Ｌ及びＸ０Ｈと接続される２つの混合ブロックＭＸに適用される。
結果として生じるデータＸ８Ｌ及びＸ８ＲはモジュールＭＯＤの２つの６４ビットの出力Ｘ８を表す。
図５は、２つの同等モジュールＭＯＤ、即ち、ＭＯＤ１及びＭＯＤ２を用いる全体的な暗号化プロセスを示す。入力データＡ８は、それぞれ３２ビット長である２つの部分Ｘ０Ｌ１及びＸ０Ｒ１によって形成される。
対称暗号化プロセスは図２におけるＳＥＮＣで参照される。このモジュールは図５のブロック図と対応する。
次いで、出力Ｘ０Ｌ１及びＸ０Ｒ１は第１モジュールＭＯＤ１におけるエントリとして使用される。この第１モジュールは、第１サブキーＤＫ１を用いながらデータを処理する。ＤＫ１はメインキーＤＫＥＹの一部である。Ｘ０Ｌ１及びＸ０Ｒ１に対する処理は、図４に従って記載されたものと同一である。この第１モジュールＭＯＤ１の出力は２つの出力Ｘ８Ｌ１及びＸ８Ｒ１である。オルトモーフィズム（orthomorphism）関数はこれら出力の内の一方、例えば図５に示されるＸ８Ｌ１に適用される。このオルトモーフィズム関数から生じる出力はＸ０Ｌ２として参照される。第１モジュールＭＯＤ１による処理から生じる他方の値Ｘ８Ｒ１は、第２処理モジュールＭＯＤ２でのオルトモーフィズム関数から生じる出力Ｘ０Ｌ２とともに、入力として使用される。モジュールＭＯＲはモジュールＭＯＤの結果であり、このモジュールの出力の内の一方におけるオルトモーフィズム関数ＯＲを伴う。
この第２モジュールＭＯＤ２は、それらの入力データをメインキーＤＫＥＹの第２部分ＤＫ２に基づき処理する。この第２モジュールの出力は図４上においてＸ８Ｌ２及びＸ８Ｒ２として参照される。これら出力は組み立てられて、アセンブラモジュールＡＳ内にサブキーＲＫＥＹを形成する。
このアセンブラモジュールＡＳの機能は、Ｘ８Ｌ２に対する最低ビットとＸ８Ｒ２に対する最高ビットとを選択するか、或いは、Ｘ８Ｌ２に対する各奇数ビットとＸ８Ｒ２に対する各偶数ビットとを選択することのような異なる方法でも達成できるであろう。結果としてのデータを組み立てる他の方法は、ＲＫＥＹの全てのビットがＸ８Ｌ２及びＸ８Ｒ２に含まれる限り、ＲＫＥＹが使用できるであろう。
図７は、図４のブロックｆ３２の機能を詳細に示す。このブロックにおいて、３２ビット長データＸ１は入力である。このデータは、図７においてＸ１’とも言われる分割ブロックＳＰＭＵを介して８ビット長の各ブロック（Ｘ１ａ，Ｘ１ｂ，Ｘ１ｃ，Ｘ１ｄ）に分離される。
このブロックは、結果としての値Ｘ１ａ，Ｘ１ｂ，Ｘ１ｃ，Ｘ１ｄの全ビットがＸ１内に存するように入力データＸ１を分割する機能を有している。これら４つの値は、４つの値Ｘ２ａ，Ｘ２ｂ，Ｘ２ｃ，Ｘ２ｄを形成すべく係わるモジュール（ＭＯＲ或いはＭＯＤ）に依存するＤＫ１或いはＤＫ２であり得るキーＤＫの最高値ＤＫＨと混合される。
２つのサブキーＤＫＬ及びＤＫＨの生成は分割モジュールＳＰを介してなされる。
これら値Ｘ２ａないしＸ２ｄの各々は、少なくとも１つの代替ボックス（ｓｂｏｘ）を含み、各代替ボックスが、入力がポインタとして機能し、ポイントされた定数が出力として機能する複数の定数からなるテーブルを収納することからなる代替レイヤに適用される。出力データは図７上において、Ｘ３ａ，Ｘ３ｂ，Ｘ３ｃ，Ｘ３ｄ（値Ｘ３を形成する）として参照される。
この代替レイヤは、モジュールｓｉｇｍａを記載する一方で図２を参照して既に記載されている。結果としての値はＸ３である。
同一のことが図２のｍｕモジュールと対応するＭｕ４モジュールに適用される。結果としての値がＸ４である。
次いで、データの出力データＸ４はサブキーＤＫの第２部分ＤＫＬと混合されて、値Ｘ５ａ，Ｘ５ｂ，Ｘ５ｃ，Ｘ５ｄ（値Ｘ５を形成する）を求める。
次いで、これら値Ｘ５ａないしＸ５ｄの各々は、代替ブロック（ｓｂｏｘ）に適用されて、値Ｘ６ａ，Ｘ６ｂ，Ｘ６ｃ，Ｘ６ｄ（値Ｘ６を形成する）を求める。これら値はサブキーＤＫの第１部分ＤＫＨと混合されて、新しい値Ｘ７ａ，Ｘ７ｂ，Ｘ７ｃ，Ｘ７ｄ（値Ｘ７を形成する）を求める。
次いで、これら値Ｘ７ａ，Ｘ７ｂ，Ｘ７ｃ，Ｘ７ｄは組み立てられて、図５に関して説明されたアセンブラモジュールＡＳ内に出力データＸ７を形成する。このデータは図４におけるブロックｆ３２の出力データＸ７と対応する。
図６はオルトモーフィズム関数の実施例の図示である。入力データはＺＩで示され、出力データはＺＯで示されている。そのデータ長は本機能のために検討すべき問題ではない。入力データＺＩは分割モジュールＳＰによって同一サイズの２つの値ＺＬ及びＺＲに先ず分割される。次いで、それら２つの値はいわゆるＭＸ混合要素と混合され、その要素の出力はアセンブラユニットＡＳに適用される。他の分割値ＺＲは変更なしにアセンブラユニットＡＳに直接適用される。このモジュールは２つの入力を含み、それらデータを組み合わせて出力値ＺＯを形成する。このモジュールは分割モジュールＳＰとは逆に作業する。この実施例の特殊性は、アセンブラモジュールの入力が分割モジュールＳＰの出力に対してクロスされるということである。分割モジュールＳＰの右出力ＺＲはアセンブラモジュールＡＳの左入力に適用され、分割モジュールＳＰの左出力は、分割モジュールＳＰの他の出力との混合後、アセンブラモジュールＡＳの右入力に適用される。
図３はメインキーＤＫＥＹに基づきサブキーＲＫＥＹを作り出す別の実施例である。制限されたサイズのデータを処理することがだけができるモジュールに直面しながら、より長いキーが処理される場合、入力キーＤＫＥＹをより多くの要素に分割して、それらを並列に取り扱う必要がある。図２に関して記載された原理は、値Ａ４を形成しながら、１つの例外を伴って同一のものを維持する。
簡略化の目的のため、値Ｘ３から一体的に混合された要素の数は３つに限定されている。
対称暗号化プロセスＳＥＮＣの段階で、入力キーＤＫＥＹは４つの部分に分割されて、３つの独立した暗号化モジュールＭＯＲ６４に適用され、これらモジュールは結果としての値の半分に適用されるオルトモーフィズム関数を有する。最後のモジュールＭＯＤ６４は、オルトモーフィズム関数無しの１つの周回暗号化プロセスである。
値Ａ８からＲＫＥＹまで、暗号化プロセスは４つの周回で実行され、各周回は入力キーＤＫＥＹの一部を用いる。最初の３つの周回はモジュールＭＯＲを用い、即ち、ＭＯＤモジュールの出力の１つにオルトモーフィズム関数を有し、最後の周回はタイプＭＯＤであり、即ち、オルトモーフィズム関数無しである。
１つの重要な点は、逆順でサブキーを生成することである。この特殊性は、サブキーが多数周回の暗号化プロセス中に使用される際に有用である。
これは、線形多様性部ＤＰｒの段階で達成される。キーＭＫＥＹと混合すべく使用される複数の初期化ベクトルからなる集合は逆順で適用される。初期化ベクトルがＬＦＳＲによって作り出されると、レジスタが逆順でクロックされ（後方プロセス）、レジスタにロードされた初期値は前方プロセス中に使用される最後の初期化ベクトルを表現する終末値である。
図１はメインキーに基づくサブキーの生成のブロック図を示す。 図２は１２８ビット入力キー及び６４ビット出力に基づく非線形モジュールを示す。 図３は２５６ビット入力キー及び６４ビット出力に基づく非線形モジュールを示す。 図４は暗号化プロセスにおけるメインモジュールのブロック図を示す。 図５は２つのＭＯＤモジュールとオルトモーフィズム関数ＯＲとを用いる暗号化プロセスを示す。 図６はオルトモーフィズム関数のブロック図を示す。 図７はメイン暗号化モジュールＭＯＤの内部を示す。

Claims (6)

  1. メインキー(MKEY)に基づきサブキーを生成する暗号生成器が実行する方法であって、
    − 前記暗号生成器が前記メインキー(MKEY)を定数と混合することで線形多様性レイヤを前記メインキー(MKEY)に適用することによって第１値(A1)を求める工程と、
    − 前記暗号生成器が前記第１値(A1)に非線形変換を適用する工程と
    を含み、
    この変換が、
    − 前記暗号生成器が第1代替レイヤに前記第１値(A1)を適用することによって第２値(A2)を求める工程であり、その代替レイヤが少なくとも１つの代替ボックス(sbox)を含み、各代替ボックスが、入力がポインタとして機能し、ポイントされた定数が出力として機能する複数の定数からなる少なくとも１つのテーブルを収納することからなる工程と、
    − 前記第２値(A2)に基づき、多数順列タイプからなる前記暗号生成器の拡散ボックスを用いることによって、第３値(A3)を求める工程と、
    − 前記暗号生成器が前記第３値(A3)を同一サイズのＮ個のブロックに分割して、Ｎ個のブロックによって形成された出力の第４値(A4)を求める工程であり、その第４値(A4)のインデックスｎの各ブロックが前記第３値(A3)のＮ−１個のブロックの組み合わせの結果であり、前記第３値(A3)のインデックスｎのブロックが省かれ、前記インデックスｎが１からＮに変化することからなる工程と、
    − 前記暗号生成器が前記第４値(A4)に第２代替レイヤ(sigma)を適用することによって第７値(A7)を求める工程と、
    − 前記暗号生成器が前記第７値(A7)に対称暗号化モジュール(SENC)の前記第７値(A7)を適用することによって前記サブキー(RKEY)を求める工程であり、前記第１値(A1)がこのモジュールに対するキー入力として機能する工程と
    を含む方法。
  2. 提供されたキー(AKEY)が前記メインキー(MKEY)よりも小さいサイズであることを特徴とし、
    − 前記暗号生成器が前記提供されたキー(AKEY)を前記メインキー(MKEY)のサイズまで完成するために水増しデータを付加する工程と、
    − 前記暗号生成器が前記水増しビットが結果としてのキー(DKEY)の全てにわたって展開されるように前記水増しデータを前記提供されたキー(AKEY)と混合する工程と
    に従って、前記提供されたキー(AKEY)から前記メインキー(MKEY)を求めることに存する、請求項１記載の方法。
  3. 前記第１値(A1)を求めるために前記メインキー(MKEY)と混合される前記定数が、第１定数がロードされたLFSRを用いて、擬似ランダムに生成されることを特徴とする、請求項１又は２記載の方法。
  4. 前記対称暗号化モジュール(SENC)の入力サイズが前記第７値(A7)のサイズより小さい場合、前記暗号生成器がその第７値(A7)を２の倍数で分割して、前記対称暗号化モジュール(SENC)の入力サイズまで結果としての部分を２つずつ混合する工程を含むことを特徴とする、請求項１ないし３いずれか１項に記載の方法。
  5. 前記暗号生成器が前記定数を、前記代替レイヤ(sigma)に適用される前に前記第４値(A4)に付加することを特徴とする、請求項１ないし４いずれか１項に記載の方法。
  6. 前記暗号生成器が前記水増しデータが前記提供されたキー(AKEY)に付加されている間に、前記代替レイヤ(sigma)の入力値(A6)の全ビットに転換がなされることを特徴とする、請求項２ないし５いずれか１項に記載の方法。
JP2006552404A 2003-09-05 2004-09-02 擬似ランダム系列を生成する方法 Active JP4673857B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03103307A EP1513285A1 (en) 2003-09-05 2003-09-05 Method for generating pseudo-random sequence
PCT/EP2004/052020 WO2005025123A1 (en) 2003-09-05 2004-09-02 Method for generating pseudo-random sequence

Publications (2)

Publication Number Publication Date
JP2007532935A JP2007532935A (ja) 2007-11-15
JP4673857B2 true JP4673857B2 (ja) 2011-04-20

Family

ID=34130323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006552404A Active JP4673857B2 (ja) 2003-09-05 2004-09-02 擬似ランダム系列を生成する方法

Country Status (23)

Country Link
US (1) US7512241B2 (ja)
EP (2) EP1513285A1 (ja)
JP (1) JP4673857B2 (ja)
KR (1) KR101086940B1 (ja)
CN (1) CN100574183C (ja)
AP (1) AP1949A (ja)
AT (1) ATE407493T1 (ja)
AU (1) AU2004302919B2 (ja)
BR (1) BRPI0411184A (ja)
CA (1) CA2525541C (ja)
DE (1) DE602004016350D1 (ja)
DK (1) DK1661296T3 (ja)
EA (1) EA008677B1 (ja)
ES (1) ES2314453T3 (ja)
HK (1) HK1085592A1 (ja)
HR (1) HRP20080526T3 (ja)
IL (1) IL171934A (ja)
NO (1) NO20055403L (ja)
NZ (1) NZ543948A (ja)
PL (1) PL1661296T3 (ja)
PT (1) PT1661296E (ja)
SI (1) SI1661296T1 (ja)
WO (1) WO2005025123A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100622128B1 (ko) * 2004-12-17 2006-09-19 한국전자통신연구원 병렬 처리 축소 키 생성기
US7602906B2 (en) * 2005-08-25 2009-10-13 Microsoft Corporation Cipher for disk encryption
US8145691B2 (en) 2006-02-24 2012-03-27 Novell, Inc. Techniques for random bit generation
US20130114805A1 (en) * 2010-04-29 2013-05-09 Dongguk University Industry-Academic Cooperate Foundation Encryption system using discrete chaos function
US9135834B2 (en) * 2013-04-30 2015-09-15 The United Sates of America as represented by the Secretary of the Air Force Apparatus and method to prevent side channel power attacks in advanced encryption standard using floating point operation
US9160523B2 (en) * 2013-04-30 2015-10-13 The United States Of America As Represented By The Secretary Of The Air Force Apparatus and method to prevent side channel power attacks in advanced encryption standard
EP3073407B1 (en) * 2015-03-26 2019-12-18 Nagravision S.A. Method and system for searching for at least a specific datum in a user unit
RU2632119C9 (ru) * 2016-06-02 2017-11-22 Андрей Валерьевич Менячихин Устройство для построения ортоморфизмов, использующее парные разности
US10402169B2 (en) * 2017-07-12 2019-09-03 Dell Products L.P. Method and system of secure random seed generation for a cryptographically secure pseudo-random number generator
US10361627B1 (en) * 2018-09-12 2019-07-23 Texas Instruments Incorporated Reduction of low frequency noise in a discrete spread spectrum timebase
CN110909375B (zh) * 2019-10-12 2022-04-08 浙江工业大学 一种保留分布特征的地址脱敏方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US44651A (en) * 1864-10-11 Improvement in cider-mills
JPH06342257A (ja) * 1993-06-02 1994-12-13 Matsushita Electric Ind Co Ltd 逐次暗号方式
US5404402A (en) * 1993-12-21 1995-04-04 Gi Corporation Clock frequency modulation for secure microprocessors
US5745577A (en) * 1996-07-25 1998-04-28 Northern Telecom Limited Symmetric cryptographic system for data encryption
CA2302784A1 (en) * 1997-09-17 1999-03-25 Frank C. Luyster Improved block cipher method
JPH11224183A (ja) * 1998-02-05 1999-08-17 Toyo Commun Equip Co Ltd 擬似乱数発生装置
US6189095B1 (en) * 1998-06-05 2001-02-13 International Business Machines Corporation Symmetric block cipher using multiple stages with modified type-1 and type-3 feistel networks
JP3679936B2 (ja) * 1998-11-27 2005-08-03 東芝ソリューション株式会社 暗復号装置及び記憶媒体
WO2000041356A1 (en) * 1998-12-30 2000-07-13 Koninklijke Kpn N.V. Method and device for cryptographically processing data
US6578061B1 (en) * 1999-01-19 2003-06-10 Nippon Telegraph And Telephone Corporation Method and apparatus for data permutation/division and recording medium with data permutation/division program recorded thereon
US6763363B1 (en) * 1999-12-02 2004-07-13 Honeywell International Inc. Computer efficient linear feedback shift register
US6804355B1 (en) * 2000-01-06 2004-10-12 Intel Corporation Block cipher for small selectable block sizes
US6891951B2 (en) * 2000-01-21 2005-05-10 Victor Company Of Japan, Ltd. Cryptosystem-related method and apparatus
US20020044651A1 (en) * 2000-05-16 2002-04-18 Tuvell Walter E. Method and apparatus for improving the security of cryptographic ciphers
WO2003101020A1 (en) * 2002-05-23 2003-12-04 Atmel Corporation Advanced encryption standard (aes) hardware cryptographic engine
CN1384621A (zh) * 2002-06-21 2002-12-11 清华大学 量子密钥分配中的加速全效及扩容方法
US7028059B2 (en) * 2002-06-24 2006-04-11 Sun Microsystems, Inc. Apparatus and method for random number generation

Also Published As

Publication number Publication date
BRPI0411184A (pt) 2006-07-25
PT1661296E (pt) 2008-10-08
DE602004016350D1 (de) 2008-10-16
CA2525541C (en) 2013-03-26
HRP20080526T3 (en) 2008-11-30
AP1949A (en) 2009-02-05
ES2314453T3 (es) 2009-03-16
EA008677B1 (ru) 2007-06-29
PL1661296T3 (pl) 2009-02-27
WO2005025123A1 (en) 2005-03-17
AU2004302919B2 (en) 2009-03-05
SI1661296T1 (sl) 2009-02-28
AP2005003444A0 (en) 2005-12-31
NZ543948A (en) 2007-08-31
NO20055403L (no) 2005-11-18
EA200501622A1 (ru) 2006-08-25
IL171934A (en) 2010-11-30
EP1513285A1 (en) 2005-03-09
KR20060119716A (ko) 2006-11-24
CN1813439A (zh) 2006-08-02
US7512241B2 (en) 2009-03-31
JP2007532935A (ja) 2007-11-15
CA2525541A1 (en) 2005-03-17
EP1661296B1 (en) 2008-09-03
US20050053233A1 (en) 2005-03-10
AU2004302919A1 (en) 2005-03-17
ATE407493T1 (de) 2008-09-15
CN100574183C (zh) 2009-12-23
IL171934A0 (en) 2006-04-10
EP1661296A1 (en) 2006-05-31
DK1661296T3 (da) 2008-12-08
KR101086940B1 (ko) 2011-11-29
HK1085592A1 (en) 2006-08-25

Similar Documents

Publication Publication Date Title
JP3992742B2 (ja) データブロックおよび鍵を非線形的に結合する暗号方法および装置
JP4871944B2 (ja) 乱数列の反復周期を延長するよう構成された暗号システム
US5745577A (en) Symmetric cryptographic system for data encryption
JP4127472B2 (ja) データ変換装置及びデータ変換装置のデータ変換方法及びプログラム及びコンピュータ読み取り可能な記録媒体
US6314186B1 (en) Block cipher algorithm having a robust security against differential cryptanalysis, linear cryptanalysis and higher-order differential cryptanalysis
US6769063B1 (en) Data converter and recording medium on which program for executing data conversion is recorded
US7809132B2 (en) Implementations of AES algorithm for reducing hardware with improved efficiency
JP4052480B2 (ja) 疑似乱数発生方法、疑似乱数発生器、及び疑似乱数発生プログラム
JPH0863097A (ja) データを暗号化するための対称暗号化方法およびシステム
CA2486713A1 (en) Advanced encryption standard (aes) hardware cryptographic engine
EP1281254A1 (en) Cryptographic system for data encryption standard
JP4663635B2 (ja) データのブロックを暗号化及び復号化するための装置が実行する方法
JP4673857B2 (ja) 擬似ランダム系列を生成する方法
US10237066B1 (en) Multi-channel encryption and authentication
IL262556A (en) Customizable encryption / decryption algorithm
JPH10240500A (ja) 乱数生成装置及び方法、暗号化装置及び方法、復号装置及び方法、並びにストリーム暗号システム
Masoodi et al. Symmetric Algorithms I
WO2009104827A1 (en) Method and apparatus for generating key stream for stream cipher, s-box for block cipher and method for substituting input vector using the s-box
JP3748184B2 (ja) 秘話通信装置
KR20050019086A (ko) 진보된 암호화 표준(ａｅｓ)의 하드웨어 암호 엔진
Nakahara Jr Key-Shedule Analysis of AES Candidates
CN114969847A (zh) 一种基于数据地址混合加密的存储器加密电路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110121

R150 Certificate of patent or registration of utility model

Ref document number: 4673857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250