KR101046384B1 - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR101046384B1
KR101046384B1 KR1020090019114A KR20090019114A KR101046384B1 KR 101046384 B1 KR101046384 B1 KR 101046384B1 KR 1020090019114 A KR1020090019114 A KR 1020090019114A KR 20090019114 A KR20090019114 A KR 20090019114A KR 101046384 B1 KR101046384 B1 KR 101046384B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor chip
semiconductor
hole
semiconductor package
Prior art date
Application number
KR1020090019114A
Other languages
Korean (ko)
Other versions
KR20100100301A (en
Inventor
서민석
박창준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090019114A priority Critical patent/KR101046384B1/en
Priority to US12/639,222 priority patent/US8159065B2/en
Publication of KR20100100301A publication Critical patent/KR20100100301A/en
Application granted granted Critical
Publication of KR101046384B1 publication Critical patent/KR101046384B1/en
Priority to US13/418,845 priority patent/US8358016B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 패키지가 개시되어 있다. 반도체 패키지는 회로부를 갖는 반도체 칩 및 상기 반도체 칩의 상면 및 상기 상면과 대향하는 하면을 관통하고, 상기 회로부와 전기적으로 연결되며, 냉각 유체가 통과하기 위한 관통홀이 형성된 관통 전극을 포함하며, 반도체 패키지는 복수개의 반도체 칩들을 전기적으로 연결하는 관통 전극의 내부에 관통홀을 형성하고, 관통홀 내부에 열 전도 부재를 형성하여 반도체 칩에서 발생된 고온의 열을 쉽게 외부로 방열하여 반도체 칩의 성능을 보다 향상시킬 수 있는 효과를 갖는다.A semiconductor package is disclosed. The semiconductor package includes a semiconductor chip having a circuit portion and a through electrode penetrating an upper surface of the semiconductor chip and a lower surface opposing the upper surface, electrically connected to the circuit portion, and having a through hole through which a cooling fluid passes. The package forms a through hole in the through electrode electrically connecting the plurality of semiconductor chips, and forms a heat conduction member inside the through hole, thereby easily dissipating high temperature heat generated from the semiconductor chip to the outside, thereby improving the performance of the semiconductor chip. It has the effect of further improving.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}Semiconductor Package {SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package.

최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 처리하기에 적합한 반도체 패키지가 개발되고 있다.Recently, semiconductor packages suitable for storing massive data and processing massive data have been developed.

최근에는 적어도 2 개의 반도체 칩들을 적층하여 데이터 저장 용량을 증가 및 데이터 처리 속도를 향상시킨 적층 반도체 패키지가 개발되고 있다.Recently, a multilayer semiconductor package, in which at least two semiconductor chips are stacked to increase data storage capacity and improve data processing speed, has been developed.

적층 반도체 패키지의 경우, 각 반도체 칩들이 적층되어 있기 때문에 각 반도체 칩에서 발생된 열이 신속하게 외부로 배출되기 어렵고 이로 인해 적층 반도체 패키지의 각 반도체 칩들의 성능이 오히려 감소되는 문제점을 갖는다.In the case of the stacked semiconductor package, since the semiconductor chips are stacked, heat generated from each semiconductor chip is difficult to be discharged to the outside quickly, and thus, the performance of each semiconductor chip of the stacked semiconductor package is rather reduced.

한편, 적층 반도체 패키지로부터 발생된 열을 외부로 배출하기 위해서 적층 반도체 패키지의 외부에 방열 플레이트를 배치하는 기술이 개발되고 있지만, 여전히 적층 반도체 패키지의 내부에 배치된 반도체 칩으로부터 발생된 열을 신속하게 방열하기 어려운 문제점을 갖는다.On the other hand, while a technology for arranging a heat dissipation plate on the outside of the laminated semiconductor package has been developed to discharge heat generated from the laminated semiconductor package to the outside, the heat generated from the semiconductor chip disposed inside the laminated semiconductor package is still rapidly. It is difficult to dissipate heat.

본 발명은 반도체 칩으로부터 발생된 열을 반도체 칩 외부로 신속하게 방열시키기에 적합한 구조를 갖는 반도체 패키지를 제공한다.The present invention provides a semiconductor package having a structure suitable for quickly dissipating heat generated from a semiconductor chip to the outside of the semiconductor chip.

본 발명에 따른 반도체 패키지는 회로부를 갖는 반도체 칩 및 상기 반도체 칩의 상면 및 상기 상면과 대향하는 하면을 관통하고, 상기 회로부와 전기적으로 연결되며, 냉각 유체가 통과하기 위한 관통홀이 형성된 관통 전극을 포함한다.The semiconductor package according to the present invention includes a semiconductor chip having a circuit portion and a through electrode formed through a top surface of the semiconductor chip and a bottom surface facing the top surface, electrically connected to the circuit portion, and having a through hole through which cooling fluid passes. Include.

반도체 패키지는 상기 관통홀에 의하여 형성된 상기 관통 전극의 내측면상에 배치된 부식 방지막을 더 포함한다.The semiconductor package further includes a corrosion preventing film disposed on an inner surface of the through electrode formed by the through hole.

반도체 패키지의 상기 관통 전극은 파이프 형상을 갖는다.The through electrode of the semiconductor package has a pipe shape.

반도체 패키지는 상기 반도체 칩이 배치되는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체 및 상기 기판 몸체 내부에 형성되며 상기 칩 영역으로부터 상기 주변 영역을 연결하는 통로를 포함하는 기판 및 상기 반도체 칩을 덮고, 상기 관통홀을 노출하는 개구를 갖는 몰딩 부재를 더 포함한다.The semiconductor package includes a substrate body having a chip region in which the semiconductor chip is disposed and a peripheral region disposed around the chip region, and a passage formed in the substrate body and connecting the peripheral region from the chip region. And a molding member covering the semiconductor chip and having an opening exposing the through hole.

반도체 패키지의 상기 반도체 칩은 적어도 2 개가 적층되고, 상기 각 반도체 칩의 상기 관통 전극은 지정된 위치에서 정렬된다.At least two semiconductor chips of the semiconductor package are stacked, and the through electrodes of each semiconductor chip are aligned at a designated position.

반도체 패키지는 상기 몰딩 부재의 상기 개구와 연결된 제1 배관, 상기 주변 영역에 형성된 상기 통로의 단부와 연결된 제2 배관 및 상기 제1 및 제2 배관과 연결된 순환 펌프를 갖는 순환 펌프 유닛을 더 포함한다.The semiconductor package further includes a circulation pump unit having a first pipe connected to the opening of the molding member, a second pipe connected to an end of the passage formed in the peripheral region, and a circulation pump connected to the first and second pipes. .

반도체 패키지는 상기 제1 및 제2 배관들 및 상기 관통홀 내에 채워지며 상기 순환 펌프에 의하여 순환되는 냉각 유체를 더 포함한다.The semiconductor package further includes a cooling fluid filled in the first and second pipes and the through hole and circulated by the circulation pump.

반도체 패키지의 상기 관통 전극의 양쪽 단부들 중 적어도 하나의 단부에 배치되며 상기 관통홀과 대응하는 개구를 갖는 링 형상의 접속 부재를 더 포함한다.The semiconductor device may further include a ring-shaped connecting member disposed at at least one end of both ends of the through electrode of the semiconductor package and having an opening corresponding to the through hole.

반도체 패키지는 상기 관통 전극의 상기 관통홀 및 상기 접속 부재의 상기 개구를 채우는 열 전도성 물질을 포함하는 기둥 형상의 열 전도 부재를 더 포함한다.The semiconductor package further includes a columnar thermal conductive member including a thermally conductive material filling the through hole of the through electrode and the opening of the connection member.

반도체 패키지의 상기 관통 전극은 제1 부피를 갖고, 상기 열 전도 부재는 상기 제1 부피 보다 큰 제2 부피를 갖는다.The through electrode of the semiconductor package has a first volume, and the heat conducting member has a second volume greater than the first volume.

반도체 패키지의 상기 관통 전극은 제1 부피를 갖고, 상기 열 전도 부재는 상기 제1 부피 보다 작은 제2 부피를 갖는다.The through electrode of the semiconductor package has a first volume, and the heat conducting member has a second volume smaller than the first volume.

반도체 패키지의 상기 열 전도 부재는 열 전도 효율을 향상시키기 위한 다공들을 포함한다.The heat conduction member of the semiconductor package includes pores for improving heat conduction efficiency.

본 발명에 따른 반도체 패키지는 상기 반도체 칩이 배치되며 상기 관통 전극과 대응하는 부분에 개구가 형성된 기판 및 상기 반도체 칩을 덮는 몰딩 부재를 더 포함한다.The semiconductor package according to the present invention further includes a substrate on which the semiconductor chip is disposed, the substrate having an opening formed in a portion corresponding to the through electrode, and a molding member covering the semiconductor chip.

반도체 패키지의 상기 몰딩 부재는 상기 열 전도 부재를 노출하는 개구를 포함한다.The molding member of the semiconductor package includes an opening exposing the heat conducting member.

본 발명에 따르면, 복수개의 반도체 칩들을 전기적으로 연결하는 관통 전극 의 내부에 관통홀을 형성하고, 관통홀 내부에 열 전도 부재를 형성하여 반도체 칩에서 발생된 고온의 열을 쉽게 외부로 방열하여 반도체 칩의 성능을 보다 향상시킬 수 있는 효과를 갖는다.According to the present invention, a through hole is formed in a through electrode electrically connecting a plurality of semiconductor chips, and a heat conduction member is formed in the through hole, thereby easily dissipating high-temperature heat generated from the semiconductor chip to the outside. It has the effect of further improving the performance of the chip.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. Hereinafter, a semiconductor package according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate The present invention may be embodied in various other forms without departing from the spirit of the invention.

도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(10) 및 관통 전극(20)을 포함한다. 이에 더하여, 반도체 패키지(100)는 접착 부재(30)를 더 포함할 수 있다.Referring to FIG. 1, the semiconductor package 100 includes a semiconductor chip 10 and a through electrode 20. In addition, the semiconductor package 100 may further include an adhesive member 30.

반도체 칩(10)은, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩(10)은 상면(1) 및 상면(1)과 대향 하는 하면(2)을 갖는다. 반도체 칩(10)은 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부(3)를 포함한다.The semiconductor chip 10 has a rectangular parallelepiped shape, for example. The semiconductor chip 10 having a rectangular parallelepiped shape has an upper surface 1 and a lower surface 2 facing the upper surface 1. The semiconductor chip 10 includes a circuit unit 3 having a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data.

관통 전극(20)은 반도체 칩(10)의 상면(1) 및 하면(2)을 관통하며, 관통 전극(20)은 회로부(3)와 전기적으로 연결된다. 외부 기기로부터 입력되는 입력 신호는 관통 전극(20)을 통해 회로부(3)로 입력되고, 회로부(3)로부터 출력되는 출력 신호는 관통 전극(20)을 통해 외부 기기로 출력된다.The through electrode 20 penetrates the upper surface 1 and the lower surface 2 of the semiconductor chip 10, and the through electrode 20 is electrically connected to the circuit unit 3. An input signal input from an external device is input to the circuit unit 3 through the through electrode 20, and an output signal output from the circuit unit 3 is output to the external device through the through electrode 20.

관통 전극(20) 및 반도체 칩(10)의 사이에는 관통 전극(20) 및 반도체 칩(10)을 전기적으로 절연하는 절연막(12)이 형성된다. 절연막(12)은 유기막 또는 무기막일 수 있다.An insulating film 12 that electrically insulates the through electrode 20 and the semiconductor chip 10 is formed between the through electrode 20 and the semiconductor chip 10. The insulating film 12 may be an organic film or an inorganic film.

본 실시예에서, 관통 전극(20)은 전기 전도성이 우수하고 열 전달율이 우수한 구리를 포함할 수 있다. 이와 다르게, 관통 전극(20)은 전기 전도성 및 열 전달율이 우수한 알루미늄, 알루미늄 합금 등을 포함하여도 무방하다.In the present embodiment, the through electrode 20 may include copper having excellent electrical conductivity and excellent heat transfer rate. Alternatively, the through electrode 20 may include aluminum, an aluminum alloy, or the like having excellent electrical conductivity and heat transfer rate.

본 실시예에서, 관통 전극(20)은 관통 전극(20)은 반도체 칩(10)의 상면(1)과 대응하는 제1 단부(21) 및 반도체 칩(10)의 하면(2)과 대응하는 제2 단부(22)를 갖는다.In the present embodiment, the through electrode 20 corresponds to the first end 21 corresponding to the top surface 1 of the semiconductor chip 10 and the bottom surface 2 of the semiconductor chip 10. It has a second end 22.

관통 전극(20)의 제2 단부(22)는 반도체 칩(10)의 하면(2)으로부터 소정 높이로 돌출될 수 있다. 이와 다르게, 관통 전극(20)의 제2 단부(22)는 하면(2)과 동일 평면상에 배치될 수 있다.The second end 22 of the through electrode 20 may protrude from a lower surface 2 of the semiconductor chip 10 to a predetermined height. Alternatively, the second end 22 of the through electrode 20 may be disposed on the same plane as the bottom surface 2.

한편, 관통 전극(20)을 이용하여 반도체 칩(10)의 방열 효율을 보다 향상시키기 위해, 관통 전극(20)은 제1 및 제2 단부(21,22)들을 관통하는 관통홀(23)을 갖는다. 본 실시예에서, 관통홀(23)로는 액화 질소 또는 냉각 공기와 같은 냉각 유체가 통과하고 이로 인해 반도체 칩(10)으로부터 발생된 열은 관통 전극(20) 및 냉각 유체에 의하여 신속하게 외부로 방열될 수 있다.Meanwhile, in order to further improve heat dissipation efficiency of the semiconductor chip 10 by using the through electrode 20, the through electrode 20 has a through hole 23 penetrating the first and second ends 21 and 22. Have In this embodiment, a cooling fluid, such as liquefied nitrogen or cooling air, passes through the through hole 23, whereby heat generated from the semiconductor chip 10 is quickly radiated to the outside by the through electrode 20 and the cooling fluid. Can be.

한편, 관통 전극(20)의 관통홀(23)을 통해 냉각 유체가 통과될 경우, 관통홀(23)에 의하여 형성된 관통 전극(20)의 내측면은 냉각 유체에 의하여 부식될 수 있다. 이를 방지하기 위하여, 본 발명에서는 관통 전극(20)의 내측면에 관통 전 극(20)의 부식을 방지하기 위한 부식 방지막(25)이 형성된다. 본 실시예에서, 부식 방지막(25)은 얇은 두께를 갖는 유기막 또는 무기막일 수 있다. 본 실시예에서, 부식 방지막(25)이 관통 전극(20)의 내측면에 형성되지 않을 경우, 관통 전극(20)이 지속적으로 부식되어 관통 전극(20)의 전기적 특성이 크게 저하될 수 있다.Meanwhile, when the cooling fluid passes through the through hole 23 of the through electrode 20, the inner surface of the through electrode 20 formed by the through hole 23 may be corroded by the cooling fluid. In order to prevent this, in the present invention, a corrosion preventing film 25 for preventing corrosion of the penetrating electrode 20 is formed on the inner surface of the penetrating electrode 20. In this embodiment, the corrosion preventing film 25 may be an organic film or an inorganic film having a thin thickness. In the present embodiment, when the corrosion prevention film 25 is not formed on the inner surface of the through electrode 20, the through electrode 20 may be continuously corroded, thereby greatly reducing the electrical characteristics of the through electrode 20.

도 2 내지 도 4들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 2를 참조하면, 반도체 칩 제조 공정에 의하여 데이터 저장부(미도시) 및/또는 데이터 처리부(미도시)를 갖는 회로부(3)가 형성된 반도체 칩(10)이 제조된다.Referring to FIG. 2, a semiconductor chip 10 in which a circuit unit 3 including a data storage unit and / or a data processing unit (not shown) is formed by a semiconductor chip manufacturing process is manufactured.

반도체 칩(10)이 제조된 후, 반도체 칩(10)의 상면(1)으로부터 상면(1)과 대향 하는 하면(2)을 향해 블라인드 비아(11)가 형성된다. 블라인드 비아(11)는 드릴링 공정, 레이저 드릴링 공정 또는 식각 공정에 의하여 형성될 수 있다.After the semiconductor chip 10 is manufactured, a blind via 11 is formed from the upper surface 1 of the semiconductor chip 10 toward the lower surface 2 facing the upper surface 1. The blind via 11 may be formed by a drilling process, a laser drilling process or an etching process.

블라인드 비아(11)가 반도체 칩(10)에 형성된 후, 블라인드 비아(11)에 의하여 형성된 반도체 칩(10)의 내측면 상에는 얇은 두께를 갖는 예비 절연막(12a)이 형성된다. 예비 절연막(12a)은, 예를 들어, 유기막 또는 무기막일 수 있다.After the blind via 11 is formed in the semiconductor chip 10, a preliminary insulating film 12a having a thin thickness is formed on the inner surface of the semiconductor chip 10 formed by the blind via 11. The preliminary insulating film 12a may be, for example, an organic film or an inorganic film.

이어서, 블라인드 비아(11)에 의하여 형성된 반도체 칩(10)의 내측면에 형성된 예비 절연막(12a)을 채우는 예비 관통 전극(20a)이 형성된다. 예비 관통 전극(20a)은 기둥 형상을 갖는다. 예비 관통 전극(20a)은, 예를 들어, 도전 특성이 우수한 구리를 포함할 수 있다.Subsequently, a preliminary through electrode 20a is formed to fill the preliminary insulating film 12a formed on the inner surface of the semiconductor chip 10 formed by the blind via 11. The preliminary through electrode 20a has a columnar shape. The preliminary through electrode 20a may include, for example, copper having excellent conductivity characteristics.

도 3을 참조하면, 예비 관통 전극(20a)이 예비 절연막(12a) 상에 형성된 후, 에치백 공정에 의하여 반도체 칩(10)의 하면(2)은 식각되고, 이로 인해 반도체 칩(10)의 하면(2)으로부터 기둥 형상을 갖는 예비 관통 전극(20a)이 노출되고, 예비 관통 전극(20a)의 측면을 감싸는 절연막(12)이 형성된다.Referring to FIG. 3, after the preliminary through electrode 20a is formed on the preliminary insulating layer 12a, the lower surface 2 of the semiconductor chip 10 is etched by an etch back process, thereby causing the semiconductor chip 10 to be etched. A preliminary through electrode 20a having a columnar shape is exposed from the lower surface 2, and an insulating film 12 surrounding the side surface of the preliminary through electrode 20a is formed.

도 4를 참조하면, 반도체 칩(10)의 하면(2)이 노출된 후, 반도체 칩(10)의 상면(1)과 대응하는 관통 전극(20)의 제1 단부(21) 및 반도체 칩(10)의 하면(2)과 대응하는 관통 전극(20)의 제2 단부(22)를 관통하는 관통홀(23)이 형성된다. 관통홀(23)은, 예를 들어, 드릴링 공정, 레이저 드릴링 공정 및 식각 공정에 의하여 형성될 수 있다. 관통홀(23)으로는 반도체 칩(10)에서 발생된 열을 외부로 배출하기 위한 액화 질소 또는 공기가 통과한다.Referring to FIG. 4, after the lower surface 2 of the semiconductor chip 10 is exposed, the first end 21 and the semiconductor chip of the through electrode 20 corresponding to the upper surface 1 of the semiconductor chip 10 ( The through hole 23 penetrating through the second end 22 of the through electrode 20 corresponding to the lower surface 2 of the 10 is formed. The through hole 23 may be formed by, for example, a drilling process, a laser drilling process, and an etching process. The through hole 23 passes through liquefied nitrogen or air for dissipating heat generated by the semiconductor chip 10 to the outside.

한편, 냉각 유체가 구리를 포함하는 관통 전극(20)에 형성된 관통홀(23)을 통과할 경우, 관통 전극(20)의 관통홀(23)에 의하여 형성된 관통 전극(20)의 내측면에 산화막이 형성될 수 있고, 이로 인해 관통 전극(20)의 전기적 특성이 크게 저하될 수 있다. 본 실시예에서는 관통 전극(20)의 내측면에 산화막이 형성되는 것을 방지하기 위해서 관통 전극(20)의 내측면에 부식 방지막(25)이 형성된다. 부식 방지막(25)은 유기막 또는 무기막일 수 있다.On the other hand, when the cooling fluid passes through the through hole 23 formed in the through electrode 20 containing copper, an oxide film is formed on the inner surface of the through electrode 20 formed by the through hole 23 of the through electrode 20. This may be formed, and thus the electrical characteristics of the through electrode 20 may be greatly reduced. In this embodiment, in order to prevent the oxide film from being formed on the inner surface of the through electrode 20, a corrosion preventing film 25 is formed on the inner surface of the through electrode 20. The anti-corrosion film 25 may be an organic film or an inorganic film.

도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 5에 도시된 반도체 패키지는 기판(40), 몰딩 부재(50) 및 순환 펌프 유닛(60)을 제외하면 앞서 도 1에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.5 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention. The semiconductor package illustrated in FIG. 5 has substantially the same configuration as the semiconductor package illustrated in FIG. 1 except for the substrate 40, the molding member 50, and the circulation pump unit 60. Therefore, duplicate description of the same configuration will be omitted, and the same name and the same reference numerals will be given for the same configuration.

도 5를 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20), 기판(40), 몰딩 부재(50) 및 순환 펌프 유닛(60)을 포함한다.Referring to FIG. 5, the semiconductor package 100 includes a semiconductor chip 10, a through electrode 20, a substrate 40, a molding member 50, and a circulation pump unit 60.

도 1에 도시된 바와 같이 냉각 유체가 통과하기에 적합한 관통홀(23)을 갖는 관통 전극(20)을 갖는 적어도 두개의 반도체 칩(10)들은 각 반도체 칩(10)들의 하면(2)에 부착된 접착 부재(30)에 의하여 상호 접착된다. 각 반도체 칩(10)들의 관통 전극(20)들의 관통홀(23)들은 상호 연통된다.As shown in FIG. 1, at least two semiconductor chips 10 having through electrodes 20 having through holes 23 suitable for passage of cooling fluid are attached to the lower surface 2 of each of the semiconductor chips 10. By mutually adhered adhesive members 30. The through holes 23 of the through electrodes 20 of the semiconductor chips 10 communicate with each other.

접착 부재(30)에 의하여 상호 접착된 반도체 칩(10)들은 기판(40)에 부착된다. 기판(40)은 칩 영역(CR) 및 칩 영역(CR)의 주변에 배치된 주변 영역(PR)을 포함하며, 상호 부착된 반도체 칩(10)들 중 하부에 배치된 반도체 칩(10)에 부착된 접착 부재(30)에 의하여 적층된 반도체 칩(10)들은 기판(40)의 칩 영역(CR) 상에 배치된다.The semiconductor chips 10 bonded to each other by the adhesive member 30 are attached to the substrate 40. The substrate 40 includes a chip region CR and a peripheral region PR disposed around the chip region CR, and includes a semiconductor region 10 disposed below the semiconductor chips 10 attached to each other. The semiconductor chips 10 stacked by the attached adhesive member 30 are disposed on the chip region CR of the substrate 40.

기판(40)은 칩 영역(CR) 및 주변 영역(PR)을 연결하는 통로(45)를 포함한다. 통로(45)의 일측 단부는 칩 영역(CR)에 배치된 반도체 칩(10)의 관통 전극(20)들의 관통홀(23)과 연통된다.The substrate 40 includes a passage 45 connecting the chip region CR and the peripheral region PR. One end of the passage 45 communicates with the through holes 23 of the through electrodes 20 of the semiconductor chip 10 disposed in the chip region CR.

기판(40)의 상면(41)에는 관통 전극(20)과 전기적으로 접속되는 접속 패드(43)가 배치되고, 기판(40)의 상면(41)과 대향 하는 하면(42)에는 접속 패드(43)와 전기적으로 접속된 볼 랜드(44)가 배치된다. 볼 랜드(44)에는 솔더볼과 같은 접속 부재(46)가 배치된다.Connection pads 43 electrically connected to the through electrodes 20 are disposed on the upper surface 41 of the substrate 40, and connection pads 43 are disposed on the lower surface 42 that faces the upper surface 41 of the substrate 40. ) And a ball land 44 electrically connected thereto. The ball land 44 is provided with a connection member 46 such as a solder ball.

몰딩 부재(50)는 적층된 반도체 칩(10)들의 측면 및 상면을 덮는다. 몰딩 부재(50)는 에폭시 수지와 같은 몰딩 부재를 포함하며, 몰딩 부재(50)는 반도체 칩(10)들 중 최상층에 배치된 반도체 칩(10)의 각 관통 전극(20)들의 각 관통홀(23)들과 연결되는 연결 통로(52)를 갖는다. 본 실시예에서, 연결 통로(52)는 몰딩 수지로 몰딩 공정을 수행할 때, 특정 온도에서 기화 또는 특정 물질에 의하여 제거되는 물질로 최상층 반도체 칩(10)의 각 관통홀(23)들을 덮는 연결 부재를 형성한 후, 몰딩후 연결 부재를 특정 온도 또는 특정 물질을 이용하여 제거하여 형성될 수 있다.The molding member 50 covers side and top surfaces of the stacked semiconductor chips 10. The molding member 50 includes a molding member such as an epoxy resin, and the molding member 50 includes respective through holes of the respective through electrodes 20 of the semiconductor chip 10 disposed on the uppermost layer of the semiconductor chips 10. It has a connecting passage 52 in connection with the 23. In this embodiment, the connection passage 52 is a connection covering each through hole 23 of the uppermost semiconductor chip 10 with a material which is removed by vaporization or a specific material at a specific temperature when the molding process is performed with a molding resin. After forming the member, it may be formed by removing the connecting member after molding using a specific temperature or a specific material.

순환 펌프 유닛(60)은 제1 배관(62), 제2 배관(64) 및 순환 펌프(66)를 포함한다. 제1 배관(62)은 몰딩 부재(50)의 연결 통로(52)와 연결되고, 제2 배관(64)는 기판(40)의 주변 영역(PR)에 형성된 통로(45)와 연결된다. 제1 및 제2 배관(62,64)들은 순환 펌프(66)에 의하여 연결된다. 본 실시예에서, 제1 및 제2 배관(62,64)들 및 반도체 칩(10)의 관통 전극(20)의 관통홀(23) 내에는 냉각 유체가 배치된다. 냉각 유체는 순환 펌프(66)에 의하여 순환되며, 제1 및 제2 배관(62,64)들에는 열교환기가 형성될 수 있다.The circulation pump unit 60 includes a first pipe 62, a second pipe 64, and a circulation pump 66. The first pipe 62 is connected to the connection passage 52 of the molding member 50, and the second pipe 64 is connected to the passage 45 formed in the peripheral area PR of the substrate 40. The first and second pipes 62, 64 are connected by a circulation pump 66. In this embodiment, a cooling fluid is disposed in the through holes 23 of the first and second pipes 62 and 64 and the through electrode 20 of the semiconductor chip 10. The cooling fluid is circulated by the circulation pump 66, and heat exchangers may be formed in the first and second pipes 62 and 64.

도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.6 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 6을 참조하면, 반도체 패키지(200)는 반도체 칩(210), 열 전도 부재(240)를 갖는 관통 전극(220) 및 접속 부재(250)를 포함한다. 이에 더하여, 반도체 패키지(200)는 접착 부재(230)를 더 포함할 수 있다.Referring to FIG. 6, the semiconductor package 200 includes a semiconductor chip 210, a through electrode 220 having a heat conducting member 240, and a connection member 250. In addition, the semiconductor package 200 may further include an adhesive member 230.

반도체 칩(210)은, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩(210)은 상면(201) 및 상면(201)과 대향 하는 하면(202)을 갖는다. 반도체 칩(210)은 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 갖는 회로부(203)를 포함한다.The semiconductor chip 210 has a rectangular parallelepiped shape, for example. The semiconductor chip 210 having a rectangular parallelepiped shape has an upper surface 201 and a lower surface 202 facing the upper surface 201. The semiconductor chip 210 includes a circuit unit 203 having a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data.

관통 전극(220)은 반도체 칩(210)의 상면(201) 및 하면(202)을 관통하며, 관통 전극(220)은 회로부(203)와 전기적으로 연결된다. 외부 기기로부터 입력되는 입력 신호는 관통 전극(220)을 통해 회로부(203)로 입력되고, 회로부(203)로부터 출력되는 출력 신호는 관통 전극(220)을 통해 외부 기기로 출력된다.The through electrode 220 penetrates the upper surface 201 and the lower surface 202 of the semiconductor chip 210, and the through electrode 220 is electrically connected to the circuit unit 203. An input signal input from an external device is input to the circuit unit 203 through the through electrode 220, and an output signal output from the circuit unit 203 is output to the external device through the through electrode 220.

본 실시예에서, 관통 전극(220)은 전기 전도성이 우수하고 열 전달율이 우수한 구리를 포함할 수 있다. 이와 다르게, 관통 전극(220)은 전기 전도성 및 열 전달율이 우수한 알루미늄, 알루미늄 합금 등을 포함하여도 무방하다.In the present embodiment, the through electrode 220 may include copper having excellent electrical conductivity and excellent heat transfer rate. Alternatively, the through electrode 220 may include aluminum, an aluminum alloy, or the like having excellent electrical conductivity and heat transfer rate.

본 실시예에서, 관통 전극(220)은 반도체 칩(210)의 상면(201)과 대응하는 제1 단부(221) 및 반도체 칩(210)의 하면(202)과 대응하는 제2 단부(222)를 갖는다.In the present embodiment, the through electrode 220 has a first end 221 corresponding to the top surface 201 of the semiconductor chip 210 and a second end 222 corresponding to the bottom surface 202 of the semiconductor chip 210. Has

관통 전극(220)의 제2 단부(222)는 반도체 칩(210)의 하면(202)과 동일 평면상에 배치될 수 있다. 이와 다르게, 관통 전극(220)의 제2 단부(222)는 하면(202)으로부터 소정 높이로 돌출될 수 있다.The second end 222 of the through electrode 220 may be disposed on the same plane as the bottom surface 202 of the semiconductor chip 210. Alternatively, the second end 222 of the through electrode 220 may protrude from the lower surface 202 to a predetermined height.

한편, 관통 전극(220)을 이용하여 반도체 칩(210)의 방열 효율을 보다 향상시키기 위해, 관통 전극(220)은 제1 및 제2 단부(221,222)들을 관통하는 관통홀(223)을 갖는다.Meanwhile, in order to further improve heat dissipation efficiency of the semiconductor chip 210 using the through electrode 220, the through electrode 220 has a through hole 223 penetrating the first and second ends 221 and 222.

접속 부재(250)는 관통 전극(220)의 제2 단부(222)에 배치된다. 본 실시예에서, 접속 부재(250)는, 관통홀(223)과 동일한 직경을 갖는 링 형상으로 관통 전극(220)의 제2 단부(222) 상에 배치된다. 본 실시예에서, 접속 부재(250)는, 예를 들어, 솔더를 포함할 수 있다.The connection member 250 is disposed at the second end 222 of the through electrode 220. In the present embodiment, the connection member 250 is disposed on the second end 222 of the through electrode 220 in a ring shape having the same diameter as the through hole 223. In the present embodiment, the connection member 250 may include, for example, solder.

관통홀(223) 및 접속 부재(250)의 내부에는 열 전도 부재(240)가 배치된다. 열 전도 부재(240)는, 예를 들어, 열 전도성 구리스 또는 열 전도성 에폭시 수지와 같은 열 전도성 물질을 포함할 수 있다. 관통홀(223) 및 접속 부재(250)에는 열 전도 부재(240)가 채워진다.The heat conduction member 240 is disposed in the through hole 223 and the connection member 250. Thermally conductive member 240 may comprise a thermally conductive material, such as, for example, thermally conductive grease or thermally conductive epoxy resin. The heat conduction member 240 is filled in the through hole 223 and the connection member 250.

본 실시예에서, 열 전도 부재(240)는 열 전도 효율을 보다 향상시키기 위해 열 전도 물질을 포함하는 비드(bead)들을 열 압착하여 열 전도 부재(240)에는 다공들이 형성될 수 있다.In the present embodiment, the heat conducting member 240 may be thermally compressed to bead containing the heat conducting material to further improve the heat conduction efficiency, so that the pores may be formed in the heat conducting member 240.

본 실시예에서, 열 전도 효율을 극대화하기 위하여 관통 전극(220)은 제1 부피를 갖고, 열 전도 부재(240)는 제1 부피보다 큰 제2 부피를 가질 수 있다. 이와 다르게, 관통 전극(220)은 제1 부피를 갖고 열 전도 부재(240)는 제1 부피보다 작은 제2 부피를 가질 수 있다.In this embodiment, the through electrode 220 may have a first volume, and the heat conducting member 240 may have a second volume larger than the first volume in order to maximize thermal conduction efficiency. Alternatively, the through electrode 220 may have a first volume and the heat conduction member 240 may have a second volume smaller than the first volume.

도 7 내지 도 10들은 도 6에 도시된 반도체 패키지의 제조 방법을 도시한 단면도들이다.7 to 10 are cross-sectional views illustrating a method of manufacturing the semiconductor package shown in FIG. 6.

도 7을 참조하면, 반도체 칩 제조 공정에 의하여 데이터 저장부(미도시) 및/또는 데이터 처리부(미도시)를 갖는 회로부(203)가 형성된 반도체 칩(210)이 제조된다. 반도체 칩(210)의 상면(201) 상에는 회로부(203)와 연결된 본딩 패드(209)가 형성된다.Referring to FIG. 7, a semiconductor chip 210 in which a circuit unit 203 having a data storage unit and / or a data processing unit (not shown) is formed by a semiconductor chip manufacturing process is manufactured. A bonding pad 209 connected to the circuit unit 203 is formed on the top surface 201 of the semiconductor chip 210.

반도체 칩(210)이 제조된 후, 반도체 칩(210)의 상면(201)으로부터 상면(201)과 대향 하는 하면(202)을 향해 블라인드 비아(211)가 형성된다. 블라인드 비아(211)는 드릴링 공정, 레이저 드릴링 공정 또는 식각 공정에 의하여 형성될 수 있다. 본 실시예에서, 블라인드 비아(211)는, 예를 들어, 본딩 패드(209)와 대응하는 위치에 형성된다.After the semiconductor chip 210 is manufactured, a blind via 211 is formed from the upper surface 201 of the semiconductor chip 210 toward the lower surface 202 facing the upper surface 201. The blind via 211 may be formed by a drilling process, a laser drilling process, or an etching process. In the present embodiment, the blind via 211 is formed at a position corresponding to, for example, the bonding pad 209.

블라인드 비아(211)가 형성되 후, 블라인드 비아(211)에 의하여 형성된 반도체 칩(210)의 내측면 및 바닥면을 덮는 막 형태의 예비 관통 전극(220a)이 형성된다. 예비 관통 전극(220a)은, 예를 들어, 도전 특성이 우수한 구리를 포함할 수 있다.After the blind via 211 is formed, a preliminary through electrode 220a having a film shape covering the inner and bottom surfaces of the semiconductor chip 210 formed by the blind via 211 is formed. The preliminary through electrode 220a may include, for example, copper having excellent conductive characteristics.

도 9를 참조하면, 예비 관통 전극(220a)이 반도체 칩(210)의 내측면 및 바닥면 상에 형성된 후, 에치백 공정 또는 화학적 기계적 연마 공정에 의하여 반도체 칩(210)의 하면(202)은 식각 또는 연마 되고, 이로 인해 반도체 칩(210)의 하면(202)으로부터 노출된 관통 전극(220)이 형성된다.Referring to FIG. 9, after the preliminary through electrode 220a is formed on the inner and bottom surfaces of the semiconductor chip 210, the lower surface 202 of the semiconductor chip 210 may be formed by an etch back process or a chemical mechanical polishing process. Etched or polished, the through electrode 220 exposed from the lower surface 202 of the semiconductor chip 210 is formed.

관통 전극(220)이 형성된 후, 관통 전극(220)의 표면에는 접속 부재(250)가 배치된다. 접속 부재(250)는 개구를 갖는 링 형상을 갖고, 접속 부재(250)는 솔더를 포함한다. 접속 부재(250)는 반도체 칩(210)의 하면(202)으로부터 소정 높이로 돌출된다.After the through electrode 220 is formed, the connection member 250 is disposed on the surface of the through electrode 220. The connection member 250 has a ring shape having an opening, and the connection member 250 includes solder. The connection member 250 protrudes from the lower surface 202 of the semiconductor chip 210 to a predetermined height.

도 10을 참조하면, 관통 전극(220) 및 접속 부재(250)가 형성된 후, 반도체 칩(210)의 하면(202)에는 관통 전극(220)을 노출하는 개구를 갖는 접착 부재(230)가 배치된다.Referring to FIG. 10, after the through electrode 220 and the connection member 250 are formed, an adhesive member 230 having an opening exposing the through electrode 220 is disposed on the bottom surface 202 of the semiconductor chip 210. do.

관통 전극(220) 및 접속 부재(250)의 내부에는 스텐실 공정 등에 의하여 열 전도 부재(240)가 채워져 반도체 패키지(200)가 제조된다. 열 전도 부재(240)로서 사용될 수 있는 물질의 예로서는 열 전도성 구리스, 열 전도성 에폭시 등을 들 수 있다.The heat conducting member 240 is filled in the through electrode 220 and the connection member 250 by a stencil process to manufacture the semiconductor package 200. Examples of the material that can be used as the thermally conductive member 240 include thermally conductive grease, thermally conductive epoxy, and the like.

도 11은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다. 도 11에 도시된 반도체 패키지는 기판(260), 몰딩 부재(270)을 제외하면 앞서 도 6에 도시된 반도체 패키지와 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하기로 한다.11 is a cross-sectional view illustrating a semiconductor package in accordance with still another embodiment of the present invention. The semiconductor package illustrated in FIG. 11 has substantially the same configuration as the semiconductor package illustrated in FIG. 6 except for the substrate 260 and the molding member 270. Therefore, duplicate description of the same configuration will be omitted, and the same name and the same reference numerals will be given for the same configuration.

도 11을 참조하면, 반도체 패키지(200)는 반도체 칩(210), 관통 전극(220), 접착 부재(230), 열 전도 부재(240), 접속 부재(250), 기판(260) 및 몰딩 부재(270)를 포함한다.Referring to FIG. 11, the semiconductor package 200 includes a semiconductor chip 210, a through electrode 220, an adhesive member 230, a heat conduction member 240, a connection member 250, a substrate 260, and a molding member. 270.

도 11에 도시된 바와 같이 반도체 칩(210)의 관통홀(223)내에 채워진 열 전도 부재(240)를 갖는 관통 전극(220)을 갖는 적어도 두개의 반도체 칩(210)들은 각 접착 부재(230)에 의하여 상호 접착된다. 각 반도체 칩(210)들의 관통 전극(220)들의 관통홀(223) 내에 형성된 열 전도 부재(240)는 상호 연결된다.As shown in FIG. 11, at least two semiconductor chips 210 having through electrodes 220 having heat conducting members 240 filled in the through holes 223 of the semiconductor chips 210 may have respective adhesive members 230. By mutual bonding. The heat conducting members 240 formed in the through holes 223 of the through electrodes 220 of the semiconductor chips 210 are connected to each other.

접착 부재(230)에 의하여 상호 접착된 반도체 칩(210)들은 기판(260)에 부착된다. 기판(260)은 칩 영역(CR) 및 칩 영역(CR)의 주변에 배치된 주변 영역(PR)을 포함하며, 상호 부착된 반도체 칩(210)들 중 하부에 배치된 반도체 칩(210)에 부착된 접착 부재(230)에 의하여 반도체 칩(210)들은 기판(260)의 칩 영역(CR) 상에 배치된다.The semiconductor chips 210 bonded to each other by the adhesive member 230 are attached to the substrate 260. The substrate 260 may include a chip region CR and a peripheral region PR disposed around the chip region CR, and may be disposed on the semiconductor chip 210 disposed below the mutually attached semiconductor chips 210. The semiconductor chips 210 are disposed on the chip region CR of the substrate 260 by the attached adhesive member 230.

기판(260)의 상면(261)에는 접속 패드(263)들이 형성되고, 각 접속 패 드(263)들은 접속 부재(250)를 매개로 각 관통 전극(220)들과 전기적으로 연결되고, 기판(260)의 상면(261)과 대향 하는 하면(262)에는 접속 패드(263)와 전기적으로 접속된 볼 랜드(264)가 배치된다. 볼 랜드(264)에는 솔더볼과 같은 접속 부재(265)가 배치된다. 기판(260)에는 반도체 칩(210)들의 열 전도 부재(240)와 접촉된 방열 블록(267)이 형성된다. 방열 블록(267)은 열 전도 부재(240)와 동일한 물질 또는 열 전도율이 우수한 금속을 포함할 수 있다.Connection pads 263 are formed on the upper surface 261 of the substrate 260, and each connection pad 263 is electrically connected to each of the through electrodes 220 through the connection member 250. A ball land 264 electrically connected to the connection pad 263 is disposed on the lower surface 262 facing the upper surface 261 of the 260. The ball land 264 is provided with a connecting member 265 such as solder balls. The heat dissipation block 267 is formed on the substrate 260 in contact with the heat conduction members 240 of the semiconductor chips 210. The heat dissipation block 267 may include the same material as the heat conductive member 240 or a metal having excellent thermal conductivity.

몰딩 부재(270)는 적층된 반도체 칩(210)들의 측면 및 상면을 덮는다. 몰딩 부재(270)는 에폭시 수지와 같은 몰딩 수지를 포함하며, 몰딩 부재(270)는 반도체 칩(210)들을 덮고, 반도체 칩(210)들 중 최상층에 배치된 반도체 칩(210)의 각 관통 전극(220)들 내에 포함된 각 열 전도 부재(240)를 노출하는 개구를 갖는다.The molding member 270 covers side and top surfaces of the stacked semiconductor chips 210. The molding member 270 includes a molding resin such as an epoxy resin, and the molding member 270 covers the semiconductor chips 210 and each through electrode of the semiconductor chip 210 disposed on the uppermost layer of the semiconductor chips 210. It has an opening that exposes each heat conducting member 240 included in 220.

이상에서 상세하게 설명한 바에 의하면, 복수개의 반도체 칩들을 전기적으로 연결하는 관통 전극의 내부에 관통홀을 형성하고, 관통홀 내부에 열 전도 부재를 형성하여 반도체 칩에서 발생된 고온의 열을 쉽게 외부로 방열하여 반도체 칩의 작동 특성을 크게 향상시킬 수 있는 효과를 갖는다.As described in detail above, a through hole is formed in the through electrode electrically connecting the plurality of semiconductor chips, and a heat conduction member is formed in the through hole to easily transfer the high temperature heat generated from the semiconductor chip to the outside. The heat radiation has the effect of greatly improving the operating characteristics of the semiconductor chip.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge in the scope of the present invention described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 2 내지 도 4들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.2 to 4 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.5 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.6 is a cross-sectional view illustrating a semiconductor package in accordance with another embodiment of the present invention.

도 7 내지 도 10들은 도 6에 도시된 반도체 패키지의 제조 방법을 도시한 단면도들이다.7 to 10 are cross-sectional views illustrating a method of manufacturing the semiconductor package shown in FIG. 6.

도 11은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 도시한 단면도이다.11 is a cross-sectional view illustrating a semiconductor package in accordance with still another embodiment of the present invention.

Claims (14)

회로부를 갖는 반도체 칩; A semiconductor chip having a circuit portion; 상기 반도체 칩의 상면 및 상기 상면과 대향하는 하면을 관통하고, 상기 회로부와 전기적으로 연결되며, 냉각 유체가 통과하기 위한 관통홀이 형성된 관통 전극;A through electrode penetrating through an upper surface of the semiconductor chip and a lower surface facing the upper surface, and electrically connected to the circuit part, and having a through hole through which cooling fluid passes; 상기 반도체 칩이 배치되는 칩 영역 및 상기 칩 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체 및 상기 기판 몸체 내부에 형성되며 상기 관통홀과 연통되는 통로를 포함하는 기판; A substrate including a substrate body having a chip region in which the semiconductor chip is disposed and a peripheral region disposed around the chip region, and a passage formed in the substrate body and communicating with the through hole; 상기 반도체 칩을 덮고, 상기 관통홀과 연통되는 개구를 갖는 몰딩 부재;및A molding member covering the semiconductor chip and having an opening communicating with the through hole; and 상기 몰딩부재의 개구와 연결된 제1 배관, 상기 주변 영역에 형성된 상기 통로의 단부와 연결된 제2 배관 및 상기 제1 및 제2 배관과 연결된 순환 펌프를 갖는 순환 펌프 유닛을 포함하는 반도체 패키지.And a circulation pump unit having a first pipe connected to an opening of the molding member, a second pipe connected to an end of the passage formed in the peripheral region, and a circulation pump connected to the first and second pipes. 제1항에 있어서,The method of claim 1, 상기 관통홀에 의하여 형성된 상기 관통 전극의 내측면상에 배치된 부식 방지막을 더 포함하는 것을 특징으로 하는 반도체 패키지.And a corrosion prevention film disposed on an inner surface of the through electrode formed by the through hole. 제1항에 있어서,The method of claim 1, 상기 관통 전극은 파이프 형상으로 형성된 것을 특징으로 하는 반도체 패키지.The through electrode is a semiconductor package, characterized in that formed in the shape of a pipe. 삭제delete 제1항에 있어서,The method of claim 1, 상기 반도체 칩은 적어도 2 개가 적층되고, 상기 각 반도체 칩의 상기 관통 전극은 지정된 위치에서 정렬된 것을 특징으로 하는 반도체 패키지.At least two semiconductor chips are stacked, and the through electrodes of the respective semiconductor chips are aligned at a designated position. 삭제delete 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 배관들 및 상기 관통홀 내에 채워지며 상기 순환 펌프에 의하여 순환되는 냉각 유체를 더 포함하는 것을 특징으로 하는 반도체 패키지.And a cooling fluid filled in the first and second pipes and the through hole and circulated by the circulation pump. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020090019114A 2009-03-06 2009-03-06 Semiconductor package KR101046384B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090019114A KR101046384B1 (en) 2009-03-06 2009-03-06 Semiconductor package
US12/639,222 US8159065B2 (en) 2009-03-06 2009-12-16 Semiconductor package having an internal cooling system
US13/418,845 US8358016B2 (en) 2009-03-06 2012-03-13 Semiconductor package having an internal cooling system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019114A KR101046384B1 (en) 2009-03-06 2009-03-06 Semiconductor package

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110000430A Division KR101078746B1 (en) 2011-01-04 2011-01-04 Semiconductor package

Publications (2)

Publication Number Publication Date
KR20100100301A KR20100100301A (en) 2010-09-15
KR101046384B1 true KR101046384B1 (en) 2011-07-05

Family

ID=43006393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019114A KR101046384B1 (en) 2009-03-06 2009-03-06 Semiconductor package

Country Status (1)

Country Link
KR (1) KR101046384B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725175B (en) * 2021-08-30 2024-04-16 武汉新芯集成电路制造有限公司 Integrated circuit chip, manufacturing method and semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007533170A (en) * 2004-04-19 2007-11-15 エクシジェント テクノロジーズ， エルエルシー Heat transfer system driven by electrodynamic pump
JP2008047895A (en) * 2006-08-01 2008-02-28 Qimonda Ag Electrical through contact
KR100874910B1 (en) * 2006-10-30 2008-12-19 삼성전자주식회사 Stacked semiconductor package having vertical heat dissipation path and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007533170A (en) * 2004-04-19 2007-11-15 エクシジェント テクノロジーズ， エルエルシー Heat transfer system driven by electrodynamic pump
JP2008047895A (en) * 2006-08-01 2008-02-28 Qimonda Ag Electrical through contact
KR100874910B1 (en) * 2006-10-30 2008-12-19 삼성전자주식회사 Stacked semiconductor package having vertical heat dissipation path and manufacturing method thereof

Also Published As

Publication number Publication date
KR20100100301A (en) 2010-09-15

Similar Documents

Publication Publication Date Title
US8159065B2 (en) Semiconductor package having an internal cooling system
KR102204808B1 (en) Semiconductor device assembly with through-mold cooling channels
US8558372B2 (en) Semiconductor device
JP6122863B2 (en) Stacked semiconductor die assemblies with multiple thermal paths, and related systems and methods
JP5807220B2 (en) Interposer and semiconductor module using the same
TW201824965A (en) Printed circuit board and semiconductor package including the same
US20160282055A1 (en) Heat dissipation plate and package structure
TW202010072A (en) Semiconductor device package
KR20190122134A (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US11101191B2 (en) Laminated circuitry cooling for inter-chip bridges
US11145566B2 (en) Stacked silicon package assembly having thermal management
CN213752684U (en) Stacked silicon package with vertical thermal management
JP5740903B2 (en) Electronic device, semiconductor device, thermal interposer, and manufacturing method thereof
WO2019212680A1 (en) Thermal management solutions for stacked integrated circuit devices using unidirectional heat transfer devices
KR101069288B1 (en) Semiconductor package
KR101046384B1 (en) Semiconductor package
CN105938821B (en) Thermally enhanced heat sink
KR101078746B1 (en) Semiconductor package
WO2006122505A1 (en) Integrated circuit packaging and method of making the same
CN209949522U (en) Circuit board, circuit board assembly and electronic device
US20240170364A1 (en) Semiconductor package structure
US20240274504A1 (en) Package lid with a vapor chamber base having an angled portion and methods for forming the same
US20240314919A1 (en) Electronic device with below pcb thermal management
KR101046393B1 (en) Semiconductor package
TW202435395A (en) Semiconductor device, semiconductor package and method of cooling the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 4

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 8