KR101043676B1 - 인쇄회로보드 제조방법 - Google Patents
인쇄회로보드 제조방법 Download PDFInfo
- Publication number
- KR101043676B1 KR101043676B1 KR1020040047575A KR20040047575A KR101043676B1 KR 101043676 B1 KR101043676 B1 KR 101043676B1 KR 1020040047575 A KR1020040047575 A KR 1020040047575A KR 20040047575 A KR20040047575 A KR 20040047575A KR 101043676 B1 KR101043676 B1 KR 101043676B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- conductive layer
- capacitor
- conductive
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 238000007747 plating Methods 0.000 claims abstract description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 32
- 210000002858 crystal cell Anatomy 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- VAHKBZSAUKPEOV-UHFFFAOYSA-N 1,4-dichloro-2-(4-chlorophenyl)benzene Chemical compound C1=CC(Cl)=CC=C1C1=CC(Cl)=CC=C1Cl VAHKBZSAUKPEOV-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- ZBSCCQXBYNSKPV-UHFFFAOYSA-N oxolead;oxomagnesium;2,4,5-trioxa-1$l^{5},3$l^{5}-diniobabicyclo[1.1.1]pentane 1,3-dioxide Chemical compound [Mg]=O.[Pb]=O.[Pb]=O.[Pb]=O.O1[Nb]2(=O)O[Nb]1(=O)O2 ZBSCCQXBYNSKPV-UHFFFAOYSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052861 titanite Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000004017 vitrification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로보드 제조방법에 관한 것으로, 절연층, 상기 절연층의 전면에 형성되고 제1 도전층, 및 상기 절연층의 배면에 형성된 제2 도전층을 포함한 인쇄회로보드를 마련하는 단계; 드릴을 이용하여 상기 제1 도전층, 상기 절연층, 및 상기 제2 도전층을 관통하는 비아홀을 상기 인쇄회로보드에 형성하는 단계; 페이스트를 상기 인쇄회로보드의 비아홀 내에 충진하여 커패시터의 유전체를 상기 인쇄회로보드 내에 형성하는 단계; 상기 인쇄회로보드의 전면 및 배면에 도금을 실시하여 상기 인쇄회로보드의 전면에서 상기 제1 도전층과 상기 페이스트를 덮는 제3 도전층을 형성하고, 상기 인쇄회로보드의 배면에서 상기 제2 도전층과 상기 페이스트를 덮는 제4 도전층을 형성하는 단계; 및 포토리쏘그래피 공정과 식각공정을 실시하여 상기 유전체를 사이에 두고 대향하는 상기 제3 및 제4 도전층의 일부를 잔류시키고 그 이외의 부분에서 상기 제3 및 제4 도전층을 제거하여 상기 커패시터의 제1 및 제2 극판을 형성함과 동시에, 상기 커패시터의 제1 및 제2 극판과 가까운 상기 제1 및 제2 도전층의 일부를 함께 제거하여 상기 커패시터의 제1 및 제2 극판을 상기 제1 및 제2 도전층으로부터 전기적으로 분리시키는 단계를 포함한다.
Description
도 1은 종래의 액정표시장치를 간략하게 나타내는 도면이다.
도 2는 종래 인쇄회로보드 및 커패시터를 간략하게 나타내는 도면이다.
도 3은 본 발명에 따른 액정표시장치의 인쇄회로보드를 나타내는 도면이다.
도 4는 커패시터의 용량에 따른 다양한 크기의 비아홀을 나타내는 도면이다.
도 5a 내지 도 5e는 본 발명의 실시예에 따른 인쇄회로보드의 제조방법을 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
31 : 인쇄회로보드 50, 150 : 커패시터
152 : 비아홀 154 : 제1 극판
156 : 제2 극판 153 : 페이스트
본 발명은 액정표시장치에 관한 것으로, 특히 인쇄회로보드 상에 직접 커패시터를 형성함으로써 비용을 절감함과 아울러 비아홀의 크기를 조절함으로써 원하는 용량의 커패시터를 형성할 수 있는 인쇄회로보드 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 도 1에 도시된 바와 같이 액정셀들이 매트릭스 형태로 배열되어진 액정패널(5)과 이 액정패널을 구동하기 위한 구동회로부(7)를 구비한다.
액정패널(5)에는 게이트라인들과 데이터라인들이 교차하게 배열되고 그 게이트라인들과 데이터라인들의 교차로 마련되는 영역에 액정셀들이 위치하게 된다. 이 액정패널(5)에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극들 각각은 스위칭 소자인 박막트랜지스터(Thin Film Transistor)의 소스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속된다. 박막트랜지스터의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게 하는 게이트라인들 중 어느 하나에 접속된다. TFT의 게이트전극은 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다. TFT는 게이트라인에 공급되는 게이트하이전압(Vgh)에 응답하여 데이터라인에 공급되는 화소전압이 해당 화소전극에 충전되게 한다. 즉, 액정셀들은 TFT가 게이트라인에 순차적으로 공급되는 게이트하이전압(Vgh)에 의해 턴-온된 때에 데이터라인으로부터의 해당 화소전압을 충전하여 다시 TFT가 턴-온될 때가지 충전전압을 유지하게 된다. 임의의 n번째 게이트라인의 액정셀에 충전된 화소전압은 해당 화소전극과 이전단 게이트라인과의 중첩에 의해 형성되어진 스토리지캐패시터(Cst)에 의해 유지되게 된다. 프레임마다 게이트라인들 각각에는 통상 해당 게이트라인이 구동되는 시점, 즉 화소전극에 화소전압이 인가되게 하는 1수평주기(1H) 동안에만 게이트하이전압(Vgh)이 공급되고 나머지 기간에는 게이트로우전압(Vgl)이 공급된다. 스토리지캐패시터(Cst)는 이전단 게이트라인에 공급되는 게이트로우전압(Vgl)에 의해 현재단 화소전극에 충전된 전압을 유지하게 된다.
구동회로부(7)는 게이트라인들을 구동하기 위한 게이트 드라이버(27)와, 데이터라인들을 구동하기 위한 데이터 드라이버(17)와, 게이트 드라이버(27)와 데이터 드라이버(17)를 제어하기 위한 타이밍 제어부(11)와, 액정표시장치에서 사용되는 여러가지의 구동전압들을 공급하는 전원공급부(도시하지 않음)를 구비한다. 타이밍 제어부(11)는 게이트 드라이버(27) 및 데이터 드라이버(17)의 구동 타이밍을 제어함과 아울러 데이터 드라이버(17)에 화소데이터 신호를 공급한다. 전원공급부는 입력 전원을 이용하여 액정표시장치에서 필요로하는 게이트 하이전압(Vgh), 게이트 로우전압(Vgl) 등과 같은 구동전압들을 생성한다. 게이트 드라이버(27)는 스캐닝신호를 게이트라인들에 순차적으로 공급하여 액정패널 상의 액정셀들을 1라인분씩 순차적으로 구동한다. 데이터 드라이버(17)는 게이트라인들 중 어느 하나에 스캐닝신호가 공급될 때마다 데이터라인들 각각에 화소전압신호를 공급한다. 이에 따라, 액정표시장치는 액정셀별로 화소전압신호에 따라 화소전극과 공통전극 사이 에 인가되는 전계에 의해 광투과율을 조절함으로써 화상을 표시한다.
이들 중 액정패널(5)과 직접 접속되는 데이터 드라이버(17)와 게이트 드라이버(27)는 다수개의 IC(Integrated Circuit)들로 집적화된다. 집적화된 데이터 드라이브 IC(15)와 게이트 드라이브 IC(25) 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정패널에 접속되거나 COG(Chip On Glass) 방식으로 액정패널 상에 실장된다.
여기서 TCP(13,23)를 통해 TAB 방식으로 액정패널에 접속되는 드라이브 IC(15,25)들은 TCP(13,23)에 접속되어진 인쇄회로보드(Printed Circuit Board:PCB)(31,33)에 실장되어진 신호라인들을 통해 외부로부터 입력되는 제어신호들 및 직류전압들을 공급받음과 아울러 상호 접속된다.
인쇄회로보드(31) 상에는 데이터 드라이브 IC(15) 및 게이트 드라이브 IC(25)의 구동을 제어하는 타이밍 컨트롤러(11)와, 인덕터(L), 저항(R), 커패시터(C) 및 직접회로(IC) 등이 회로부품이 에스엠티(Surface Mount Technology:SMT) 공정에 의해 실장된다.
한편, 인쇄회로보드(31) 상에 형성된 캐패시터(50)는 별도의 공정에 의해 제조되고 솔더(solder) 또는 에폭시 수지 등의 접착제에 의해 인쇄회로보드(31) 상에 부착된다. 즉, 종래의 액정표시장치는 도 2에 도시된 바와 같이 순차적으로 제1 도전층(31c), 절연층(31b), 제2 도전층(31a)이 적층된 구조의 인쇄회로보드(31)에 별도로 제조된 커패시터(50)가 접착제(52)를 이용한 별도의 SMT공정에 의해 부착된다. 이에 따라, 액정표시장치의 제조비용이 증가되는 문제가 있다.
본 발명은 인쇄회로보드 상에 직접 커패시터를 형성함으로써 비용을 절감함과 아울러 원하는 용량의 커패시터를 형성할 수 있는 인쇄회로보드 제조방법을 제공하는데 있다.
본 발명의 인쇄회로보드 제조방법은 절연층, 상기 절연층의 전면에 형성되고 제1 도전층, 및 상기 절연층의 배면에 형성된 제2 도전층을 포함한 인쇄회로보드를 마련하는 단계; 드릴을 이용하여 상기 제1 도전층, 상기 절연층, 및 상기 제2 도전층을 관통하는 비아홀을 상기 인쇄회로보드에 형성하는 단계; 페이스트를 상기 인쇄회로보드의 비아홀 내에 충진하여 커패시터의 유전체를 상기 인쇄회로보드 내에 형성하는 단계; 상기 인쇄회로보드의 전면 및 배면에 도금을 실시하여 상기 인쇄회로보드의 전면에서 상기 제1 도전층과 상기 페이스트를 덮는 제3 도전층을 형성하고, 상기 인쇄회로보드의 배면에서 상기 제2 도전층과 상기 페이스트를 덮는 제4 도전층을 형성하는 단계; 및 포토리쏘그래피 공정과 식각공정을 실시하여 상기 유전체를 사이에 두고 대향하는 상기 제3 및 제4 도전층의 일부를 잔류시키고 그 이외의 부분에서 상기 제3 및 제4 도전층을 제거하여 상기 커패시터의 제1 및 제2 극판을 형성함과 동시에, 상기 커패시터의 제1 및 제2 극판과 가까운 상기 제1 및 제2 도전층의 일부를 함께 제거하여 상기 커패시터의 제1 및 제2 극판을 상기 제1 및 제2 도전층으로부터 전기적으로 분리시키는 단계를 포함한다.
삭제
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 5e를 참조하여 본 발명의 바람직한 실시 예에 대하여 설 명하기로 한다.
본 발명의 실시예에 따른 액정표시장치의 인쇄회로보드는 다층 구조로써 회로패턴이 각각 형성된 다층의 기판들을 구비한다.
도 3은 본 발명의 인쇄회로보드의 다층 구조를 간략하게 나타내었다.
인쇄회로보드(131)는 순차적으로 적층된 제1 도전층(131a), 절연층(131b), 제2 도전층(131c)을 포함하며, 인쇄회로보드(131)를 관통하여 형성된 커패시터(150)를 구비한다.
인쇄회로보드(131)의 제1 도전층(131a) 및 제2 도전층(131c)은 구리(Cu)를 포함하고, 각각의 도전층(131c,131a)에는 다수의 회로패턴이 형성될 수 있다. 또한 인쇄회로보드는 많은 회로패턴을 형성하기 위해 다수의 세라믹 기판 및 회로패턴을 포함할 수 있고 각각의 회로패턴을 전기적으로 접속시키기 위해 도전성 물질로 채워진 다수의 비아홀을 구비할 수 있다.
커패시터(150)는 인쇄회로보드(131)를 관통함과 아울러 유전율을 갖는 페이스트(153)가 채워진 비아홀(152)을 사이에 두고 (+)단자의 역할을 하는 제1 극판(154)과, (-)단자의 역할을 하는 제2 극판(156)으로 이루어진다. 이러한, 커패시터의 용량은 비아홀(152)의 크기에 좌우되게 된다.
커패시터의 용량(C)은 수학식1 에 나타낸 바와 같이 유전율(ε) 및 극판의 단면적(A)에 비례하고 극판간의 거리(d)에 반비례하게 된다.
커패시터(150)의 유전율(ε)은 제1 및 제2 극판(154,156)사이에 채워진 페이스트 물질에 따라 달라진다. 본 발명에서의 페이스트는 선출원 공개특허 제2000-0075996 등에서 공개된 티타나이트, 티타늄 옥사이드 및 납 마그네슘 니오베이트 유전체를 적절한 유리화 혼합하여 낮은 온도에서 소결하여 제조된 페이스트(또는 잉크) 등 유전율(ε)이 큰 물질이 이용될 수 있다.
또한, 커패시터(150) 용량(c)은 제1 및 제2 극판(152,154)의 단면적과 비례하게 되고 제1 및 제2 극판(154,156)의 크기는 비아홀(152)의 크기와 비례하게 된다. 따라서, 제1 및 제2 극판(154,156)의 지름과 상기 비아홀(152)의 지름은 실질적으로 동일하다.
결국, 인쇄회로보드(131)에 실장된 커패시터(152)의 용량은 비아홀(152)의 크기에 의해 좌우된다. 따라서, 사용자는 원하는 크기의 용량을 갖는 커패시터를 형성하기 위해 인쇄회로보드(131) 형성시 비아홀(152)의 크기를 조절함으로써 원하는 용량을 갖는 커패시터(152)를 형성할 수 있게 된다. 여기서, 비아홀(152)은 인쇄회로보드(131)를 관통할 수 있는 드릴을 이용하여 도 4에 도시된 바와 같이 다양한 크기로 형성될 수 있다. 한편, 인쇄회로보드(131) 상에는 커패시터(150) 외에 저항(R). 인덕터(L) 등의 회로부품을 구비한다.
이와 같이 인쇄회로보드(131) 상에 형성된 커패시터(150)는 인쇄회로보드(154)를 이루는 다수의 도전층 상에 형성된 회로부품들(R, L,IC)과 함께 액정패널(136)에 데이터를 공급하기 위한 데이터 구동회로 및 액정패널에 스캐닝신호를 공급하기 위한 게이트 구동회로가 된다.
이하, 도 5a 내지 도 5e을 참조하여, 본 발명에 따른 액정표시장치의 인쇄회로보드의 제조방법을 설명하면 다음과 같다.
먼저, 도 5a에 도시된 바와 같이 제1 도전층(131a), 절연층(131b), 제2 도전층(131c)을 포함하는 인쇄회로보드(131)를 마련한다. 절연층(131b)의 전면에 제1 도전층(131a)이 형성되고 절연층(131b)의 배면에 제2 도전층(131c)이 형성된다. 제1 도전층(131a) 및 제2 도전층(131c)은 구리(Cu)를 포함하고, 각각의 도전층(131c,131a)에는 다수의 회로패턴이 형성될 수 도 있다. 또한 인쇄회로보드(131)는 많은 회로패턴을 형성하기 위해 다수의 세라믹 기판 및 회로패턴을 포함할 수 있고 각각의 회로패턴을 전기적으로 접속시키기 위해 도전성 물질로 채워진 다수의 비아홀을 구비할 수도 있다.
이후, 드릴을 이용하여 인쇄회로보드(131)의 제1 도전층(131a), 절연층(131b), 및 제2 도전층(131c)을 관통함으로써 도 5b에 도시된 바와 같이 사용자가 원하는 크기의 비아홀(152)을 형성한다. 여기서, 비아홀(152)의 크기는 드릴의 크기로 조절할 수 있다.
비아홀(152)이 형성된 인쇄회로기판(131) 상에 인쇄방식을 이용하여 도 5c에 도시된 바와 같이 유전율을 갖는 페이스트(153)를 비아홀(152) 내에 충진하여 커패시터의 유전체를 형성된다.
비아홀(152) 내에 페이스트(153)가 인쇄된 인쇄회로보드(131)의 전면 및 배면에 도 5d에 도시된 바와 같이 구리(Cu)가 도금됨으로써 인쇄회로보드(131)의 전면에는 제1 도전층(131a)과 페이스트(153)를 덮는 제3 도전층(154a)이 형성되고, 배면에는 제2 도전층(131c)과 페이스트(153)를 덮는 제4 도금층(156a)이 형성된다.
이후, 제3 및 제4 도전층(154a,154b)이 포토리쏘그래피 공정 및 식각공정에 의해 패터닝됨으로서 도 5e에 도시된 바와 같이 커패시터(152)의 제1 및 제2 극판(154,156)이 형성된다. 이 식각 공정에서 도 5e와 같이 커패시터(152)의 제1 및 제2 극판(154, 156) 근방의 제1 및 제2 도전층(131c,131a)의 일부가 함께 제거된다. 따라서, 커패시터(152)의 제1 및 제2 극판(154,156)은 제1 및 제2 도전층(131c,131a)과 전기적으로 분리된다. 제1 및 제2 극판(154,156)은 페이스트(153)로 이루어진 유전체를 사이에 두고 대향한다. 그 결과, 인쇄회로보드(131)를 관통하는 캐패시터(150)가 인쇄회로보드(131) 내에 형성된다.
이와 같이 본 발명에 따른 액정표시장치의 제조방법은 인쇄회로보드(131) 상에 직접 커패시터(150)를 형성함으로써 비용을 절감함과 아울러 비아홀(152)의 크기를 조절함으로써 원하는 용량의 커패시터를 형성할 수 있게 된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치의 제조방법은 인쇄회로보드에 사용자와 원하는 용량의 커패시터 형성을 위해 크기가 조절된 비아홀을 형성한 후 상기 비아홀을 이용하여 인쇄회로보드상에 직접 커패시터를 형성한다. 이에 따라, 별도로 커패시터를 제작할 필요가 없게 됨으로써 비용이 절감되고 비아홀의 크기를 조절함으로써 원하는 용량의 커패시터를 형성할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
Claims (3)
- 절연층, 상기 절연층의 전면에 형성되고 제1 도전층, 및 상기 절연층의 배면에 형성된 제2 도전층을 포함한 인쇄회로보드를 마련하는 단계;드릴을 이용하여 상기 제1 도전층, 상기 절연층, 및 상기 제2 도전층을 관통하는 비아홀을 상기 인쇄회로보드에 형성하는 단계;페이스트를 상기 인쇄회로보드의 비아홀 내에 충진하여 커패시터의 유전체를 상기 인쇄회로보드 내에 형성하는 단계;상기 인쇄회로보드의 전면 및 배면에 도금을 실시하여 상기 인쇄회로보드의 전면에서 상기 제1 도전층과 상기 페이스트를 덮는 제3 도전층을 형성하고, 상기 인쇄회로보드의 배면에서 상기 제2 도전층과 상기 페이스트를 덮는 제4 도전층을 형성하는 단계; 및포토리쏘그래피 공정과 식각공정을 실시하여 상기 유전체를 사이에 두고 대향하는 상기 제3 및 제4 도전층의 일부를 잔류시키고 그 이외의 부분에서 상기 제3 및 제4 도전층을 제거하여 상기 커패시터의 제1 및 제2 극판을 형성함과 동시에, 상기 커패시터의 제1 및 제2 극판과 가까운 상기 제1 및 제2 도전층의 일부를 함께 제거하여 상기 커패시터의 제1 및 제2 극판을 상기 제1 및 제2 도전층으로부터 전기적으로 분리시키는 단계를 포함하는 것을 특징으로 하는 인쇄회로보드 제조방법.
- 제 1 항에 있어서,상기 비아홀의 크기는 상기 커패시터의 용량에 따라 다르게 형성하는 것을 특징으로 하는 인쇄회로보드 제조방법.
- 제 1 항에 있어서,상기 제1 및 제2 극판의 지름은 상기 비아홀의 지름과 실질적으로 동일한 것을 특징으로 하는 인쇄회로보드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047575A KR101043676B1 (ko) | 2004-06-24 | 2004-06-24 | 인쇄회로보드 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040047575A KR101043676B1 (ko) | 2004-06-24 | 2004-06-24 | 인쇄회로보드 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050122466A KR20050122466A (ko) | 2005-12-29 |
| KR101043676B1 true KR101043676B1 (ko) | 2011-06-22 |
Family
ID=37294294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040047575A KR101043676B1 (ko) | 2004-06-24 | 2004-06-24 | 인쇄회로보드 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101043676B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031926A (ja) * | 2002-06-27 | 2004-01-29 | Murata Mfg Co Ltd | 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路 |
-
2004
- 2004-06-24 KR KR1020040047575A patent/KR101043676B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031926A (ja) * | 2002-06-27 | 2004-01-29 | Murata Mfg Co Ltd | 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050122466A (ko) | 2005-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1630592B1 (en) | Liquid crystal display device with a tape circuit substrate having a signal line with a slit | |
| KR100874637B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR100977218B1 (ko) | 라인 온 글래스형 액정 표시 장치 및 그 구동방법 | |
| WO2003091798A1 (en) | Matrix driven electrophoretic display with multilayer back plane | |
| TW200622394A (en) | Liquid crystal display device and method of fabricating the same | |
| EP1420285A2 (en) | Liquid crystal display device, method of manufacturing the same and electronic equipment | |
| KR100487358B1 (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
| KR100800318B1 (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
| US20160300545A1 (en) | Display device | |
| KR100847812B1 (ko) | 라인 온 글래스형 액정표시패널 | |
| JPWO2002029770A1 (ja) | 表示モジュール | |
| US6924794B2 (en) | Liquid crystal display | |
| KR100831300B1 (ko) | 라인 온 글래스형 액정표시패널 및 그 제조방법 | |
| KR101043676B1 (ko) | 인쇄회로보드 제조방법 | |
| KR101002307B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR20070002613A (ko) | 라인 온 글래스형 액정표시장치 | |
| KR100864981B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR101073248B1 (ko) | 액정표시장치 | |
| KR100843478B1 (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
| KR20030095905A (ko) | 라인 온 글래스형 액정패널 및 그 제조방법 | |
| KR20050007115A (ko) | 티.에프.티. 표시장치 | |
| KR100912693B1 (ko) | 액정표시장치 | |
| KR100855493B1 (ko) | 라인 온 글래스형 액정표시장치 및 그 제조방법 | |
| KR101060772B1 (ko) | 라인 온 글래스형 액정표시장치 | |
| KR100855486B1 (ko) | 라인 온 글래스형 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150528 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |