KR101042266B1 - 고주파 단일 집적회로 제작을 위한 다층구조 공정방법 - Google Patents
고주파 단일 집적회로 제작을 위한 다층구조 공정방법 Download PDFInfo
- Publication number
- KR101042266B1 KR101042266B1 KR1020090062888A KR20090062888A KR101042266B1 KR 101042266 B1 KR101042266 B1 KR 101042266B1 KR 1020090062888 A KR1020090062888 A KR 1020090062888A KR 20090062888 A KR20090062888 A KR 20090062888A KR 101042266 B1 KR101042266 B1 KR 101042266B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- layer
- depositing
- high frequency
- pole
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000005516 engineering process Methods 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims abstract description 64
- 230000008569 process Effects 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000011810 insulating material Substances 0.000 claims abstract description 22
- 150000002739 metals Chemical class 0.000 claims description 22
- 229910004205 SiNX Inorganic materials 0.000 claims description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 60
- 239000010408 film Substances 0.000 description 9
- 238000003672 processing method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000002860 competitive effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 241000160765 Erebia ligea Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고주파 단일 집적회로 제작을 위한 다층구조 공정방법에 관한 것으로서, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포하는 (a) 단계와, 제1 유전막 상부로 노출된 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착하는 (b) 단계, 및 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착하는 (c) 단계를 포함한다.
유전막, 다층구조, 능동소자, 공정
Description
본 발명은 고주파 단일 집적회로 제작을 위한 다층구조 공정방법에 관한 것으로서, 더욱 상세하게는 통신시스템에서 사용되는 고주파 단일 집적회로 제작에 주로 적용되는 다층구조 공정기술(Multi-layer fabrication technology)에 있어 유전막을 다층구조로 구현하고 반도체 기판 및 유전막 상측에 다양한 능동소자 및 수종소자를 집적하는 것에 관한 것이다.
21세기에 들어 위성, 정보통신 및 군수분야의 발전이 가속화되고 있다. 한 예로 현재 다양한 목적을 가진 약 13,000 대 이상의 인공위성이 지구상공을 회전하고 있으며 2009년 말 전 세계 휴대폰 가입자가 약 45억 명을 돌파할 것으로 예상된다. 휴대전화와 같이 상용화된 제품의 경우 사용하는 주파수는 대략 0.8GHz 내지 2GHz이다.
이에 반하여 인공위성이나 전투기 등에 사용하는 radar의 경우 Ku-band (11GHz 내지 18GHz), K-band (18GHz 내지 27.5GHz) 등의 다양한 대역의 주파수가 사용된다. 이와 같은 통신 분야에서는 신호를 주고받는 기능을 수행하는 송수신부 품의 성능이 시스템 전체의 성능을 좌우하게 된다. 따라서 송수신부품은 통신시스템내의 가장 중요한 부품의 하나로 경쟁력을 확보하기 위하여 집적에 의한 소형화, 저가격화 및 고기능화가 요구된다.
특히, 인공위성에 사용되는 위상배열안테나 및 레이더에는 수천 개 이상의 control IC가 필요하기 때문에 소형화를 위하여 성능의 저하 없이 고집적화를 이루어야 한다[Charles F. Campbell, and Steven A. Brown, "A Compact 5-Bit Phase-Shifter MMIC for K-Band Satellite Communication Systems," IEEE Trans. Microwave Theory Tech., vol. 48, no. 12, pp. 2652-2656, Dec. 2000].
현재, RF CMOS(complementary metal-oxide semiconductor)를 이용한 고주파 단일 집적회로 공정기술이 개발되어 적용되고 있으나 고주파에서의 성능이 저하되는 문제가 발생한다[D. Kang, H. Lee, and S. Hong, "Ku-band MMIC phase shifter using a parallel resonator with 0.18-μm CMOS technology," IEEE Trans. Microwave Theory Tech., vol. 54, no. 1, pp. 294-301, Jan. 2006. D. Kang, and S. Hong, "A 4-bit CMOS phase shifter using distributed active swiches," IEEE Trans. Microwave Theory Tech., vol. 55, no. 7, pp. 1476-1483, July 2007.]. 또한, 화합물반도체 영역의 경우 에피층을 기르는데 많이 비용이 들어 가격측면에서 경쟁력이 떨어진다.
한편, MMIC(Monolithic microwave integrated circuit)는 하나의 반도체 기판위에 능동소자와 수동소자를 일괄적으로 제작한 집적회로로써, 다양한 통신시스템 내에서 신호의 증폭, 주파수 변환 등의 역할을 수행하는 부품이다.
하나의 칩 위에 다양한 기능을 구현하는 회로를 집적하여 대량생산할 수 있기 때문에 저면적, 저가격, 경량화의 장점을 이룬다. 또한, 일괄적인 공정단계를 적용하기 때문에 사용하는 능동소자 및 수동소자의 개수가 증가하여도 제작 단가가 증가하지 않는다. 현재까지 관련분야에서 다양한 공정기술에 대한 연구가 진행되어 왔다. 주로 국방이나 인공위성과 같이 특수한 목적으로 사용하는 시스템에 사용되어 왔으며 상용제품으로 그 영역을 확장하고 있다[David N. McQuiddy Jr. , "The Challenge : Applying High Performance Military MMIC Fabrication Process to Price Driven Commercial Products," IEEE MTT-S Digest, pp. 1283-1286, 1994.].
하지만, 종래의 MMIC 다층구조 기술은 유전막으로 사용하는 물질의 평탄화 문제로 인하여 2층 이상으로 구현하기 어렵다. 이러한 이유로 다층구조에서 구현할 수 있는 저면적의 장점을 극대화할 수 없었다. 또한, 능동소자와 수동소자를 하나의 반도체 기판위에 최소한의 면적으로 집적하기 때문에 소자간의 전기적인 격리문제가 회로의 성능을 저하시킬 수 있다. 특히 밀리미터 대역에서 동작하는 회로를 제작할 때는 위에서 언급한 문제가 회로의 고주파특성을 크게 저하하므로 상기 문제를 해결할 수 있는 공정기술 개발이 절실히 필요한 실정이다.
본 발명은 상기와 같은 문제점을 해소하고자 안출된 것으로서, 본 발명의 목적은, 고주파에서의 성능을 보장하기 위하여 고주파 특성이 우수한 능동소자를 제작하고, 회로에서 다양한 역할을 수행하는 수동소자를 집적하고 다층구조로 제작함으로써, 작은 면적으로 회로를 제작함에 있다.
또한, 본 발명의 또 다른 목적은, 다층구조로 능동 및 수동 소자를 형성하고 연결라인의 길이를 최소한으로 연결하며 소자 사이의 커플링을 방지함으로써, 작은 면적으로 고주파 단일 집적회로를 제작함에 있다.
또한, 본 발명의 또 다른 목적은, 50Ω 매칭이 되는 마이크로스트립라인을 다층구조에 구현함으로써, 낮은 삽입손실로 신호 손실을 줄임에 있다.
그리고, 본 발명의 또 다른 목적은, 100 um 이상의 두께를 가진 반도체 기판으로 초고주파 대역의 회로를 제작함으로써, 최종 공정상에서 수율을 높임과 아울러 마이크로파에서 밀리미터파에 이르는 넓은 대역에서 동작하는 고주파 단일 집적회로를 작은 면적으로 제작하여 작은 면적으로 회로를 제작을 통해 저가격의 경쟁력을 구축함에 그 목적이 있다.
이러한 기술적 과제를 달성하기 위한 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정방법은, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속 층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포하는 (a) 단계와, 제1 유전막 상부로 노출된 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착하는 (b) 단계, 및 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착하는 (c) 단계를 포함한다.
상기와 같은 본 발명에 따르면, 고주파에서의 성능을 보장하기 위하여 고주파 특성이 우수한 능동소자를 제작하고, 회로에서 다양한 역할을 수행하는 수동소자를 집적하고 다층구조로 제작함으로써, 작은 면적으로 회로를 제작하는 효과가 있다.
또한, 다층구조로 능동 및 수동 소자를 형성하고 연결라인의 길이를 최소한으로 연결하며 소자 사이의 커플링을 방지함으로써, 작은 면적으로 고주파 단일 집적회로를 제작하는 효과가 있다.
또한, 50Ω 매칭이 되는 마이크로스트립라인을 다층구조에 구현함으로써, 낮은 삽입손실로 신호 손실을 줄이는 효과가 있다.
그리고, 100 um 이상의 두께를 가진 반도체 기판으로 초고주파 대역의 회로 를 제작함으로써, 최종 공정상에서 수율을 높임과 아울러 마이크로파에서 밀리미터파에 이르는 넓은 대역에서 동작하는 고주파 단일 집적회로를 작은 면적으로 제작함으로써, 작은 면적으로의 회로를 제작을 통해 저가격의 경쟁력을 구축하는 효과가 있다.
본 발명의 구체적인 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 할 것이다. 또한, 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
도 1 은 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제1 공정의 제작과정을 나타낸 단면도이고, 도 2 는 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제2 공정의 제작과정을 나타낸 단면도이며, 도 3 은 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제3 공정의 제작과정을 나타낸 단면도이다.
본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 대한 전체적인 공정을 살피면 아래와 같다.
먼저, 반도체 기판 상부에 상호 접속되도록 제작된 p형 오믹 금속층 또는 n 형 오믹 금속층를 증착하며, p형 오믹 금속층 또는 n형 오믹 금속층 상부에 증작한 제1 기둥(pole)이 외기에 노출되도록 제1 유전막을 도포한다(S10).
이때, 증착시킬 p형 오믹 금속층 또는 n형 오믹 금속층에 필요한 에피구조에 부합하는 두께를 가지는 반도체 층을 MBE(Molecular Beam Epitaxy) 및 MOCVD(Metal-Organic Chemical Vapor Deposition)를 사용한다.
이어서, 제1 유전막 상부로 노출된 상기 p형 오믹 금속층 또는 n형 오믹 금속층 및 제1 기둥(pole) 상부에 제1 금속을 증착하고, 제1 금속 및 제1 유전막 상부에 도포함과 아울러 제1 금속이 외기에 노출되도록 절연물질에 via-hole을 형성하여 제1 금속 및 절연물질 상부에 제2 금속을 증착한다(S20).
그리고, 제2 금속 상부에 제2 기둥(pole)을 증착시킴과 아울러 제2 기둥(pole)이 외기에 노출되도록 절연물질 및 제2 금속 상부로 제2 유전막을 도포하고, 제2 기둥(pole) 상부에 마이크로스트립라인(microstrip-lin,) 및 스파이럴 인덕터를 포함하는 신호선(signal line)을 증착한다(S30).
여기서, 상기 제1 유전막 및 제2 유전막은 소자들간의 커플링현상을 방지하기 위해 유전상수가 낮은 BCB(Benzo Cyclo Butene) 또는 polyimide 중에 어느 하나로 형성되며,
세부적으로, 도 1 및 도 2 를 참조하여, 본 발명에 따른 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제S10 단계의 세부구성을 살피면 다음과 같다.
먼저, RF 성능이 우수한 화합물반도체기판으로 갈륨비소(GaAs), 인듐인(InP) 또는 실리콘 게르마늄(SiGe) 중에 어느 하나로 구성되는 반도체 기판(105, 303)을 구비한다(S11).
이어서, 금속증착을 통해 반도체 기판(105, 303) 상부에 p형 오믹 금속층(101, 301)과 n형 오믹 금속층(102, 302)을 증착하고, 습식식각을 통해 순수 반도체층(103)을 노출시킴과 아울러 반도체 기판(105, 303) 상부에 수동소자 즉, 저항(TFR: Thin Film Resistor)(104, 305)을 증착한다(S12).
뒤이어, 반도체 기판(105, 303) 상부에 제1 기둥(pole, 106, 302, 306)과의 접속을 위한 접지면(107, 304)을 증착하고, 접지면(107, 304) 상부에 제1 기둥(pole, 106, 302, 306)을 증착함과 아울러 n형 오믹 금속층(102, 302) 상부에 제1 기둥(pole, 106, 302, 306)을 증착한다(S13).
이때, 제1 기둥(pole, 106, 302, 306)의 높이는 반도체 기판(105, 303)위에 제작한 능동소자의 높이보다 높게 설정하여 오차 없이 연결될 수 있도록 한다.
그리고, 제1 기둥(pole, 106, 302, 306)이 외기에 노출되도록 반도체 기판(105, 303) 상부로 제1 유전막(108, 307)을 도포한다(S14).
또한, 습식식각을 통해 노출된 순수 반도체층(103)과, 반도체 기판(105, 303) 상부에 증착된 p형 오믹 금속층(101, 301) 및 n형 오믹 금속층(102, 302)의 구성을 통해 고주파용 PIN 다이오드의 기능을 수행하게 된다.
한편, 도 2 및 도 3 을 참조하여, 본 발명에 따른 고주파 단일 집적회로 제 작을 위한 다층구조 공정 방법에 따른 제S20 단계의 세부구성을 살피면 다음과 같다.
먼저, 제1 유전막(108, 307) 상부로 노출된 p형 오믹 금속층(101, 301) 및 제1 기둥(pole, 106, 302, 306) 상부에 MIM(Metal-Insulator-Metal) 구조의 커패시터 구성을 위한 제1 금속(201, 308)을 증착한다(S21).
이때, 제1 금속(201, 308)의 증착은 p형 오믹 금속층(101, 301) 및 제1 기둥(pole, 106, 302, 306)과 최대한 밀착하여(소자사이의 커플링효과를 고려하여) 증착시키는데, 이는 소자의 거리가 멀수록 면적이 증가함과 아울러 신호의 손실 발생을 방지하기 위함이다.
이어서, 제1 금속(201, 308) 및 제1 유전막(108, 307) 상부에 절연물질(SiNx, 202, 309)을 도포하고, 제1 금속(201, 308)이 외기에 노출되도록 절연물질(SiNx, 202, 309)의 소정부위에 via-hole(203)을 형성한다(S22).
그리고, 외기에 노출된 제1 금속(201, 308) 및 절연물질(SiNx, 202, 309) 상부에 제2 금속(204, 310)을 증착한다(S23).
또한, 도 3 을 참조하여, 본 발명에 따른 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제S30 단계의 세부구성을 살피면 다음과 같다.
먼저, p형 오믹 금속층(101, 301) 및 제1 기둥(pole, 106, 302, 306) 상부에 각각 증착된 제1 금속(201, 308)과 증착을 통해 접속된 제2 금속(204, 310)의 상부에 제2 기둥(pole, 311)을 증착시킨다(S31). 여기서, 제2 기둥(pole, 311)의 높이 는, 최종적으로 제작하고자 하는 제2 유전막(312)의 두께에 따라 설정가능하다.
이어서, 제2 기둥(pole, 311)이 외기에 노출되도록 절연물질(SiNx, 202, 309) 및 제2 금속(204, 310) 상부로 제2 유전막(312)을 도포한다(S32).
그리고, 제2 기둥(pole, 311) 상부에 마이크로스트립라인(microstrip-lin, 313) 및 스파이럴 인덕터(314)를 포함하는 신호선(signal line)을 증착한다(S33).
이때, 신호선은, 그 하단에 증착된 제2 기둥(pole, 311)으로부터 제2 금속(204, 310) 및 제1 금속(201, 308)과 접지되는 경우, 제1 금속(201, 308), 절연물질(309) 및 제2 금속(204, 310)이 순차적으로 적층된 스파이럴 구성에 의해 인덕터(314)의 기능을 수행한다.
또한, 신호선은, 그 하단에 제2 기둥(pole, 311)을 제외한 반도체 기판(105, 303) 상부에 증착된 접지면(107, 304)과 수직을 이루는 경우, 마이크로스트립라인의 기능을 수행한다. 즉, 하나의 mask 단계를 이용하여 다른 종류의 소자 구현이 가능하다.
여기서, RF 신호가 마이크로스트립라인을 통과할 경우, 최소한의 삽입 손실을 얻기 위해 신호선의 특성저항(characteristic impedance)을 50Ω으로 적용하고, 이에 따라 접지면(107, 304)과 신호선의 거리 및 신호선의 너비가 가변된다.
전술한바와 같은 공정단계는 많은 사항이 구체적으로 기술하고 있으나, 이는 발명의 범위를 한정하는 것이 아니라 본 발명에서 제안한 공정과정을 쉽게 이해할 수 있게 도와주는 것이다.
즉, 본 발명에 따라 제작된 반도체 기판(105, 303) 상부에 구비된 저항, 제1 유전막(108, 307) 상부에 구비된 커패시터, 그리고 제2 유전막(312) 상부에 구비된 인덕터(314) 및 마이크로스트립라인(313)은 당업자가 해당 공정기술을 적용할 때 그 위치변경이 가능한 것이다.
아울러, 제작과정에 있어서 각 소자와 그 형상이 달라질 수 있으며, 제1 유전막(108, 307)과 제2 유전막(312)으로 구성되는 2층 구조가 아닌 다층구조로 형성하여 회로의 면적을 더 줄일 수 있다.
전술한바와 같은 공정을 통해 도 4 에 도시된 바와 같은 스위치와, 도 5 에 도시된 바와 같은 위상변위기를 제작한 결과, 스위치는 1.05mm X 0.58mm의 규격으로 구현이 가능하고, 위상변위기는 2.48mm X 0.87mm의 규격으로 구현할 수 있었다. 즉, 종래의 단층구조의 공정과 대비하여 볼 때 그 부피가 현저히 감소되는 것을 알 수 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1 은 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제1 공정의 제작과정을 나타낸 단면도.
도 2 는 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제2 공정의 제작과정을 나타낸 단면도.
도 3 은 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따른 제3 공정의 제작과정을 나타낸 단면도.
도 4 는 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따라 제작한 스위치를 나타낸 도면.
도 5 는 본 발명의 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 따라 제작한 위상변위기를 나타낸 도면.
** 도면의 주요 부분에 대한 부호의 설명 **
101, 301: p형 오믹 금속층 102, 302: n형 오믹 금속층
103: 순수 반도체층 104, 305: TFR(Thin Film Registor)
105, 303: 반도체 기판 106, 306: 제1 기둥(pole)
107, 304: 접지면 108, 307: 제1 유전막
201, 308: 제1 금속 202, 309: 절연물질
203: via-hole 204, 310: 제2 금속
311: 제2 기둥 312: 제2 유전막
313: 마이크로스트립라인 314: 스파이럴 인덕터
Claims (9)
- 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서,고주파 단일 집적회로 제작을 위한 다층구조 공정 방법에 있어서,(a) 갈륨비소(GaAs), 인듐인(InP) 또는 실리콘 게르마늄(SiGe) 중에 어느 하나로 구성되는 반도체 기판(105, 303)을 구비하는 단계;(b) 금속증착을 통해 상기 반도체 기판(105, 303) 상부에 p형 오믹 금속층(101, 301)과 n형 오믹 금속층(102, 302)을 증착하고, 습식식각을 통해 순수 반도체층(103)을 외기에 노출시킴과 아울러 상기 반도체 기판(105, 303) 상부에 저항(TFR: Thin Film Resistor)(104, 305)을 증착하는 단계;(c) 상기 반도체 기판(105, 303) 상부에 제1 기둥(pole, 106, 302, 306)과의 접속을 위한 접지면(107, 304)을 증착하고, 상기 접지면(107, 304) 상부에 상기 제1 기둥(pole, 106, 302, 306)을 증착함과 아울러 n형 오믹 금속층(102, 302) 상부에 제1 기둥(pole, 106, 302, 306)을 증착하는 단계;(d) 상기 제1 기둥(pole, 106, 302, 306)이 외기에 노출되도록 반도체 기판(105, 303) 상부로 제1 유전막(108, 307)을 도포하는 단계;(e) 상기 제1 유전막(108, 307) 상부로 노출된 상기 p형 오믹 금속층(101, 301) 또는 n형 오믹 금속층(102, 302) 및 제1 기둥(pole, 106, 302, 306) 상부에 제1 금속(201, 308)을 증착하고, 상기 제1 금속(201, 308) 및 제1 유전막(108, 307) 상부에 도포하되, 상기 제1 금속(201, 308)이 외기에 노출되도록 절연물질(SiNx, 202, 309)에 via-hole을 형성하여 상기 제1 금속(201, 308) 및 절연물질(SiNx, 202, 309) 상부에 제2 금속(204, 310)을 증착하는 단계; 및(f) 상기 제2 금속 상부에 제2 기둥(pole, 311)을 증착시킴과 아울러 상기 제2 기둥(pole, 311)이 외기에 노출되도록 상기 절연물질(SiNx, 202, 309) 및 제2 금속(204, 310) 상부로 제2 유전막(312)을 도포하고, 상기 제2 기둥(pole, 311) 상부에 마이크로스트립라인(microstrip-lin, 313) 및 스파이럴 인덕터(314)를 포함하는 신호선(signal line)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
- 삭제
- 제 1 항에 있어서,습식식각을 통해 노출된 순수 반도체층(103)과, 반도체 기판(105, 303) 상부에 증착된 p형 오믹 금속층(101, 301) 및 n형 오믹 금속층(102, 302)의 구성을 통해 고주파용 PIN 다이오드의 기능을 수행하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
- 제 1 항에 있어서,상기 (e) 단계는,(e-1) 제1 유전막(108, 307) 상부로 노출된 p형 오믹 금속층(101, 301) 및 제1 기둥(pole, 106, 302, 306) 상부에 MIM(Metal-Insulator-Metal) 구조의 커패시터 구성을 위한 제1 금속(201, 308)을 증착하는 단계;(e-2) 상기 제1 금속(201, 308) 및 제1 유전막(108, 307) 상부에 절연물질(SiNx, 202, 309)을 도포하고, 상기 제1 금속(201, 308)이 외기에 노출되도록 절연물질(SiNx, 202, 309)의 소정부위에 via-hole(203)을 형성하는 단계; 및(e-3) 상기 via-hole(203)을 통해 외기에 노출된 상기 제1 금속(201, 308) 및 절연물질(SiNx, 202, 309) 상부에 제2 금속(204, 310)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
- 제 1 항에 있어서,상기 (f) 단계는,(f-1) p형 오믹 금속층(101, 301) 및 제1 기둥(pole, 106, 302, 306) 상부에 각각 증착된 제1 금속(201, 308)과 증착을 통해 접속된 제2 금속(204, 310)의 상부에 제2 기둥(pole, 311)을 증착하는 단계;(f-2) 상기 제2 기둥(pole, 311)이 외기에 노출되도록 절연물질(SiNx, 202, 309) 및 제2 금속(204, 310) 상부로 제2 유전막(312)을 도포하는 단계; 및(f-3) 상기 제2 기둥(pole, 311) 상부에 마이크로스트립라인(microstrip-lin, 313) 및 스파이럴 인덕터(314)를 포함하는 신호선(signal line)을 증착하는 단계; 를 포함하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
- 제 1 항에 있어서,상기 제1 유전막 및 제2 유전막은,소자들간의 커플링현상을 방지하기 위해 유전상수가 낮은 BCB(Benzo Cyclo Butene) 또는 polyimide 중에 어느 하나로 형성되는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
- 제 5 항에 있어서,상기 신호선은,그 하단에 증착된 제2 기둥(pole, 311)으로부터 상기 제2 금속(204, 310) 및 제1 금속(201, 308)과 접지되는 경우, 제1 금속(201, 308), 절연물질(309) 및 제2 금속(204, 310)이 순차적으로 적층된 스파이럴 구성에 의해 인덕터(314)의 기능을 수행하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
- 제 5 항에 있어서,상기 신호선은,그 하단에 제2 기둥(pole, 311)을 제외한 반도체 기판(105, 303) 상부에 증착된 접지면(107, 304)과 수직을 이루는 경우, 마이크로스트립라인의 기능을 수행 하는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
- 제 5 항에 있어서,RF 신호가 상기 신호선의 마이크로스트립라인을 통과할 경우, 최소한의 삽입 손실을 얻기 위해 상기 신호선의 특성저항(characteristic impedance)을 50Ω으로 적용하고, 이에 따라 접지면(107, 304)과 상기 신호선의 거리 및 상기 신호선의 너비가 가변되는 것을 특징으로 하는 고주파 단일 집적회로 제작을 위한 다층구조 공정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090062888A KR101042266B1 (ko) | 2009-07-10 | 2009-07-10 | 고주파 단일 집적회로 제작을 위한 다층구조 공정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090062888A KR101042266B1 (ko) | 2009-07-10 | 2009-07-10 | 고주파 단일 집적회로 제작을 위한 다층구조 공정방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110005381A KR20110005381A (ko) | 2011-01-18 |
| KR101042266B1 true KR101042266B1 (ko) | 2011-06-17 |
Family
ID=43612551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090062888A KR101042266B1 (ko) | 2009-07-10 | 2009-07-10 | 고주파 단일 집적회로 제작을 위한 다층구조 공정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101042266B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160001459A (ko) | 2014-06-27 | 2016-01-06 | 알에프코어 주식회사 | 게이트 바이어스 전원을 고속 제어하는 증폭기의 펄스 생성 회로장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101947813B1 (ko) * | 2012-12-17 | 2019-02-14 | 한국전자통신연구원 | 전자 칩 및 그 제조 방법 |
| CN111968972B (zh) * | 2020-07-13 | 2024-03-26 | 深圳市汇芯通信技术有限公司 | 一种集成芯片及其制作方法和集成电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030011706A (ko) * | 2001-08-01 | 2003-02-11 | 텔레포스 주식회사 | 고주파 반도체 소자 및 그 제조 방법 |
| JP2008277838A (ja) | 2008-05-21 | 2008-11-13 | Mitsubishi Electric Corp | 高周波モジュール |
| KR20090067324A (ko) * | 2007-12-21 | 2009-06-25 | 삼성전기주식회사 | 다중대역 송신단 모듈 및 이의 제조 방법 |
-
2009
- 2009-07-10 KR KR1020090062888A patent/KR101042266B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030011706A (ko) * | 2001-08-01 | 2003-02-11 | 텔레포스 주식회사 | 고주파 반도체 소자 및 그 제조 방법 |
| KR20090067324A (ko) * | 2007-12-21 | 2009-06-25 | 삼성전기주식회사 | 다중대역 송신단 모듈 및 이의 제조 방법 |
| JP2008277838A (ja) | 2008-05-21 | 2008-11-13 | Mitsubishi Electric Corp | 高周波モジュール |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160001459A (ko) | 2014-06-27 | 2016-01-06 | 알에프코어 주식회사 | 게이트 바이어스 전원을 고속 제어하는 증폭기의 펄스 생성 회로장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110005381A (ko) | 2011-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7276993B2 (en) | Analog phase shifter using cascaded voltage tunable capacitor | |
| US20220166122A1 (en) | Wilkinson divider | |
| Hangai et al. | $ S $-and $ C $-band ultra-compact phase shifters based on all-pass networks | |
| CA2067510A1 (en) | Receiving device | |
| US8952846B2 (en) | Electronic apparatus, method of making the same, and transceiving device | |
| Hayashi et al. | A miniaturized MMIC analog phase shifter using two quarter-wave-length transmission lines | |
| US4673958A (en) | Monolithic microwave diodes | |
| US20170244376A1 (en) | Tunable filter systems, devices, and methods | |
| KR101042266B1 (ko) | 고주파 단일 집적회로 제작을 위한 다층구조 공정방법 | |
| US4859633A (en) | Process for fabricating monolithic microwave diodes | |
| WO2018132314A1 (en) | Tunable filter systems, devices, and methods | |
| CN111540712A (zh) | 集成器件制造方法及相关产品 | |
| US20040155729A1 (en) | Multi-bit phase shifter and manufacturing method thereof | |
| Chaturvedi et al. | Millimeter wave passive bandpass filters | |
| US20090273413A1 (en) | Power divider integrated circuit | |
| Stander | A review of key development areas in low-cost packaging and integration of future E-band mm-wave transceivers | |
| US7723819B2 (en) | Granular magnetic layer with planar insulating layer | |
| Wong et al. | Impedance tuner using BST varactors in alumina-based IPD technology | |
| JPH04354404A (ja) | 受信装置 | |
| WO2007037909A1 (en) | 3d mmic vco and methods of making the same | |
| Guo et al. | S-band Band-pass Filter by Using Integrated Passive Device Technology | |
| JP6833691B2 (ja) | 集積回路と製造の方法 | |
| JP2000151223A (ja) | 半導体装置 | |
| Yu et al. | Low-Loss On-Chip Passive Circuits Using C4 Layer for RF, mmWave and sub-THz Applications | |
| Yang et al. | Broadband InGaAs PIN traveling-wave switch using a BCB-based thin-film microstrip line structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140521 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |