KR101041503B1 - Semiconductor light emitting device package - Google Patents
Semiconductor light emitting device package Download PDFInfo
- Publication number
- KR101041503B1 KR101041503B1 KR1020090107193A KR20090107193A KR101041503B1 KR 101041503 B1 KR101041503 B1 KR 101041503B1 KR 1020090107193 A KR1020090107193 A KR 1020090107193A KR 20090107193 A KR20090107193 A KR 20090107193A KR 101041503 B1 KR101041503 B1 KR 101041503B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- semiconductor light
- heat dissipation
- lead frame
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Led Device Packages (AREA)
Abstract
본 개시는 적어도 둘 이상의 리드프레임; 각각의 리드프레임에 설치되는 반도체 발광소자; 각각의 리드프레임의 저면에 구획되어 형성되는 방열 면; 및 방열 면이 외부로 노출되게 각각의 리드프레임을 일체로 고정시키는 고정부재;를 포함하는 반도체 발광소자 패키지를 제공한다.The present disclosure provides at least two leadframes; A semiconductor light emitting element provided in each lead frame; A heat dissipation surface formed by partitioning on a bottom surface of each lead frame; And a fixing member integrally fixing each lead frame such that the heat dissipation surface is exposed to the outside.
반도체, 발광소자, 패키지, 리드프레임, 방열 면, 고정부재, 캐비티, 방열 Semiconductor, light emitting device, package, lead frame, heat dissipation surface, fixing member, cavity, heat dissipation
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자 패키지에 관한 것으로,특히 방열성능이 향상되고 균일하게 빛이 조사되는 반도체 발광소자 패키지에 관한 것이다.The present disclosure relates to a semiconductor light emitting device package as a whole, and more particularly, to a semiconductor light emitting device package in which heat dissipation performance is improved and light is uniformly irradiated.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.Here, the semiconductor light emitting device refers to a semiconductor optical device that generates light through recombination of electrons and holes, for example, a group III nitride semiconductor light emitting device. The group III nitride semiconductor consists of a compound of Al (x) Ga (y) In (1-x-y) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). In addition, GaAs type semiconductor light emitting elements used for red light emission, etc. are mentioned.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).This section provides background information related to the present disclosure which is not necessarily prior art.
도 1은 종래 반도체 발광소자 패키지의 일 예를 보인 도면으로, 복수의 반도체 발광소자(35)와, 복수의 반도체 발광소자(35)가 실장되는 다이본딩부(33)와, 와이어본딩부(34) 및 본체부(32)를 포함하는 반도체 발광소자 패키지(30)를 도시하고 있다.1 is a diagram illustrating an example of a conventional semiconductor light emitting device package, a plurality of semiconductor
본체부(32)는 상기 복수의 반도체 발광소자(35)를 수지로 충전하기 위한 몰드컵(41)과, 다이본딩부(33) 및 와이어본딩부(34)가 배열되는 베이스(42)를 갖는다. The
복수의 반도체 발광소자(35)는 다이본딩부(33) 위에서 실질적으로 동일 직선상에 나란하게 배열되며 다이본딩부(33)와 와이어본딩부(34)에 와이어본딩(wire-bonding)된다.The plurality of semiconductor
이에 의해, 복수의 반도체 발광소자(35)는 다이본딩부(33)와 와이어본딩부(34)를 통하여 외부회로(도시되지 않음)와 연결됨으로써 구동된다.As a result, the plurality of semiconductor
그러나, 이 경우 복수의 반도체 발광소자(35)가 모두 다이본딩부(33)에 설치됨으로 인해, 복수의 반도체 발광소자(35)에서 발생되는 열이 다이본딩부(33)를 통해 충분히 방출되지 못하여 반도체 발광소자(35)의 수명이 저하되는 문제가 있다.However, in this case, since the plurality of semiconductor
또한, 다이본딩부(33)와 와이어본딩부(34)의 크기가 서로 달라, 복수의 반도체 발광소자(35)를 반도체 발광소자 패키지(30)의 중심에 대해 대칭으로 위치시키는 작업 공수가 증가되며, 비대칭으로 위치되는 경우 빛이 균일하게 방출되지 못하는 문제가 있다.In addition, since the sizes of the
도 2는 종래 반도체 발광소자 패키지의 다른 예를 보인 도면으로, 상부 몰딩재(10a), 하부 몰딩재(10b), 복수 개의 칩 단자(3a,3b,3c,3d)와 그에 본딩된 칩(20,30)을 포함하며, 칩에서 발생되는 열의 방출을 위해 슬러그(40)가 각각의 칩 단자(3a,3b,3c,3d)와 일체로 형성된 반도체 발광소자 패키지가 도시되어 있다.2 is a view showing another example of a conventional semiconductor light emitting device package, the
여기서, 슬러그(40)는 하부 몰딩재(10b)의 하면으로 노출될 수 있는 두께를 가지게 된다.Here, the
이 경우, 각각의 칩(30,40)이 서로 다른 칩 단자(3a,3b,3c,3d)에 본딩되며, 칩 단자(3a,3b,3c,3d)에 열 방출을 위한 슬러그(40)가 형성되므로 도 1의 경우에 비해 방열 성능이 향상될 수 있을 것이다.In this case, each
그러나, 슬러그(40)가 칩 단자(3a,3b,3c,3d)로부터 돌출되게 형성되므로 슬러그(40)의 형성을 위해 금형을 변경해야 하는 등의 제조 비용이 증가하는 문제가 발생될 수 있다.However, since the
또한, 슬러그(40)가 칩 단자(3a,3b,3c,3d)로부터 돌출된 구조를 가지므로, 반도체 발광소자 패키지를 적용되는 인쇄회로기판(Printed Circuit Board:PCB)의 연결단자에 부합하도록 칩 단자(3a,3b,3c,3d)를 절곡시켜야하므로 제조 공수가 증가될 수 있다.In addition, since the
또한, 최근 반도체 발광소자 패키지와 관련하여 소형화 및 박형화의 요구가 증가하고 있는데, 슬러그(40)가 칩 단자(3a,3b,3c,3d)로부터 돌출된 구조를 가지므로 박형화에 한계를 가지게 된다.In addition, the demand for miniaturization and thinning of the semiconductor light emitting device package has recently increased, and since the
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).SUMMARY OF THE INVENTION Herein, a general summary of the present disclosure is provided, which should not be construed as limiting the scope of the present disclosure. of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 적어도 둘 이상의 리드프레임; 각 리드프레임에 설치되는 반도체 발광소자; 각 리드프레임에 구비되는 방열부재; 및 각 리드프레임이 서로 분리된 상태로 각 리드프레임을 일체로 고정시키는 고정부재;를 포함하는 반도체 발광소자 패키지가 제공된다.According to one aspect of the disclosure, at least two leadframes; Semiconductor light emitting elements installed on each lead frame; Heat dissipation members provided in each lead frame; And a fixing member for fixing each lead frame integrally with each lead frame separated from each other.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This will be described later in the Specification for Implementation of the Invention.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)). The present disclosure will now be described in detail with reference to the accompanying drawing (s).
도 3은 본 개시에 따른 반도체 발광소자 패키지의 일 예를 보인 도면, 도 4 및 도 5는 본 개시에 따른 반도체 발광소자 패키지의 상면과 하면을 보인 도면으로서, 반도체 발광소자 패키지(10)(이하, '패키지'라 함.)는 외부전원이 연결되는 리드프레임(11), 반도체 발광소자(13)(이하, '발광소자'라 함.), 방열 면(15) 및 이들을 고정시키는 고정부재(17)를 포함한다.3 is a view illustrating an example of a semiconductor light emitting device package according to the present disclosure, and FIGS. 4 and 5 are top and bottom views of the semiconductor light emitting device package according to the present disclosure. , 'Package') is a
고정부재(17)는 발광소자(13)와 방열 면(15)이 형성된 각각의 리드프레임(11)을 서로 분리된 상태로 고정한다.The
고정부재는 PPA계수지, PA9T계수지, 아크릴계수지, Al,N,O 성분이 포함된 세라믹 계열의 재질로 형성될 수 있다. The fixing member may be formed of a ceramic-based material including PPA resin, PA9T resin, acrylic resin, Al, N, O components.
리드프레임(11)은 판모양으로 형성될 수 있으며, 복수 개로 구비되고, 각각의 리드프레임(11)은 외부전원의 음극 또는 양극 중 어느 하나에 연결된다.The
발광소자(13)는 얇은 와이어(16)에 의해 외부전원의 양극과 음극에 연결된 리드프레임(11)에 와이어 본딩(wire-bonding) 되어 전원을 공급받는다.The
발광소자(13)는 모든 리드프레임(11)의 상면에 각각 설치되며, 모든 리드프레임(11)의 하면에는 방열 면(15)이 형성된다.The
즉, 리드프레임(11)의 수는 패키지(10)에 설치되는 발광소자(13)의 수와 동일하게 구비된다.That is, the number of
따라서, 각각의 발광소자(13)에 발생되는 열이 각각의 방열 면(15)을 통해 독립적으로 방출되므로 방열효율이 향상되는 이점을 가질 수 있게 된다.Therefore, since heat generated in each
한편, 방열 면(15)은 고정부재(17)의 저면으로 노출되게 형성되며, 리드프레임(11)의 저면에 형성되는 홈(11a)에 의해 구획되어 형성된다. On the other hand, the
따라서, 리드프레임(11)은 방열 면(15)이 형성된 부분의 두께(d1)와 방열 면(15)이 형성되지 않은 부분의 두께(d2)가 동일하게 형성된다.Accordingly, the
여기서, 홈(11a)은 식각 또는 스크라이빙 등에 의해 형성될 수 있다.Here, the
또한, 홈(11a)에 고정부재(10)가 채워져 리드프레임(11)을 고정하게 된다.In addition, the
이에 의해, 리드프레임(11)의 두께를 변화시키지 않으면서도 방열 면(15)을 형성할 수 있으므로, 방열을 위한 제조 공수의 증가를 최소화할 수 있을 것이다.As a result, since the
또한, 리드프레임(11)의 두께가 증가되지 않으므로 패키지(10)의 소형화 및 박형화에 기여할 수 있게 된다.In addition, since the thickness of the
한편, 본 예에서, 고정부재(17)의 저면에 노출되는 각각의 방열 면(15)은 서로 동일한 면적이 노출되게 형성된다.On the other hand, in this example, each of the
더 나아가, 각각의 발광소자(13)는 방열 면(15)의 중심에 위치되게 리드프레임(11)의 상면에 설치되는 것이 바람직하다.Furthermore, each
이에 의하면, 발광소자(13)에서 생성된 열의 방출 경로가 짧아지게 되므로, 방열 효율이 향상될 수 있다.According to this, the heat emission path of the heat generated by the
이와 달리, 각 방열 면(15)의 면적을 각 발광소자(13)의 발열특성에 따라 다르게 할 수도 있다.Alternatively, the area of each
즉, 발열량이 상대적으로 큰 청색 계열의 빛을 내는 발광소자(13)의 경우, 방열 면(15)의 면적을 상대적으로 크게 하고, 발열량이 상대적으로 작은 적색 계열의 빛을 내는 발광소자(13)의 경우 방열 면(15)의 면적을 상대적으로 작게 할 수 있다.That is, in the case of the
이에 의해, 각 발광소자(13)의 온도를 독립적으로 조절할 수 있으므로, 각 발광소자의 성능을 효율적으로 관리할 수 있게 된다. Thereby, since the temperature of each
한편, 고정부재(17)의 일면에는 고정부재(17)의 두께방향으로 함몰된 캐비티(19)가 형성될 수 있다.Meanwhile, a
이 경우, 캐비티(19)의 저면에는 각 리드프레임(11)의 일면이 노출되며, 그 위에 발광소자(13)가 설치될 수 있다.In this case, one surface of each
또한, 캐비티(19)의 내부 둘레면에는 발광소자(13)에서 방출되는 빛을 외부로 반사시키는 반사부(19a)가 더 구비될 수 있다.In addition, the inner circumferential surface of the
또한, 캐비티(19)의 내부는 발광소자(13)를 외부환경으로부터 보호하고 방출되는 빛의 파장을 조절하기 위해 형광물질이 포함된 수지에 의해 몰딩(moding)될 수 있다.In addition, the inside of the
바람직하게는, 캐비티(19)의 내부에 설치된 복수의 발광소자(13)는 캐비티(19)의 중심에서 외곽방향으로 동일한 간격만큼 떨어져 위치되며, 캐비티(19)의 중심을 기준으로 둘레방향으로 동일한 각만큼 서로 떨어져 위치된다.Preferably, the plurality of
이에 의해, 빛이 어느 쪽으로 치우침 없이 균일하게 나오게 되는 이점을 가질 수 있게 된다. As a result, the light may be uniformly emitted without any bias.
또한, 발광소자(13)가 캐비티(19)의 내부에서 어느 한쪽으로 몰린 상태로 설치되는 경우 발광소자(13)가 설치되지 않은 공간으로 인해 패키지(10)가 불필요하게 커지는 문제가 있었는데, 이점이 제거되므로 패키지(10)의 소형화에도 기여할 수 있게 된다.In addition, when the
한편, 도 6은 본 개시에 따른 반도체 발광소자 패키지의 다른 예를 보인 도면으로서, 다른 구성에 있어서는 도 3과 대동소이하나, 캐비티(19)의 형성 없이 고정부재(17)의 상면에 형성되는 반구형의 렌즈(18)에 의해 발광소자(13)가 몰딩될 수 있다.6 is a view showing another example of the semiconductor light emitting device package according to the present disclosure, which is similar to FIG. 3 in another configuration, but is formed on the top surface of the
이 경우에도 역시 방출되는 빛의 치움침을 방지하기 위해, 복수의 발광소자(13)는 렌즈(18)의 중심에서 외곽방향으로 동일한 간격만큼 떨어져 위치되며, 렌즈(18)의 중심을 기준으로 둘레방향으로 동일한 각만큼 서로 떨어져 위치되는 것이 바람직하다. In this case, in order to prevent the light from being emitted, the plurality of
도 7은 본 개시에 따른 반도체 발광소자 패키지의 또 다른 예를 보인 도면으로서, 패키지(10)에 4 개의 발광소자(13)가 설치되며, 각각의 발광소자(13)가 설치되는 리드프레임(11)은 캐비티(19)의 중심에서 외곽방향으로 위치되며, 캐비티(19)의 저면에 노출되는 각 리드프레임(11)의 면적이 서로 동일하게 배치될 수 있다.FIG. 7 is a view illustrating another example of a semiconductor light emitting device package according to the present disclosure, wherein four
이에 의하면, 임의의 발광소자(13)와 그것과 연결되는 리드프레임(11) 사이의 거리가 최소화될 수 있으므로, 와이어 본딩(Wire bonding) 시 와이어의 길이를 짧게 할 수 있는 이점을 가지게 된다.According to this, since the distance between the arbitrary
또한, 각 발광소자(13)를 캐비티(19)의 내부에 치우침 없이 분포시키기 위한 작업이 용이해지며, 제품의 신뢰성도 향상되는 이점을 가지게 된다.In addition, the work for distributing each light emitting
도 8은 본 개시에 따른 반도체 발광소자 패키지의 다른 예를 보인 도면이며, 도 9는 도 8의 반도체 발광소자 패키지의 하면을 보인 도면이며, 도 10은 도 9의 일 변형예를 보인 도면으로, 다른 구성에 있어서는 도 3과 대동소이하나, 방열 면(15)에 요철이 형성되는 점에서 차이가 있다. 8 is a view illustrating another example of a semiconductor light emitting device package according to the present disclosure, FIG. 9 is a view illustrating a bottom surface of the semiconductor light emitting device package of FIG. 8, and FIG. 10 is a view illustrating a modified example of FIG. 9. In the other configuration, the same as FIG. 3, except that the irregularities are formed on the heat dissipation surface (15).
요철은 방열 면(15)에 형성되는 홈(15a)에 의해 형성될 수 있으며, 도 8과 같이 스트라이프 패턴 또는 도 9에서와 같이 격자 패턴으로 형성될 수 있다.The unevenness may be formed by the
이외에 다양한 패턴의 요철로 구비될 수 있음은 물론이다.In addition, it can be provided with a variety of irregularities of course.
이에 의하면, 요철에 의해 외부와 접촉되는 면적이 증가하므로 방열 효율이 향상될 수 있을 것이다.According to this, since the area in contact with the outside by the unevenness will increase the heat radiation efficiency can be improved.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.Various embodiments of the present disclosure will be described below.
(1). 리드프레임은, 방열 면이 형성된 부분의 두께와 방열 면이 형성되지 않은 부분의 두께가 동일하게 형성되는 것을 특징으로 하는 반도체 발광소자 패키지.(One). The lead frame is a semiconductor light emitting device package, characterized in that the thickness of the portion where the heat dissipation surface is formed and the thickness of the portion where the heat dissipation surface is not formed.
(2). 방열 면은 리드프레임의 저면에 형성되는 홈에 의해 구획되는 것을 특징으로 하는 반도체 발광소자 패키지.(2). The heat dissipation surface is a semiconductor light emitting device package, characterized in that partitioned by a groove formed in the bottom surface of the lead frame.
이에 의하면, 리드프레임의 두께를 변화시키지 않고, 홈에 의해 방열 면이 형성되므로, 방열을 위한 제조 공수의 증가를 최소화할 수 있을 것이다.According to this, since the heat dissipation surface is formed by the grooves without changing the thickness of the lead frame, it will be possible to minimize the increase in manufacturing maneuver for heat dissipation.
(3). 방열 면은 고정부재의 저면으로 노출되고, 각각의 방열 면의 면적은 서로 동일한 것을 특징으로 하는 반도체 발광소자 패키지.(3). The heat dissipation surface is exposed to the bottom surface of the fixing member, each of the heat dissipation surface area of the semiconductor light emitting device package, characterized in that the same.
(4). 반도체 발광소자는 방열 면의 중심에 위치되는 것을 특징으로 하는 반도체 발광소자 패키지.(4). The semiconductor light emitting device package, characterized in that located in the center of the heat radiation surface.
이에 의하면, 발광소자에서 생성된 열의 방출 경로가 짧아지게 되므로, 방열 효율이 향상될 수 있을 것이다.According to this, since the emission path of heat generated in the light emitting device is shortened, the heat radiation efficiency may be improved.
(5). 방열 면에는 스트라이프 패턴 또는 격자 패턴의 홈이 형성되는 것을 특 징으로 하는 반도체 발광소자 패키지.(5). The semiconductor light emitting device package, characterized in that the heat radiation surface is formed with a stripe pattern or a grid pattern groove.
이에 의하면, 스프라이프 패턴 또는 격자 패턴의 홈에 의해 방열 면에 요철이 형성되며, 요철에 의해 외부와 접촉되는 면적이 증가하므로 방열 효율이 향상될 수 있을 것이다.According to this, unevenness is formed on the heat dissipation surface by the grooves of the sprip pattern or the grid pattern, and the heat dissipation efficiency may be improved since the area contacted with the outside by the unevenness increases.
본 개시에 따른 하나의 반도체 발광소자에 의하면, 반도체 발광소자가 각 리드프레임에 분산되어 위치되며, 각 리드프레임 마다 방열 면이 구비되어, 각 반도체 발광소자에서 발생되는 열이 각 방열 면을 통해 독립적으로 방열되므로 방열효율이 향상되는 이점을 가질 수 있다.According to one semiconductor light emitting device according to the present disclosure, the semiconductor light emitting device is distributed in each lead frame, the heat radiation surface is provided for each lead frame, the heat generated from each semiconductor light emitting device is independent through each heat radiation surface Since the heat radiation may have the advantage that the heat radiation efficiency is improved.
또한, 본 개시에 따른 다른 반도체 발광소자에 의하면, 리드프레임의 두께를 변화시키지 않고, 홈에 의해 방열 면이 형성되므로, 방열을 위한 제조 공수의 증가를 최소화할 수 있는 이점을 가질 수 있다.In addition, according to another semiconductor light emitting device according to the present disclosure, since the heat dissipation surface is formed by the grooves without changing the thickness of the lead frame, it can have an advantage of minimizing the increase in the manufacturing maneuver for heat dissipation.
또한, 본 개시에 따른 다른 반도체 발광소자에 의하면, 리드프레임의 두께를 변화시키지 않고, 홈에 의해 방열 면이 형성되므로 발광소자 패키지의 소형화, 박형화에도 기여할 수 있을 것이다.Further, according to another semiconductor light emitting device according to the present disclosure, since the heat dissipation surface is formed by the grooves without changing the thickness of the lead frame, it may contribute to miniaturization and thinning of the light emitting device package.
또한, 본 개시에 따른 다른 반도체 발광소자에 의하면, 각 반도체 발광소자가 캐비티의 중심에서 방사형으로 위치되므로 빛이 캐비티의 일 측으로 치우침 없이 균일하게 나오게 되는 이점을 가질 수 있다.In addition, according to another semiconductor light emitting device according to the present disclosure, since each semiconductor light emitting device is radially positioned at the center of the cavity, light may be uniformly emitted without being biased toward one side of the cavity.
도 1은 종래 반도체 발광소자 패키지의 일 예를 보인 도면,1 is a view showing an example of a conventional semiconductor light emitting device package;
도 2는 종래 반도체 발광소자 패키지의 다른 예를 보인 도면,2 is a view showing another example of a conventional semiconductor light emitting device package;
도 3은 본 개시에 따른 반도체 발광소자 패키지의 일 예를 보인 도면, 3 is a view illustrating an example of a semiconductor light emitting device package according to the present disclosure;
도 4는 본 개시에 따른 반도체 발광소자 패키지의 상면을 보인 도면,4 is a view showing an upper surface of a semiconductor light emitting device package according to the present disclosure;
도 5는 본 개시에 따른 반도체 발광소자 패키지의 하면을 보인 도면,5 is a view showing a bottom surface of a semiconductor light emitting device package according to the present disclosure;
도 6은 본 개시에 따른 반도체 발광소자 패키지의 다른 예를 보인 도면,6 illustrates another example of a semiconductor light emitting device package according to the present disclosure;
도 7은 본 개시에 따른 반도체 발광소자 패키지의 또 다른 예를 보인 도면,7 is a view showing another example of a semiconductor light emitting device package according to the present disclosure;
도 8은 본 개시에 따른 반도체 발광소자 패키지의 다른 예를 보인 도면,8 illustrates another example of a semiconductor light emitting device package according to the present disclosure;
도 9는 도 8의 반도체 발광소자 패키지의 하면을 보인 도면,9 is a view illustrating a bottom surface of the semiconductor light emitting device package of FIG. 8;
도 10은 도 9의 일 변형예를 보인 도면.10 is a view showing a modification of FIG.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090107193A KR101041503B1 (en) | 2009-11-06 | 2009-11-06 | Semiconductor light emitting device package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090107193A KR101041503B1 (en) | 2009-11-06 | 2009-11-06 | Semiconductor light emitting device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110050285A KR20110050285A (en) | 2011-05-13 |
KR101041503B1 true KR101041503B1 (en) | 2011-06-16 |
Family
ID=44361127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090107193A KR101041503B1 (en) | 2009-11-06 | 2009-11-06 | Semiconductor light emitting device package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101041503B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101950756B1 (en) * | 2011-10-11 | 2019-02-21 | 엘지이노텍 주식회사 | Light emitting device package |
CN103682066B (en) | 2012-09-21 | 2016-08-03 | 展晶科技(深圳)有限公司 | Light emitting diode module and manufacture method thereof |
JP6107136B2 (en) * | 2012-12-29 | 2017-04-05 | 日亜化学工業株式会社 | LIGHT EMITTING DEVICE PACKAGE, LIGHT EMITTING DEVICE INCLUDING THE SAME, AND LIGHTING DEVICE EQUIPPED WITH THE LIGHT EMITTING DEVICE |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080064591A (en) * | 2007-01-05 | 2008-07-09 | 페어차일드코리아반도체 주식회사 | High power semiconductor package |
-
2009
- 2009-11-06 KR KR1020090107193A patent/KR101041503B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080064591A (en) * | 2007-01-05 | 2008-07-09 | 페어차일드코리아반도체 주식회사 | High power semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
KR20110050285A (en) | 2011-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9929330B2 (en) | Light emitting diode package | |
JP4123105B2 (en) | Light emitting device | |
US8030762B2 (en) | Light emitting diode package having anodized insulation layer and fabrication method therefor | |
US7755099B2 (en) | Light emitting device package | |
KR100653645B1 (en) | Packcage of light emitting device and method of manufacturing the package | |
KR20070042710A (en) | Package of light emitting diode | |
KR100705552B1 (en) | Light emitting diode | |
KR100999746B1 (en) | Lighting emitting device package and fabrication method thereof | |
KR101018119B1 (en) | LED package | |
KR101041503B1 (en) | Semiconductor light emitting device package | |
KR100634301B1 (en) | Light Emission Diode | |
JP6566791B2 (en) | Light emitting device | |
JP6646982B2 (en) | Light emitting device | |
KR20080005851A (en) | Light-emitting device | |
JP2017050342A (en) | Light-emitting device | |
JP2017050344A (en) | Light-emitting device | |
US20210091287A1 (en) | Light emitting diode package | |
US9887179B2 (en) | Light emitting diode device and light emitting device using the same | |
JP6537410B2 (en) | Method of manufacturing light emitting device | |
JP2017050345A (en) | Manufacturing method for light-emitting device | |
JP2017050343A (en) | Light emitting device | |
JP2017050104A (en) | Light emitting device | |
KR101288470B1 (en) | Light emitting device package | |
JP2019212647A (en) | Light emitting device | |
KR20130051457A (en) | Light-emitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140121 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150224 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160317 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170609 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20181105 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20200114 Year of fee payment: 10 |