KR101039139B1 - Method for fabricating phase shift mask in semicondutor device - Google Patents
Method for fabricating phase shift mask in semicondutor device Download PDFInfo
- Publication number
- KR101039139B1 KR101039139B1 KR1020070069336A KR20070069336A KR101039139B1 KR 101039139 B1 KR101039139 B1 KR 101039139B1 KR 1020070069336 A KR1020070069336 A KR 1020070069336A KR 20070069336 A KR20070069336 A KR 20070069336A KR 101039139 B1 KR101039139 B1 KR 101039139B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- film
- light blocking
- film pattern
- forming
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
투명기판 상에 위상반전막을 형성하고, 위상반전막 상에 상기 위상반전막을 선택적으로 노출시키는 광차단막 패턴을 형성한다. 광차단막 패턴 상에 버퍼막 패턴을 형성한 후, 버퍼막 패턴 및 광차단막 패턴에 의해 노출된 위상반전막을 선택적으로 식각하여 위상반전막 패턴을 형성하는 반도체소자의 위상반전마스크 형성방법을 제시한다. A phase inversion film is formed on the transparent substrate, and a light blocking film pattern for selectively exposing the phase inversion film is formed on the phase inversion film. After forming a buffer film pattern on the light blocking film pattern, a method of forming a phase inversion mask of a semiconductor device for forming a phase inversion film pattern by selectively etching the phase inversion film exposed by the buffer film pattern and the light blocking film pattern.
위상반전마스크, 광차단막, 산화막, 산소 플라즈마 Phase inversion mask, light shielding film, oxide film, oxygen plasma
Description
본 발명은 반도체소자의 형성방법에 관한 것으로, 보다 구체적으로 반도체소자의 위상반전마스크의 제조방법에 관한 것이다.The present invention relates to a method of forming a semiconductor device, and more particularly to a method of manufacturing a phase inversion mask of a semiconductor device.
반도체소자를 제조하는 공정과정에서 반도체기판에 형성하고자 하는 패턴을 구현하기 위한 방법으로 패턴이 형성된 포토마스크가 이용된다. 포토마스크 상에 구현된 패턴은 포토리소그라피(photolithgraphy) 공정을 통해 웨이퍼 상으로 전사되므로, 포토마스크의 제조 공정은 매우 중요하게 인식되고 있다. In the process of manufacturing a semiconductor device, a photomask having a pattern is used as a method for implementing a pattern to be formed on a semiconductor substrate. Since the pattern embodied on the photomask is transferred onto the wafer through a photolithgraphy process, the manufacturing process of the photomask is very important.
일반적으로, 위상반전마스크를 형성하기 위해서는 먼저, 투명기판 상에 위상반전막, 광차단막 및 레지스트막을 형성한 후, 레지스트막에 전자빔을 이용하여 형성하고자 하는 회로 패턴을 전사한다. 이어서, 현상액을 이용한 현상공정을 수행하여 광차단막을 선택적으로 노출시키는 레지스트 패턴을 형성한 후, 레지스트 패턴에 의해 노출된 광차단막을 식각하여 광차단막 패턴을 형성한다. 이어서, 레지스트 패턴을 제거한 후, 광차단막 패턴을 식각마스크로 사용한 식각공정을 수행하여 위상반전막 패턴을 형성하는 과정으로 이루어진다. 여기서, 광차단막 패턴은 후속 위 상반전마스크의 가장자리 예컨대, 프레임영역에 배치되어 불필요한 광을 차단하는 역할을 한다. In general, in order to form a phase inversion mask, first, a phase inversion film, a light blocking film, and a resist film are formed on a transparent substrate, and then a circuit pattern to be formed is transferred to the resist film using an electron beam. Subsequently, a development pattern using a developer is formed to form a resist pattern for selectively exposing the light blocking film, and then the light blocking film exposed by the resist pattern is etched to form a light blocking film pattern. Subsequently, after the resist pattern is removed, an etching process using the light blocking film pattern as an etching mask is performed to form a phase inversion film pattern. Here, the light blocking layer pattern is disposed at the edge of the subsequent phase inversion mask, for example, the frame region, to block unnecessary light.
그런데, 위상반전막 패턴을 형성하는 과정에서 식각마스크로 사용된 광차단막 패턴이 손실(loss)되어 광차단막 패턴의 두께가 변화될 수 있다. 광차단막 패턴이 손실되어 두께가 변화되면, 후속 웨이퍼 패터닝 과정에서 투과되는 광의 투과율을 변화시켜 패터닝 불량 등을 일으키게 된다.However, in the process of forming the phase shift pattern, the thickness of the light shield layer pattern may be changed by losing the light shield layer pattern used as the etching mask. If the thickness of the light blocking layer pattern is lost and the thickness is changed, the transmittance of the light transmitted in the subsequent wafer patterning process is changed to cause a patterning defect.
본 발명이 해결하고자 하는 기술적 과제는 광차단막 패턴의 손실을 방지할 수 있는 반도체소자의 위상반전마스크 형성방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method of forming a phase inversion mask of a semiconductor device capable of preventing loss of a light blocking film pattern.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체소자의 위상반전마스크 형성방법은, 투명기판 상에 위상반전막을 형성하는 단계; 상기 위상반전막 상에 상기 위상반전막을 선택적으로 노출시키는 광차단막 패턴을 형성하는 단계; 상기 광차단막 패턴 상에 버퍼막 패턴을 형성하는 단계; 및 상기 버퍼막 패턴 및 광차단막 패턴에 의해 노출된 위상반전막을 선택적으로 식각하여 위상반전막 패턴을 형성하는 단계를 포함한다. In order to achieve the above technical problem, a method of forming a phase inversion mask of a semiconductor device according to the present invention, forming a phase inversion film on a transparent substrate; Forming a light blocking layer pattern selectively exposing the phase inversion layer on the phase inversion layer; Forming a buffer film pattern on the light blocking film pattern; And selectively etching the phase shift layer exposed by the buffer layer pattern and the light blocking layer pattern to form a phase shift layer pattern.
상기 위상반전막 패턴은 몰리브덴실리콘산화질화막으로 형성하고, 상기 광차단막 패턴은 크롬막으로 형성하는 것이 바람직하다. The phase inversion film pattern may be formed of a molybdenum silicon oxynitride film, and the light blocking film pattern may be formed of a chromium film.
상기 버퍼막 패턴은 산소 플라즈마를 이용한 산화공정을 수행하여 산화막 패턴으로 형성하는 것이 바람직하다. The buffer film pattern may be formed as an oxide film pattern by performing an oxidation process using an oxygen plasma.
지금까지 설명한 바와 같이, 본 발명에 따른 위상반전마스크의 형성방법에 따르면, 광차단막 패턴 상에 버퍼막 패턴을 형성함으로써, 후속 광차단막 패턴을 식각마스크로 사용한 식각공정에서 광차단막 패턴이 함께 식각되어 손실되는 현상을 방지할 수 있다. As described above, according to the method of forming the phase reversal mask according to the present invention, by forming a buffer film pattern on the light blocking film pattern, the light blocking film pattern is etched together in an etching process using a subsequent light blocking film pattern as an etching mask. The loss phenomenon can be prevented.
이에 따라, 광차단막 패턴의 손실로 인한 투과율 변하를 방지할 수 있으므로, 마스크의 폐기처분률을 줄일 수 있으며 제조 공정 비용도 절감할 수 있다. Accordingly, since the transmittance change due to the loss of the light blocking film pattern can be prevented, the disposal rate of the mask can be reduced and the manufacturing process cost can be reduced.
도 1 내지 도 6은 본 발명에 따른 반도체소자의 위상반전마스크 형성방법을 설명하기 위해 나타내 보인 단면도들이다.1 to 6 are cross-sectional views illustrating a method of forming a phase inversion mask of a semiconductor device according to the present invention.
도 1을 참조하면, 석영기판과 같은 투명기판(100) 상에 위상반전막(110) 및 광차단막(120)을 형성한다. 위상반전막(110)은 투과되는 광의 위상을 반전시킬 수 있는 물질 예컨대, 몰리브덴실리콘산화질화(MoSiON)막으로 형성할 수 있다. 광차단막(120)은 투과되는 광을 차단할 수 있는 물질 예컨대, 크롬(Cr)막으로 형성할 수 있다. Referring to FIG. 1, a
다음에, 광차단막(120) 상에 광차단막(120)을 선택적으로 노출시키는 레지스트막 패턴(130)을 형성한다. 구체적으로, 광차단막(120) 상에 레지스트막을 형성한 후, 통상의 전자빔(e-beem)을 이용한 노광 공정을 수행하여 패턴을 레지스트막에 전사하고, 현상액을 이용한 현상공정을 수행하여 레지스트막 패턴(130)을 형성한다. Next, a
도 2를 참조하면, 레지스트막 패턴(130)에 의해 노출된 광차단막을 선택적으로 식각하여 위상반전막(130)을 선택적으로 노출시키는 광차단막 패턴(121)을 형성한다. Referring to FIG. 2, the light blocking film exposed by the
도 3을 참조하면, 레지스트 스트립(PR Strip) 공정을 수행한 후, 광차단막 패턴(121) 상부 표면에 버퍼막 패턴(140)을 형성한다. 버퍼막 패턴(140)은 바람직 하게는, 산소플라즈마(O2 Plasma)를 이용한 산화공정을 수행하여 산화막으로 형성할 수 있다.Referring to FIG. 3, after performing a resist strip process, a
구체적으로, 광차단막 패턴(121)이 형성된 투명기판(100)을 반응 챔버 내부로 로딩한 후, 챔버 내부로 산소가스를 공급하고, 적절한 전압을 인가하여 플라즈마를 발생시켜 산화막을 형성한다. 이때, 광차단막 패턴(121) 상부 표면에는 자연산화막(도시되지 않음)이 형성될 수 있는데, 산소 플라즈마를 이용하여 산화막을 성장시켜 산화막의 두께를 보다 안정적으로 확보할 수 있다. 버퍼막 패턴(140)은 후속 광차단막 패턴을 식각마스크로 사용한 식각공정 시 광차단막 패턴(121)이 손실(loss)되는 것을 방지시켜주는 역할을 한다. Specifically, after loading the
한편, 레지스트 스트립 공정을 수행한 이후에, 세정공정을 수행하여 레지스트 스트립 공정과정에서 유발된 레지스트 잔류물 등을 제거할 수 있다. Meanwhile, after performing the resist strip process, the cleaning process may be performed to remove the resist residues caused during the resist strip process.
도 4을 참조하면, 버퍼막 패턴(140) 및 광차단막 패턴(121)을 식각마스크로 사용한 식각공정을 수행하여 위상반전막 패턴(111)을 형성한다. 식각공정은 플라즈마 식각 또는 건식 식각공정을 이용하여 수행할 수 있다.Referring to FIG. 4, an etching process using the
여기서, 위상반전막 패턴(111)이 식각되는 동안, 버퍼막 패턴(140)이 식각되어 하부의 광차단막 패(121)턴이 손실되는 것을 방지할 수 있다. Here, while the phase
다음에, 위상반전막 패턴(111)이 형성된 투명기판에 열처리(annealing) 공정을 수행한다. 열처리 공정은 150 내지 200℃ 온도에서 수행할 수 있다. 열처리 공정을 수행함으로써, 위상반전막 패턴 형성 시 함께 식각되어 손상된 버퍼막 패 턴(140)의 표면을 완화시켜 투과율 변화를 방지할 수 있다. Next, an annealing process is performed on the transparent substrate on which the phase
한편, 위상반전막 패턴(111)을 형성한 이후에, 세정공정을 수행하여 기판 표면에 잔류하는 식각부산물 등을 제거할 수 있다. On the other hand, after the phase
도 5를 참조하면, 위상반전막 패턴(111) 및 광차단막 패턴(121)이 형성된 투명기판(100) 일부를 선택적으로 노출시키는 제2 레지스트막 패턴(150)을 형성한다. 여기서, 제2 레지스트막 패턴은 후속 불필요한 광의 입사를 차단하기 위한 가장자리 영역 예컨대, 프레임 부분이 노출되게 배치될 수 있다. Referring to FIG. 5, a second
도 6을 참조하면, 제2 레지스트막 패턴(150)에 의해 노출된 광차단막 패턴(121) 선택적으로 식각하여 투명기판(100) 일부영역 예컨대, 프레임 부분에서는 위상반전막 패턴(111) 및 광차단막 패턴(121)을 형성하고, 투명기판(100) 일부 영역 예컨대, 투과되는 광의 위상을 반전시키는 메인 칩 영역에서는 위상반전막 패턴(111)만을 형성한다. Referring to FIG. 6, the light
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가진 변형이 가능함은 당연하다. Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.
도 1 내지 도 6은 본 발명에 따른 반도체소자의 위상반전마스크의 제조방법을 설명하기 위해 나타내 보인 단면도들이다.1 to 6 are cross-sectional views illustrating a method of manufacturing a phase inversion mask of a semiconductor device according to the present invention.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070069336A KR101039139B1 (en) | 2007-07-10 | 2007-07-10 | Method for fabricating phase shift mask in semicondutor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070069336A KR101039139B1 (en) | 2007-07-10 | 2007-07-10 | Method for fabricating phase shift mask in semicondutor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090005912A KR20090005912A (en) | 2009-01-14 |
KR101039139B1 true KR101039139B1 (en) | 2011-06-03 |
Family
ID=40487426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070069336A KR101039139B1 (en) | 2007-07-10 | 2007-07-10 | Method for fabricating phase shift mask in semicondutor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101039139B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990070107A (en) * | 1998-02-17 | 1999-09-15 | 윤종용 | Halftone phase inversion mask and manufacturing method thereof |
KR20010009737A (en) * | 1999-07-13 | 2001-02-05 | 김영환 | A method of fabricating a mask |
-
2007
- 2007-07-10 KR KR1020070069336A patent/KR101039139B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990070107A (en) * | 1998-02-17 | 1999-09-15 | 윤종용 | Halftone phase inversion mask and manufacturing method thereof |
KR20010009737A (en) * | 1999-07-13 | 2001-02-05 | 김영환 | A method of fabricating a mask |
Also Published As
Publication number | Publication date |
---|---|
KR20090005912A (en) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6380204B2 (en) | Halftone phase shift mask blank, halftone phase shift mask and pattern exposure method | |
JP6477159B2 (en) | Halftone phase shift mask blank and method of manufacturing halftone phase shift mask blank | |
JP5180549B2 (en) | Photomask bridge repair method | |
KR20080062751A (en) | Photomask for depressing haze and method of fabricating the same | |
KR100745065B1 (en) | Method for removing a growth particle on Phase Shift Mask | |
US7838179B2 (en) | Method for fabricating photo mask | |
US20090053620A1 (en) | Blank Mask and Method for Fabricating Photomask Using the Same | |
KR101039139B1 (en) | Method for fabricating phase shift mask in semicondutor device | |
JP3061790B1 (en) | Mask manufacturing method and pattern forming method | |
TW201918790A (en) | Masks and methods of forming the same | |
JP6627926B2 (en) | Method for manufacturing phase shift mask blanks | |
KR100930380B1 (en) | How to fix defects in the photomask | |
KR100818705B1 (en) | Phase shift mask having dense contact hole pattern region in frame region around chip region and fabricating method thereof | |
KR100818704B1 (en) | Method for fabricating photo mask with using Cr layer as phase shifter | |
KR100755065B1 (en) | Method for depressing growable residue | |
TW202217439A (en) | Manufacturing method of photomask and photomask blank | |
KR100924336B1 (en) | Method for fabricating photomask for suppressing haze | |
KR20090044422A (en) | Method for fabricating photo mask to suppress haze | |
KR20110077982A (en) | Binary photo mask and method of fabricating the same | |
KR20070066804A (en) | Method of fabricating a halftone phase shift mask | |
KR20100135100A (en) | Method for manufacturing photomask | |
KR20080001459A (en) | Method of manufacturing photo mask | |
KR20090015422A (en) | Method for repairing defect in photo mask | |
KR20080002616A (en) | Method of fabricating a halftone phase shift mask | |
KR20090097494A (en) | Method for fabricating phase shift mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140423 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |