KR101038874B1 - 이미지센서 및 그 제조방법 - Google Patents
이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR101038874B1 KR101038874B1 KR1020080109804A KR20080109804A KR101038874B1 KR 101038874 B1 KR101038874 B1 KR 101038874B1 KR 1020080109804 A KR1020080109804 A KR 1020080109804A KR 20080109804 A KR20080109804 A KR 20080109804A KR 101038874 B1 KR101038874 B1 KR 101038874B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- wiring
- conductivity type
- ion implantation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims description 44
- 238000002955 isolation Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000035945 sensitivity Effects 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 5
- 230000003685 thermal hair damage Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14607—Geometry of the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지센서는 제1 기판에 형성된 리드아웃 회로(Readout Circuitry); 상기 리드아웃 회로와 전기적으로 연결되어 상기 제1 기판상에 형성된 배선; 상기 배선 상에 형성된 매몰금속층; 상기 매몰금속층 상에 형성된 이미지감지부(Image Sensing Device); 및 상기 이미지감지부와 상기 배선이 전기적으로 연결되도록 형성된 비아플러그;를 포함하는 것을 특징으로 한다.
이미지센서, 포토다이오드
Description
실시예는 이미지센서 및 그 제조방법에 관한 것이다.
이미지센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체소자로서, 전하결합소자(Charge Coupled Device: CCD)와 씨모스(CMOS) 이미지센서(Image Sensor)(CIS)로 구분된다.
종래의 기술에서는 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 그런데, 칩사이즈(Chip Size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성(Image Quality)이 감소하는 경향을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack Height)의 감소가 이루어지지 못하여 에어리 디스크(Airy Disk)라 불리는 빛의 회절현상으로 수광부에 입사되는 포톤(Photon)의 수 역시 감소하는 경향을 보이고 있다.
이를 극복하기 위한 대안 중 하나로 포토다이오드를 비정질 실리콘(amorphous Si)으로 증착하거나, 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 등의 방법으로 리드아웃 서킷(Readout Circuitry)은 실리콘 기판(Si Substrate)에 형성시키고, 포토다이오드는 리드아웃 서킷 상부에 형성시키는 시도(이하 "3D 이미지센서"라고 칭함)가 이루어지고 있다. 포토다이오드와 리드아웃 서킷은 배선(Metal Line)을 통해 연결된다.
한편, 종래기술에 의하면 3D 이미지센서 제조시 칩(Chip) 상부에 위치한 Photodiode와 Si Sub에 형성되는 Readout Circuit부의 wafer-to-wafer Align이 어려운 문제가 있었으며, 리드아웃 회로의 배선과 포토다이오드의 접촉불량으로 오믹컨택을 얻기 어려운 문제가 있었다.
또한, 종래기술에 의하면 포토다이오드와 리드아웃 회로를 전기적으로 연결하는 비아플러그가 포토다이오드 내에 존재함으로써 필팩터를 감소시키는 문제가 있었다.
또한, 종래기술에 의하면 트랜스퍼트랜지스터 양단의 소스 및 드레인 모두 고농도 N형으로 도핑(Doping)되어 있으므로 전하공유(Charge Sharing)현상이 발생하게 되는 문제가 있다. 전하공유(Charge Sharing)현상이 발생하면 출력이미지의 감도를 낮추게 되며, 이미지 오류를 발생시킬 수도 있다. 또한, 종래기술에 의하면 포토다이오드와 리드아웃 서킷 사이에 포토차지(Photo Charge)가 원활히 이동하지 못해 암전류가 발생하거나, 새츄레이션(Saturation) 및 감도의 하락이 발생하고 있다.
또한, 종래기술에 의하면 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 후 상부 이미지감지부 영역에 대한 어닐링 공정이 진행되는 경우 하부 리드아웃 회 로, 배선 영역에 대한 열적 대미지가 발생할 수 있는 문제가 있다.
실시예는 상부의 이미지감지부와 리드아웃 회로의 연결을 위해 wafer-to-wafer Align이 필요 없고, 리드아웃 회로의 배선과 이미지감지부의 오믹컨택을 얻을 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 이미지감지부와 리드아웃 회로를 전기적으로 연결하는 비아플러그를 픽셀경계에 형성함으로써 필팩터를 향상시킬 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 필팩터를 높이면서 전하공유(Charge Sharing)현상이 발생하지 않을 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다. 또한, 실시예는 이미지감지부와 리드아웃서킷 사이에 포토차지(Photo Charge)의 원활한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
또한, 실시예는 웨이퍼 대 웨이퍼 본딩(Wafer-to-Wafer Bonding) 후 상부 이미지감지부 영역에 대한 어닐링 공정이 진행되는 경우 하부 리드아웃 회로, 배선 영역에 대한 열적 대미지를 방지할 수 있는 이미지센서 및 그 제조방법을 제공하고자 한다.
실시예에 따른 이미지센서는 제1 기판에 형성된 리드아웃 회로(Readout Circuitry); 상기 리드아웃 회로와 전기적으로 연결되어 상기 제1 기판상에 형성된 배선; 상기 배선 상에 형성된 매몰금속층; 상기 매몰금속층 상에 형성된 이미지감지부(Image Sensing Device); 및 상기 이미지감지부와 상기 배선이 전기적으로 연결되도록 형성된 비아플러그;를 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 이미지센서의 제조방법은 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계; 상기 리드아웃 회로와 전기적으로 연결되도록 제1 기판상에 배선을 형성하는 단계; 상기 배선 상에 매몰금속층을 형성하는 단계; 상기 매몰금속층 상에 이미지감지부(Image Sensing Device)를 형성하는 단계; 및 상기 이미지감지부와 상기 배선이 전기적으로 연결되는 비아플러그를 형성하는 단계를 포함하는 것을 특징으로 한다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 상부의 이미지감지부와 리드아웃 회로의 연결을 위해 wafer-to-wafer Align이 필요 없이 효율적으로 공정이 진행되며, N+ 이온주입 후 배선과 연결되는 비아플러그 형성공정을 통해 이미지감지부에 전압이 인가되도록 설계되어 리드아웃 회로의 배선과 이미지감지부의 오믹컨택을 얻을 수 있다.
또한, 실시예에 의하면 이미지감지부와 리드아웃 회로를 전기적으로 연결하는 비아플러그를 픽셀경계에 형성함으로써 필팩터를 향상시킬 수 있다.
또한, 실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 또한, 실시예에 의하면 포토다이 오드와 리드아웃서킷 사이에 전하 연결영역을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 및 감도의 하락을 방지할 수 있다.
또한, 실시예에 의하면 3차원 이미지센서(Image Sensor) 제조시 웨이퍼대 웨이퍼(wafer-to-wafer) 본딩(bonding) 후 레이저 어닐(Laser anneal) 처리를 할 경우 레이저(laser)에 의해 인가된 에너지가 리드아웃 서킷부분이나 로직(logic) 부분의 배선(metal line)에 손상을 입히는 것을 방지하기 위하여 리드아웃 서킷과 상부 이미지감지부 사이에 매몰금속층(burried metal layer)을 삽입함으로써 하부 리드아웃 회로, 배선 영역에 대한 열적 대미지를 방지할 수 있다. 즉, 실시예에 의하면 리드아웃회로가 있는 배선들에 손상을 주지않고 상부의 이미지감지부가 있는 실리콘(silicon) 영역을 액티베이션(activation)하기 위하여 충분한 레이저(Laser) 에너지를 인가할 수 있다.
또한, 실시예에 의하면 매몰금속층이 빛(light)의 상부의 이미지감지부를 지나 배선들 사이의 틈새를 지나 하부 기판의 전기접합영역을 형성하는 p-n 접합 영역에 도달하여 노이즈(noise)를 야기시키는 것을 방지 또는 최소화할 수 있다.
이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하 여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 씨모스 이미지센서에 한정되는 것이 아니며, 포토다이오드가 필요한 이미지센서에 적용이 가능하다.
(제1 실시예)
도 1은 제1 실시예에 따른 이미지센서의 단면도이다.
제1 실시예에 따른 이미지센서는 제1 기판(100)에 형성된 리드아웃 회로(Readout Circuitry)(120); 상기 리드아웃 회로(120)와 전기적으로 연결되어 상기 제1 기판(100)상에 형성된 배선(150); 상기 배선(150) 상에 형성된 매몰금속층(170); 상기 매몰금속층(170) 상에 형성된 이미지감지부(Image Sensing Device)(210); 및 상기 이미지감지부(210)와 상기 배선(150)이 전기적으로 연결되도록 형성된 비아플러그(250);를 포함할 수 있다.
상기 이미지감지부(210)는 포토다이오드(210)일 수 있으나 이에 한정되는 것이 아니고 포토게이트, 포토다이오드와 포토게이트의 결합형태 등이 될 수 있다. 한편, 실시예는 이미지감지부(210)가 결정형 반도체층에 형성된 예를 들고 있으나 이에 한정되는 것이 아니며 비정질 반도체층에 형성된 것을 포함한다.
도 1의 도면 부호 중 미설명 도면 부호는 이하 제조방법에서 설명하기로 한다.
이하, 도 2 내지 도 10을 참조하여 1 실시예에 따른 이미지센서의 제조방법을 설명한다.
우선, 도 2와 같이 제2 기판(200)에 이미지감지부(Image Sensing Device)(210)를 형성한다. 예를 들어, 결정형 반도체층에 이온주입에 의해 고농도 P형 전도층(216)과 저농도 N형 전도층(214)를 포함하는 포토다이오드(210)를 형성할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3a와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)을 준비한다. 도 3b는 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)의 상세도로서 이하 도 3b를 상세히 설명한다.
도 3b와 같이 배선(150)과 리드아웃 회로(Circuitry)(120)가 형성된 제1 기판(100)을 준비한다. 예를 들어, 제2 도전형 제1 기판(100)에 소자분리막(110)을 형성하여 액티브영역을 정의하고, 상기 액티브영역에 트랜지스터를 포함하는 리드아웃 회로(120)를 형성한다. 예를 들어, 리드아웃 회로(120)는 트랜스퍼트랜지스터(Tx)(121), 리셋트랜지스터(Rx)(123), 드라이브트랜지스터(Dx)(125), 실렉트랜지스터(Sx)(127)를 포함하여 형성할 수 있다. 이후, 플로팅디퓨젼영역(FD)(131), 상기 각 트랜지스터에 대한 소스/드레인영역(133, 135, 137)을 포함하는 이온주입영역(130)을 형성할 수 있다.
상기 제1 기판(100)에 리드아웃 회로(120)를 형성하는 단계는 상기 제1 기판(100)에 전기접합영역(140)을 형성하는 단계 및 상기 전기접합영역(140) 상부에 상기 배선(150)과 연결되는 제1 도전형 연결영역(147)을 형성하는 단계를 포함할 수 있다.
예를 들어, 상기 전기접합영역(140)은 PN 졍션(junction)(140) 일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 전기접합영역(140)은 제2 도전형 웰(141) 또는 제2 도전형 에피층 상에 형성된 제1 도전형 이온주입층(143), 상기 제1 도전형 이온주입층(143) 상에 형성된 제2 도전형 이온주입층(145)을 포함할 수 있다. 예를 들어, 상기 PN 졍션(junction)(140)은 도 2와 같이 P0(145)/N-(143)/P-(141) Junction 일 수 있으나 이에 한정되는 것은 아니다. 상기 제1 기판(100)은 제2 도전형으로 도전되어 있을 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 트랜스터 트랜지스터(Tx) 양단의 소스/드레인 간에 전압차(Potential Difference)가 있도록 소자 설계하여 포토차지(Photo Charge)의 완전한 덤핑(Fully Dumping)이 가능해질 수 있다. 이에 따라, 포토다이오드에서 발생한 포토차지(Photo Charge)가 플로팅디퓨젼 영역으로 덤핑됨에 따라 출력이미지 감도를 높일 수 있다.
즉, 실시예는 도 3b와 같이 리드아웃 회로(120)가 형성된 제1 기판(100)에 전기접합영역(140)을 형성시킴으로써 트랜스터 트랜지스터(Tx)(121) 양단의 소스/드레인 간에 전압차가 있도록 하여 포토차지의 완전한 덤핑이 가능해질 수 있다.
이하, 실시예의 포토차지의 덤핑구조에 대해서 구체적으로 설명한다.
실시예에서 N+ 졍션인 플로팅디퓨젼(FD)(131) 노드(Node)와 달리, 전기접합영역(140)인 P/N/P 졍션(140)은 인가전압이 모두 전달되지 않고 일정 전압에서 핀치오프(Pinch-off) 된다. 이 전압을 피닝볼티지(Pinning Voltage)이라 부르며 피닝볼티지(Pinning Voltage)는 P0(145) 및 N-(143) 도핑(Doping) 농도에 의존한다.
구체적으로, 포토다이오드(210)에서 생성된 전자는 PNP 졍션(140)으로 이동 하게 되며 트랜스퍼 트랜지스터(Tx)(121) 온(On)시, FD(131) 노드로 전달되어 전압으로 변환된다.
P0/N-/P- 졍션(140)의 최대 전압값은 피닝볼티지가 되고 FD(131) Node 최대 전압값은 Vdd-Rx Vth이 되므로, Tx(131) 양단간 전위차로 인해 차지쉐어링(Charge Sharing) 없이 칩(Chip) 상부의 포토다이오드(210)에서 발생한 전자가 FD(131) Node로 완전히 덤핑(Dumping) 될 수 있다.
즉, 실시예에서 제1 기판(100)인 실리콘 서브(Si-Sub)에 N+/Pwell Junction이 아닌 P0/N-/Pwell Junction을 형성시킨 이유는 4-Tr APS Reset 동작시 P0/N-/Pwell Junction에서 N-(143)에 + 전압이 인가되고 P0(145) 및 Pwell(141)에는 Ground 전압이 인가되므로 일정전압 이상에서는 P0/N-/Pwell Double Junction이 BJT 구조에서와 같이 Pinch-Off 발생하게 된다. 이를 Pinning Voltage라고 부른다. 따라서 Tx(121) 양단의 Source/Drain에 전압차가 발생하게 되어 Tx On/Off 동작 시 Charge Sharing 현상을 방지할 수 있다.
따라서 종래기술과 같이 단순히 포토다이오드가 N+ Junction으로 연결된 경우와 달리, 실시예에 의하면 새츄레이션(Saturation) 저하 및 감도 하락 등의 문제를 피할 수 있다.
다음으로, 실시예에 의하면 포토다이오드와 리드아웃서킷 사이에 제1 도전형 연결영역(147)을 형성하여 포토차지(Photo Charge)의 원할한 이동통로를 만들어 줌으로써 암전류소스를 최소화하고, 새츄레이션(Saturation) 저하 및 감도의 하락을 방지할 수 있다.
이를 위해, 제1 실시예는 P0/N-/P- 졍션(140)의 표면에 오미컨택(Ohmic Contact)을 위한 제1 도전형 연결영역(147)을 형성할 수 있다. 상기 N+ 영역(147)은 상기 P0(145)를 관통하여 N-(143)에 접촉하도록 형성할 수 있다.
한편, 이러한 제1 도전형 연결영역(147)이 리키지 소소스(Leakage Source)가 되는 것을 최소화하기 위해 제1 도전형 연결영역(147)의 폭을 최소화할 수 있다. 이를 위해, 실시예는 제1 메탈컨택(151a) 에치(Etch) 후 플러그 임플란트(Plug Implant)를 진행할 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 다른 예로 이온주입패턴(미도시)을 형성하고 이를 이온주입마스크로 하여 제1 도전형 연결영역(147)을 형성할 수도 있다.
즉, 제1 실시예와 같이 컨택(Contact) 형성 부에만 국부적으로 N+ Doping을 한 이유는 다크시그널(Dark Signal)을 최소화하면서 오믹컨택(Ohmic Contact) 형성을 원활히 해 주기 위함이다. 종래기술과 같이, Tx Source 부 전체를 N+ Doping 할 경우 기판표면 댕글링본드(Si Surface Dangling Bond)에 의해 Dark Signal이 증가할 수 있다.
그 다음으로, 상기 제1 기판(100) 상에 층간절연층(160)을 형성하고, 배선(150)을 형성할 수 있다. 상기 배선(150)은 제1 메탈컨택(151a), 제1 메탈(151), 제2 메탈(152), 제3 메탈(153)을 포함할 수 있으나 이에 한정되는 것은 아니다.
다음으로, 실시예는 상기 배선(150) 상에 매몰금속층(170)을 형성할 수 있다. 상기 매몰금속층(170)은 코발트(Co) 타이타늄(Ti), 알루미늄(Al), 텅스텐(W) 등일 수 있으나 이에 한정되는 것은 아니다.
또한, 실시예에서 상기 매몰금속층(170)은 이후 진행되는 레이저 어닐링 에너지의 90% 이상을 차단하기 위해 500Å 이상으로 형성될 수 있다.
예를 들어, 최 상부에 다른 배선(150)들과 연결되지 않고 상부에 매몰금속층(170)을 층간절연층(160)에 형성할 수 있다. 매몰금속층(170)은 일정 두께의 금속층(metal layer)을 전면에 증착 후 픽셀(pixel) 영역의 경우 각 필셀(pixel)의 리드아숫 회로의 배선들을 최대한 보호하도록 패터닝(patterning)할 수 있다. 예를 들어, 상기 매몰금속층(170)은 상기 최상부 배선인 제3 메탈(153)의 폭 이상으로 형성될 수 있다.
실시예에 의하면 3차원 이미지센서(Image Sensor) 제조시 웨이퍼대 웨이퍼(wafer-to-wafer) 본딩(bonding) 후 레이저 어닐(Laser anneal) 처리를 할 경우 레이저(laser)에 의해 인가된 에너지가 리드아웃 서킷부분이나 로직(logic) 부분의 배선(metal line)에 손상을 입히는 것을 방지하기 위하여 리드아웃 서킷과 상부 이미지감지부 사이에 매몰금속층(burried metal layer)을 삽입함으로써 하부 리드아웃 회로, 배선 영역에 대한 열적 대미지를 방지할 수 있다. 즉, 실시예에 의하면 리드아웃회로가 있는 배선들에 손상을 주지않고 상부의 이미지감지부가 있는 실리콘(silicon) 영역을 액티베이션(activation)하기 위하여 충분한 레이저(Laser) 에너지를 인가할 수 있다.
또한, 실시예에 의하면 매몰금속층이 빛(light)의 상부의 이미지감지부를 지나 배선들 사이의 틈새를 지나 하부 기판의 전기접합영역을 형성하는 p-n 접합 영역에 도달하여 노이즈(noise)를 야기시키는 것을 방지 또는 최소화할 수 있다.
다음으로, 도 4와 같이 상기 배선(150) 상에 이미지감지부(Image Sensing Device)(210)가 형성된 제2 기판(200)을 본딩하고, 이후, 도 5와 같이 이미지감지부(210)를 남기로 제2 기판(200)을 제거한다.
다음으로, 도 6과 같이 노출된 이미지감지부(210) 상측에 제2 도전형 이온주입영역(231)을 형성한다. 예를 들어, Chip 상부의 Photodiode 표면(Surface)에 P0 Implant를 진행할 수 있다. 상기 제2 도전형 이온주입영역(231)은 소자분리 및 바이어스층의 역할을 할 수 있다.
다음으로, 도 7과 같이 상기 이미지감지부(210)의 픽셀경계에 제2 도전형 이온주입 소자분리영역(233)을 형성한다. 예를 들어, Photo 공정 및 이온주입 공정을 이용하여 Pixel-to-Pixel Isolation을 목적으로 P0부(233)를 형성할 수 있다. 상기 제2 도전형 이온주입영역(231)과 제2 도전형 이온주입 소자분리영역(233)은 소주분리영역(230)으로서 역할을 할 수 있다.
다음으로, 도 8과 같이 상기 제2 도전형 이온주입 소자분리영역(233) 내에 제1 도전형 제1 이온주입 영역(241)을 형성한다. 예를 들어, Photo 공정 및 이온 주입 공정을 이용하여 Chip 상부의 Photodiode(210)와 Si-Sub의 Read-out Circuit부(120)를 연결하기 위한 목적으로 제1 N+ Implant(241)를 진행할 수 있다.
이후, 도 9와 같이 상기 이미지감지부(210)와 상기 제1 도전형 제1 이온주입영역(241)을 전기적으로 연결하는 제1 도전형 제2 이온주입영역(243)을 형성한다. 예를 들어, Photo 공정 및 이온 주입 공정을 이용하여 Chip 상부의 Photodiode(210)와 Si-Sub의 Read-out Circuit부(120)를 연결하기 위한 목적으로 상기 제1 도전형 제1 이온주입영역(241)과 이미지감지부(210)를 전기적으로 연결하는 제2 N+ Implant(243)를 진행할 수 있다. 상기 제1 도전형 제1 이온주입영역(241)과 제1 도전형 제2 이온주입영역(243)은 제1 도전형 비아연결영역(240)이 될 수 있다.
이후 Laser Annealing 등의 열처리를 통해 Bonding 이후에 이온 주입시킨 Layer를 Activation시켜 준다. 예를 들어, 상기 레이저 어닐링은 600mJ/cm2~1200mJ/cm2의 에너지로 진행하여 Bonding 이후에 이온 주입시킨 Layer를 활성화시킬 수 있으나 상기 에너지에 한정되는 것은 아니다.
일반적으로 레이저(Laser)에 의해 주입된 광에너지는 산화막(oxide) 같은 절연물질에서는 투과를 잘하고 실리콘(silicon)에서 흡수되어 실리콘(silicon) 온도를 높이며, 금속(metal)은 광 에너지를 일부 흡수하거나 반사하여 온도가 상승한다. 그리고 산화막(oxide)은 열 전달 특성이 좋지 않다.
이때 실시예에서 매몰금속층은 레이저(laser)에 의해 주입되는 광 에너지를 흡수하거나 반사한다. 반사된 에너지는 상부의 이미지감지부(210)가 있는 상부 실리콘 기판에 흡수되어 실리콘의 온도를 더욱 증가시키는 데 기여한다. 흡수된 에너지는 매몰금속층(170)의 온도를 올리나 매몰금속층(170) 상부의 절연막 두께보다 그 하부의 두께를 더 두껍게 하여 열이 하부로 전달 되지 않아도록 제작할 수 있다.
예를 들어, 매몰금속층(170)과 배선(150)간의 간격이 매몰금속층(170)과 이미지감지부(210)의 간격보다 약 2배 이상으로 형성함으로써 열이 하부로 전달 되지 않아도록 제작할 수 있다.
이러한 매몰금속층(170)은 그 하부의 배선(150) 들이 국부적인 열 증가에 따른 손상을 방지하도록 돕는다.
다음으로, 도 10과 같이 상기 제1 도전형 제1 이온주입영역(241)을 관통하여 상기 배선(150)과 전기적으로 연결되는 비아플러그(250)를 형성한다. 예를 들어, Photodiode(210)에 전압을 인가하고 Photo-charge를 Si-Sub의 리드아웃 회로(120)로 넘겨주기 위해 Chip 상부의 Photodiode(210)에 Hole을 파고 비아플러그(250)를 형성한다.
도 11은 제1 실시예에 따른 이미지센서의 평면도이다.
실시예에 따른 이미지센서 및 그 제조방법에 의하면 상부의 이미지감지부와 리드아웃 회로의 연결을 위해 wafer-to-wafer Align이 필요 없이 효율적으로 공정이 진행되며, N+ 이온주입(240) 후 배선과 연결되는 비아플러그 형성공정을 통해 이미지감지부에 전압이 인가되도록 설계되어 리드아웃 회로의 배선과 이미지감지부의 오믹컨택을 얻을 수 있다.
또한, 실시예에 의하면 이미지감지부와 리드아웃 회로를 전기적으로 연결하는 비아플러그를 픽셀경계에 형성함으로써 필팩터를 향상시킬 수 있다.
또한, 실시예에 의하면 3차원 이미지센서(Image Sensor) 제조시 웨이퍼대 웨이퍼(wafer-to-wafer) 본딩(bonding) 후 레이저 어닐(Laser anneal) 처리를 할 경우 레이저(laser)에 의해 인가된 에너지가 리드아웃 서킷부분이나 로직(logic) 부분의 배선(metal line)에 손상을 입히는 것을 방지하기 위하여 리드아웃 서킷과 상 부 이미지감지부 사이에 매몰금속층(burried metal layer)을 삽입함으로써 하부 리드아웃 회로, 배선 영역에 대한 열적 대미지를 방지할 수 있다. 즉, 실시예에 의하면 리드아웃회로가 있는 배선들에 손상을 주지않고 상부의 이미지감지부가 있는 실리콘(silicon) 영역을 액티베이션(activation)하기 위하여 충분한 레이저(Laser) 에너지를 인가할 수 있다.
또한, 실시예에 의하면 매몰금속층이 빛(light)의 상부의 이미지감지부를 지나 배선들 사이의 틈새를 지나 하부 기판의 전기접합영역을 형성하는 p-n 접합 영역에 도달하여 노이즈(noise)를 야기시키는 것을 방지 또는 최소화할 수 있다.
(제2 실시예)
도 12는 제2 실시예에 따른 이미지센서의 단면도이다.
제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있다.
한편, 제2 실시예는 제1 실시예와 달리 매몰금속층(170)이 비아플러그(250)와 소정 거리를 두고 형성되며, 매몰금속층(170)이 기판의 전면에 형성되는 예이다. 이로써, 하부 배선을 효과적으로 보호하고, 하부 기판으로 투과하는 빛을 차단하여 노이즈를 방지할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 제1 실시예에 따른 이미지센서의 단면도.
도 2 내지 도 10은 제1 실시예에 따른 이미지센서의 제조방법의 공정단면도.
도 11은 제1 실시예에 따른 이미지센서의 평면도.
도 12는 제2 실시예에 따른 이미지센서의 단면도.
Claims (20)
- 제1 기판에 형성된 리드아웃 회로(Readout Circuitry);상기 리드아웃 회로와 전기적으로 연결되어 상기 제1 기판상에 형성된 배선;상기 배선 상에 형성된 매몰금속층;상기 매몰금속층 상에 형성된 이미지감지부(Image Sensing Device);상기 이미지감지부와 상기 배선이 전기적으로 연결되도록 형성된 비아플러그;상기 이미지감지부의 픽셀경계에 형성된 제2 도전형 이온주입 소자분리영역;상기 제2 도전형 이온주입 소자분리영역 내에 형성된 제1 도전형 제1 이온주입 영역; 및상기 이미지감지부와 상기 제1 도전형 제1 이온주입영역을 전기적으로 연결하는 제1 도전형 제2 이온주입영역;을 포함하고,상기 비아플러그는 상기 제2 도전형 이온주입 소자분리영역 및 상기 제1 도전형 제1 이온주입영역을 관통하여 상기 배선과 전기적으로 연결되는 것을 특징으로 하는 이미지센서.
- 제1 항에 있어서,상기 비아플러그는 픽셀경계에 형성된 것을 특징으로 하는 이미지센서.
- 삭제
- 삭제
- 제2 항에 있어서,상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 형성된 전기접합영역을 더 포함하는 것을 특징으로 하는 이미지센서.
- 제1 기판에 형성된 리드아웃 회로(Readout Circuitry);상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 형성된 전기접합영역;상기 전기접합영역과 전기적으로 연결되어 상기 제1 기판상에 형성된 배선;상기 전기접합영역과 상기 배선 사이에 형성된 제1 도전형 연결영역;상기 배선 상에 형성된 매몰금속층;상기 매몰금속층 상에 형성된 이미지감지부(Image Sensing Device);상기 이미지감지부와 상기 배선이 전기적으로 연결되도록 형성된 비아플러그;를 포함하며,상기 비아플러그는 픽셀경계에 형성된 것을 특징으로 하는 이미지센서.
- 제6 항에 있어서,상기 제1 도전형 연결영역은상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성된 제1 도전형 연결영역인 것을 특징으로 하는 이미지센서.
- 제5 항에 있어서,상기 리드아웃회로는 트랜지스터를 포함하며,상기 트랜지스터 양측의 소스와 드레인 간의 전압차(Potential Difference)가 있는 것을 특징으로 하는 이미지센서.
- 제8 항에 있어서,상기 트랜지스터는 트랜스퍼 트랜지스터이며,상기 트랜스퍼 트랜지스터 소스와 드레인인 플로팅 디퓨젼영역 간의 전압차(Potential Difference)가 있는 것을 특징으로 하는 이미지센서.
- 제1 항에 있어서,상기 매몰금속층은상기 배선과 접하지 않는 것을 특징으로 하는 이미지센서.
- 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;상기 리드아웃 회로와 전기적으로 연결되도록 제1 기판상에 배선을 형성하는 단계;상기 배선 상에 매몰금속층을 형성하는 단계;상기 매몰금속층 상에 이미지감지부(Image Sensing Device)를 형성하는 단계; 및상기 이미지감지부와 상기 배선이 전기적으로 연결되는 비아플러그를 형성하는 단계를 포함하고,상기 비아플러그를 형성하는 단계는 상기 비아플러그를 픽셀경계에 형성하는것을 특징으로 하며,상기 비아플러그를 픽셀경계에 형성하는 단계는,상기 이미지감지부의 픽셀경계에 제2 도전형 이온주입 소자분리영역을 형성하는 단계; 및상기 제2 도전형 이온주입 소자분리영역을 관통하여 상기 배선과 전기적으로 연결되는 비아플러그를 형성하는 단계;를 포함하며,상기 비아플러그를 픽셀경계에 형성하는 단계는,상기 제2 도전형 이온주입 소자분리영역 내에 제1 도전형 제1 이온주입 영역을 형성하는 단계;상기 이미지감지부와 상기 제1 도전형 제1 이온주입영역을 전기적으로 연결하는 제1 도전형 제2 이온주입영역을 형성하는 단계; 및상기 제1 도전형 제1 이온주입영역을 관통하여 상기 배선과 전기적으로 연결되는 비아플러그를 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
- 삭제
- 삭제
- 삭제
- 제11 항에 있어서,상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제1 기판에 리드아웃 회로(Readout Circuitry)를 형성하는 단계;상기 리드아웃 회로와 전기적으로 연결되도록 상기 제1 기판에 전기접합영역을 형성하는 단계;상기 전기접합영역 상에 제1 도전형 연결영역을 형성하는 단계;상기 제1 도전형 연결영역 상에 배선을 형성하는 단계;상기 배선 상에 매몰금속층을 형성하는 단계;상기 매몰금속층 상에 이미지감지부(Image Sensing Device)를 형성하는 단계; 및상기 이미지감지부와 상기 배선이 전기적으로 연결되는 비아플러그를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지센서의 제조방법.
- 제16 항에 있어서,상기 제1 도전형 연결영역은상기 전기접합영역 상부에 상기 배선과 전기적으로 연결되어 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
- 제15항에 있어서,상기 리드아웃 회로는 상기 기판의 액티브영역에 형성된 트랜스퍼 트랜지스터를 포함하고,상기 전기접합영역의 이온주입농도가 상기 트랜스퍼 트랜지스터의 드레인인 플로팅디퓨젼 영역의 이온주입농도보다 낮은 것을 특징으로 하는 이미지센서의 제조방법.
- 제11 항에 있어서,상기 매몰금속층을 형성하는 단계에서,상기 매몰금속층은 상기 배선과 접하지 않는 것을 특징으로 하는 이미지센서의 제조방법.
- 제11 항에 있어서,상기 매몰금속층을 형성하는 단계에서,상기 매몰금속층과 상기 배선간의 거리가 상기 매몰금속층으로 부터 이미지감지부의 거리보다 멀게 형성되는 것을 특징으로 하는 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080109804A KR101038874B1 (ko) | 2008-11-06 | 2008-11-06 | 이미지센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080109804A KR101038874B1 (ko) | 2008-11-06 | 2008-11-06 | 이미지센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100050751A KR20100050751A (ko) | 2010-05-14 |
| KR101038874B1 true KR101038874B1 (ko) | 2011-06-02 |
Family
ID=42276703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080109804A KR101038874B1 (ko) | 2008-11-06 | 2008-11-06 | 이미지센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101038874B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032497A (ja) * | 2004-07-13 | 2006-02-02 | Sony Corp | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
| KR100660275B1 (ko) * | 2004-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법 |
| KR20080084749A (ko) * | 2007-03-16 | 2008-09-19 | 후지필름 가부시키가이샤 | 고체 촬상 디바이스 |
| JP2008235478A (ja) * | 2007-03-19 | 2008-10-02 | Nikon Corp | 撮像素子 |
-
2008
- 2008-11-06 KR KR1020080109804A patent/KR101038874B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032497A (ja) * | 2004-07-13 | 2006-02-02 | Sony Corp | 固体撮像素子と固体撮像装置、固体撮像素子の製造方法 |
| KR100660275B1 (ko) * | 2004-12-29 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 화소의 전달 트랜지스터 및 그 제조방법 |
| KR20080084749A (ko) * | 2007-03-16 | 2008-09-19 | 후지필름 가부시키가이샤 | 고체 촬상 디바이스 |
| JP2008235478A (ja) * | 2007-03-19 | 2008-10-02 | Nikon Corp | 撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100050751A (ko) | 2010-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100079058A (ko) | 이미지센서 및 그 제조방법 | |
| KR100922924B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024770B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100012641A (ko) | 이미지센서 및 그 제조방법 | |
| KR20090026032A (ko) | 이미지센서 | |
| KR101033353B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101024815B1 (ko) | 이미지센서 및 그 제조방법 | |
| US8222587B2 (en) | Image sensor and method for manufacturing the same | |
| KR100997328B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101135791B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101053773B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100922922B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101038874B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101053709B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| US20100025687A1 (en) | Image sensor and method for manufacturing the same | |
| KR100990559B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101002167B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101038886B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101002104B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101063728B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR101016514B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100898472B1 (ko) | 이미지센서의 제조방법 | |
| KR101163817B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100997332B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100080216A (ko) | 이미지센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |