KR101037822B1

KR101037822B1 - 범용 디지털 인터페이스를 갖춘 ｇｐｓ 프론트엔드

Info

Publication number: KR101037822B1
Application number: KR1020087004960A
Authority: KR
Inventors: 에릭 앤더슨; 다니엘 바비츠; 마지드 하세미
Original assignee: 서프 테크놀러지, 인코포레이티드
Priority date: 2005-07-29
Filing date: 2006-05-09
Publication date: 2011-05-30
Also published as: JP2009503499A; CN101287998A; WO2007081380A3; WO2007081380A2; KR20080035665A; US7664206B2; EP1927013A2; US20070025479A1

Abstract

GPS 어플리케이션을 위한 라디오 주파수 집적 회로가 외부 소스로부터의 라디오 주파수 GPS 신호를 4f₀이하의 미리 정해진 중간 주파수로 믹싱한다. 일 실시예에서, 중간 주파수는 1.5f₀로 선택된다. 중간 주파수 필터는 중간 주파수 GPS 신호를 대역 차단하고, 2.5 MHz근방의 주파수에서 롤링 오프하여, 실질적인 감쇠가 3. 5~4.0 MHz에서 일어나게 한다. 자동 이득 제어 회로는 필터링된 중간 주파수 GPS 신호를 적정한 전압 레벨로 증폭한다. 증폭된 중간 주파수 GPS 신호는 A/D변환기에 의해 중간 주파수의 두배 이상으로 미리 정해진 샘플링 레이트에서 디지털화되어, 미리 정해진 비트수의 샘플을 제공하며, 이는 산업 표준 직렬 버스를 통해 범용 마이크로프로세서에 의해 베이스밴드 처리를 위해 공급된다.

라디오 주파수 집적 회로, GPS 어플리케이션, 베이스밴드 프로세서, 디지털 인터페이스, 프론트 엔드, 범용 마이크로프로세서,

Description

범용 디지털 인터페이스를 갖춘 ＧＰＳ 프론트엔드{GPS FRONT END WITH UNIVERSAL DIGITAL INTERFACE}

본 발명은 라디오 주파수(radio frequency; RF) 신호 처리 집적 회로 및 베이스밴드 프로세서 간의 인터페이스와 관련되어 있다. 그 중에서도, 본 발명은 범지구위치결정시스템(global positioning system; GPS) 어플리케이션을 위한 RF 신호 처리 집적 회로 및 범용 디지털 신호 프로세서 또는 휴대용 장치의 범용 마이크로프로세서에서 실행되는 베이스밴드 프로세서 간의 인터페이스와 관련되어 있다.

GPS 수신기는 통상적으로 RF '프론트엔드' 집적 회로(RF 'front end' integrated circuit; RF IC) 및 디지털 신호 처리 집적 회로('베이스밴드 프로세서')를 구비한다. 이 베이스밴드 프로세서는 종종 ASIC(application specific integrated circuit)에서 실행되거나 또는 하나 이상의 FPGAs(field programmable gate arrays)에 프로그래밍 된다. RF IC는 안테나를 통해 GPS 위성으로부터 신호를 수신하고, GPS 신호를 중간 주파수로 다운 변환(down converts)하고, 다운 변환된 신호를 필터링하며 필터링된 신호를 미리 정해진 샘플링 데이터 레이트(sampling data rate)로 디지털화한다. RF IC는 디지털화된 샘플을 베이스밴드 프로세서로 제공하며, 이는 디지털화된 샘플로부터 하나 이상의 GPS 위성의 신호(' 획득한 위성(acquired satellite)')를 획득한다(즉, 검출한다). 획득한 위성의 신호는 수신기와 각각의 획득한 위상 사이의 거리('범위(range)')를 계산한다. 획득한 위성의 상기 거리는 수신자의 위치를 결정하는데 사용될 수 있다.

최근까지, 베이스밴드 프로세서는 종종 특수 목적의 집적 회로이며, 특히 GPS 어플리케이션(예를 들어, 상관 엔진(correlation engine))에서 요구되는 고속 디지털 신호 처리를 위하여 사용되도록 고안되었으며, 하드웨어 및 소프트웨어 컴포넌트를 모두 구비할 수 있다. 각각의 GPS 위성 신호는 캐리어 신호(carrier signal)를 변조하는 유일의 코드 벡터로 특성화된다. 일 구현에서, 코드 백터는 1023-비트 의사무작위 노이즈(PRN; pseudorandom noise) 또는 매 밀리초마다 반복되는 코드(즉, 1.023 MHz의 '치핑' 레이트('chipping' rate))이다. 통상적으로, 두 GPS 주파수 1575.42 MHz 및 1227.6 MHz의 공약수인 공통 주파수 f₀ = 1.023 MHz는 GPS 어플리케이션의 설계 파라미터로서 사용된다. 종래 기술에서, 얼라이어싱(aliasing)으로 인한 아티팩트(artifacts)를 피하기 위해 16f₀의 샘플링 레이트를 요구하는 중간 주파수 4f₀가통상적으로 사용되었다. 그러므로, 종래 기술에서 샘플링 레이트는 통상적으로 16f₀에서 제공된다. 2-비트 또는 3-비트 샘플 해상도(즉, 샘플당 부호 비트 및 하나 또는 두 크기 비트)에서, 디지털화된 샘플은 적어도 32-48 Mbs(megabits per sec)의 비트 레이트로 디지털 신호 처리 집적 회로로 전송된다.

성공적인 위성 획득을 지원하기 위한 이러한 높은 샘플링 레이트로 인하여, 간결한 산업 표준 직렬 데이터 인터페이스 또는 범용 마이크로 프로세서의 인터페이스는 요구되는 32-48 MHz의 고 데이터 레이트를 지원하지 않기 때문에 범용 마이크로프로세서 또는 정해진(off-the-shelf)(즉, 산업 표준) 디지털 신호 프로세서는 사용되지 않는다. 비록 그러한 범용 프로세서에 복잡한 고속 데이터 인터페이스가 있지만, 이러한 복잡한 인터페이스는 RF IC가 현저한 인터페이스 논리 리소스를 가지도록 요구한다. 그러므로, 종래 기술에서, GPS 신호를 위한 베이스밴드 프로세서로서 주문 설계된 신호 처리 집적 회로가 선호된다. 통상적으로, 그러한 주문 설계된 신호 처리 집적 회로는 RF IC로부터 전송되는 고 데이터 레이트 연속 데이터(high data rate continous data)를 다루기 위해 특수 목적 데이터 인터페이스를 사용한다.

본 발명의 일 실시예에 따르면, GPS 어플리케이션을 위한 라디오 주파수 집적 회로는 외부 소스로부터의 라디오 주파수 GPS 신호를 4f₀ 이하의 미리 정해진 중간 주파수와 믹싱한다. 일 실시예에서, 이미지 거절 믹서(image reject mixer)는 믹싱 작동을 위해 제공된다. 중간 주파수는 예를 들어, 1.5f₀로 선택될 수 있다. 그러면 중간 주파수 필터는 중간 주파수 GPS 신호를 대역 차단하고, 중간 주파수의 예상되는 주파수의 절반에 해당되는 주파수에서(예를 들어, 2 MHz대역폭을 갖는 베이스밴드 GPS 신호에서 3.5 MHz 등의 근방) 롤링 오프(rolling off)한다. 자동 이득 제어 회로는 필터링된 중간 주파수 GPS 신호를 적절한 전압 레벨로 증폭한다. 증폭된 중간 주파수 GPS 신호는 중간 주파수의 두배 이상으로 미리 정해진 샘플링 레이트에서 A/D 변환기에 의해 디지털화되어, 미리 정해진 비트수의 샘플을 제공하며, 이는 산업 표준 직렬 버스(예를 들어, 동기화 주변 버스)를 통해 범용 마이크로프로세서에 의해 베이스밴드 처리에 공급된다.

일 실시예에서, 미리 정해진 샘플링 레이트는 실질적으로 6f₀이다.

일 실시예에서, 캘리브레이션 회로(calibration circuit)는 중간 주파수 필터의 통과 대역을 설정하기 위해 공급된다.

일 실시예에서, 미리 정해진 샘플링 레이트와 미리 정해진 비트수(number of bits)의 곱은 산업 표준 직렬 버스의 데이터 레이트와 같아지거나 더 낮아진다.

일 실시예에서, 미리 정해진 주파수는 2 MHz 대역폭 필터에서는 3.5 MHz에서 실질적으로 감쇠가 되며, 1 MHz 대역폭 필터에서는 4.0 MHz에서 실질적으로 감쇠가 된다.

일 실시예에서, 라디오 주파수 집적 회로는 다중 전력 절약 상태에서 동작한다.

본 발명은 범용 마이크로프로세서에서 볼 수 있는 일반적인 또는 산업 표준의 인터페이스를 사용한다. 그러한 일반적인 인터페이스는 범용 마이크로프로세서 및 RF 집적 회로 모두에 최소한의 핀 갯수를 요구한다.

본 발명은 후술하는 실시예 및 첨부된 도면을 고려하여 더 이해될 수 있다.

도 1은 본 발명의 일 실시예에 따라, GPS 어플리케이션을 지원하기 위한 휴대용 장치 내의 하드웨어 구조(100)의 시스템 블록도.

도 2는 본 발명의 일 실시예에 따른 RF IC(104)의 블록도.

도 3은 본 발명의 일 실시예에 따라, 3.5 MHz 근방에서 주파수가 감쇠하는 IF 필터(204)의 통과 대역(301)을 나타내는 도면.

도 4는 RF IC(104)에서 SPI(113)로 인터페이스 접속하는 SPI 제어 회로(400)의 일 실시예를 나타내는 도면.

도면들 간의 상호 참조를 위하여, 도면의 같은 구성요소는 참조 번호의 같은 번호로 제공되었다.

본 발명은 라디오 주파수 신호 처리 회로로부터 통상의 데이터 인터페이스를 통해 범용 마이크로프로세서 또는 디지털 신호 프로세서로 제공되는 디지털화된 GPS 신호와 함께, GPS 어플리케이션을 실행하기 위한 디지털 신호 프로세서 또는 범용 마이크로프로세서를 사용하는 모바일 장치를 제공한다.

도 1은 본 발명의 일 실시예에 따른, GPS 어플리케이션을 지원하는 모바일 장치 내의 하드웨어 구조(100)의 시스템 블록도이다. 도 1에서 나타난 바와 같이, 하드웨어 구조(100)는 (i)안테나(114)를 통해 위성으로부터 GPS 신호를 수신하는 선택적인 대역 통과 필터(band pass filter)(101) (ii)저 노이즈 증폭기(low noise amplifier; LNA)(102) (iii)선택적인 대역 통과 필터(103) (iv)증폭된 위성 신호를 다운 변환(downconvert)하고 디지털화하는 라디오 주파수(radio frequency; RF) ' 프론트 엔드' 집적 회로('RF IC')(104) (v)본 실시예의 범용 마이크로프로세서 또는 디지털 신호 프로세서에서 실행되는 베이스밴드 프로세서(105)를 구비한다. 베이스밴드 프로세서(105)는 GPS 어플리케이션을 위한 디지털 신호 처리를 수행한다. 본 실시예에서, RF IC(104)는 단자(106)에서 제1 전력 공급 전압(V_ana)을 수신하고, 단자(108)에서 제2 전력 공급 전압(V_DD)을 수신하며, 단자(107)에서 입력-출력 전력 공급 전압(V_IO)을 수신한다. 만약 요구되는 입출력을 위한 전압 레벨이 전압V_DD로써 호환된다면, V_IO는 요구되지 않는다. 제1 및 제2 전력 공급 전압 V_ANA 및 V_DD는 서로 분리되는 것이 선호된다. RF IC(104)는 선택적으로 단자(109)에서 외부 기준 클럭 신호(external reference clock signal)를 선택적으로 수신할 수 있다. 다른 방법으로, 클럭 신호는 단자(109 및 110)에 걸쳐 연결된 외부 수정 발진기(external crystal oscillator; 114)에 의해 제공될 수 있다. 외부 수정 발진기(114)는 예를 들어, 16.369 MHz(≒16f₀) 수정 발진기 컴포넌트에 의해 실행될 수 있다.

이 실시예에서, 범용 마이크로프로세서(105)는, 예를 들어 캘리포니아 산타클라라의 인텔사로부터 가용한 엑스스케일 마이크로프로세서(Xscale microprocessor) 중 하나에 의해 실행될 수 있다. 엑스스케일 프로세서는 휴대용 장치(예를 들어, 휴대폰, PDA)의 설계자에게 널리 알려져 있는 중앙 처리 유닛이다. 엑스스케일 프로세서에서 가용한 통상의 직렬 인터페이스는 도 1의 참조 번호(113)에 나타난 산업 표준 동기화 주변 인터페이스(synchronous peripheral interface; SPI)이다. SPI는 베이스밴드 프로세서(105)로부터 프레이밍 신호(framing signal; FRM), 클럭 신호(SCLK)를 가지며, RF IC(104)로 들어가는 직렬 데이터 입력 신호(DI) 및 베이스밴드 프로세서(105)로 들어가는 직렬 데이터 출력 신호(DO)를 가진다. 양방향 작동을 위하여, RF IC(104)로부터 제 2클럭 신호 (MCLK)가 제공될 수 있다. 이 실시예에서, 데이터가 RF IC(104)로부터 베이스밴드 프로세서(105)로 전송될 때, 신호 MCLK는 RF IC(104)로부터 베이스밴드 프로세서(105)로 제공된다. 그러면, 베이스밴드 프로세서(105)는 신호 MCKL로부터 그것의 출력 클럭 신호 SCLK를 도출한다. 이 실시예에서, 베이스밴드 프로세서(105)는 MCLK 신호의 주파수를 2로 나누고 결과의 신호를 SCLK 신호로 사용한다. 또한, 비동기화 리셋(asynchronous reset; RST_N) 및 '칩-선택'('chip-select'; CS) 신호는 베이스밴드 프로세서(105)의 일반 입출력 단자(111 및 112)에서 제공된다.

RF IC(104)는 오프, 스탠바이, 온(OFF, STANDBY, ON)의 세가지 작동 상태를 가지고 있다. 온 상태에서, RF IC(104)는 베이스밴드 프로세서(105)가 신호 CS를 어써팅(assert)할 때 데이터 및 클럭 신호 MCLK를 베이스밴드 프로세서(105)로 제공하는, SPI 버스(113)의 부분 버스 마스터(partial bus master)이다. 스탠바이 상태에서, 베이스밴드 프로세서(105)는 데이터 및 신호 SCLK를 RF IC(104)에 제공하는 SPI 버스(113)의 버스 마스터이다. 베이스밴드 프로세서(105)는 리셋 RST_N 신호 및 소프트웨어를 사용하여 RF IC(104)의 상태를 제어한다. 베이스밴드 프로세서(105)는 RST_N 신호를 어써팅함으로써, RF IC(104)를 오프 또는 온 상태로 이끌 수 있다. 오프 상태에서, RF IC(104)는 RF IC(104)의 상당 부분이 전원이 꺼진 상태에 있는 전력 절약 상태에 있다.

RF IC(104)를 스탠바이 상태에서 온 상태로 전환하기 위하여, 베이스밴드 프로세서(105)는 RF IC(104)의 내부 레지스터(이는 비트'GRFS_ON_EN'를 세팅한다)에 입력을 기록하고, 신호 FRM를 신호 RF IC(104)로 어써팅하여 버스 슬레이브 모드에서 부분 마스터 모드로 전환한다. 그러면 베이스밴드 프로세서(105)는 신호 MCLK에서 신호 SCLK를 제공하는 것으로 전환한다. RF IC(104)는 베이스밴드 프로세서(105)가 신호 FRM를 디어써팅할 때, 온 상태로 전환한다.

RF IC(104)의 상태를 스탠바이 상태에서 오프 상태로 전환하기 위하여, 베이스밴드 프로세서(105)는 RF IC(104)의 내부 레지스터로 명령을 기록하고, 이는 RF IC(104)내에서 전력 하강 시퀀스(power down sequence)를 개시한다.

베이스밴드 프로세서(105)는 SPI 버스(113)을 통해 RF IC(104)를 스탠바이 상태로 구성할 수 있다. 그러한 배치는 RF IC(104) 및 베이스밴드 프로세서(105) 사이의 더 적은 갯수의 접속을 요구하도록 한다.

베이스밴드 GPS 신호의 대역폭은 대략 2 MHz이다. 주문 제작된 베이스밴드 프로세서의 비용을 회피하기 위하여 SPI 버스(113)를 사용하기 위해서는 본 실시예에서 중간 주파수(intermediate frequency; IF)는 통상적인 중간 주파수 4f₀가 아닌 1.5f₀로 선택된다. 1.5f₀ 중간 주파수는 여전히 GPS 신호의 대역폭이 대략 2 MHz가 되도록 한다. 6f₀의 샘플링 레이트는 얼라이어싱 아티팩트를 회피하도록 선택될 수 있다. 이러한 상태에서, 부호 비트와 함께 1-비트 또는 2-비트 양자화를 사용 하면, 샘플링된 신호 데이터는 각각 6 또는 12 MHz의 데이터 레이트로 SPI 버스(113) 상에 제공될 수 있다.

본 발명을 위하여 사용될 수 있는 다른 적절한 산업 표준 통신 버스는 텍스트 인스트루먼트사로부터 이용할 수 있는 OMAP 디지털 신호 프로세서에서 가용한 다중 채널 버퍼링된 직렬 단자(Multi-Channel Buffered Serial Port; 'McBSP')이다. McBSP 상의 신호 규약이 전술한 SPI 버스와 비슷하기 때문에, McBSP를 사용한 구현의 상세한 설명은 생략한다.

도 2는 본 발명의 일 실시예에 따른 RF IC(104)의 블록 다이어그램이다. 도 2에 나타난 바와 같이, RF 증폭기(201)는 RF IC(104)으로 수신되는 입력 GPS 신호(예를 들어, 선택적인 대역 통과 필터(103))으로부터)를 증폭한다. 증폭된 신호는 전압 제어 발진기(VCO)(203)로부터의 신호와 이미지 제거 믹서(image reject mixer; 202)에서 믹싱되어, 1.5f₀의 중간 주파수를 가진 베이스밴드 신호를 얻는다. 이미지 제거 믹서(202)는, 30dB 보다 나은 이미지 제거(image reject)를 달성하기 위해 VCO(203)로부터 구형 로컬 발진기 입력(quadrature local oscillator input)을 사용하여 이용 가능할 것이다. VCO(203)는 수치 제어 위상 고정 루프 신시사이저(numerical-controlled phase-locked loop synthesizer; 213) 및 내부 루프 필터(214)를 구비하는 위상 고정 루프(phase locked loop)의 일부이다. N/R 위상 고정 루프(PLL) 신시사이저(213)은 N, R의 두 파라미터 값을 수신한다. N은 루프의 분할 비율(division ratio of the loop)을 나타내고, R은 수정 발진기(114)로부터 의 기준 신호의 분할 비율을 나타낸다. N/R PLL 신시사이저(213)는 샘플링을 위해 전술한 6f₀의 주파수를 제공하며, 신호 MCLK를 베이스밴드 프로세서(105)로 제공하기 위해 사용될 수 있는 24f₀의 주파수를 제공한다. 다른 방법으로, 필요한 주파수를 제공하기 위하여, 분수 N 신시사이저(fractional N synthesizer)는 N/R PLL 신시사이터(213) 대신에 사용될 수 있다.

중간 주파수는 도 3에서 나타난 일반적인 모양을 갖는 IF 필터(204)에 의해 필터링된다. IF 필터(204)의 파라미터는 1.5f₀의 중간 주파수, 대략 2 MHz의 대역폭, 2.5 MHz에서 상부 3dB 대역폭 및 안티-얼라이어싱 목적으로 3.5 MHz에서 감쇠를 갖는다. 필터링된 신호는 샘플링을 위한 적절한 전압 레벨을 달성하기 위해 자동 이득 제어 증폭기(automatic gaim-controlled amplofier; AGC)(206)로 제공되어 약 50dB의 증폭 이득이 된다. IF 필터(204)의 상부 3dB 대역폭이 프로세스 변동(process varation)에 걸쳐 유지되는 것을 확실하게 하기 위해, 캘리브레이션 기법(calibration scheme)이 실행될 수 있다. 그 중에서도, 제조 공정의 마지막 테스팅 단계에서 접속되어질 수 있는 테스트 점(test points)은 IF 필터(204)의 입력 단자 및 출력단자, AGC(206)의 출력 단자에서 제공된다. 상부 3dB 대역폭은 SPI 버스(113)을 통해 캘리브레이션 비트(calibration bit)를 설정함으로서 달성된다. AGC(206)로부터의 증폭된 신호는 크기 부분 및 부호 비트로 양자화하기 위해 아날로그-디지털(A/D) 변환기에 제공된다. 전술한 바와 같이, 크기 부분은 필요한 1-비트 또는 2-비트로 양자화될 수 있다. 본 실시예에서, AGC(206)는 AGC 제어 루 프(205)에 의해 A/D 변환기(206)에서 시간의 대략 40%의 높은 크기 비트(high magnitude bit)를 산출하는 동작 범위로서 설정된다. (일 구현에서, 높은 크기 비율은 25%이하에서 50%이상으로 프로그램될 수 있다)

본 실시예에서 얼라이어싱 노이즈를 줄이기 위하여, IF 필터(204)의 대역폭이 교정(calibrate)될 수 있다. 필터 캘리브레이션 회로(filter calibration circuit; 211)는 온-칩 필터 캘리브레이션 발진기(on-chip filter calibration oscillator; 212)를 사용하여 IF 필터(204)를 교정 및 설정하여, 도 3에 나타난 바와 같이 대략 2 MHz의 필터 대역폭과 함께 현저한 감쇠가 대략 3.5 MHz에서 일어난다. 다른 방법으로, 1 MHz 필터 대역폭과 함께 현저한 감소가 4 MHz에서 일어날 수 있다.

샘플의 부호 및 크기는 SPI 논리 블록(209)을 통해 베이스밴드 프로세서(105)로 전송된다. 본 실시예에서, RF IC(104)의 작동 전압은 1.8V와 3.0V 사이에 있다. SPI 출력 드라이버 및 레벨 시프터(SPI output driver and level shifter; 208) 및 SPI 입력 레벨 시프터(210)는, RF IC(104)가 SPI 버스(113)의 통상적인 전압 레벨로 인터페이스 접속(interface)될 수 있도록 제공된다.

도 4는 RF IC(104)를 SPI(113)로 인터페이스 접속할 수 있는 SPI 제어 회로(400)의 일 실시예를 나타낸다. 도 4에 나타난 바와 같이, 논리 회로(400)는 버스(409)를 통해 레지스터 뱅크(404)의 다중 레지스터 중 하나로부터 병렬로 로딩될 수 있는 32-비트 시프트 레지스터(401)를 구비한다. 레지스터 뱅크(404)의 임의의 다중 레지스터는 버스(408)를 통해 32-비트 시프트 레지스터(401)로부터 로딩될 수 있다. 신호 SCLK에 의해 증가되는 카운터 디코더(403)는 어드레스를 발생시켜, 레 지스터 뱅크(404)의 다중 레지스터 중 하나를 선택한다. 동작 중에, 단자(405)에서의 직렬 입력 신호 DI의 직렬 데이터는 32-비트 레지스터(401)로 쉬프트된다(shift). 동시에, 32-비트 시프트 레지스터(401)의 직렬 데이터는 단자(406)의 직렬 데이터 신호 DO로 쉬프트된다. 베이스밴드 프로세서(105)로부터의 128-비트 명령은 메지시 디코더로 제공되고 래치될 수 있어, SPI 제어 회로(400)의 작동을 제어한다.

본 실시예에서, RF IC는 IF 필터(204)의 입력 단자 및 AGC(206)의 출력 단자에 선택적으로 접속하기 위한 단자 TP를 구비한다.

상기 상세한 설명은 본 발명의 특정 실시예를 설명하기 위해 제공되었고 이에 한정되는 것은 아니다. 본 발명의 범위를 벗어나지 않은 수많은 변형, 개조가 가능하다. 본 발명은 후술하는 청구항에 의해 정의된다.

Claims

범지구 위치 결정 시스템(global positioning system; GPS) 어플리케이션을 위한 라디오 주파수 집적 회로로서,

외부 소스에서 라디오 주파수 GPS 신호를 수신하기 위한 인터페이스;

상기 GPS 신호를 16f₀보다 작은 미리 결정된 중간 주파수로 다운 변환하는 믹서;

상기 중간 주파수 GPS 신호를 수신하고 필터링하는 중간 주파수 필터;

상기 필터링된 중간 주파수 GPS 신호를 증폭하는 자동 이득 제어 회로;

미리 정해진 비트수(number of bits)의 샘플들을 제공하기 위해 미리 정해진 샘플링 레이트로 상기 증폭되고 필터링된 중간 주파수 GPS 신호를 디지털화하는 A/D 변환기;

상기 샘플들을 산업 표준 직렬 버스를 통해 베이스밴드 프로세서로 제공하는 인터페이스; 및

상기 중간 주파수 필터의 통과 대역을 설정하기 위한 캘리브레이션 회로

를 포함하는 라디오 주파수 집적 회로.
삭제
제1항에 있어서,

상기 믹서는 이미지 거절 믹서를 포함하는 라디오 주파수 집적 회로.
제1항에 있어서,

상기 미리 결정된 샘플링 레이트와 상기 미리 결정된 비트수의 곱은 상기 산업 표준의 직렬 버스의 데이터 레이트 이하인 라디오 주파수 집적 회로.
제1항에 있어서,

상기 미리 결정된 중간 주파수는 실질적으로 1.5f₀인 라디오 주파수 집적 회로.
제5항에 있어서,

상기 미리 결정된 샘플링 레이트는 실질적으로 6f₀인라디오 주파수 집적 회로.
제5항에 있어서,

미리 결정된 주파수 필터는 2.5 MHz의 근방에서 롤 오프(rolls off)되는 라디오 주파수 집적 회로.
제6항에 있어서,

상기 중간 주파수 필터 및 A/D 필터의 전력 스펙트럼은 3.5 MHz이상인 주파수에서 실질적으로 감쇠하는 라디오 주파수 집적 회로.
제1항에 있어서,

상기 산업 표준 직렬 버스는 동기화 주변 버스를 포함하는 라디오 주파수 집적 회로.
제1항에 있어서,

상기 산업 표준 직렬 버스는 다중 채널 버퍼링된 직렬 포트를 포함하는 라디오 주파수 집적 회로.
제1항에 있어서,

상기 라디오 주파수 집적 회로는 온 상태, 스탠바이 상태 및 오프 상태를 포함하는 라디오 주파수 집적 회로.
제1항에 있어서,

상기 베이스밴드 프로세서는 범용 마이크로프로세서를 포함하는 라디오 주파수 집적 회로.
제1항에 있어서,

상기 베이스밴드 프로세서는 산업 표준 디지털 신호 프로세서인 라디오 주파수 집적 회로.
제1항에 있어서,

상기 라디오 주파수 집적 회로는 상기 산업 표준 직렬 버스 상에서(over the industrial-standard serial bus) 구성가능한 라디오 주파수 집적 회로.
GPS 어플리케이션을 위한 라디오 주파수 집적 회로를 범용 마이크로프로세서와 인터페이스 접속하는 방법으로서,

외부 소스로부터 라디오 주파수 GPS 신호를 수신하는 단계;

상기 GPS 신호를 16f₀보다 작은 미리 정해진 중간 주파수로 다운 변환하는 단계;

상기 중간 주파수 GPS 신호를 필터링하는 단계;

상기 필터링된 중간 주파수 GPS 신호를 증폭하는 자동 이득 제어 회로를 제공하는 단계;

미리 정해진 비트수의 샘플들을 제공하기 위하여 미리 정해진 샘플링 레이트로 상기 증폭되고 필터링된 중간 주파수 GPS 신호를 디지털화하는 단계; 및

상기 샘플들을 산업 표준 직렬 버스를 통해 베이스밴드 프로세서로 제공하는 단계를 포함하고,

중간 주파수 필터의 통과 대역을 교정(calibrate)하는 단계를 더 포함하는, 방법.
삭제
제15항에 있어서,

믹서는 이미지 제거 믹서를 포함하는 방법.
제15항에 있어서,

상기 미리 결정된 샘플링 레이트와 상기 미리 결정된 비트수의 곱은 상기 산업 표준의 직렬 버스의 데이터 레이트 이하인 방법.
제15항에 있어서,

상기 미리 결정된 중간 주파수는 실질적으로 1.5f₀인 방법.
제19항에 있어서,

상기 미리 결정된 샘플링 레이트는 실질적으로 6f₀인 방법.
제19항에 있어서,

미리 결정된 주파수 필터는 2.5 MHz의 근방에서 롤 오프(rolls off)되는 방법.
제19항에 있어서,

중간 주파수 필터 및 A/D 필터의 전력 스펙트럼은 3.5 MHz이상인 주파수에서 실질적으로 감쇠하는 방법.
제15항에 있어서,

상기 산업 표준 직렬 버스는 동기화 주변 버스를 포함하는 방법.
제15항에 있어서,

상기 산업 표준 직렬 버스는 다중 채널 버퍼링된 직렬 포트를 포함하는 방법.
제15항에 있어서,

상기 라디오 주파수 집적 회로는 온 상태, 스탠바이 상태 및 오프 상태를 포함하는 방법.
제15항에 있어서,

상기 베이스밴드 프로세서는 범용 마이크로프로세서를 포함하는 방법.
제15항에 있어서,

상기 베이스밴드 프로세서는 산업 표준 디지털 신호 프로세서인 방법.
제15항에 있어서,

상기 라디오 주파수 집적 회로를 상기 산업 표준 직렬 버스 상에서 구성하는 단계를 포함하는 방법.