KR101032771B1 - 구성형 프로세서에서 ｒｉｓｃ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서 - Google Patents

구성형 프로세서에서 ｒｉｓｃ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서 Download PDF

Info

Publication number
KR101032771B1
KR101032771B1 KR1020090047752A KR20090047752A KR101032771B1 KR 101032771 B1 KR101032771 B1 KR 101032771B1 KR 1020090047752 A KR1020090047752 A KR 1020090047752A KR 20090047752 A KR20090047752 A KR 20090047752A KR 101032771 B1 KR101032771 B1 KR 101032771B1
Authority
KR
South Korea
Prior art keywords
instruction
list information
unit
decoding unit
dependency
Prior art date
Application number
KR1020090047752A
Other languages
English (en)
Other versions
KR20100129021A (ko
Inventor
이임용
최기영
Original Assignee
광운대학교 산학협력단
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광운대학교 산학협력단, 서울대학교산학협력단 filed Critical 광운대학교 산학협력단
Priority to KR1020090047752A priority Critical patent/KR101032771B1/ko
Publication of KR20100129021A publication Critical patent/KR20100129021A/ko
Application granted granted Critical
Publication of KR101032771B1 publication Critical patent/KR101032771B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 구성형 프로세서에서 RISC 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서에 관한 것으로서, 더욱 상세하게는 파이프라인 방식의 기반 프로세서 및 사용자에 의해 정의된 확장 명령어를 실행하는 맞춤형 기능 유닛이 결합된 구성형 프로세서에 있어서, 맞춤형 기능 유닛에서 실행중인 확장 명령어에 대한 목록정보를 저장하고 있는 목록정보 레지스터; 및 목록정보 레지스터를 참조하여 기반 프로세서의 디코딩부에서 처리중인 RISC 명령어와 맞춤형 기능 유닛에서 실행중인 확장 명령어와의 의존성을 판단하고, 의존성이 있는 경우 디코딩부와 연결된 파이프를 스톨시키며, 의존성이 없는 경우 디코딩부와 연결된 파이프를 스톨시키지 않는 의존성 검출부를 포함하며, 목록정보는 확장 명령어의 아이디에 대한 정보와 목적 레지스터에 대한 정보를 포함하는 것을 특징으로 하는 구성형 프로세서 및 RISC 명령어와 확장 명령어를 병렬 처리하기 위한 방법에 관한 것이다.

Description

구성형 프로세서에서 ＲＩＳＣ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서{Method for processing RISC instruction and custom instruction parallely and configurable processor using thereof}
본 발명은 RISC 명령어가 수행되는 기반 프로세서와 사용자에 의해 정의된 확장 명령어가 수행되는 맞춤형 기능 유닛이 결합된 구성형 프로세서에 관한 것으로서, 상세하게는 RISC 명령어와 확장 명령어를 동시에 병렬 수행하는 구성형 프로세서에 관한 것이다.
본 발명은 서울특별시 및 광운대학교 산학협력단의 서울시 산학연 협력사업(2005년 기술기반구축사업)의 일환으로 수행한 연구로부터 도출된 것이다.
[과제고유번호: 10560, 연구과제명: 나노 SoC 산업육성을 위한 산학협력 혁신 클러스터(테라스케일 SoC 설계를 위한 나노 IP DB 구축), 연구기간: 2005년 12월 1일 ~ 2010년 11월 30일]
최근 임베디드 시스템의 성능 향상에 대한 요구가 증가하면서 기능 확장을 통해 손쉽게 성능을 향상시킬 수 있는 구성형 프로세서(Configurable Processor)에 대한 관심이 증가하고 있다.
도 1은 종래기술에 따른 구성형 프로세서의 구조를 간략히 나타낸 블록도이 다.
종래기술에 따른 구성형 프로세서는 RISC(reduced instruction set computer) 명령어를 수행하는 기반 프로세서(base processor)와 사용자에 의해 정의된 사용자 정의 명령어(Custom Instruction:CI)가 실행되는 맞춤형 기능 유닛(Configurable Functional Unit:CFU)이 결합된 것이다. 사용자 정의 명령어(Custom Instruction)는 RISC 명령어와는 달리 멀티 사이클의 수행 시간을 가질 수 있으므로, 이하에서는 확장 명령어로 부르기로 한다.
도 1에서 기반 프로세서 박스로 안에 있는 부분은 기반 프로세서로서 일반적인 RISC 프로세서와 유사한 구조를 가진다. RISC 기반의 구성형 프로세서는 단순한 RISC 프로세서와 비교할 때 CFU 확장을 지원하기 위한 인터페이스를 가지며 확장 명령어를 처리하기 위한 제어 로직이 추가된다.
이처럼 구성형 프로세서는 특수한 형태의 프로세서로서 기반 프로세서에 빌딩 블록으로 제공되는 빠른 곱셈 명령어나 DSP, SIMD 관련 명령어 등을 추가하거나 응용 프로그램에 적합한 독자적인 기능을 추가할 수 있는 프로세서이다. 일반적으로 구성형 프로세서는 RISC(reduced instruction set computer) 프로세서를 기반 프로세서로 갖는데 이로 인해 추가된 명령어의 수행 사이클이 멀티 사이클일 경우 기반 프로세서의 동작을 멈추어야 한다.
도 2는 종래기술에 따른 구성형 프로세서에서의 파이프라인 진행도이다.
도 2는 5-stage의 파이프라인을 갖는 RISC 기반 구성형 프로세서에서 멀티 사이클 수행 시간을 갖는 명령어 확장이 수행되었을 경우의 파이프라인의 진행 과 정을 예시한다. 'ci'는 명령어 확장을 위한 어셈블리 기호이고, 첫 번째 인자인 0는 확장 명령어의 식별 기호이다. 도 2름 참조하면 'ise 0' 명령은 4 사이클의 수행 시간을 가지며 확장 명령어가 수행되는 동안 기반 프로세서가 동작을 멈추게 된다.
따라서, 멀티 사이클의 수행 주기를 가지는 확장 명령어가 많이 이용되는 경우에는 기반 프로세서가 동작을 멈추는 경우가 많아 구성형 프로세서의 성능이 떨어지는 문제점이 있다.
본 발명이 해결하고자 하는 과제는, 맞춤형 기능 유닛에서 확장 명령어가 실행되는 동안에도 기반 프로세서에서 RISC 명령어가 병렬적으로 실행되도록 함으로써 멀티 사이클의 수행 주기를 가지는 확장 명령어가 포함된 연산의 총 수행시간을 감소시킬 수 있는 구성형 프로세서 및 구성형 프로세서에서 RISC 명령어와 확장 명령어를 병렬 처리하기 위한 방법을 제공하는 것이다.
상기한 과제를 해결하기 위해 본 발명은, 파이프라인 방식의 기반 프로세서 및 사용자에 의해 정의된 확장 명령어를 실행하는 맞춤형 기능 유닛이 결합된 구성형 프로세서에 있어서, 맞춤형 기능 유닛에서 실행중인 확장 명령어에 대한 목록정보를 저장하고 있는 목록정보 레지스터; 및 목록정보 레지스터를 참조하여 기반 프로세서의 디코딩부에서 처리중인 RISC 명령어와 맞춤형 기능 유닛에서 실행중인 확장 명령어와의 의존성을 판단하고, 의존성이 있는 경우 디코딩부와 연결된 파이프를 스톨시키며, 의존성이 없는 경우 디코딩부와 연결된 파이프를 스톨시키지 않는 의존성 검출부를 포함하며, 목록정보는 확장 명령어의 아이디에 대한 정보와 목적 레지스터에 대한 정보를 포함하는 것을 특징으로 하는, RISC 명령어와 확장 명령어를 병렬 처리하는 구성형 프로세서를 제공하는 것을 특징으로 한다.
바람직하게는, 디코딩부에서 처리중인 명령어가 확장 명령어인 경우, 디코딩부에서 처리중인 확장 명령어에 대한 목록정보가 목록정보 레지스터에 저장될 수 있다.
바람직하게는, 목록정보 레지스터에 빈 공간이 없어서 디코딩부에서 처리중인 확장 명령어에 대한 목록정보가 저장되지 못하는 경우, 디코딩부는 저장실패 신호를 생성하여 의존성 검출부로 제공하고, 의존성 검출부는 저장실패 신호를 수신하는 경우 디코딩부와 연결된 파이프를 스톨시킬 수 있다.
본 발명에 의하면, 맞춤형 기능 유닛에서 확장 명령어가 실행되는 동안에도 기반 프로세서에서 RISC 명령어가 실행되도록 하며, 명령어를 순차적으로 읽어 들이지만 확장 명령어가 수행되는 동안에는 기반 프로세서의 실행부가 병렬 수행되며 순서가 뒤바뀐(out-of-order) 명령어 수행을 가능하게 함으로써, 멀티 사이클의 수행 주기를 가지는 확장 명령어가 포함된 연산을 수행하는 경우 총 수행시간을 감소시켜 구성형 프로세서의 성능을 크게 향상시킬 수 있다.
이하에서 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예를 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 멀티 사이클의 실행 주기를 가지는 확장 명령어의 타이밍도를 나타낸다. 도 3의 확장 명령어는 수행 완료에 5 사이클이 소요되는 확장 명령어의 타이밍 도(timing diagram)를 보여준다.
도 4는 본 발명에 따른 구성형 프로세서를 나타낸 블록도이다.
본 발명은 파이프라인 방식의 기반 프로세서 및 사용자에 의해 정의된 확장 명령어를 실행하는 맞춤형 기능 유닛이 결합된 구성형 프로세서에 있어서, 확장 명령어가 맞춤형 기능 유닛에서 실행되는 동시에 RISC 명령어가 기반 프로세서에서 병렬적으로 실행될 수 있는 구성형 프로세서를 제공한다.
일반적으로 구성형 프로세서는 RISC 명령어를 처리하는 파이프라인 방식의 기반 프로세서 및 사용자에 의해 정의된 확장 명령어를 처리하는 맞춤형 기능 유닛이 결합되어 있다.
도 4를 참조하면, 본 발명에 따른 구성형 프로세서(100)는 파이프라인(pipeline) 방식의 기반 프로세서(140~149), 맞춤형 기능 유닛(Custom Functional Unit:CFU, 130), 의존성 검출부(110) 및 목록정보 레지스터(120)를 포함한다.
기반 프로세서(base processor)는 파이프라인 방식을 이용하는 일반적인 RISC 프로세서로서, 기반 프로세서는 프로그램 카운터(Program counter:PC, 140), 명령어 메모리(Instruction memory, 141), 제1 파이프(Pipe, 142), 디코딩부(Decoding logic, 143), 레지스터 파일(Register file, 144), 제2 파이프(145), 실행부(Execution logic, 146), 제1 멀티플렉서(Multiplexer, 147), 제2 멀티플렉서(Multiplexer, 148), 제3 파이프(149), 데이터 메모리(미도시), 및 제4 파이프(미도시)를 포함한다.
도 4의 기반 프로세서는 5-stage RISC(reduced instruction set computer) 프로세서를 이용한 예를 도시한 것으로서, 본 발명에 따른 구성형 프로세서는 이에 한정되지 않으며 다양한 stage의 RISC 프로세서가 이용될 수 있다.
도 4의 RISC 기반 프로세서는 읽기(fetch)-디코딩(decoding)-실행(execution)-데이터 메모리(data memory)-기록(write back) 단계의 5단계를 수행한다. 한 명령의 처리시간 동안에 다른 명령들을 중첩시켜서 수행하는 파이프라인 방식을 이용하기 위해 상기 각각의 단계를 수행하는 유닛 사이에는 파이프가 위치한다. 제1 파이프(142)는 명령어 메모리(141)와 디코딩부(143)의 사이에 위치하고, 제2 파이프(145)는 디코딩부(143)와 실행부(146)의 사이에 위치하며, 제3 파이프(149)는 실행부(146)와 데이터 메모리(미도시)의 사이에 위치한다.
RISC 명령어는 RISC 기반 프로세서의 실행부(146)에서 실행되며, 사용자에 의해 정의된 확장 명령어는 맞춤형 기능 유닛(130)에서 실행된다.
맞춤형 기능 유닛(130)은 제2 파이프(145)의 출력단과 연결되며, 제2 파이프(145)로부터 제공받은 확장 명령어를 실행한다. 맞춤형 기능 유닛(130)은, 확장 명령어의 실행이 종료되면, 그 실행 결과를 제1 멀티플렉서(147)로 제공한다.
RISC 명령어는 RISC 기반 프로세서의 실행부(146)에서 한 사이클 동안 실행되지만, 사용자에 의해 정의된 확장 명령어는 맞춤형 기능 유닛(130)에서 하나의 사이클 또는 멀티 사이클 동안 실행될 수 있다. 앞서 설명한 것처럼, 종래의 구성형 프로세서는 맞춤형 기능 유닛(130)에서 확장 명령어가 실행되는 동안에는 기반 프로세서의 실행부에서는 RISC 명령을 실행할 수 없었다. 확장 명령어가 한 사이클을 가지는 경우는 상관없지만, 확장 명령어가 멀티 사이클을 가지는 경우에는 기반 프로세서의 동작을 멈추어야 하는 문제점이 있으며, 본 발명에 따른 구성형 프로세서는 이런 문제점을 해결하고자 한다.
이를 위해 본 발명에 따른 구성형 프로세서(100)는 의존성 검출부(110)와 목록정보 레지스터(120)를 포함한다.
목록정보 레지스터(120)는 맞춤형 기능 유닛(130)에서 실행되고 있는 확장 명령어(CI)에 대한 목록정보를 저장하고 있는 레지스터이다. 목록정보는 확장 명령어의 아이디(ID)에 대한 정보와 목적 레지스터(Destination register)에 대한 정보를 포함하며, 목록정보의 유효성을 확인하기 위한 유효비트를 더 포함할 수 있다.
도 5는 본 발명에 따른 구성형 프로세서에서 실행목록 레지스터를 나타낸 도면이다.
도 5에서처럼, 목록정보 레지스터(120)는 엔트리에 목록정보를 저장하고 있다. 한편, 목록정보는 확장 명령어의 아이디에 대한 정보(122) 및 확장 명령어의 목적 레지스터에 대한 정보(123)를 포함하며, 추가로 목록정보의 유효성을 확인하기 위한 유효비트(valid bit, 121)를 더 포함한다. 유효비트가 '1'이면 목록정보로 판단되는 확장 명령어가 맞춤형 기능 유닛(130)에서 실행중임을 의미한다.
확장 명령어의 ID에 대한 정보와 목적 레지스터에 대한 정보의 비트 수는 본 발명에 따른 구성형 프로세서의 실시예에 따라서 달라질 수 있다. 예를 들어 256개의 확장 명령어 레지스터를 지원하는 경우 확장 명령어의 ID에 대한 정보의 비트 수는 8이며, 16개의 레지스터를 가지므로 목적 레지스터에 대한 정보의 비트 수는 4이다.
한편, 목록정보 레지스터(120)는 복수의 목록정보를 저장할 수 있다. 목록정보 레지스터에 저장되는 목록정보의 수가 많아질수록 동시에 수행할 수 있는 확장 명령어의 수는 늘어나지만 하드웨어의 구조는 복잡해진다. 또한 , 데이터 간의 의존성이 없이 각각 동시에 수행될 수 있는 맞춤형 기능 유닛이 일반적으로 많지 않으므로, 목록정보 레지스터에 저장되는 목록정보의 수는 2개인 것이 바람직하다.
다시 도 4로 되돌아가 설명하도록 한다.
의존성 검출부(110)는 목록정보 레지스터(120)를 참조하여 기반 프로세서의 디코딩부(143)에서 처리중인 RISC 명령어와 맞춤형 기능 유닛(130)에서 실행중인 확장 명령어와의 의존성을 판단하고, 그 의존성에 따라 파이프의 스톨(stall) 여부를 결정한다.
의존성 검출부(110)는 디코딩부(143)에서 처리중인 RISC 명령어의 소스 레지스터에 대한 정보와 맞춤형 기능 유닛(130)에서 실행중인 확장 명령어의 목적 레지스터에 대한 정보가 일치하면 의존성이 있는 것으로 결정하고, 정보가 일치하지 않으면 의존성이 없는 것으로 결정한다.
디코딩부(143)에서 처리중인 RISC 명령어와 맞춤형 기능 유닛(130)에서 실행중인 확장 명령어 사이에 의존성이 있는 경우, 의존성 검출부(110)는 프로그램 카운터(140), 제1 파이프(142), 및 제2 파이프(145)를 스톨(stall) 시킨다. 의존성 검출부(110)에 의해 수행되는 스톨은 일반적인 RISC 프로세서에 의해 수행되는 스톨과 동일한 것으로서, 프로그램 카운터(140), 제1 파이프(142), 및 제2 파이프(145)의 내용을 갱신하지 않고 그대로 유지하도록 한다. 또한, 의존성 검출부(110)는 프로그램 카운터(140), 제1 파이프(142), 및 제2 파이프(145)를 스톨시킴과 동시에 제2 파이프(145)에 버블을 만들어 실행부(146)로 버블을 전달하게 할 수 있다.
만일 디코딩부(143)에서 처리중인 RISC 명령어와 맞춤형 기능 유닛(130)에서 실행중인 확장 명령어 사이에 의존성이 없는 경우, 의존성 검출부(110)는 프로그램 카운터(140), 제1 파이프(142), 및 제2 파이프(145)를 스톨(stall)시키지 않는다.
프로그램 카운터(140), 제1 파이프(142), 및 제2 파이프(145)가 스톨되지 않으면, 다음의 사이클 기간에 프로그램 카운터(140), 제1 파이프(142), 및 제2 파이프(145)에 담긴 내용이 각각 명령 메모리(141), 디코딩부(143), 및 실행부(146)로 전달된다. 따라서, 확장 명령어가 맞춤형 기능 유닛(130)에서 계속 실행되고 있는 동안에도 RISC 명령어가 실행부(146)로 전달되며, 결국에는 확장 명령어와 RISC 명령어가 동시에 병렬적으로 실행될 수 있다.
한편 디코딩부(143)에서 처리되는 명령어가 확장 명령어인 경우, 디코딩부(143)는 확장 명령어에 대한 목록정보를 목록정보 레지스터(120)로 제공한다.
목록정보 레지스터(120)는 디코딩부(143)로부터 제공받은 목록정보를 저장한다. 만일 목록정보 레지스터(120)가 빈 공간이 없어서 디코딩부(143)로부터 제공받은 목록정보를 저장하지 못하는 경우, 목록정보 레지스터(120)는 저장실패 신호를 생성하고 생성된 저장실패 신호를 의존성 검출부(110)로 제공한다. 목록정보 레지스터(120)에 빈 공간이 없다는 의미는 동시에 실행될 수 있는 확장 명령어의 수가 정해진 경우 그 정해진 수만큼의 확장 명령어가 각각의 맞춤형 기능 유닛(130)에서 동시에 실행되고 있음을 의미한다.
의존성 검출부(110)는 저장실패 신호를 수신한 경우 프로그램 카운터(140) 및 디코딩부와 연결된 파이프, 즉 제1 파이프(142) 및 제2 파이프(145)를 스톨시킨다. 또한 의존성 검출부(110)는 파이프들을 스톨시킴과 동시에 제2 파이프(145)에 버블을 만들어 실행부(146)로 버블을 전달하게 할 수 있다.
한편 RISC 명령어와 확장 명령어를 병렬 처리하기 위해서는, 맞춤형 기능 유닛(130)에서 실행되는 확장 명령어가 종료되는 경우 또한 고려되어야 한다. 확장 명령어와 RISC 명령어 사이에 의존성이 없는 경우 두 명령어가 동시에 실행될 수 있으며, RISC 명령어에 대한 실행 결과와 확장 명령어에 대한 실행 결과가 동시에 멀티플렉서(147, 148)로 전달될 수 있기 때문이다.
맞춤형 기능 유닛(130)은 확장 명령어의 실행이 종료되는 경우 실행종료 신호를 생성하고, 생성된 실행종료 신호를 의존성 검출부(110), 목록정보 레지스터(120), 멀티플렉서(147, 148), 및 제3 파이프(149)로 전달한다.
실행종료 신호를 수신하는 경우 의존성 검출부(110)는 프로그램 카운터(140), 제1 파이프(142), 및 제2 파이프(145)를 스톨시킨다. 이때 의존성 검출부(110)는 제2 파이프(145)에 버블을 만들지 않는다. 제2 파이프(145)는 맞춤형 기능 유닛(130)이 실행종료 신호를 보내는 시점에서 한 사이클 이전 명령어의 내용을 가지고 있기 때문이다.
실행종료 신호를 수신하는 경우 목록정보 레지스터(120)는 실행종료 신호와 관련된 목록정보를 삭제하여, 추후 새로운 목록정보가 저장될 수 있도록 한다. 한편, 목록정보가 삭제되는 대신 목록정보의 유효비트를 '1'에서 '0'으로 바꾸도록 할 수 있다. 목록정보 레지스터(120)는 새로운 목록정보의 저장 요청이 오는 경우 유효비트를 참조하여 유효비트가 '0'인 엔트리에 새로운 목록정보를 저장한다.
멀티플렉서(147, 148)는 제1 멀티플렉서 및 제2 멀티플렉서를 포함한다. 제1 멀티플렉서(147)는 실행부(146)의 결과값과 맞춤형 기능 유닛(130)의 결과값을 입력받고, 실행종료 신호에 따라 결과값을 선택한다. 실행종료 신호가 전달되면 제1 멀티플렉서(147)는 맞춤형 기능 유닛(130)의 결과값을 선택하여 제3 파이프(149)로 전달하고, 실행종료 신호가 전달되지 않으면 제1 멀티플렉서(147)는 실행부(148)의 결과값을 선택하여 제3 파이프(149)로 전달한다.
제2 멀티플렉서(148)는 제2 파이프로부터 RISC 명령어의 목적 레지스터에 대한 정보와 목록정보 레지스터(120)로부터 확장 명령어의 목적 레지스터에 대한 정보를 입력받고, 실행종료 신호에 따라 적절한 목적 레지스터에 대한 정보를 선택하여 제3 파이프(149)로 전달한다.
한편, 목록정보 레지스터(120)에 복수의 목록정보가 저장되는 경우에 있어서 복수의 확장 명령어가 동시에 실행이 종료되는 경우가 또한 고려해야 한다. 이러한 경우 복수의 결과값이 멀티플렉서(147, 148)로 동시에 전달될 수 있기 때문이다.
이를 해결하기 위해 의존성 검출부(110)는 승인 신호(acknowledge signal)를 생성하여 맞춤형 기능 유닛(130)과 멀티플렉서(147, 148)로 전달되도록 한다.
의존성 검출부(110)는 다수의 실행종료 신호가 동시에 수신된 경우 목록정보 레지스터(120)의 엔트리 순서대로 처리한다. 즉, 의존성 검출부(110)는 다수의 실행종료 신호 중 엔트리의 순위가 빠른 맞춤형 기능 유닛에 대한 실행종료 신호를 확인하고, 해당 실행종료 신호를 송신한 맞춤형 기능 유닛에 승인 신 호(acknowledge signal)를 전달하며, 해당 실행종료 신호를 송신한 맞춤형 기능 유닛의 결과값이 제3 파이프(149)로 전달되도록 한다.
한편 각 맞춤형 기능 유닛은 승인 신호를 수신하기 전까지는 실행종료 신호를 계속 '1'로 유지하여 실행종료 신호를 의존성 검출부(110)와 목록정보 레지스터(120)로 전달한다. 다만 이때 각 맞춤형 기능 유닛은 의존성 검출부(110)로부터 승인 신호를 받은 경우에만 멀티플렉서(147, 148) 및 제3 파이프(149)로 실행종료 신호를 전달해야만 한다. 승인 신호를 받은 경우에만 멀티플렉서(147, 148) 및 제3 파이프(149)로 실행종료 신호를 전달함으로써, 동시에 실행 종료된 다수의 결과값 중에서 해당되는 적절한 결과값이 멀티플렉서(147, 148)에 의해 선택될 수 있다. 즉, 여러 맞춤형 기능 유닛에서 실행되던 확장 명령어들이 동시에 끝나는 경우 목록정보 레지스터(120)에 저장된 목록정보의 엔트리 순서대로 각 맞춤형 기능 유닛의 결과값들이 순차로 제3 파이프(149)로 전달될 수 있다. 물론 상기의 작업을 진행하는 동안에 의존성 검출부(110)는 프로그램 카운터(140), 제1 파이프, 및 제2 파이프를 스톨시켜야 함은 당연하다.
정리하면 의존성 검출부(110)에 의해 스톨되는 경우는 크게 다음의 3가지 경우가 있다.
i) 맞춤형 기능 유닛에서 실행중인 확장 명령어와 디코딩부에서 처리중인 RISC 명령어 사이에 의존관계가 있는 경우,
ii) 목록정보 레지스터에 빈 공간이 없어서, 디코딩부에서의 확장 명령어에 대한 목록정보를 목록정보 레지스터에 저장하지 못하는 경우, 및
iii) 맞춤형 기능 유닛에서 실행중인 확장 명령어의 실행이 종료되는 경우.
상기에서 설명한 것처럼 3가지 경우 중 i) 과 ii)는 제2 파이프에 버블을 만드는 것이 필요하지만, iii)의 경우에는 제2 파이프에 버블을 만들어서는 안된다.
도 6은 본 발명에 따른 구성형 프로세서에서의 파이프라인 진행도이다.
도 6을 참조하면, 순차적으로 ci 0 - add - sub - shl 명령이 수행되며, ci 0는 5 사이클의 실행 주기를 가짐을 알 수 있다.
ci 0의 목적 레지스터(r1)는 add의 소스 레지스터(r5, r6) 및 sub의 소스 레지스터(r8, r9)와 의존관계가 없으므로, ci 0의 확장 명령어가 맞춤형 기능 유닛에서 실행되는 동안에 add 및 sub의 RISC 명령이 동시에 실행된다.
한편, shl 명령어의 소스 레지스터(r1, r4) 중 하나는 ci 0의 목적 레지스터(r1)와 동일하므로, shl 명령어는 ci 0 명령어의 실행이 종료될 때까지 수행이 중지된다. 여기서, stall 1은 상기 i)의 경우이며, stall 2는 상기의 iii)의 경우이다.
도 7은 본 발명에 따른 구성형 프로세서에서 맞춤형 기능 유닛의 인터페이스를 예시한 도면이다.
C맞춤형 기능 유닛의 인터페이스 중 dataa[]와 datab[]는 기반 프로세서의 레지스터 파일에서 가져오는 소스 레지스터 오퍼랜드이며 기반 프로세서의 제어 로직은 확장 명령어를 수행할 때 해당 맞춤형 기능 유닛의 start 신호에 '1'을 인가하여 확장 명령어를 실행하도록 한다. reset, clk, clk_en 신호는 동기화 회로에 들어가는 일반적인 신호로서 상세한 설명은 생략하도록 한다. 확장 명령어의 실행 이 끝나고 결과값이 생성되면 result 신호에는 결과값이 인가되고 실행종료 신호에는 '1'이 인가되어 기반 프로세서의 제어 로직에 확장 명령어의 실행이 종료되었음을 알려준다.
도 8은 본 발명에 따른 RISC 명령과 확장 명령어의 병렬 처리 방법을 나타낸 흐름도이다.
본 발명에 따른 RISC 명령과 확장 명령어의 병렬 처리 방법은 상기에서 설명한 본 발명에 따른 구성형 프로세서와 카테고리가 다를 뿐 실질적으로 동일하므로 중복되는 설명은 생략하도록 한다.
우선, 디코딩부(143)는 처리중인 명령어의 종류를 확인한다(S20).
디코딩부에서 처리중인 명령어가 RISC 명령어인 경우, 의존성 검출부(110)는 맞춤형 기능 유닛에서 실행중인 확장 명령어와 디코딩부에서 처리중인 RISC 명령어와의 의존성을 판단한다(S40). 의존성은 디코딩부에서 처리중인 RISC 명령어의 소스 레지스터에 대한 정보와 상기 맞춤형 기능 유닛에서 실행중인 확장 명령어의 목적 레지스터에 대한 정보와의 일치 여부에 따라 결정된다. 의존관계를 판단하기 위해, 의존성 검출부는 목록정보 레지스터(120)를 참조한다.
맞춤형 기능 유닛에서 실행중인 확장 명령어와 디코딩부에서 처리중인 RISC 명령어 사이에 의존 관계가 있는 경우(S50), 의존성 검출부는 디코딩부와 연결된 파이프(142, 145)를 스톨시킨다(S60). 또한 의존성 검출부는 프로그램 카운터(140)를 스톨시킬 수도 있으며, 제2 파이프(145)에 버블을 만들어 실행부로 전달하도록 할 수 있다.
S30 단계에서 디코딩부에서 처리중인 명령어가 확장 명령어인 경우, 디코딩부는 목록정보 레지스터(120)에 빈 공간이 있는지 여부를 판단하고(S100), 빈 공간이 있으면 디코딩부에서 처리중인 확방 명령어의 목록정보를 목록정보 레지스터에 저장한다(S110).
S100 단계에서, 목록정보 레지스터(120)에 빈 공간이 없으면(S100), 의존성 검출부는 S60 단계를 수행한다.
한편, 맞춤형 기능 유닛에서 실행되던 확장 명령어가 종료되면(S10), 맞춤형 기능 유닛(130)은 의존성 검출부(110)와 목록정보 레지스터(120)로 실행종료 신호를 전달한다.
목록정보 레지스터(120)는 실행종료 신호의 수신 여부를 확인하여 실행이 종료된 확장 명령어가 존재하면, 실행종료 신호와 관련된 확장 명령어에 대한 목록정보를 엔트리에서 삭제한다(S80).
그리고, 의존성 검출부(110)는 디코딩부와 연결된 파이프를 스톨시킨다(S90).
이상에서는 도면에 도시된 구체적인 실시예를 참고하여 본 발명을 설명하였으나 이는 예시적인 것에 불과하므로, 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자라면 이로부터 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명의 보호 범위는 후술하는 특허청구범위에 의하여 해석되어야 하고, 그와 동등 및 균등한 범위 내에 있는 모든 기술적 사상은 본 발명의 보호 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래기술에 따른 구성형 프로세서의 구조를 간략히 나타낸 블록도.~
도 2는 종래기술에 따른 구성형 프로세서에서의 파이프라인 진행도.
도 3은 멀티 사이클의 수행 주기를 가지는 확장 명령어의 타이밍도.
도 4는 본 발명에 따른 구성형 프로세서를 나타낸 블록도.
도 5는 본 발명에 따른 구성형 프로세서에서 목록정보 레지스터를 나타낸 도면.
도 6은 본 발명에 따른 구성형 프로세서에서의 파이프라인 진행도.
도 7은 본 발명에 따른 구성형 프로세서에서 맞춤형 기능 유닛의 인터페이스를 나타낸 도면.
도 8은 본 발명에 따른 RISC 명령과 확장 명령어의 병렬 처리 방법을 나타낸 흐름도.

Claims (8)

  1. 파이프라인 방식의 기반 프로세서 및 사용자에 의해 정의된 확장 명령어를 실행하는 맞춤형 기능 유닛이 결합된 구성형 프로세서에 있어서,
    맞춤형 기능 유닛에서 실행중인 확장 명령어에 대한 목록정보를 저장하고 있는 목록정보 레지스터; 및
    상기 목록정보 레지스터를 참조하여 기반 프로세서의 디코딩부에서 처리중인 RISC 명령어와 상기 맞춤형 기능 유닛에서 실행중인 확장 명령어와의 의존성을 판단하고, 의존성이 있는 경우 상기 디코딩부와 연결된 파이프를 스톨시키며, 의존성이 없는 경우 상기 디코딩부와 연결된 파이프를 스톨시키지 않는 의존성 검출부를 포함하며,
    상기 목록정보는 확장 명령어의 아이디에 대한 정보와 목적 레지스터에 대한 정보를 포함하는 것을 특징으로 하는, RISC 명령어와 확장 명령어를 병렬 처리하는 구성형 프로세서.
  2. 제1항에 있어서,
    상기 디코딩부에서 처리중인 명령어가 확장 명령어인 경우, 상기 디코딩부에서 처리중인 확장 명령어에 대한 목록정보가 상기 목록정보 레지스터에 저장되는 것을 특징으로 하는, RISC 명령어와 확장 명령어를 병렬 처리하는 구성형 프로세서.
  3. 제2항에 있어서,
    상기 목록정보 레지스터에 빈 공간이 없어서 상기 디코딩부에서 처리중인 확장 명령어에 대한 목록정보가 저장되지 못하는 경우, 상기 디코딩부는 저장실패 신호를 생성하여 상기 의존성 검출부로 제공하고,
    상기 의존성 검출부는, 상기 저장실패 신호를 수신하는 경우, 상기 디코딩부와 연결된 파이프를 스톨시키는 것을 특징으로 하는, RISC 명령어와 확장 명령어를 병렬 처리하는 구성형 프로세서.
  4. 제1항 내지 제3항 중의 어느 한 항에 있어서,
    상기 맞춤형 기능 유닛에서 실행중인 확장 명령어의 실행이 종료되는 경우, 상기 맞춤형 기능 유닛은 실행종료 신호를 생성하여 상기 목록정보 레지스터와 상기 의존성 검출부로 제공하고,
    상기 목록정보 레지스터는, 상기 실행종료 신호를 수신하는 경우, 상기 실행종료 신호와 관련된 목록정보를 삭제하며,
    상기 의존성 검출부는, 상기 실행종료 신호를 수신하는 경우, 상기 디코딩부와 연결된 파이프를 스톨시키는 것을 특징으로 하는, RISC 명령어와 확장 명령어를 병렬 처리하는 구성형 프로세서.
  5. 파이프라인 방식의 기반 프로세서 및 사용자에 의해 정의된 확장 명령어를 실행하는 맞춤형 기능 유닛이 결합된 구성형 프로세서에서 RISC 명령어와 확장 명령어를 병렬 처리하기 위한 방법으로서,
    (a) 기반 프로세서의 디코딩부에서 처리중인 명령어의 종류를 판단하는 단계;
    (b) 상기 디코딩부에서 처리중인 명령어가 RISC 명령어인 경우, 목록정보 레지스터를 참조하여 상기 디코딩부에서 처리중인 RISC 명령어와 맞춤형 기능 유닛에서 실행중인 확장 명령어와의 의존성을 판단하는 단계;
    (c) 의존성이 없는 경우 상기 디코딩부와 연결된 파이프를 스톨시키지 않고, 의존성이 있는 경우 상기 디코딩부와 연결된 파이프를 스톨시키는 단계;
    (d) 상기 디코딩부에서 처리중인 명령어가 확장 명령어인 경우, 상기 디코딩부에서 처리중인 확장 명령어에 대한 목록정보를 상기 목록정보 레지스터에 저장하는 단계를 포함하고,
    상기 목록정보는 확장 명령어의 아이디에 대한 정보와 목적 레지스터에 대한 정보를 포함하며,
    상기 목록정보 레지스터는 맞춤형 기능 유닛에서 실행중인 확장 명령어에 대한 목록정보를 저장하고 있는 것을 특징으로 하는 방법.
  6. 제5항에 있어서, 상기 의존성은
    상기 디코딩부에서 처리중인 RISC 명령어의 소스 레지스터에 대한 정보와 상기 맞춤형 기능 유닛에서 실행중인 확장 명령어의 목적 레지스터에 대한 정보와의 일치 여부에 따라 결정되는 것을 특징으로 하는 방법.
  7. 제5항에 있어서, 상기 (d) 단계는
    (d1) 상기 목록정보 레지스터에 빈 공간이 없어서 상기 디코딩부에서 처리중인 확장 명령어에 대한 목록정보를 저장하지 못하는 경우, 저장실패 신호를 생성하여 상기 의존성 검출부로 제공하는 단계;
    (d2) 상기 저장실패 신호가 제공되면, 상기 디코딩부와 연결된 파이프를 스톨시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제5항 내지 제7항 중의 어느 한 항에 있어서,
    (e) 상기 맞춤형 기능 유닛에서 실행중인 확장 명령어의 실행이 종료되는 경우, 실행종료 신호를 생성하여 상기 목록정보 레지스터와 상기 의존성 검출부로 제공하는 단계;
    (f) 상기 실행종료 신호를 수신하는 경우, 목록정보 레지스터에서 상기 실행종료 신호와 관련된 목록정보를 삭제하는 단계; 및
    (g) 상기 실행종료 신호를 수신하는 경우, 상기 디코딩부와 연결된 파이프를 스톨시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020090047752A 2009-05-29 2009-05-29 구성형 프로세서에서 ｒｉｓｃ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서 KR101032771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090047752A KR101032771B1 (ko) 2009-05-29 2009-05-29 구성형 프로세서에서 ｒｉｓｃ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090047752A KR101032771B1 (ko) 2009-05-29 2009-05-29 구성형 프로세서에서 ｒｉｓｃ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서

Publications (2)

Publication Number Publication Date
KR20100129021A KR20100129021A (ko) 2010-12-08
KR101032771B1 true KR101032771B1 (ko) 2011-05-06

Family

ID=43505825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090047752A KR101032771B1 (ko) 2009-05-29 2009-05-29 구성형 프로세서에서 ｒｉｓｃ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서

Country Status (1)

Country Link
KR (1) KR101032771B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711388B1 (ko) 2013-01-28 2017-03-02 삼성전자주식회사 파이프라인에서 블럭을 스케줄하는 컴파일 방법 및 장치
CN114257619A (zh) * 2021-12-20 2022-03-29 中科芯云微电子科技有限公司 一种物联网终端、物联网系统和物联网控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308618B1 (ko) 1999-02-27 2001-09-26 윤종용 단일 칩 상의 마이크로프로세서-코프로세서 시스템을 구비한 파이프라인 데이터 처리 시스템 및 호스트 마이크로프로세서와 코프로세서 사이의 인터페이스 방법
KR100535852B1 (ko) 1996-01-31 2006-05-10 가부시끼가이샤 히다치 세이사꾸쇼 데이타처리장치
KR20080109099A (ko) * 1991-07-08 2008-12-16 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080109099A (ko) * 1991-07-08 2008-12-16 세이코 엡슨 가부시키가이샤 고성능 알아이에스씨 마이크로프로세서 구조
KR100535852B1 (ko) 1996-01-31 2006-05-10 가부시끼가이샤 히다치 세이사꾸쇼 데이타처리장치
KR100308618B1 (ko) 1999-02-27 2001-09-26 윤종용 단일 칩 상의 마이크로프로세서-코프로세서 시스템을 구비한 파이프라인 데이터 처리 시스템 및 호스트 마이크로프로세서와 코프로세서 사이의 인터페이스 방법

Also Published As

Publication number Publication date
KR20100129021A (ko) 2010-12-08

Similar Documents

Publication Publication Date Title
TWI847670B (zh) 使用矩陣乘法指令的設備
EP0328721B1 (en) Dynamic multiple instruction stream multiple data multiple pipeline floatingpoint unit
KR100571322B1 (ko) 파이프라인식 프로세서에서의 예외 취급 방법, 장치 및시스템
US8601239B2 (en) Extended register addressing using prefix instruction
JP2012529096A (ja) ベクトル命令を取り扱うためのデータ処理装置および方法
JPH1124929A (ja) 演算処理装置およびその方法
TW201030606A (en) Optimizing performance of instructions based on sequence detection or information associated with the instructions
JP5209933B2 (ja) データ処理装置
TW442753B (en) Data processor system having branch control and method thereof
JP2018005488A (ja) 演算処理装置及び演算処理装置の制御方法
US20120137109A1 (en) Method and apparatus for performing store-to-load forwarding from an interlocking store using an enhanced load/store unit in a processor
US20220365787A1 (en) Event handling in pipeline execute stages
WO2012107800A1 (en) Integrated circuit devices and methods for scheduling and executing a restricted load operation
CN100451951C (zh) Risc cpu中的5+3级流水线设计方法
JP3611304B2 (ja) １サイクルのパイプライン・ストールを生成するパイプライン・プロセッサのシステム及び方法
KR101032771B1 (ko) 구성형 프로세서에서 ｒｉｓｃ 명령어와 확장 명령어를 병렬 처리하기 위한 방법 및 그에 따른 구성형 프로세서
KR20080087171A (ko) 피연산자의 빠른 조건부 선택
JP2006517322A (ja) パイプライン化ディジタルプロセッサにおけるハザード検出および管理のための方法および装置
KR20090042283A (ko) 효율적 인터럽트 리턴 어드레스 저장 메커니즘
US7237096B1 (en) Storing results of producer instructions to facilitate consumer instruction dependency tracking
JP3802038B2 (ja) 情報処理装置
JP2010117806A (ja) 半導体装置、および、半導体装置によるデータ処理方法
JP4444305B2 (ja) 半導体装置
US20070043930A1 (en) Performance of a data processing apparatus
EP1050805B1 (en) Transfer of guard values in a computer system

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140411

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150312

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee