KR101029395B1 - Array substrate for LCD and the fabrication method - Google Patents
Array substrate for LCD and the fabrication method Download PDFInfo
- Publication number
- KR101029395B1 KR101029395B1 KR1020040029833A KR20040029833A KR101029395B1 KR 101029395 B1 KR101029395 B1 KR 101029395B1 KR 1020040029833 A KR1020040029833 A KR 1020040029833A KR 20040029833 A KR20040029833 A KR 20040029833A KR 101029395 B1 KR101029395 B1 KR 101029395B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- drain
- semiconductor layer
- source
- region
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 71
- 239000012535 impurity Substances 0.000 claims abstract description 64
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 24
- 239000010410 layer Substances 0.000 claims description 149
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 23
- 150000002500 ions Chemical class 0.000 description 11
- 230000008569 process Effects 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000004913 activation Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910006411 Si—Si Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
본 발명은 기판 상부에 불순물이 도핑된 소스 영역 및 드레인 영역과 상기 소스 영역 및 드레인 영역 사이의 채널 영역으로 이루어지며, 상기 소스 영역 및 드레인 영역 아래의 소정 위치에 반대의 불순물로 도핑된 반전 불순물층이 형성된 반도체층을 구비하는 것을 특징으로 한다.The present invention includes a source region and a drain region doped with an impurity on a substrate, and a channel region between the source region and the drain region, and an inversion impurity layer doped with impurities opposite to a predetermined position below the source region and the drain region. It is characterized by including the formed semiconductor layer.
이와 같이, 본 발명은 액정 표시 장치용 어레이 기판에서 반도체층에 고농도의 불순물층을 형성하기 전에 상기 반도체층의 소정 위치에 중간 농도의 불순물이 주입되어 형성된 반전층을 형성하여 공핍층의 접속에 의한 쇼트를 방지하고 펀치 쓰루(punch-through) 현상을 방지함으로써 박막 트랜지스터 소자의 특성을 향상시키는 효과가 있다.As described above, the present invention forms an inversion layer formed by implanting an intermediate concentration of impurities into a predetermined position of the semiconductor layer before forming a high concentration impurity layer in the semiconductor layer in the liquid crystal display array substrate. There is an effect of improving the characteristics of the thin film transistor element by preventing short and preventing punch-through.
반도체층, 펀치 쓰루(punch-through), 쇼트Semiconductor layer, punch-through, short
Description
도 1은 종래 액정 표시 장치용 어레이 기판에서 화소부 박막트랜지스터의 단면을 각각 도시한 단면도.1 is a cross-sectional view illustrating a cross-section of a pixel portion thin film transistor in a conventional liquid crystal display array substrate.
도 2는 종래 액정 표시 장치용 어레이 기판에서 박막 트랜지스터의 반도체층을 상세히 보여주는 도면.2 is a view showing in detail a semiconductor layer of a thin film transistor in a conventional array substrate for a liquid crystal display device.
도 3은 본 발명에 따른 일 실시예로서, 액정 표시 장치용 어레이 기판에서 박막트랜지스터의 반도체층의 단면을 보여주는 단면.3 is a cross-sectional view of a semiconductor layer of a thin film transistor in an array substrate for a liquid crystal display according to an embodiment of the present invention.
도 4는 본 발명에 따른 액정 표시 장치용 어레이 기판에서, 박막 트랜지스터를 제조하는 공정을 보여주는 공정 순서도.4 is a process flowchart showing a process of manufacturing a thin film transistor in an array substrate for a liquid crystal display according to the present invention.
<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>
200 : 기판 211 : 공핍층200
214 : 버퍼막 215 : 반전층214: buffer film 215: inversion layer
216 : 반도체층 216s, 216d : 소스 영역, 드레인 영역216:
216c : 채널 영역 218 : 게이트 절연막216c: channel region 218: gate insulating film
220 : 게이트 전극 224 : 층간 절연막220: gate electrode 224: interlayer insulating film
230 : 드레인 콘택홀 231 : 반도체층 콘택홀 230: drain contact hole 231: semiconductor layer contact hole
232 : 보호막 234 : 화소 전극232: protective film 234: pixel electrode
본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.Recently, with the rapid development of the information society, there is a need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption. Among them, a liquid crystal display having excellent color reproducibility, etc. displays are actively being developed.
일반적으로 액정 표시 장치는 일측에 전극이 각각 형성되어 있는 두 기판을, 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates having electrodes formed on one side thereof so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying voltage to the two electrodes. By moving the liquid crystal molecules by the electric field is a device that represents the image by the transmittance of light that varies accordingly.
액정 표시 장치의 하부 기판은 화소 전극에 신호를 인가하기 위한 박막 트랜지스터를 포함하는 어레이 기판으로 박막을 형성하고 사진 식각하는 공정을 반복함으로써 이루어지고, 상부 기판은 컬러 필터를 포함하는 기판으로 컬러 필터는 적(R), 녹(G), 청(B)의 세 가지 색이 순차적으로 배열되어 있으며, 안료분산법이나 염색법, 전착법 등의 방법으로 제작된다.The lower substrate of the liquid crystal display is formed by repeating a process of forming a thin film and photolithography with an array substrate including a thin film transistor for applying a signal to a pixel electrode. The upper substrate is a substrate including a color filter. Three colors of red (R), green (G) and blue (B) are sequentially arranged, and are produced by methods such as pigment dispersion, dyeing, and electrodeposition.
일반적으로, 박막 트랜지스터에 사용되는 액티브층은 비정질 실리콘(amorphous silicon ; a-Si:H)이 주류를 이루고 있다. 이는 대면적으로 제작이 용이하여 생산성이 높고, 350℃ 이하의 낮은 기판온도에서 증착이 가능하여 저가의 절연기판을 사용할 수 있기 때문이다. In general, amorphous silicon (a-Si: H) is mainly used for active layers used in thin film transistors. This is because a large area is easy to manufacture, high productivity, and can be deposited at a low substrate temperature of 350 ° C. or lower, so that an inexpensive insulating substrate can be used.
그러나, 수소화된 비정질 실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 박막트랜지스터 소자로 활용시 안정성이 문제로 대두되고 있다. However, because hydrogenated amorphous silicon has a disordered atomic arrangement, weak Si-Si bonds and dangling bonds exist, and thus, the Si-Si is changed into a quasi-stable state when irradiated with light or applied with an electric field to be used as a thin film transistor device. Stability is a problem.
특히, 상기 비정질 실리콘은 빛 조사에 의해 특성이 저하되는 문제점이 있고, 표시화소 구동 소자의 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다. In particular, the amorphous silicon has a problem of deterioration in characteristics due to light irradiation, and writes to the driving circuit due to the electrical characteristics (low field effect mobility: 0.1 to 1.0 cm 2 / V · s) and reliability of the display pixel driving element. it's difficult.
더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트 배선 및 데이터 배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워진다. In addition, when the resolution of the liquid crystal panel for a liquid crystal display device is increased, the pad pitch outside the substrate connecting the gate wiring and the data wiring of the thin film transistor substrate with the TCP becomes short, and the TCP bonding itself becomes difficult.
그러나, 다결정 실리콘은 비정질 실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 이 다결정 실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다. However, since polycrystalline silicon has a greater field effect mobility than amorphous silicon, a driving circuit can be made on a substrate. If the driving circuit is directly made on the substrate, the IC cost can be reduced and the mounting can be simplified.
또한, 이러한 다결정 실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200 배 정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성이 우수하다. 또한, 구동회로를 동일 기판 상에 형성할 수 있는 장점이 있다.In addition, since the polycrystalline silicon has a field effect mobility of about 100 to 200 times greater than that of amorphous silicon, the response speed is fast and the stability to temperature and light is excellent. In addition, there is an advantage that the driving circuit can be formed on the same substrate.
상기와 같은 장점을 가지는 다결정 실리콘의 제조방법은 다양하게 알려져 있 는데, 일반적으로 다결정 실리콘을 형성하기 위해서 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition)이나 저압 화학 기상 증착법(low pressure chemical vapor deposition)으로 비정질 실리콘을 증착한 후, 이를 다시 결정화하는 방법이 널리 사용되고 있다.Various methods of manufacturing polycrystalline silicon having the above-mentioned advantages are generally known. In order to form polycrystalline silicon, generally, plasma enhanced chemical vapor deposition or low pressure chemical vapor deposition is used. A method of depositing amorphous silicon and recrystallizing it is widely used.
상기 비정질 실리콘을 이용하여 다결정 실리콘을 형성하는 방법으로는 비정질 실리콘 상에 금속을 증착하여 금속을 씨드로 다결정 실리콘을 형성하는 금속유도 결정화(metal induced crystallization : MIC) 방법, 비정질 실리콘을 고온에서 장시간 열처리하여 형성하는 고상 결정화(solid phase crystallization : SPC) 방법 등이 있다. As a method of forming polycrystalline silicon using amorphous silicon, a metal induced crystallization (MIC) method of forming a polycrystalline silicon by depositing a metal on amorphous silicon to form a metal as a seed, and heat treating the amorphous silicon at a high temperature for a long time Solid phase crystallization (SPC) method and the like.
한편, 상기 다결정 실리콘에는 다수 개의 결정립 및 이 결정립간의 경계내에 결정립계가 존재하는데, 결정립계는 전류흐름의 장애요소로 작용하므로, 신뢰성 있는 박막트랜지스터 소자를 제공하기 위해서는 결정립계를 줄이고 결정립을 좀 더 조대화시키는 것이 중요하다. On the other hand, in the polycrystalline silicon, there are a plurality of grains and grain boundaries within the boundaries between the grains, and since the grain boundaries act as a barrier to current flow, it is necessary to reduce grain boundaries and make grains more coarse to provide a reliable thin film transistor element. It is important.
이러한 문제점을 개선하기 위하여, 실리콘 결정립이 액상 실리콘과 고상 실리콘의 경계면에서, 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 SLS 결정화 기술에 의해 단결정 실리콘을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956~957, 1997)이 제안되었다. To solve this problem, a technique for forming single crystal silicon by the SLS crystallization technique using the fact that the silicon grains grow at the interface between liquid and solid silicon in a direction perpendicular to the interface (Robert S. Sposilli, MA Crowder) , and James S. Im, Mat.Res. Soc.Symp.Proc.Vol. 452, 956-957, 1997).
상기 SLS 결정화 기술에서는, 레이저 에너지 크기와 레이저 빔의 조사범위 및 그 이동거리(translation distance)를 적절하여 조절하여, 실리콘 결정립을 소 정의 길이만큼 측면성장시킴으로써, 비정질 실리콘을 단결정 수준으로 결정화시킬 수 있다. In the SLS crystallization technique, it is possible to crystallize amorphous silicon to a single crystal level by appropriately adjusting the laser energy size, the irradiation range of the laser beam, and the translation distance thereof, and laterally growing the silicon grains by a predetermined length. .
이하, 첨부한 도면을 참조하여 다결정 실리콘을 이용한 박막 트랜지스터를 포함하는 어레이 기판 및 그의 제조 방법에 대하여 설명한다.Hereinafter, an array substrate including a thin film transistor using polycrystalline silicon and a method of manufacturing the same will be described with reference to the accompanying drawings.
도 1은 종래 액정 표시 장치용 어레이 기판에서 화소부 박막트랜지스터의 단면을 각각 도시한 단면도이다.1 is a cross-sectional view illustrating cross-sectional views of a thin film transistor of a pixel unit in a conventional array substrate for a liquid crystal display device.
도 1에 도시된 바와 같이, 종래 화소부 박막트랜지스터부(I)에는, 절연기판(100) 상부에 버퍼층(114)이 기판 전면에 걸쳐 형성되어 있고, 상기 버퍼층(114) 상부에는 반도체층(116)이 형성되어 있으며, 상기 반도체층(116) 상의 중앙부에는 게이트 절연막(118), 게이트 전극(120)이 차례대로 적층되어 있다.As shown in FIG. 1, in the conventional pixel portion thin film transistor portion I, a
그리고, 상기 게이트 전극(120) 상부에는 제 1, 2 반도체층 콘택홀(122a, 122b)을 포함하는 층간절연막(124 ; interlayer)이 형성되어 있으며, 상기 제 1, 2 반도체층 콘택홀(122a, 122b)과 각각 연결되며, 상기 게이트 전극(120)과 일정간격 오버랩되는 위치에 소스 및 드레인 전극(126, 128)이 서로 일정간격 이격되어 형성되어 있다.In addition, an
그리고, 상기 소스 및 드레인 전극(126, 128) 상부에는 드레인 콘택홀(130)을 포함하는 보호층(132)이 형성되어 있고, 상기 보호층(132) 상부에는 상기 드레인 콘택홀(130)을 통해 드레인 전극(128)과 연결되어 화소 전극(134)이 형성되어 있다. A
상기 반도체층(116)은 게이트 절연막(118)과 대응되는 영역은 활성화층(116a)을 이루고, 상기 소스 및 드레인 전극(126, 128)과 접촉되는 부분은 n+ 도핑처리된 n형 불순물층(116c)을 이루며, 상기 활성화층(116a)과 n형 불순물층(116c) 사이의 드레인 전극(128)과 게이트 전극(120)간의 정션(junction)부분에는 LDD(Lightly Doped Drain)층(116b)이 위치한다. In the
상기 LDD층(116b)은 핫캐리어(hot carrier)들을 분산시키기 위한 목적으로, 낮은 농도로 도핑처리하여 누설전류의 증가를 막고 온상태의 전류의 손실을 막는 역할을 한다.The
도 2는 종래 액정 표시 장치용 어레이 기판에서 박막 트랜지스터의 반도체층을 상세히 보여주는 도면이다.2 is a view illustrating in detail a semiconductor layer of a thin film transistor in a conventional array substrate for a liquid crystal display device.
도 2에 도시된 바와 같이, 반도체층은 불순물이 도핑되어 소스 영역과 드레인 영역을 이루는 불순물층과, 상기 불순층층 사이에서 채널을 형성하는 활성화층으로 이루어진다.As shown in FIG. 2, the semiconductor layer includes an impurity layer doped with impurities to form a source region and a drain region, and an activation layer forming a channel between the impurity layer.
그리고, 상기 활성화층 상에는 게이트 절연막과 게이트 전극이 형성되어 있으며, 상기 게이트 전극은 상기 반도체층에 불순물을 주입할 시 마스크 역할을 하게 된다.A gate insulating film and a gate electrode are formed on the activation layer, and the gate electrode serves as a mask when injecting impurities into the semiconductor layer.
이때, 상기 반도체층에 p+(또는 n+)의 불순물로 도핑처리를 하여 상기 반도체층에 소스 영역 및 드레인 영역의 불순물층을 형성하면, 상기 불순물층의 주변에 불순물의 농도가 희박하게 주입되어 형성되는 공핍층(depletion layer)이 형성된다. In this case, when the semiconductor layer is doped with an impurity of p + (or n +) to form an impurity layer of a source region and a drain region in the semiconductor layer, the concentration of impurities is sparsely injected around the impurity layer. A depletion layer is formed.
그런데, 점차 반도체 소자가 소형화되어 감에 따라 트랜지스터의 크기 또한 작아지고 있으며, 상기 트랜지스터의 크기가 작아질수록 상기 반도체층의 크기도 작아진다.However, as the size of the semiconductor device becomes smaller, the size of the transistor also decreases. As the size of the transistor decreases, the size of the semiconductor layer also decreases.
따라서, 상기 반도체층의 불순물층에서 소스 영역과 드레인 영역 사이의 채널 길이가 짧아지게 되며, 이는 상기 공핍층이 만나 전기적으로 쇼트(short)되는 펀치 쓰루(punch-through) 현상이 발생하는 문제점이 있다.Therefore, the channel length between the source region and the drain region is shortened in the impurity layer of the semiconductor layer, which causes a problem that a punch-through phenomenon occurs in which the depletion layer meets and is electrically shorted. .
본 발명은 액정 표시 장치용 어레이 기판에서 반도체층에 고농도의 불순물층을 형성하기 전에 상기 반도체층의 소정 위치에 중간 농도의 불순물이 주입되어 형성된 반전층을 형성하여 공핍층의 접속에 의한 쇼트를 방지하는 액정 표시 장치용 어레이 기판 및 그 제조 방법을 제공하는 데 목적이 있다.The present invention forms an inverted layer formed by injecting an intermediate concentration of impurities into a predetermined position of the semiconductor layer before forming a high concentration impurity layer on the semiconductor layer in the liquid crystal display array substrate, thereby preventing short circuit due to connection of the depletion layer. It is an object to provide an array substrate for a liquid crystal display device and a method of manufacturing the same.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판은, 기판과; 상기 기판 상부에 불순물이 도핑된 소스 영역 및 드레인 영역과 상기 소스 영역 및 드레인 영역 사이의 채널 영역으로 이루어지며, 상기 소스 영역 및 드레인 영역 아래의 소정 위치에 반대의 불순물로 도핑된 반전 불순물층이 형성된 반도체층과; 상기 반도체층의 채널 영역 상에 형성된 게이트 절연막, 게이트 전극과; 상기 반도체층의 소스 및 드레인 영역의 일부를 드러내는 제 1 및 제 2 콘택홀을 포함하는 층간 절연막과; 상기 층간 절연막 상부에서 상기 제 1 및 제 2 콘택홀을 통해서 상기 반도체층의 소스 및 드레인 영역과 접촉하는 소스 및 드레인 전 극과; 상기 소스 및 드레인 전극을 덮고 있으며, 상기 드레인 전극을 드러내는 드레인 콘택홀을 가지는 보호층과; 상기 보호층 상부에 형성되고 상기 드레인 콘택홀을 통해서 상기 드레인 전극과 연결된 화소 전극을 포함하여 이루어지는 것을 특징으로 한다.In order to achieve the above object, an array substrate for a liquid crystal display device according to the present invention comprises: a substrate; A source region and a drain region doped with impurities and a channel region between the source region and the drain region, and an inversion impurity layer doped with opposite impurities at a predetermined position below the source region and the drain region is formed on the substrate. A semiconductor layer; A gate insulating film and a gate electrode formed on the channel region of the semiconductor layer; An interlayer insulating film including first and second contact holes exposing portions of the source and drain regions of the semiconductor layer; A source and drain electrode contacting the source and drain regions of the semiconductor layer through the first and second contact holes on the interlayer insulating layer; A protective layer covering the source and drain electrodes and having a drain contact hole exposing the drain electrode; And a pixel electrode formed on the passivation layer and connected to the drain electrode through the drain contact hole.
상기 반전 불순물층에 도핑된 불순물의 농도는 상기 소스 및 드레인 영역의 불순물 농도보다 작고 상기 채널 영역의 불순물 농도보다 큰 것을 특징으로 한다.The concentration of the impurity doped in the inversion impurity layer is smaller than the impurity concentration of the source and drain regions and is greater than the impurity concentration of the channel region.
상기 반도체층은 결정화된 실리콘으로 이루어지는 것을 특징으로 한다.The semiconductor layer is characterized by consisting of crystallized silicon.
상기 반도체층은 저온 다결정 실리콘(LTPS)으로 이루어지는 것을 특징으로 한다.The semiconductor layer is made of low temperature polycrystalline silicon (LTPS).
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법은, 기판 상부에 버퍼층을 형성하고 비정질 실리콘(a-si)을 도포하여 결정화된 반도체층을 형성하는 단계와; 상기 반도체층 상에 불순물을 주입하여 중간 영역에 반전 불순물층을 형성하는 단계와; 상기 반도체층 상에 게이트 절연막, 게이트 전극을 형성하는 단계와; 상기 반도체층에 상기 게이트 전극을 마스크로 하여 상기 반전 불순물층과 반대의 불순물이 고농도로 주입하여 소스 영역 및 드레인 영역을 형성하고, 불순물이 주입되지 않은 채널 영역을 형성하는 단계와; 상기 반도체층의 소스 및 드레인 영역의 일부를 드러내는 제 1 및 제 2 콘택홀을 포함하는 층간 절연막을 형성하는 단계와; 상기 층간 절연막 상부에서 상기 제 1 및 제 2 콘택홀을 통해서 상기 반도체층의 소스 및 드레인 영역과 접촉하는 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극을 덮고 있으며, 상 기 드레인 전극을 드러내는 드레인 콘택홀을 가지는 보호층을 형성하는 단계와; 상기 보호층 상부에 형성되고 상기 드레인 콘택홀을 통해서 상기 드레인 전극과 연결된 화소 전극을 포함하여 이루어지는 것을 특징으로 한다.In addition, in order to achieve the above object, a method of manufacturing an array substrate for a liquid crystal display device according to the present invention includes the steps of forming a crystallized semiconductor layer by forming a buffer layer on the substrate and applying amorphous silicon (a-si); ; Implanting impurities on the semiconductor layer to form an inversion impurity layer in an intermediate region; Forming a gate insulating film and a gate electrode on the semiconductor layer; Implanting impurities opposite to the inversion impurity layer at a high concentration into the semiconductor layer as a mask to form a source region and a drain region, and forming a channel region in which impurities are not implanted; Forming an interlayer insulating film including first and second contact holes exposing portions of the source and drain regions of the semiconductor layer; Forming source and drain electrodes on the interlayer insulating layer, the source and drain electrodes contacting the source and drain regions of the semiconductor layer through the first and second contact holes; Forming a protective layer covering the source and drain electrodes and having a drain contact hole exposing the drain electrode; And a pixel electrode formed on the passivation layer and connected to the drain electrode through the drain contact hole.
상기 비정질 실리콘(a-si)을 도포하여 결정화된 반도체층을 형성하는 단계에 있어서, 상기 비정질 실리콘은 저온 다결정 실리콘(LTPS) 결정화 기술에 의해서 결정화되는 것을 특징으로 한다.In the step of forming the crystallized semiconductor layer by applying the amorphous silicon (a-si), the amorphous silicon is characterized in that the crystallization by low temperature polycrystalline silicon (LTPS) crystallization technology.
상기 LTPS 결정화 기술은 ELA(Excimer Laser Annealing) 기술과, CGS(Continuous Grain Silicon) 기술, SLS(Sequential Lateral Solidification) 에서 선택되는 것을 특징으로 한다.The LTPS crystallization technology is selected from Excimer Laser Annealing (ELA) technology, Continuous Grain Silicon (CGS) technology, and Sequential Lateral Solidification (SLS).
이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 일 실시예로서, 액정 표시 장치용 어레이 기판에서 박막트랜지스터의 반도체층의 단면을 보여주는 단면이다.3 is a cross-sectional view illustrating a semiconductor layer of a thin film transistor in an array substrate for a liquid crystal display according to an exemplary embodiment of the present invention.
도 3에 도시된 바와 같이, 본 발명에 따른 박막 트랜지스터의 반도체층(216)은 불순물이 주입된 소스 영역(216s) 및 드레인 영역(216d)을 포함하며, 상기 소스 영역(216s) 및 드레인 영역(216d)의 사이에는 채널 영역(216c)이 형성되어 있다.As shown in FIG. 3, the
이와 같이, 고농도 p+(또는 n+)이온의 불순물이 반도체층(216)에 주입되면 주입되는 면에서 소정 깊이로 불순물이 주입되며 , 상기 소스 영역(216s) 및 드레인 영역(216d), 채널 영역(216c) 하에 반전층(215)이 형성되어 있다. As described above, when impurities of high concentration p + (or n +) ions are implanted into the
상기 반전층(215)은 상기 소스 영역(216s) 및 드레인 영역(216d)에 도핑된 불순물의 농도와 상기 채널 영역(216c)의 농도 사이의 중간 농도로 도핑된다.The
이때, 상기 소스 영역(216s) 및 드레인 영역(216d)에 도핑된 불순물의 이온이 n+면, 상기 반전층(215)에 도핑되는 이온은 p이고, 반대로 상기 소스 영역(216s) 및 드레인 영역(216d)에 도핑된 불순물의 이온이 p+이면, 상기 반전층(215)에 도핑되는 이온은 n이 된다.At this time, if the ions of impurities doped in the
상기와 같이 형성된 반전층(215)은 상기 채널의 길이(L)가 짧아 상기 소스 영역(216s) 및 드레인 영역(216d)의 주변에 형성되는 공핍층(depletion layer)(211)이 서로 만나 발생되는 쇼트(short)를 방지한다.The
이는 p+(또는 n+)이온으로 도핑된 상기 소스 영역(216s) 및 드레인 영역(216d) 하부에 n(또는 p)으로 도핑된 반전층(215)이 형성되어 있으므로 상기 공핍층(211)이 연결되고 전하가 이동함으로써 발생되는 쇼트를 방지할 수 있게 된다.The
도 4는 본 발명에 따른 액정 표시 장치용 어레이 기판에서, 박막 트랜지스터를 제조하는 공정을 보여주는 공정 순서도이다.4 is a process flowchart illustrating a process of manufacturing a thin film transistor in an array substrate for a liquid crystal display according to the present invention.
도 4a에 도시된 바와 같이, 투명한 절연 기판(200)을 준비하고, 상기 기판(200) 상에 버퍼층(buffer layer)(214)을 형성한다.As shown in FIG. 4A, a transparent insulating
상기 버퍼층(214)을 이루는 물질로는 실리콘 질화막(SiNX)나 실리콘 산화막(SiOX), 에틸실리케이트(tetra ethyl orthosilicate ; TEOS) 등과 같은 절연막이 주로 이용된다.
As the material of the
그리고, 상기 버퍼층(214) 상에 반도체층(216)을 형성하는데, 상기 버퍼층(214)이 형성된 기판(200) 상에 비정질 실리콘(a-Si)을 증착하고, 탈수소화(dehydrogenation) 과정을 거친 후 , 결정화 단계를 통해 다결정(poly) 또는 단결정 실리콘과 같은 결정질 실리콘층(216a)을 형성한다.In addition, the
이때, 상기 비정질 실리콘(a-si)은 저온 다결정 실리콘(LTPS) 결정화 기술에 의해서 결정화될 수 있다.In this case, the amorphous silicon (a-si) may be crystallized by low temperature polycrystalline silicon (LTPS) crystallization technology.
상기 LTPS 결정화 기술은 ELA(Excimer Laser Annealing) 기술과, CGS(Continuous Grain Silicon) 기술, SLS(Sequential Lateral Solidification) 등이 있다.The LTPS crystallization technology includes Excimer Laser Annealing (ELA) technology, Continuous Grain Silicon (CGS) technology, Sequential Lateral Solidification (SLS), and the like.
그리고, 도 4b에 도시된 바와 같이, 상기 결정질 실리콘층(216a) 상에 가속 전압을 조절하여 소스 영역(216s) 및 드레인 영역(216d)에 주입될 불순물과 반대되는 이온을 중간 농도로 도핑하여, 상기 실리콘층(216a)의 중간 부분에 반전층(215)을 형성한다.As shown in FIG. 4B, an acceleration voltage is adjusted on the
즉, n형 반도체층에서는 소스 영역(216s) 및 드레인 영역(216d)에 주입될 n+이온과 반대인 p이온의 중간 농도로 반전층(215)을 형성하고, p형 반도체층에서는 p+이온과 반대인 n이온의 중간 농도로 반전층(215)을 형성한다.That is, in the n-type semiconductor layer, the
이어서, 상기 결정질 실로콘층(216a)을 포토리쏘그래피(photolithography) 방법을 이용하여 패터닝함으로써 반도체층(216)을 형성한다. Subsequently, the
그리고, 도 4c에 도시된 바와 같이, 상기 반도체층(216) 상에 게이트 절연막 (218)및 게이트 전극(220)을 형성한다.
4C, a
구체적으로, 상기 반도체층(216)이 형성된 기판(200) 상에 실리콘 질화막, 몰리브덴(Mo)을 연속해서 증착한 후, 포토리쏘그래피 방법을 이용한 마스크 공정을 통해 게이트 절연막(218) 및 게이트 전극(220)을 형성하는 단계이다. Specifically, after the silicon nitride film and molybdenum (Mo) are successively deposited on the
그리고, 도 4d에 도시된 바와 같이, 상기 게이트 절연막(218) 및 게이트 전극(220)을 마스크로 하여 상기 반도체층(216)에 p+(또는 n+) 불순물을 고농도로 도핑하여 p형 반도체층(또는 n형 반도체층)을 형성하는데, 불순물층인 소스 영역(216s) 및 드레인 영역(216d)을 형성하고 상기 소스 영역(216s) 및 드레인 영역(216d) 사이에 채널 영역(216c)을 형성한다.As shown in FIG. 4D, p + (or n +) impurities are heavily doped into the
그러면, 상기 반도체층(216)에 p+(또는 n+)의 불순물로 도핑처리를 하여 상기 반도체층(216)에 소스 영역(216s) 및 드레인 영역(216d)의 불순물층(216)을 형성하면, 상기 불순물층(216)의 주변에 불순물의 농도가 희박하게 주입되어 형성되는 공핍층(depletion layer)(211)이 형성된다.If the
이때, 도시되지는 않았으나, n형 반도체층을 완성하는데, 상기 게이트 전극 (220)및 게이트 절연막(218)이 형성된 기판(200) 상에 저농도로 n 도핑처리를 하여 LDD층을 형성한 후, n+ 도핑 처리하여 n형 불순물층을 형성한다. At this time, although not shown, to complete the n-type semiconductor layer, a low concentration n-doped on the
이와 같이, 상기 채널 영역(216c)의 길이가 약 3㎛ 이하로 짧아질 경우에 상기 소스 영역(216s) 및 드레인 영역(216d) 주변에 형성되는 공핍층(211)이 서로 연결되는데, 이때 상기 반전층(215)에 의해서 채널 쇼트(channel short)를 방지하게 된다.As such, when the length of the
이후, 도 4e에 도시된 바와 같이, 상기 반도체층(216) 상에 층간절연막(224) 을 형성하는데, 실리콘 질화막 또는 실리콘 산화막과 같은 무기절연막을 증착한 후, 반도체층 콘택홀(231)을 가지는 층간절연막(224)을 형성한다. Thereafter, as shown in FIG. 4E, an
이어서, 상기 층간절연막(224)이 형성된 기판(200) 상에, 몰리브덴과 알루미늄 네오듐(AlNd)을 차례대로 증착한 후 일괄 에칭하여, 상기 반도체층 콘택홀(231)을 통해 불순물층인 반도체층(216)의 소스 영역(216s) 및 드레인 영역(216d)과 연결되는 소스 전극(226) 및 드레인 전극(228)을 형성한다.Subsequently, molybdenum and aluminum neodium (AlNd) are sequentially deposited on the
그리고, 상기 소스 및 드레인 전극(226, 228)이 형성된 기판(200) 상에 실리콘 질화막을 증착하고, 드레인 콘택홀(230)을 가지는 보호층(232)을 형성한다. Then, a silicon nitride film is deposited on the
최종적으로, 상기 보호층(232) 상에 상기 드레인 콘택홀(230)을 통해서 드레인 전극(228)과 접촉하도록 투명한 도전성 전극으로 이루어지는 화소 전극(234)을 형성한다.Finally, the
본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치용 어레이 기판 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail with reference to specific examples, this is for describing the present invention in detail, and the array substrate for a liquid crystal display device and a method of manufacturing the same according to the present invention are not limited thereto, and within the technical spirit of the present invention. It is apparent that modifications and improvements are possible by those skilled in the art.
본 발명은 액정 표시 장치용 어레이 기판에서 박막 트랜지스터를 제조하는 데 있어서, 상기 박막 트랜지스터의 반도체층의 중간 부분에 소스 및 드레인 영역과 반대의 도핑층인 불순물층을 형성하여 반도체층 공핍층의 접속에 의한 쇼트를 방지하여 펀치 쓰루(punch-through) 현상을 방지하고 소자의 특성을 향상시키는 효 과가 있다.
The present invention provides a thin film transistor in an array substrate for a liquid crystal display device, wherein an impurity layer, which is a doped layer opposite to a source and a drain region, is formed in an intermediate portion of the semiconductor layer of the thin film transistor to connect the semiconductor layer depletion layer. It prevents the short-circuit caused by the punch-through phenomenon and improves the device characteristics.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029833A KR101029395B1 (en) | 2004-04-29 | 2004-04-29 | Array substrate for LCD and the fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029833A KR101029395B1 (en) | 2004-04-29 | 2004-04-29 | Array substrate for LCD and the fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050104514A KR20050104514A (en) | 2005-11-03 |
| KR101029395B1 true KR101029395B1 (en) | 2011-04-15 |
Family
ID=37282042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040029833A KR101029395B1 (en) | 2004-04-29 | 2004-04-29 | Array substrate for LCD and the fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101029395B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316490A (en) * | 1995-05-17 | 1996-11-29 | Fuji Xerox Co Ltd | Manufacture of thin-film transistor |
| KR19980033199A (en) * | 1996-10-29 | 1998-07-25 | 가나이 츠토무 | Semiconductor integrated circuit device and manufacturing method thereof and semiconductor wafer and manufacturing method thereof |
| KR20030051370A (en) * | 2001-12-18 | 2003-06-25 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | Thin film transistor substrate and method of manufacturing the same |
| JP2003347556A (en) * | 2002-05-29 | 2003-12-05 | Toppoly Optoelectronics Corp | Thin film transistor plane display panel and manufacturing method therefor |
-
2004
- 2004-04-29 KR KR1020040029833A patent/KR101029395B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316490A (en) * | 1995-05-17 | 1996-11-29 | Fuji Xerox Co Ltd | Manufacture of thin-film transistor |
| KR19980033199A (en) * | 1996-10-29 | 1998-07-25 | 가나이 츠토무 | Semiconductor integrated circuit device and manufacturing method thereof and semiconductor wafer and manufacturing method thereof |
| KR20030051370A (en) * | 2001-12-18 | 2003-06-25 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | Thin film transistor substrate and method of manufacturing the same |
| JP2003347556A (en) * | 2002-05-29 | 2003-12-05 | Toppoly Optoelectronics Corp | Thin film transistor plane display panel and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050104514A (en) | 2005-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002004B1 (en) | Semiconductor device and method for forming the same | |
| US6166397A (en) | Display device with inverted type transistors in the peripheral and pixel portions | |
| KR100374737B1 (en) | METHOD FOR FORMING TRANSISTOR, CIRCUIT CONTAINING THE TRANSISTOR, METHOD FOR PRODUCING ACTIVE MATRIX SUBSTRATE, METHOD FOR MANUFACTURING DISPLAY DEVICE, | |
| KR100453285B1 (en) | An active matrix display device | |
| US6245602B1 (en) | Top gate self-aligned polysilicon TFT and a method for its production | |
| US8987120B2 (en) | Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same | |
| KR100955772B1 (en) | A array substrate and the fabrication method for LCD | |
| US20060286727A1 (en) | Polycrystalline silicon liquid crystal display device and fabrication method thereof | |
| KR100566612B1 (en) | Poly Silicon Thin Film Transistor and the fabrication method thereof | |
| KR100585873B1 (en) | Polycrystalline liquid crystal display device and fabfication method thereof | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| KR100487256B1 (en) | method for thin film transistor using poly silicon | |
| KR100525436B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
| KR101029395B1 (en) | Array substrate for LCD and the fabrication method | |
| KR20030038835A (en) | A Crystalline Silicon Thin Film Transistor Panel for LCD and Fabrication Method Thereof | |
| KR20050031249A (en) | Poly silicon thin film transistor and the fabrication method thereof | |
| KR101087750B1 (en) | An array substrate for LCD with two type TFT and method of fabrication thereof | |
| KR100989200B1 (en) | Fabrication method of polycrystalline silicon TFT | |
| EP1432042A2 (en) | Thin film transistor with LDD/offset structure | |
| KR100317636B1 (en) | A thin film transister, Semiconduct layer of a thin film transister and fabricating the same | |
| KR101039471B1 (en) | A array substrate and the fabrication method for LCD | |
| KR100856864B1 (en) | A fabricating method of Thin Film Transistor for Liquid Crystal Display Device and TFT for LCD thereby | |
| KR100631019B1 (en) | Thin film transistor and method for fabricating thereof | |
| KR20040054433A (en) | method for switching device or driving device for liquid crystal display with driving circuit | |
| KR100788993B1 (en) | Method of fabricating polycrystalline silicon thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 9 |