KR101029075B1 - 패키지형 디코더 장치 - Google Patents

패키지형 디코더 장치 Download PDF

Info

Publication number
KR101029075B1
KR101029075B1 KR1020070031137A KR20070031137A KR101029075B1 KR 101029075 B1 KR101029075 B1 KR 101029075B1 KR 1020070031137 A KR1020070031137 A KR 1020070031137A KR 20070031137 A KR20070031137 A KR 20070031137A KR 101029075 B1 KR101029075 B1 KR 101029075B1
Authority
KR
South Korea
Prior art keywords
memory
decoder
decoder chip
package substrate
chip
Prior art date
Application number
KR1020070031137A
Other languages
English (en)
Other versions
KR20080088301A (ko
Inventor
신동준
조성환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070031137A priority Critical patent/KR101029075B1/ko
Publication of KR20080088301A publication Critical patent/KR20080088301A/ko
Application granted granted Critical
Publication of KR101029075B1 publication Critical patent/KR101029075B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor

Abstract

본 발명은 패키지형 디코더 장치에 관한 것으로, 사용자 보드 회로 상에 실장되는 패키지형 디코더 장치에 있어서, 패키지 기판; 패키지 기판 상에 실장되는 디코더 칩; 및 패키지 기판 상에 실장되고, 디코더 칩의 액세스 요청에 따라 데이터가 기록 또는 판독되는 메모리를 포함하고, 디코더 칩은 패키지 기판을 거쳐서 사용자 보드 회로에 전기적으로 연결되어 데이터를 송수신하며, 디코더 칩은 상기 메모리에 액세스하기 위한 파라미터가 저장된 레지스터를 내장함으로써, 디코더 칩과 메모리를 사용자 보드의 패턴에 대한 의존성 없이 시스템을 구성할 수 있도록 하는 효과가 있다.

Description

패키지형 디코더 장치{Packaged decoder devices}
도 1은 종래 기술에 따른 MPEG2 A/V 디코더 및 DDR 메모리가 사용자 보드 레벨에서 배치되는 경우, MPEG2 A/V 디코더의 드라이버 단 및 DDR 메모리의 리시버 단에서의 데이터 신호의 파형의 예를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 패키지형 디코더 장치를 도시한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 패키지형 디코더 장치를 도시한 도면이다.
도 4는 도 3에 따른 MPEG2 A/V 디코더 및 DDR 메모리가 패키지형으로 배치되는 경우, MPEG2 A/V 디코더의 드라이버 단 및 DDR 메모리의 리시버 단에서의 데이터 신호의 파형의 예를 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 메모리 패드가 부착된 패키지형 디코더 장치를 도시한 도면이다.
본 발명은 패키지형 디코더 장치에 관한 것으로, 더욱 상세하게는 디코더 칩 및 메모리 간의 타이밍 스펙을 용이하게 맞출 수 있도록 하는 패키지형 디코더 장치에 관한 것이다.
오디오/비디오 디코더를 내장하고 있는 칩(이하 '디코더 칩'이라고 한다)들은 일반적으로 대량의 데이터를 처리해야 한다. 따라서, DTV용 칩과 같이, 대량/고속의 오디오/비디오 데이터를 프로세싱하기 위해서는 DDR 메모리와 같은 고속의 메모리가 사용되어야 한다.
디코더 칩과 인터페이스하는 메모리는 디코더 칩의 설계 구조에 따른 버스 대역폭을 만족하기 위하여 버스 클럭의 2배 이상이 되는 매우 높은 데이터 비율 및 클럭 주파수를 사용하고 있어, 기존의 메모리를 보드 레벨에서 액세스 조건을 맞추어 동작시키는 것은 동작의 불안정성 및 성능 저하의 요인이 될 수 있다.
또한, 디코더 칩의 높은 성능의 실현을 위하여 고주파로 동작시킬수록 타이밍 마진은 점점 작아지게 되므로 사용자 보드 상에서의 패턴 레이아웃이 매우 중요한 요소가 된다.
도 1은 종래 기술에 따른 MPEG2 A/V 디코더 및 DDR 메모리가 사용자 보드 레벨에서 배치되는 경우, MPEG2 A/V 디코더의 드라이버 단 및 DDR 메모리의 리시버 단에서의 데이터 신호의 파형의 예를 나타낸다.
도 1을 참조하면, 동작 전압이 1.25[V]일 때 드라이버 및 리시버 간의 신호 지연 시간은 약 735.08[ps]가 됨을 알 수 있다. 이 같은 지연 시간은 사용자 보드 레벨에서 패턴 레이아웃의 조건에 따라 달라지게 되고, 또한 다수의 신호 라인이 있는 경우, 각각의 신호 라인에 따라서도 패턴 길이가 다르므로 모두 상이한 신호 지연 시간을 가지게 된다. 따라서, 신호의 지연 시간은 고주파로 동작하는 디코더 칩에서 시스템의 타이밍 마진을 악화시키는 중요한 요인이 되고, 사용자는 그에 따라 메모리에 액세스하기 위한 레지스터 조건들을 수정해 주어야 한다.
또한, DDR 메모리를 액세스하기 위한 데이터 및 제어 신호들은 매우 높은 주파수로 동작되기 때문에, 안정적인 동작을 위하여 요구되는 타이밍 마진이 매우 적게 된다. 따라서, 사용자 보드(board) 레벨에서 타이밍 값들을 조정하여 DDR 메모리의 타이밍 스펙을 만족시키기 위해서는 많은 노력과 비용이 요구된다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 디코더 칩 및 메모리 간의 타이밍 스펙을 용이하고 효율적으로 맞출 수 있도록 하는 패키지형 디코더 장치를 제공하는데 있다.
상술한 목적을 달성하기 위하여 본 발명에 따른 패키지형 디코더 장치는, 사용자 보드 회로 상에 실장되는 패키지형 디코더 장치에 있어서, 패키지 기판; 상기 패키지 기판 상에 실장되는 디코더 칩; 및 상기 패키지 기판 상에 실장되고, 상기 디코더 칩의 액세스 요청에 따라 데이터가 기록 또는 판독되는 메모리를 포함하고, 상기 디코더 칩은 상기 패키지 기판을 거쳐서 상기 사용자 보드 회로에 전기적으로 연결되어 데이터를 송수신하며, 상기 디코더 칩은 상기 메모리에 액세스하기 위한 파라미터가 저장된 레지스터를 내장하는 것을 특징으로 한다.
상기 파라미터는 상기 패키지 기판의 패턴 조건을 충족하는 따른 상기 메모리의 액세스 비트 수, 지연 시간, 또는 타이밍 설정값인 것을 특징으로 한다.
상기 디코더 칩은 MPEG2 A/V 디코더 칩 또는 DVD 디코더 칩이고, 상기 메모리는 DDR 메모리 또는 DDR2 메모리인 것을 특징으로 한다.
상기 패키지형 디코더 장치는 상기 디코더 칩의 일 측면에 부착되어 상기 메모리와 전기적으로 연결하기 위한 메모리 패드를 포함하고, 상기 메모리 패드는 상기 디코더 칩에 의해 고 임피던스로 제어 가능한 것을 특징으로 한다.
상기 디코더 칩은 상기 메모리와 볼(ball) 방식으로 연결되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 패키지형 디코더 장치를 도시한 도면이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 패키지형 디코더 장치(200)는 패키지 기판(210), 디코더 칩(220), 메모리(230)를 포함한다.
패키지 기판(210)은 사용자 보드 회로(250) 상에 실장되고, 디코더 칩(220) 및 메모리(230)를 하나의 패키지 기판(210) 위에 실장하고 있다. 패키지 기판(210)에는 디코더 칩(220)과 메모리(230)가 데이터를 주고 받을 수 있도록 패턴 레이아웃이 형성되어 있다.
디코더 칩(220)은 예를 들어 DTV에서 MPEG2 오디오/비디오 디코딩을 수행하 는 칩을 가리킨다. 본 발명에서 디코더 칩(220)은 패키지 기판(210) 상에 실장된다. 디코더 칩(220) 내부의 중앙처리장치(미도시됨)에 위치한 레지스터(240)에는 디코더 칩(220)이 메모리(230)에 액세스하기 위한 파라미터들이 저장된다.
레지스터(240)에 저장되는 파라미터는 디코더 칩(220) 및 메모리(230) 간의 타이밍 스펙을 맞도록 하여 시스템이 안정적으로 동작하게 하는 것으로, 패키지 기판의 패턴 조건(예를 들어, 패턴의 길이와 같은)을 충족시키기 위한 메모리의 액세스 비트 수 또는 지연 시간 등을 말한다.
디코더 칩(220)은 MPEG2 A/V 디코더 칩뿐만 아니라 DVD 디코더 칩과 같은 다양한 칩에도 적용될 수 있다.
한편, 디코더 칩(220)은 패키지 기판(210)을 거쳐서 사용자 보드 회로(250)에 전기적으로 연결되어 디코더 칩(220)에 대한 입력 신호나 출력 신호를 사용자 보드 회로(250)로 송수신할 수 있다.
레지스터(240)는 디코더 칩(220)의 중앙처리장치(미도시됨)에 내장되어 있는 것으로, 패키지 기판(210)의 패턴 조건에 따라 메모리(230)와의 데이터 송수신에 사용되는 다양한 파라미터들이 저장된다. 본 발명에서는, 패키지 기판(210)의 패턴 조건에 따른 미리 조정된 파라미터들이 레지스터(240)에 저장되어 있게 되므로, 사용자로서는 별도의 지연 시간을 포함한 타이밍 스펙의 조정 과정이 없이도 간편하게 사용자 보드 회로(250)에 실장될 수 있다.
메모리(230)는 패키지 기판(210) 상에 실장되고, 디코더 칩(220)의 액세스 요청에 따라 데이터가 기록 또는 판독된다. 메모리(230)로의 액세스는 디코더 칩(220)의 레지스터(240)에 저장된 파라미터에 따라서, 메모리 액세스 데이터의 액세스 비트 수, 지연 시간(latency), 또는 타이밍 스펙을 만족하도록 제어 신호, 어드레스 신호, 데이터 신호가 수신된다. 따라서, 메모리(230)의 데이터는 타이밍 문제가 발생하지 않고 안정적인 기록/판독 동작에 의한 데이터 프로세싱이 가능하게 된다.
메모리(230)는 디코더 칩(220)에서 처리되는 데이터를 기록 또는 판독하기 위한 저장 장치로써, DDR 메모리, DDR2 메모리 뿐만 아니라 고속의 데이터 프로세싱을 위한 고속의 데이터 송수신이 가능한 다양한 메모리에도 적용이 가능하다.
사용자 보드 회로(250) 상에는 패키지 기판(210)이 실장된다. 상술한 바와 같이, 패키지 기판(210) 상에 실장되는 디코더 칩(220) 및 메모리(230) 간에는 레지스터(240)에 저장되어 있는 파라미터들에 의해 타이밍이 조정되어 있으므로, 사용자로서는 설계의 부담을 덜 수 있다.
도 3은 본 발명의 다른 실시예에 따른 패키지형 디코더 장치를 도시한 도면이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 패키지형 디코더 장치(300)는 패키지 기판(310), 디코더 칩(320), 제1 메모리(330), 및 제2 메모리(340)를 포함한다.
패키지 기판(310)에서, 디코더 칩(320) 및 메모리(330,340) 사이의 패턴의 길이는 메모리(330,340)의 입출력 핀의 위치에 따라 각각 상이하게 된다. 따라서, 도 2에서 설명된 바 있는 레지스터(도 3에서는 도시되지 않음)에 저장되는 파라미 터는 각각의 데이터 신호 라인에 대해 다르게 설정되어야 한다.
디코더 칩(320)은 도 2에서와 마찬가지로 패키지 기판(310)의 패턴 길이 등의 패턴 조건에 따라 미리 설정된 파라미터 값을 저장하고 있다. 디코더 칩(320)의 구체적인 내용에 대해서는, 도 2를 참조하여 상술되었으므로 더 이상의 설명은 생략한다.
본 실시예에서, 메모리(330,340)는 시스템 속도의 향상을 위해서 제1 메모리(330) 및 제2 메모리(340)가 사용된다. 또한, 패키지 기판(310)의 면적을 줄이기 위하여 디코더 칩(320) 및 메모리(330,340) 사이에 입출력되는 라인들은 볼(ball) 방식(350)으로 연결된다.
도 4는 도 3에 따른 MPEG2 A/V 디코더 및 DDR 메모리가 패키지형으로 배치되는 경우, MPEG2 A/V 디코더의 드라이버 단 및 DDR 메모리의 리시버 단에서의 데이터 신호의 파형의 예를 나타낸다.
도 4를 참조하면, 동작 전압이 1.25[V]일 때 드라이버 및 리시버 간의 신호 지연 시간은 거의 0에 가까워짐을 확인할 수 있다.
따라서, 각각의 데이터 라인의 길이가 다르다고 하더라도 그로 인한 신호 전달의 지연 시간은 거의 0으로서 동일하게 된다. 따라서, 데이터 라인들의 상이한 라인 길이로 인한 타이밍 스펙의 차이점을 고려할 필요가 없어진다.
이와 같은 결과는 패키지 기판과 사용자 보드 회로와의 제작 방식의 차이로 인해 발생한 결과이다. 즉, 패키지 기판의 경우 패턴의 폭이 0.05mm 정도로 제작이 가능한 것에 비하여 사용자 보드 회로의 경우에는 대개 0.1mm 이상이 되어야 제작 상의 문제가 발생하지 않기 때문이다.
또한, 사용자 보드 회로 상에 별도의 패키지 기판을 실장하게 되면 서로 최대한 가깝게 배치할 수 있는 반면, 그렇지 않은 경우에는 디코더 칩과 메모리를 배치할 때 어느 정도의 공간이 요구된다. 또한, 사용자 보드 회로 상에 디코더 칩 및 메모리를 배치하는 경우에는 임피던스 매칭을 위해서 저항과 같은 수동소자가 모든 패턴에 적용되므로 공간이 더 요구된다.
도 5는 본 발명의 다른 실시예에 따른 메모리 패드가 부착된 패키지형 디코더 장치를 도시한 도면이다.
도 5를 참조하면, 패키지 기판(510), 디코더 칩(520), 메모리(530,540)는 도 3의 패키지 기판(310), 디코더 칩(320), 메모리(330,340)에 대응되는 것이므로 이에 대한 설명은 생략한다.
한편, 상술한 바와 같이, 패키지형 디코더 장치에서 레지스터의 파라미터들을 설정하기 위해서는, 어떠한 패키지 기판 상에 실장되어 있는 메모리와 각각의 라인 패턴들에 대하여 파라미터 값들을 측정할 것이 요구된다.
이를 위하여, 패키지형 디코더 장치(500)는 디코더 칩(520)의 일 측면에 부착되어 디코더 칩(520)과 메모리(540)를 전기적으로 연결시키는 메모리 패드(560)를 포함한다.
메모리 패드(560)는 디코더 칩(520)에 내장된 레지스터의 세팅에 따라 고-임피던스(high-impedance)로 제어될 수 있다. 메모리 패드(560)가 매우 큰 값의 고-임피던스가 되면 메모리(530,540)에서 디코더 칩(520)을 바라볼 때, 회로가 차단된 것처럼 보이게 되므로, 제조자는 각각의 라인 패턴들에 대한 파라미터 값을 측정할 수 있게 된다.
상술한 내용은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 실시예들을 만들어 내는 것이 가능하다. 그러므로, 상기 실시예들은 본 발명을 한정하는 것으로 해석되어서는 안 되고, 청구범위에 기재되어 있는 발명의 특징들의 범위 내에서 자유로이 변경될 수도 있다.
상술한 바와 같이, 본 발명에 따른 패키지형 디코더 장치에 따르면, 디코더 칩 및 메모리를 하나의 패키지로 설계하고 디코더 칩에 메모리로 액세스하기 위한 파라미터가 저장된 레지스터를 내장함으로써, 메모리 사용이 많은 오디오/비디오 디코더 칩과 메모리를 사용자 보드의 패턴에 대한 의존성 없이 시스템을 구성할 수 있고, 디코더 칩과 메모리의 데이터 신호 및 제어 신호의 타이밍이 조정되어 있어 안정적인 동작을 보장할 수 있도록 하는 효과가 있다.

Claims (5)

  1. 사용자 보드 회로 상에 실장되는 패키지형 디코더 장치에 있어서,
    패키지 기판;
    상기 패키지 기판 상에 실장되는 디코더 칩; 및
    상기 패키지 기판 상에 실장되고, 상기 디코더 칩의 액세스 요청에 따라 데이터가 기록 또는 판독되는 메모리를 포함하고,
    상기 디코더 칩은 상기 패키지 기판을 거쳐서 상기 사용자 보드 회로에 전기적으로 연결되어 데이터를 송수신하며, 상기 디코더 칩은 상기 메모리에 액세스하기 위한 파라미터가 저장된 레지스터를 내장하는 것을 특징으로 하는 패키지형 디코더 장치.
  2. 제1항에 있어서,
    상기 파라미터는 상기 패키지 기판의 패턴 조건을 충족하는 따른 상기 메모리의 액세스 비트 수, 지연 시간, 또는 타이밍 설정값인 것을 특징으로 하는 패키지형 디코더 장치.
  3. 제1항에 있어서,
    상기 디코더 칩은 MPEG2 A/V 디코더 칩 또는 DVD 디코더 칩이고, 상기 메모리는 DDR 메모리 또는 DDR2 메모리인 것을 특징으로 하는 패키지형 디코더 장치.
  4. 제1항에 있어서,
    상기 패키지형 디코더 장치는 상기 디코더 칩의 일 측면에 부착되어 상기 디코더 칩과 상기 메모리를 전기적으로 연결시키는 메모리 패드를 포함하고, 상기 메모리 패드는 상기 레지스터의 세팅에 의해 고 임피던스로 제어 가능한 것을 특징으로 하는 패키지형 디코더 장치.
  5. 제1항에 있어서,
    상기 디코더 칩은 상기 메모리와 볼(ball) 방식으로 연결되는 것을 특징으로 하는 패키지형 디코더 장치.
KR1020070031137A 2007-03-29 2007-03-29 패키지형 디코더 장치 KR101029075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070031137A KR101029075B1 (ko) 2007-03-29 2007-03-29 패키지형 디코더 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031137A KR101029075B1 (ko) 2007-03-29 2007-03-29 패키지형 디코더 장치

Publications (2)

Publication Number Publication Date
KR20080088301A KR20080088301A (ko) 2008-10-02
KR101029075B1 true KR101029075B1 (ko) 2011-04-18

Family

ID=40150600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031137A KR101029075B1 (ko) 2007-03-29 2007-03-29 패키지형 디코더 장치

Country Status (1)

Country Link
KR (1) KR101029075B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288142B1 (ko) 1998-12-29 2001-05-02 이계철 부호화 영상 데이터의 인터페이스 장치 및 그 방법
KR20060042792A (ko) * 2004-11-10 2006-05-15 동양기전 주식회사 와이퍼 구동용 모터 조립체
KR100620941B1 (ko) 1999-03-23 2006-09-13 산요덴키가부시키가이샤 비디오 디코더

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100288142B1 (ko) 1998-12-29 2001-05-02 이계철 부호화 영상 데이터의 인터페이스 장치 및 그 방법
KR100620941B1 (ko) 1999-03-23 2006-09-13 산요덴키가부시키가이샤 비디오 디코더
KR20060042792A (ko) * 2004-11-10 2006-05-15 동양기전 주식회사 와이퍼 구동용 모터 조립체

Also Published As

Publication number Publication date
KR20080088301A (ko) 2008-10-02

Similar Documents

Publication Publication Date Title
US11206020B2 (en) On-die termination
US7404032B2 (en) Configurable width buffered module having switch elements
KR100732194B1 (ko) 메모리 모듈과 메모리 시스템 및 그 제어방법
CN110870010B (zh) 在ddr5 dram中调整到锁存路径的指令延迟
US8041865B2 (en) Bus termination system and method
US6834014B2 (en) Semiconductor memory systems, methods, and devices for controlling active termination
US8588012B2 (en) Balanced on-die termination
US20100312956A1 (en) Load reduced memory module
US20110231694A1 (en) Data processing device and mobile device
US10325637B2 (en) Flexible point-to-point memory topology
US20030217243A1 (en) Memory control chip, control method and control circuit
JP2010524089A (ja) バッファ装置と集積回路メモリ装置を含むメモリシステムトポロジ
KR20120049735A (ko) 디-엠퍼시스 기능을 갖는 의사 오픈 드레인 방식의 출력 드라이버, 반도체 메모리 장치 및 그것의 제어 방법
US11145355B2 (en) Calibration circuit for controlling resistance of output driver circuit, memory device including the same, and operating method of the memory device
JP2008102706A (ja) メモリ制御回路
US20050010737A1 (en) Configurable width buffered module having splitter elements
US7561481B2 (en) Memory controllers and pad sequence control methods thereof
EP3418902A2 (en) Multi-rank topology of memory module and associated control method
US7486105B2 (en) Memory systems and memory access methods
US20100312925A1 (en) Load reduced memory module
US8053911B2 (en) Semiconductor device and data processor
US8291253B2 (en) Interface device, circuit module, circuit system, device for data communications and method for calculating a circuit module
US20020172080A1 (en) Propagation delay independent sdram data capture device and method
KR101029075B1 (ko) 패키지형 디코더 장치
KR20170040719A (ko) Zq 글로벌 매니징 기능을 갖는 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee