KR101028662B1 - Manufacturing method of thin film transistor and semiconductor film pattern for liquid crystal display device - Google Patents
Manufacturing method of thin film transistor and semiconductor film pattern for liquid crystal display device Download PDFInfo
- Publication number
- KR101028662B1 KR101028662B1 KR1020040038973A KR20040038973A KR101028662B1 KR 101028662 B1 KR101028662 B1 KR 101028662B1 KR 1020040038973 A KR1020040038973 A KR 1020040038973A KR 20040038973 A KR20040038973 A KR 20040038973A KR 101028662 B1 KR101028662 B1 KR 101028662B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- photoresist
- photoresist film
- semiconductor film
- pattern
- Prior art date
Links
- 239000010408 film Substances 0.000 title claims abstract description 212
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 112
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 6
- 240000006829 Ficus sundaica Species 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 박막제조방법에 관한 것으로서, 보다 상세하게는 액정표시장치용 박막트랜지스터 및 반도체막 패턴 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a thin film, and more particularly, to a method for manufacturing a thin film transistor and a semiconductor film pattern for a liquid crystal display device.
본 발명의 목적은, 반도체막의 테이퍼 앵글이 높게 형성됨으로써 상부의 소스/드레인 금속막이 단선되는 문제를 개선하는 데 있다.An object of the present invention is to improve the problem that the upper source / drain metal film is disconnected because the taper angle of the semiconductor film is formed high.
본 발명은, 기판 상에 반도체막을 증착하는 단계와; 상기 반도체막 상에 포토레지스트막을 도포하는 단계와; 상기 포토레지스트막을 렌즈가 구비된 노광기를 사용하여 노광하고, 상기 노광기의 렌즈의 초점은 상기 포토레지스트막의 표면으로부터 상부 방향과 하부 방향 중 선택된 하나의 방향으로 L의 거리만큼 이격되어 상기 포토레지스트막을 노광하는 단계와; 상기 포토레지스트막을 현상하여 포토레지스트막 패턴을 형성하는 단계와; 상기 포토레지스트막 패턴을 통해 노출된 상기 반도체막을 식각하는 단계를 포함하는 반도체막 패턴 제조방법을 제공한다.The present invention includes the steps of depositing a semiconductor film on a substrate; Applying a photoresist film on the semiconductor film; The photoresist film is exposed using an exposure apparatus equipped with a lens, and the focal point of the lens of the exposure machine is spaced apart from the surface of the photoresist film by a distance of L in one of a direction selected from an upper direction and a lower direction to expose the photoresist film. Making a step; Developing the photoresist film to form a photoresist film pattern; It provides a method for manufacturing a semiconductor film pattern comprising etching the semiconductor film exposed through the photoresist film pattern.
본 발명은, 노광 공정시 노광기의 렌즈의 초점을 포토레지스트막 표면 상부 또는 하부에 맞추게 됨으로써, 포토레지스트 패턴의 테이퍼 앵글은 완만하게 형성되고, 반도체막의 테이퍼 앵글 역시 완만하게 형성되며, 이에 따라 소스/드레인 금속막의 단선이 방지되는 효과가 있다.
According to the present invention, by focusing the lens of the exposure machine on the upper or lower surface of the photoresist film during the exposure process, the tapered angle of the photoresist pattern is smoothly formed, and the taper angle of the semiconductor film is also smoothly formed. There is an effect that the disconnection of the drain metal film is prevented.
Description
도 1은 일반적인 액정표시장치를 도시한 도면.1 is a view showing a general liquid crystal display device.
도 2는 액정표시장치용 박막트랜지스터를 도시한 단면도.2 is a cross-sectional view showing a thin film transistor for a liquid crystal display device.
도 3 내지 7은 박막트랜지스터의 반도체막을 제조하는 방법을 도시한 단면도.3 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor film of a thin film transistor.
도 8은 반도체막 패턴 상에 증착된 소스/드레인 금속막이 단선된 것을 도시한 단면도.FIG. 8 is a sectional view showing that the source / drain metal film deposited on the semiconductor film pattern is disconnected. FIG.
도 9는 노광기의 렌즈의 초점이 포토레지스트막의 표면에 맞춰지는 경우에, 형성되는 포토레지스트막 패턴을 도시한 도면.Fig. 9 shows a photoresist film pattern formed when the focus of the lens of the exposure machine is focused on the surface of the photoresist film.
도 10 내지 15는 본 발명의 제 1 실시예에 따라 박막트랜지스터의 반도체막 패턴을 제조하는 방법을 도시한 단면도.10 to 15 are cross-sectional views showing a method of manufacturing a semiconductor film pattern of a thin film transistor according to the first embodiment of the present invention.
도 16은 본 발명의 제 1 실시예에 따라 반도체막 패턴 상에 증착된 소스/드레인 금속막을 도시한 단면도.16 is a cross-sectional view showing a source / drain metal film deposited on a semiconductor film pattern according to the first embodiment of the present invention.
도 17은 본 발명의 제 1 실시예에 따라 노광기의 렌즈의 초점이 포토레지스 트막의 표면의 상부에 맞춰지는 경우에, 형성되는 포토레지스트막 패턴을 도시한 도면.FIG. 17 shows a photoresist film pattern formed when the focus of the lens of the exposure machine according to the first embodiment of the present invention is aligned with the upper part of the surface of the photoresist film.
도 18은 본 발명의 제 1 실시예에 따라 반도체막 패턴 상에 형성된 소스 및 드레인 전극을 도시한 단면도.18 is a cross-sectional view showing a source and a drain electrode formed on the semiconductor film pattern according to the first embodiment of the present invention.
도 19는 본 발명의 제 1 실시예에 따라 소스 및 드레인 전극 상에 형성된 화소 전극을 도시한 단면도.Fig. 19 is a sectional view showing a pixel electrode formed on the source and drain electrodes according to the first embodiment of the present invention.
도 20은 본 발명의 제 2 실시예에 따른 반도체막의 노광 공정을 도시한 단면도.
20 is a sectional view showing the exposure process of a semiconductor film according to the second embodiment of the present invention.
<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
300 : 기판 330 : 반도체막300
340 : 포토레지스트막 400 : 노광기340
410 : 렌즈
410 lens
본 발명은 박막제조방법에 관한 것으로서, 보다 상세하게는 액정표시장치용 박막트랜지스터 및 반도체막 패턴 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a thin film, and more particularly, to a method for manufacturing a thin film transistor and a semiconductor film pattern for a liquid crystal display device.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이 용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device displays an image by using optical anisotropy and birefringence characteristics of liquid crystal molecules. When an electric field is applied, the arrangement of liquid crystals is changed and the characteristics of light transmission vary according to the arrangement direction of the liquid crystals. In the liquid crystal display, two substrates on which the field generating electrodes are formed are disposed so that the surfaces on which the two electrodes are formed face each other, a liquid crystal material is injected between the two substrates, and a voltage is applied to the two electrodes. By moving the liquid crystal molecules by an electric field, the device expresses an image by the transmittance of light that varies accordingly.
도 1은 일반적인 액정표시장치를 도시한 도면이다.1 is a diagram illustrating a general liquid crystal display device.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 적, 녹, 청의 컬러필터층(8)과 컬러필터층(8) 사이에 구성된 블랙매트릭스(6) 및 컬러필터층(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역(P)에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)을 포함하며, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown in the drawing, a general color liquid
하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다. 이때, 화소영역(P)은 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다. The
화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.The
이때, 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다. In this case, the source /
도 2는 액정표시장치용 박막트랜지스터를 도시한 단면도이다. 2 is a cross-sectional view illustrating a thin film transistor for a liquid crystal display device.
도시한 바와 같이, 박막트랜지스터(T)는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성된 반도체막 패턴(135)과 서로 이격된 소스 및 드레인 전극(155, 157)으로 구성된다. 게이트 전극(110)과 소스 전극(155)은 각각 게이트 배선(미도시)과 데이터 배선(미도시)에 연결되어 게이트 신호와 데이터 신호를 인가받게 된다. As illustrated, the thin film transistor T may include a
다수의 박막을 갖는 박막트랜지스터를 제조하기 위해서는 각 막에 대해 증착, 노광, 현상, 식각 공정을 진행하게 된다. In order to manufacture a thin film transistor having a plurality of thin films, deposition, exposure, development, and etching processes are performed on each film.
도 3 내지 7은 박막트랜지스터의 반도체막 패턴을 제조하는 방법을 도시한 단면도이다. 도 3 내지 7에서는 설명의 편의를 위해 박막트랜지스터의 적층된 게이트 전극을 포함하는 다른막들은 도시하지 않았다.3 to 7 are cross-sectional views illustrating a method of manufacturing a semiconductor film pattern of a thin film transistor. 3 to 7 illustrate other films including stacked gate electrodes of a thin film transistor for convenience of description.
도 3에 도시한 바와 같이, 기판(100) 상에 반도체 물질을 증착하여 반도체막(130)을 형성하게 되는데, 화학기상 증착방법(PECVD)을 통해 반도체 물질을 증착하게 된다. 증착 전에 이물을 제거하기 위한 세정 공정을 진행하게 된다. As shown in FIG. 3, the semiconductor material is deposited on the
다음으로, 도 4에 도시한 바와 같이, 반도체막(130) 상에 포토레지스트막(140)을 증착하게 된다. 포토레지스트막(140)은 빛을 받지 않은 부분이 현상되는 네거티브 타입을 사용한다. Next, as shown in FIG. 4, the
다음으로, 도 5에 도시한 바와 같이, 노광기(200)를 사용하여 노광 공정을 진행하게 된다. 현상될 부분에 대해 노광하게 되는데, 노광기의 렌즈(210)의 초점(F)은 포토레지스트막 표면(S)에 맞추어 진다. 렌즈의 초점(F)이 포토레지스트막 표면(S)에 맞추어 지게 되면, 포토레지스트막 표면(S)에 빛이 집중된다.Next, as shown in FIG. 5, an exposure process is performed using the
다음으로, 도 6에 도시한 바와 같이, 현상액을 사용하여 현상 공정을 진행하여 포토레지스트막 패턴(145)을 형성하게 된다. 노광기의 렌즈의 초점(도 5의 F 참조)이 포토레지스트막 표면(도 5의 S 참조)에 맞추어 지게 되므로, 원하는 부분에 노광이 집중되어 현상 공정시 포토레지스트막 패턴의 테이퍼 앵글(α ; taper angle)은 기판면에 수직한 정도로 형성되는데, 대략 70~80 도의 각도를 가지게 된다. Next, as shown in FIG. 6, the development process is performed using a developer to form the
다음으로, 도 7에 도시한 바와 같이, 식각 공정을 진행하여 반도체막 패턴(135)을 형성하고, 포토레지스트막 패턴(도 6의 145 참조)을 제거하게 된다. 반도체막 패턴(135)은 포토레지스트막 패턴과 같이 테이퍼 앵글(β)이 기판면에 수직한 정도로 형성된다. Next, as shown in FIG. 7, the etching process is performed to form the
전술한 바와 같은 공정으로 반도체막 패턴을 형성하는 경우에, 반도체막 패 턴의 테이퍼 앵글은 기판면과 수직한 정도로 형성된다. 따라서, 반도체막 패턴 상에 소스 및 드레인 전극을 형성하기 위해 소스/드레인 금속막을 증착하는 경우에 단선이 발생할 수 있다. In the case of forming the semiconductor film pattern by the above-described process, the taper angle of the semiconductor film pattern is formed to a degree perpendicular to the substrate surface. Therefore, disconnection may occur when the source / drain metal film is deposited to form the source and drain electrodes on the semiconductor film pattern.
도 8은 반도체막 패턴 상에 증착된 소스/드레인 금속막이 단선된 것을 도시한 단면도로서, 반도체막 패턴의 테이퍼 앵글이 수직에 가깝게 형성됨으로써, 소스/드레인 금속막(150)이 단선될 수 있게 된다.FIG. 8 is a cross-sectional view illustrating that the source / drain metal film deposited on the semiconductor film pattern is disconnected. The taper angle of the semiconductor film pattern is formed to be close to the vertical, so that the source /
도 9는 노광기의 렌즈의 초점이 포토레지스트막의 표면에 맞춰지는 경우에, 형성되는 포토레지스트막 패턴을 도시한 도면이다. Fig. 9 is a diagram showing a photoresist film pattern formed when the focus of the lens of the exposure machine is focused on the surface of the photoresist film.
도시한 바와 같이, 포토레지스트막 패턴의 테이퍼 앵글(α)은 대략 70~80 도 정도로 형성된다. 따라서, 반도체막 패턴의 테이퍼 앵글 또한 높게 형성되어 소스/드레인 금속막을 증착하는 경우에 단선이 발생하게 된다.
As shown, the taper angle α of the photoresist film pattern is formed at about 70 to 80 degrees. Therefore, the taper angle of the semiconductor film pattern is also formed high, and disconnection occurs when the source / drain metal film is deposited.
전술한 바와 같은 문제를 해결하기 위한 본 발명의 목적은, 반도체막 패턴의 테이퍼 앵글이 높게 형성됨으로써 상부의 소스/드레인 금속막이 단선되는 문제를 개선하는 데 있다.
An object of the present invention for solving the above problems is to improve the problem that the upper source / drain metal film is disconnected because the taper angle of the semiconductor film pattern is formed high.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은, 기판 상에 반도체막을 증착하는 단계와; 상기 반도체막 상에 포토레지스트막을 도포하는 단계와; 상기 포토레지스트막을 렌즈가 구비된 노광기를 사용하여 노광하고, 상기 노광기의 렌즈의 초점은 상기 포토레지스트막의 표면으로부터 상부 방향으로 L1의 거리만큼 이격되거나 또는 하부 방향으로 L2의 거리만큼 이격되어 상기 포토레지스트막을 노광하는 단계와; 상기 포토레지스트막을 현상하여 포토레지스트막 패턴을 형성하는 단계와; 상기 포토레지스트막 패턴을 통해 노출된 상기 반도체막을 식각하는 단계를 포함하는 반도체막 패턴 제조방법을 제공한다.
여기서, 상기 L은 10 ㎛ ~ 50 ㎛ 이며, 상기 포토레지스트막은 파지티브 타입과 네거티브 타입 중 선택된 하나이다.
또한, 본 발명은 기판 상에 게이트 전극과 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체막을 증착하는 단계와; 상기 반도체막 상에 포토레지스트막을 도포하는 단계와; 상기 포토레지스트막을 렌즈가 구비된 노광기를 사용하여 노광하고, 상기 노광기의 렌즈의 초점은 상기 포토레지스트막의 표면으로부터 상부 방향으로 L1의 거리만큼 이격되거나 또는 하부 방향으로 L2의 거리만큼 이격되어 상기 포토레지스트막을 노광하는 단계와; 상기 포토레지스트막을 현상하여 포토레지스트막 패턴을 형성하는 단계와; 상기 포토레지스트막 패턴을 통해 노출된 상기 반도체막을 식각하는 단계와; 상기 반도체막 상에 금속막을 증착하고 패터닝하여 서로 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법을 제공한다.
이때, 상기 L은 10 ㎛ ~ 50 ㎛ 이며, 상기 포토레지스트막은 파지티브 타입과 네거티브 타입 중 선택된 하나이다.
또한, 본 발명은 기판 상에 게이트 전극과 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체막을 증착하는 단계와; 상기 반도체막 상에 포토레지스트막을 도포하는 단계와; 상기 포토레지스트막을 렌즈가 구비된 노광기를 사용하여 노광하고, 상기 노광기의 렌즈의 초점은 상기 포토레지스트막의 표면으로부터 상부 방향으로 L1의 거리만큼 이격되거나 또는 하부 방향으로 L2의 거리만큼 이격되어 상기 포토레지스트막을 노광하는 단계와; 상기 포토레지스트막을 현상하여 포토레지스트막 패턴을 형성하는 단계와; 상기 포토레지스트막 패턴을 통해 노출된 상기 반도체막을 식각하는 단계와; 상기 반도체막 상에 금속막을 증착하고 패터닝하여 서로 이격된 소스 및 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 상에 투명 도전성 금속물질을 증착하고 패터닝하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하는 액정표시장치용 기판 제조방법을 제공한다.
이때, 상기 L은 10 ㎛ ~ 50 ㎛ 이며, 상기 포토레지스트막은 파지티브 타입과 네거티브 타입 중 선택된 하나이다.
본 발명은 노광 공정시 노광기의 렌즈의 초점을 포토레지스트막 표면의 상부 및 하부에 맞추게 된다. 따라서, 포토레지스트막 패턴과 반도체막 패턴의 테이퍼 앵글을 낮게 만들어줌으로써 소스/드레인 금속막의 단선을 방지할 수 있게 된다. In order to achieve the object as described above, the present invention comprises the steps of depositing a semiconductor film on a substrate; Applying a photoresist film on the semiconductor film; The photoresist film is exposed using an exposure apparatus equipped with a lens, and the focal point of the lens of the exposure machine is spaced apart from the surface of the photoresist film by a distance of L1 in the upper direction or by a distance of L2 in the lower direction and the photoresist. Exposing the film; Developing the photoresist film to form a photoresist film pattern; It provides a method for manufacturing a semiconductor film pattern comprising etching the semiconductor film exposed through the photoresist film pattern.
Here, L is 10 μm to 50 μm, and the photoresist film is one selected from a positive type and a negative type.
In addition, the present invention comprises the steps of forming a gate electrode and a gate insulating film on the substrate; Depositing a semiconductor film on the gate insulating film; Applying a photoresist film on the semiconductor film; The photoresist film is exposed using an exposure apparatus equipped with a lens, and the focal point of the lens of the exposure machine is spaced apart from the surface of the photoresist film by a distance of L1 in the upper direction or by a distance of L2 in the lower direction and the photoresist. Exposing the film; Developing the photoresist film to form a photoresist film pattern; Etching the semiconductor film exposed through the photoresist film pattern; And depositing and patterning a metal film on the semiconductor film to form source and drain electrodes spaced apart from each other.
At this time, the L is 10 ㎛ ~ 50 ㎛, the photoresist film is one selected from the positive type and negative type.
In addition, the present invention comprises the steps of forming a gate electrode and a gate insulating film on the substrate; Depositing a semiconductor film on the gate insulating film; Applying a photoresist film on the semiconductor film; The photoresist film is exposed using an exposure apparatus equipped with a lens, and the focal point of the lens of the exposure machine is spaced apart from the surface of the photoresist film by a distance of L1 in the upper direction or by a distance of L2 in the lower direction and the photoresist. Exposing the film; Developing the photoresist film to form a photoresist film pattern; Etching the semiconductor film exposed through the photoresist film pattern; Depositing and patterning a metal film on the semiconductor film to form source and drain electrodes spaced apart from each other; And depositing and patterning a transparent conductive metal material on the source and drain electrodes to form a pixel electrode connected to the drain electrode.
At this time, the L is 10 ㎛ ~ 50 ㎛, the photoresist film is one selected from the positive type and negative type.
The present invention focuses the lens of the exposure machine on the top and bottom of the surface of the photoresist film during the exposure process. Therefore, the taper angle of the photoresist film pattern and the semiconductor film pattern can be made low to prevent disconnection of the source / drain metal film.
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
삭제delete
이하, 도면을 참조하여 본 발명의 실시예를 설명한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<제 1 실시예><First Embodiment>
도 10 내지 15는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 반도체막 패턴을 제조하는 방법을 도시한 단면도이다. 도 10 내지 15에서는 설명의 편의를 위해 기판과 반도체막 패턴 사이에 게이트 전극과 게이트 절연막을 도시하지 않았다. 10 to 15 are cross-sectional views illustrating a method of manufacturing a semiconductor film pattern of a thin film transistor according to a first embodiment of the present invention. 10 to 15, the gate electrode and the gate insulating film are not illustrated between the substrate and the semiconductor film pattern for convenience of description.
도 10에 도시한 바와 같이, 기판(300) 상에 반도체 물질을 증착하여 반도체막(330)을 형성하게 되는데, 예를 들면, 화학기상 증착방법(PECVD)을 통해 반도체 물질을 증착하게 된다. 증착 전에 이물을 제거하기 위한 세정 공정을 진행할 수 있다. As shown in FIG. 10, the semiconductor material is deposited on the
다음으로, 도 11에 도시한 바와 같이, 반도체막(330) 상에 포토레지스트막(340)을 증착하게 된다. 포토레지스트막(340)은 빛을 받은 부분이 현상되는 파지티브 타입(positive type)과 빛을 받지 않은 부분이 현상되는 네거티브 타입(negative type)을 사용할 수 있다. 본 발명의 제 1 실시예에서는 네거티브 타입을 예로 들어 설명한다. Next, as shown in FIG. 11, a
다음으로, 도 12에 도시한 바와 같이, 노광기(400)를 사용하여 노광 공정을 진행하게 된다. 현상될 부분에 대해 노광하게 되는데, 노광기의 렌즈(410)의 초점(F)은 포토레지스트막 표면(S)의 상부에 맞추어 진다. 예를 들면, 노광기의 렌즈(410)의 초점(F)과 포토레지스트막 표면(S)의 이격 거리(L1)는, L1≥10㎛ 정도가 되도록 한다.Next, as shown in FIG. 12, an exposure process is performed using the
노광기의 렌즈(410)의 초점(F)이 포토레지스트막 표면(S)의 상부에 맞추어 지는 경우에 포토레지스트막에는 표면(S)에 비스듬하게 입사되는 사선광이 조사된다. When the focal point F of the
도 13은 노광기의 렌즈의 초점이 포토레지스트막 표면의 상부에 맞추어 지는 경우에, 포토레지스트막의 노광 정도를 도시한 단면도이다. FIG. 13 is a cross-sectional view showing the degree of exposure of the photoresist film when the focus of the lens of the exposure machine is focused on the upper surface of the photoresist film.
도시한 바와 같이, P1 영역은 노광기의 이동영역(D)에 대응하는 영역으로서 렌즈의 초점(F)이 포토레지스트막 표면(S)에 맞추어 지는 경우에 포토레지스트막(340)의 노광 영역을 나타내는 것이고, P2 영역은 렌즈의 초점(F)이 포토레지스트막 표면(S)의 상부에 맞추어 지는 경우에 포토레지스트막(340)의 노광 영역을 나타낸다. P2 영역은 P1 영역에 비해 P3 영역만큼 더 넓은 영역을 갖게 된다. 노광기의 렌즈의 초점(F)이 포토레지스트막 표면(S)의 상부에 위치하게 됨으로써 초점(F)을 지난 사선광(T)이 P1 영역 외측의 P3 영역에 조사된다. P3 영역에 조사되는 사선광(T)의 양은 P3 영역을 제외한 P2 영역에 조사되는 빛의 양보다 작다. P3 영역에서도 외측으로 갈수록 사선광(T)의 양은 줄어들게 된다. 이와 같은 빛의 조사량에 의해 현상시 포토레지스트막의 테이퍼 앵글은 종래에 비해 완만하게 형성된다. As shown, the P1 region is a region corresponding to the moving region D of the exposure machine and represents the exposure region of the
다음으로, 도 14에 도시한 바와 같이, 현상액을 사용하여 현상 공정을 진행하여 포토레지스트막 패턴(345)을 형성하게 된다. 노광기의 렌즈의 초점(도 12의 F 참조)이 포토레지스트막 표면(도 12의 S 참조)의 상부에 맞추어 지게 되므로, 현상 공정시 포토레지스트막 패턴의 테이퍼 앵글(α)은 기판면에 완만하게 형성되는데, 대략 40~50 도의 각도를 가지게 된다.
Next, as shown in FIG. 14, the development process is performed using a developer to form the
다음으로, 도 15에 도시한 바와 같이, 식각 공정을 진행하여 반도체막 패턴(335)을 형성하고, 포토레지스트막 패턴(도 14의 345 참조)을 제거하게 된다. 반도체막 패턴(335)은 포토레지스트막 패턴의 테이퍼를 따라 시각되어 테이퍼 앵글(β)이 기판면과 완만한 정도로 형성된다. Next, as shown in FIG. 15, the etching process is performed to form the
전술한 바와 같은 공정으로 반도체막 패턴을 형성하는 경우에, 반도체막 패턴의 테이퍼 앵글은 기판면에 40~50도 정도로 완만하게 형성된다. 따라서, 반도체막 패턴 상에 소스 및 드레인 전극을 형성하기 위해 소스/드레인 금속막을 증착하는 경우에 단선이 발생하는 현상을 방지할 수 있게 된다.In the case of forming the semiconductor film pattern by the above-described process, the taper angle of the semiconductor film pattern is gently formed on the substrate surface by about 40 to 50 degrees. Therefore, when the source / drain metal film is deposited to form the source and drain electrodes on the semiconductor film pattern, it is possible to prevent the occurrence of disconnection.
도 16은 반도체막 패턴 상에 증착된 소스/드레인 금속막을 도시한 단면도로서, 반도체막 패턴의 테이퍼 앵글이 완만하게 형성됨으로써, 소스/드레인 금속막(350)은 단선되지 않고 연속적으로 연결된다.FIG. 16 is a cross-sectional view illustrating a source / drain metal film deposited on a semiconductor film pattern. The taper angle of the semiconductor film pattern is gently formed, so that the source /
도 17은 노광기의 렌즈의 초점이 포토레지스트막의 표면의 상부에 맞춰지는 경우에, 형성되는 포토레지스트막 패턴을 도시한 도면이다. 17 is a diagram showing a photoresist film pattern formed when the focus of the lens of the exposure machine is focused on the top of the surface of the photoresist film.
도시한 바와 같이, 포토레지스트막 패턴의 테이퍼 앵글(α)은 완만하게 형성된다. 따라서, 반도체막 패턴의 테이퍼 앵글 또한 높게 형성되어 소스/드레인 금속막을 증착하는 경우에 단선이 방지된다. As shown in the figure, the taper angle? Of the photoresist film pattern is gently formed. Therefore, the taper angle of the semiconductor film pattern is also formed high to prevent disconnection in the case of depositing the source / drain metal film.
전술한 바와 같은 공정을 진행한 후에, 도 18에 도시한 바와 같이, 소스/드레인 금속막(도 16의 350 참조)을 패터닝하여 서로 이격된 소스 및 드레인 전극을 형성하여 박막트랜지스터를 제조하게 된다. 한편, 도시하지는 않았지만, 기판과 반도체막 패턴 사이에 게이트 전극과 게이트 절연막이 순차적으로 적층된다. After the process as described above, as shown in FIG. 18, the source / drain metal film (see 350 of FIG. 16) is patterned to form source and drain electrodes spaced apart from each other to manufacture a thin film transistor. Although not shown, a gate electrode and a gate insulating film are sequentially stacked between the substrate and the semiconductor film pattern.
또한, 도 19에 도시한 바와 같이, 소스 및 드레인 전극(355, 357) 형성 후에 인듐-틴-옥사이드(ITO : indium-tin-oxide), 인듐-징크-옥사이드(IZO : indium-zinc-oxide)를 포함하는 투명 도전성 금속물질을 증착하고 패터닝하여 드레인 전극(357)과 연결되는 화소 전극(360)을 형성하여 액정표시장치용 어레이기판을 형성할 수 있게 된다. 한편, 화소 전극(360) 하부에는 화소 전극(360)과 드레인 전극(357)을 연결하는 콘택홀을 갖는 보호막이 형성될 수 있다.
In addition, as shown in FIG. 19, after the source and drain
<제 2 실시예>≪ Embodiment 2 >
본 발명의 제 2 실시예는 노광기의 렌즈의 초점을 포토레지스트막 표면의 하부에 맞추게 된다. 그 외의 제조공정은 본 발명의 제 1 실시예와 동일하게 진행된다. The second embodiment of the present invention focuses the lens of the exposure machine on the lower part of the surface of the photoresist film. Other manufacturing processes proceed in the same manner as in the first embodiment of the present invention.
도 20은 본 발명의 제 2 실시예에 따른 반도체막의 노광 공정을 도시한 단면도이다. 20 is a cross-sectional view illustrating the exposure process of the semiconductor film according to the second embodiment of the present invention.
도시한 바와 같이, 본 발명의 제 2 실시예에서는 노광기의 렌즈(410)의 초점(F)은 포토레지스트막 표면(S)의 햐부에 맞추어 진다. 예를 들면, 노광기의 렌즈(410)의 초점(F)과 포토레지스트막 표면(S)의 이격 거리(L2)는, L2≥10㎛ 정도가 되도록 한다.As shown, in the second embodiment of the present invention, the focal point F of the
노광기의 렌즈(410)의 초점(F)은 포토레지스트막 표면(S)의 하부에 맞추어 지는 경우에 포토레지스트막에는 표면(S)에 비스듬하게 입사되는 사선광이 조사된다.
When the focal point F of the
따라서, 포토레지스트 패턴 및 반도체막 패턴의 테이퍼 앵글은 완만하게 형성된다. 포토레지스트 패턴의 테이퍼 앵글은, 예를 들면, 대략 60 도 정도로 완만하게 형성된다.
Therefore, the taper angle of the photoresist pattern and the semiconductor film pattern is formed gently. The taper angle of the photoresist pattern is gently formed, for example, about 60 degrees.
전술한 바와 같은 본 발명은, 노광 공정시 노광기의 렌즈의 초점을 포토레지스트막 표면 상부 또는 하부에 맞추게 된다. 따라서, 포토레지스트 패턴이 형성될 부분의 가장자리에는 사선광이 조사되어 포토레지스트 패턴의 테이퍼 앵글은 완만하게 형성되고, 반도체막 패턴의 테이퍼 앵글 역시 완만하게 형성되며, 이에 따라 소스/드레인 금속막의 단선이 방지된다. 한편, 본 발명은 반도체막 패턴 상에 소스/드레인 금속막 뿐만 아니라 기타의 박막을 증착하는 경우에도 적용할 수 있다.
In the present invention as described above, the focus of the lens of the exposure machine during the exposure process is focused on the upper or lower surface of the photoresist film. Therefore, the edge of the portion where the photoresist pattern is to be formed is irradiated with diagonal light, so that the taper angle of the photoresist pattern is formed smoothly, and the taper angle of the semiconductor film pattern is also formed smoothly, thereby disconnecting the source / drain metal film. Is prevented. In addition, the present invention can be applied to the case of depositing not only a source / drain metal film but also other thin films on a semiconductor film pattern.
전술한 바와 같은 본 발명의 실시예는 본 발명의 일예로서, 이에 대한 다양한 변형이 가능하다. 이와 같은 변형이 본 발명의 정신에 포함되는 범위 내에서, 본 발명의 권리 범위에 속한다 함은 당업자에게 자명한 사실이다.
Embodiment of the present invention as described above is an example of the present invention, various modifications are possible. It is apparent to those skilled in the art that such modifications fall within the scope of the present invention, within the scope included in the spirit of the present invention.
전술한 바와 같이, 본 발명은, 노광 공정시 노광기의 렌즈의 초점을 포토레지스트막 표면 상부 또는 하부에 맞추게 된다. 따라서, 포토레지스트 패턴이 형성될 부분의 가장자리에는 사선광이 조사되어 포토레지스트막 패턴의 테이퍼 앵글은 완만하게 형성되고, 반도체막 패턴의 테이퍼 앵글 역시 완만하게 형성되며, 이에 따라 소스/드레인 금속막의 단선이 방지되는 효과가 있다. As described above, the present invention focuses the lens of the exposure machine on the upper or lower surface of the photoresist film during the exposure process. Accordingly, the edge of the portion where the photoresist pattern is to be formed is irradiated with oblique light so that the taper angle of the photoresist pattern is smoothly formed, and the taper angle of the semiconductor film pattern is also smoothly formed, thereby disconnecting the source / drain metal film. This has the effect of being prevented.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040038973A KR101028662B1 (en) | 2004-05-31 | 2004-05-31 | Manufacturing method of thin film transistor and semiconductor film pattern for liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040038973A KR101028662B1 (en) | 2004-05-31 | 2004-05-31 | Manufacturing method of thin film transistor and semiconductor film pattern for liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050113849A KR20050113849A (en) | 2005-12-05 |
KR101028662B1 true KR101028662B1 (en) | 2011-04-12 |
Family
ID=37288299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040038973A KR101028662B1 (en) | 2004-05-31 | 2004-05-31 | Manufacturing method of thin film transistor and semiconductor film pattern for liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101028662B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010104263A (en) * | 2000-05-13 | 2001-11-24 | 야마자끼 순페이 | A method of manufacturing a semiconductor device |
KR20030052995A (en) * | 2001-12-20 | 2003-06-27 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | Thin film transistor device and method of manufacturing the same, and liquid crystal display device |
-
2004
- 2004-05-31 KR KR1020040038973A patent/KR101028662B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010104263A (en) * | 2000-05-13 | 2001-11-24 | 야마자끼 순페이 | A method of manufacturing a semiconductor device |
KR20030052995A (en) * | 2001-12-20 | 2003-06-27 | 후지쯔 디스플레이 테크놀로지스 코포레이션 | Thin film transistor device and method of manufacturing the same, and liquid crystal display device |
Also Published As
Publication number | Publication date |
---|---|
KR20050113849A (en) | 2005-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262783B1 (en) | Liquid crystal display device with reflective electrodes and method for fabricating the same | |
KR101121620B1 (en) | Thin Film Transistor Substrate for Display Device And Method For Fabricating The Same | |
JP5314085B2 (en) | Horizontal electric field type array substrate for liquid crystal display device and manufacturing method thereof | |
US7316944B2 (en) | Fabricating method of a liquid crystal display device | |
US8030104B2 (en) | Method for manufacturing liquid crystal display device | |
US7688414B2 (en) | Method for fabricating a liquid crystal display device and an LCD device thereby | |
US7425508B2 (en) | Liquid crystal display device and fabricating method thereof, and thin film patterning method applied thereto | |
US20090115953A1 (en) | Liquid crystal display device including step-compensating pattern and fabricating method thereof | |
KR20050122654A (en) | Thin film transistor array substrate and fabricating method thereof | |
JP2007034218A (en) | Liquid crystal display device and its manufacturing method | |
US7643114B2 (en) | Transflective display device with reflection pattern on the color filter substrate | |
JP2010049248A (en) | Liquid crystal display and method for manufacturing the same | |
JPH11153809A (en) | Photomask and production of active element array substrate | |
US7563627B2 (en) | Method of manufacturing thin film transistor array substrate | |
US20070152219A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
US7563655B2 (en) | Method of fabricating the liquid crystal display device | |
KR101028662B1 (en) | Manufacturing method of thin film transistor and semiconductor film pattern for liquid crystal display device | |
KR20040064466A (en) | Thin film transistor array substrate and manufacturing method of the same | |
JP2006220907A (en) | Method for manufacturing electrooptical device | |
KR20040061195A (en) | Liquid Crystal Display Panel and Method of Fabricating the same | |
KR100619624B1 (en) | Thin film transistor array substrate and manufacturing method of the same | |
KR101265082B1 (en) | Method for fabricating liquid crystal display device | |
KR101362008B1 (en) | Liquid crystal display panel and method for fabricating thereof | |
KR100995581B1 (en) | Color filter substrate, liquid crystal display apparatus having the same and method for manufacturing the same | |
JP2005331746A (en) | Liquid crystal display, method for manufacturing the same, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 9 |