KR101027501B1

KR101027501B1 - RF reader, method for offset voltage calibration thereof and RF system including RF reader

Info

Publication number: KR101027501B1
Application number: KR1020090062822A
Authority: KR
Inventors: 김성완; 이평한; 박광범; 천성훈; 이형연; 강경용
Original assignee: 쓰리에이로직스(주)
Priority date: 2009-07-10
Filing date: 2009-07-10
Publication date: 2011-04-06
Also published as: KR20110005349A

Abstract

RF 리더가 제공된다. RF리더는 RF신호로부터 생성되고 적어도 하나의 오프셋 전압을 포함하는 복조신호와 기준신호를 비교하고, 비교결과에 따른 비교신호를 출력하는 비교기와, 상기 비교신호에 따라 N(N은 자연수) 비트 코드값을 변화시키고, 변화된 N비트 코드값에 기초하여 오프셋 보상전압을 생성하며, 오프셋 보상전압을 상기 기준신호로써 비교기로 출력하는 오프셋 보정부를 포함하며, 상기 오프셋 보정부는 상기 RF신호가 외부로 출력되기 전에 적어도 한번 동작하여 상기 오프셋 보상전압을 생성한다.An RF reader is provided. The RF reader is a comparator for comparing a demodulated signal including an at least one offset voltage and a reference signal generated from an RF signal and outputting a comparison signal according to a comparison result, and N (N is a natural number) bit code according to the comparison signal. A offset correction unit for changing a value, generating an offset compensation voltage based on the changed N-bit code value, and outputting an offset compensation voltage to the comparator as the reference signal, wherein the offset correction unit outputs the RF signal to the outside. At least once before, the offset compensation voltage is generated.

RF 리더, 오프셋 전압, Calibration RF Reader, Offset Voltage, Calibration

Description

RF reader, method for offset voltage compensation thereof and RF system including the same

본 발명의 실시예는 RF 리더에 관한 것으로, 보다 상세하게는 RF 출력 신호의 오프셋 전압을 보상할 수 있는 RF 리더, 이의 오프셋 전압 보상 방법 및 이를 포함하는 RF 시스템에 관한 것이다.An embodiment of the present invention relates to an RF reader, and more particularly, to an RF reader capable of compensating the offset voltage of an RF output signal, an offset voltage compensation method thereof, and an RF system including the same.

통상적으로 RFID(radio frequency identification)시스템은 무선 접속 방식에 따라 상호유도(Inductively coupled)방식과 전자기파(Electromagnetic wave) 방식으로 나눌 수 있다. In general, RFID (radio frequency identification) system can be divided into an inductively coupled method and an electromagnetic wave method according to a wireless access method.

상호유도 방식은 근거리(1m 이내)용 RFID 시스템에 사용되며, 코일 안테나를 이용하여 RF 신호 수신기(예컨대, 리더)와 RF 신호 송신기(예컨대, RF 태그(tag))가 무선 통신을 한다. The mutual induction method is used in a short range (within 1 m) RFID system, and the RF signal receiver (eg, reader) and the RF signal transmitter (eg, RF tag) communicate wirelessly using a coil antenna.

상호유도 방식의 RF 태그는 거의 수동으로 작동된다. 즉 RF 태그의 IC칩이 동작하는데 필요한 모든 에너지는 리더(reader)에 의해 공급된다. 따라서 리더의 안테나 코일은 주변지역에 강한 자기장을 발생한다. The mutually induced RF tag is operated almost manually. That is, all the energy required to operate the IC chip of the RF tag is supplied by the reader. Therefore, the antenna coil of the reader generates a strong magnetic field in the surrounding area.

안테나 코일에서 방출된 자기장의 일부분은 리더와 떨어져 있는 RF 태그의 코일 안테나에 유도성 전압을 발생하고, 발생된 유도성 전압이 정류된 후 IC칩을 위한 에너지로 공급된다. Part of the magnetic field emitted from the antenna coil generates an inductive voltage on the coil antenna of the RF tag away from the reader, and after the generated inductive voltage is rectified, it is supplied as energy for the IC chip.

리더는 RF 태그로 RF 신호를 출력하고, RF 태그가 RF 신호에 응답하여 전송하는 응답 RF 신호에 따라 RF 태그와 통신한다. 그러나, 리더로부터 출력되는 RF 신호 또한 적어도 하나의 오프셋 전압에 의해 왜곡된다. 이에 따라, RF 태그는 왜곡된 RF 신호에 의해 왜곡된 응답 RF 신호를 발생한다. The reader outputs an RF signal to the RF tag, and communicates with the RF tag according to the response RF signal transmitted by the RF tag in response to the RF signal. However, the RF signal output from the reader is also distorted by at least one offset voltage. Accordingly, the RF tag generates a response RF signal distorted by the distorted RF signal.

RF 태그로부터 발생된 왜곡된 응답 RF 신호는 리더의 수신감도를 저하시켜 RF 통신의 신뢰성을 떨어뜨린다. The distorted response RF signal generated from the RF tag degrades the reader's reception sensitivity, reducing the reliability of the RF communication.

본 발명이 해결하고자 하는 과제는, 오프셋 전압을 보상할 수 있는 RF 리더를 제공하고자 하는데 있다.An object of the present invention is to provide an RF reader that can compensate for offset voltage.

본 발명이 해결하고자 하는 다른 과제는, RF 리더의 오프셋 전압 보상 방법을 제공하고자 하는데 있다.Another object of the present invention is to provide an offset voltage compensation method of an RF reader.

본 발명이 해결하고자 하는 또 다른 과제는, RF 리더를 포함하는 RF 시스템을 제공하고자 하는데 있다.Another object of the present invention is to provide an RF system including an RF reader.

상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 RF 리더는, RF 신호로부터 생성되고 적어도 하나의 오프셋 전압을 포함하는 복조 신호와 기준 신호를 비교하고, 비교 결과에 따른 비교 신호를 출력하는 비교기 및 비교 신호에 따라 N(N은 자연수) 비트 코드 값을 변화시키고, 변화된 N비트 코드 값에 기초하여 오프셋 보상 전압을 생성하며, 오프셋 보상 전압을 기준 신호로써 비교기로 출력하는 오프셋 보정부를 포함하며, 상기 오프셋 보정부는 상기 RF 신호가 외부로 출력되기 전에 적어도 한번 동작하여 상기 오프셋 보상 전압을 생성한다.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 RF 리더의 오프셋 전압 보상 방법은, RF 신호로부터 적어도 하나의 오프셋 전압을 포함하는 복조 신호를 생성하고, RF 신호와 기준 신호를 비교하여 비교 신호를 출력하는 단계, 비교 신호에 따라 N(N은 자연수) 비트 코드 값을 변화시키고, 변화된 N비트 코드 값에 기초하여 오프셋 보상 전압을 생성하며, 오프셋 보상 전압을 기준 신호로써 출력하는 단계 및 오프셋 보상 전압에 따라 비교 신호가 레벨 천이되는 시점의 변화된 N비트 코드 값을 저장하는 단계를 포함한다. 상기 오프셋 전압 보상 방법은 상기 RF 신호가 외부로 출력되기 전에 적어도 한번 수행되고, 상기 비교 신호를 출력하는 단계는 상기 RF 신호와 데이터 신호가 함께 상기 외부로 출력된 후, 상기 외부로부터 상기 데이터 신호에 응답하여 전송되는 RF 응답 신호와 상기 오프셋 보상 전압에 따른 상기 기준 신호를 비교하여 상기 비교 신호를 출력한다.In accordance with an aspect of the present invention, an RF reader includes a comparator for comparing a demodulation signal generated from an RF signal and including at least one offset voltage with a reference signal, and outputting a comparison signal according to a comparison result. And an offset correction unit for changing an N (N is a natural number) bit code value according to the comparison signal, generating an offset compensation voltage based on the changed N bit code value, and outputting the offset compensation voltage to a comparator as a reference signal. The offset correction unit operates at least once before the RF signal is output to the outside to generate the offset compensation voltage.
The offset voltage compensation method of the RF reader according to an embodiment of the present invention for solving the other problem, generates a demodulated signal including at least one offset voltage from the RF signal, compares the RF signal and the reference signal Outputting a signal, changing an N (N is a natural number) bit code value according to the comparison signal, generating an offset compensation voltage based on the changed N bit code value, and outputting the offset compensation voltage as a reference signal and offset And storing the changed N-bit code value at the time when the comparison signal is level shifted according to the compensation voltage. The offset voltage compensation method is performed at least once before the RF signal is output to the outside, and the outputting of the comparison signal may include outputting the RF signal and the data signal to the outside, and then outputting the data signal from the outside to the data signal. The comparison signal is output by comparing the RF response signal transmitted in response to the reference signal according to the offset compensation voltage.

삭제delete

상기 또 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 RF 시스템은, 다수의 RF 태그들 및 RF 인식 범위 내에서 다수의 태그들 중에서 적어도 하나의 RF 태그와 통신하는 RF 리더를 포함한다.An RF system according to an embodiment of the present invention for solving the above another problem includes a plurality of RF tags and an RF reader communicating with at least one RF tag among a plurality of tags within an RF recognition range.

본 발명의 실시예에 따른 RF 리더, 이의 오프셋 전압 보상 방법 및 이를 포함하는 RF 시스템은, RF 리더로부터 RF 출력 신호가 외부로 출력되기 전에 적어도 한번의 오프셋 전압 보상 동작을 수행함으로써, 수신 감도가 향상된 신뢰성 있는 RF 리더를 제공할 수 있는 효과가 있다. According to an embodiment of the present invention, an RF reader, an offset voltage compensation method thereof, and an RF system including the same perform an offset voltage compensation operation before an RF output signal is output from the RF reader to the outside, thereby improving reception sensitivity. This has the effect of providing a reliable RF reader.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the embodiments of the present invention, reference should be made to the accompanying drawings which illustrate embodiments of the present invention and the contents described in the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 RF 리더의 개략적인 블록도이고, 도 2는 도 1에 도시된 RF 리더의 동작에 따른 파형도이고, 도 3은 도 1에 도시된 RF 리더의 동작 순서도이다.1 is a schematic block diagram of an RF reader according to an embodiment of the present invention, FIG. 2 is a waveform diagram according to the operation of the RF reader shown in FIG. 1, and FIG. 3 is an operation of the RF reader shown in FIG. Flowchart.

도 1을 참조하면, RF 리더(100)는 송신부(110), 수신부(120) 및 안테나(140)를 포함할 수 있다.Referring to FIG. 1, the RF reader 100 may include a transmitter 110, a receiver 120, and an antenna 140.

송신부(110)는 RF 신호(Vrf), 예컨대 RF 리더(100)가 RF 인식 범위 내에 위치하는 적어도 하나의 태그(미도시)를 검출하기 위한 RF 신호(Vrf)를 생성할 수 있다. The transmitter 110 may generate an RF signal Vrf, for example, an RF signal Vrf for detecting at least one tag (not shown) in which the RF reader 100 is located within an RF recognition range.

수신부(120)는 송신부(110)로부터 생성된 RF 신호(Vrf)를 피드백하여 수신하고, RF 신호(Vrf)에 포함된 적어도 하나의 오프셋 전압(offset voltage)을 보상할 수 있는 오프셋 보상 전압을 생성할 수 있다. 오프셋 보상 전압은 기준 신호(Vref)로써 출력될 수 있다.The receiver 120 receives and receives an RF signal Vrf generated from the transmitter 110 and generates an offset compensation voltage capable of compensating at least one offset voltage included in the RF signal Vrf. can do. The offset compensation voltage may be output as the reference signal Vref.

수신부(120)는 포락선 검출(envelope detect)/저역 통과 필터(low pass filter) 블록(121), 비교기(123) 및 오프셋 보정부(130)를 포함할 수 있다.The receiver 120 may include an envelope detect / low pass filter block 121, a comparator 123, and an offset corrector 130.

포락선 검출/저역 통과 필터 블록(121)은 송신부(110)로부터 피드백 된 RF 신호(Vrf)로부터 생성된 신호, 예컨대 안테나(140)에서 감쇄기(미도시)와 고역 통과 필터(High Pass Filter; 미도시)를 거쳐 생성된 RF 신호(Vrf)의 포락선(envelope)을 검출하고, 검출 결과를 저역 통과 필터링하여 적어도 하나의 오프셋 전압이 포함된 복조 신호(Vds), 예컨대 RF 신호(Vrf)에서 RF 성분이 제거된 적어도 하나의 오프셋 전압이 포함된 복조 신호(Vds)를 출력할 수 있다. The envelope detection / low pass filter block 121 is a signal generated from the RF signal Vrf fed back from the transmitter 110, such as an attenuator (not shown) and a high pass filter (not shown) in the antenna 140. The envelope of the generated RF signal Vrf is detected through low pass filtering, and the detection result is low-pass filtered so that the RF component is reduced in the demodulated signal Vds including at least one offset voltage, for example, the RF signal Vrf. The demodulation signal Vds including the at least one offset voltage removed may be output.

비교기(123)는 포락선 검출/저역 통과 필터 블록(121)으로부터 출력된 복조 신호(Vds)와 기준 신호(Vref)를 비교하여 비교 신호(CR)를 출력할 수 있다. The comparator 123 may compare the demodulation signal Vds output from the envelope detection / low pass filter block 121 with the reference signal Vref and output the comparison signal CR.

예컨대, 비교기(123)는 복조 신호(Vds)가 기준 신호(Vref)와 동일한 레벨이면, 제1 레벨을 갖는, 예컨대 로우(low) 레벨을 갖는 비교 신호(CR)를 출력할 수 있다. For example, if the demodulation signal Vds is at the same level as the reference signal Vref, the comparator 123 may output the comparison signal CR having a first level, for example, having a low level.

또한, 비교기(123)는 복조 신호(Vds)가 기준 신호(Vref)와 동일한 레벨이 아니면, 제2 레벨을 갖는, 예컨대 하이(high) 레벨을 갖는 비교 신호(CR)를 출력할 수 있다. 여기서, 복조 신호(Vds)와 기준 신호(Vref)가 동일 레벨인 경우에는 두 신호가 소정의 오차 범위 내에 위치하는 경우를 의미할 수 있다. In addition, if the demodulation signal Vds is not at the same level as the reference signal Vref, the comparator 123 may output the comparison signal CR having a second level, for example, having a high level. Here, when the demodulation signal Vds and the reference signal Vref are at the same level, this may mean that the two signals are located within a predetermined error range.

본 실시예에서는 하나의 예로써, 비교기(123)가 복조 신호(Vds)와 기준 신호(Vref)의 레벨이 오차 범위 내에서 동일한지 여부를 판단하여 비교 신호(CR)을 출력하는 예를 들어 설명한다. 그러나, 본 발명은 이에 제한되지는 않는다. 예컨대, 비교기(123)는 복조 신호(Vds)의 레벨이 기준 신호(Vref)의 레벨보다 크거나 작은 경우에 비교 신호(CR)를 출력할 수도 있다. 이때, 복조 신호(Vds)의 레벨이 기준 신호(Vref)의 레벨보다 크거나 작은 경우는 두 신호가 오차 범위 이상의 차이 를 가지는 레벨로 나타나는 경우를 의미할 수 있다. In the present embodiment, as an example, the comparator 123 determines whether the level of the demodulation signal Vds and the reference signal Vref are the same within an error range and outputs the comparison signal CR as an example. do. However, the present invention is not limited thereto. For example, the comparator 123 may output the comparison signal CR when the level of the demodulation signal Vds is larger or smaller than the level of the reference signal Vref. In this case, when the level of the demodulation signal Vds is larger or smaller than the level of the reference signal Vref, it may mean that the two signals are represented as levels having a difference greater than or equal to an error range.

비교기(123)는 신호의 히스테리시스 특성을 이용하여 비교 동작을 수행할 수 있는 슈미트 트리거 또는 슈미트 트리거 인버터일 수 있으나, 이에 제한되지는 않는다.The comparator 123 may be a Schmitt trigger or a Schmitt trigger inverter capable of performing a comparison operation by using a hysteresis characteristic of a signal, but is not limited thereto.

오프셋 보정부(130)는 비교기(123)로부터 출력된 비교 신호(CR)에 따라 오프셋 보상 전압을 생성할 수 있으며, 오프셋 보상 전압을 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.The offset corrector 130 may generate an offset compensation voltage according to the comparison signal CR output from the comparator 123, and may output the offset compensation voltage to the comparator 123 as a reference signal Vref.

오프셋 보정부(130)는 디지털-아날로그 컨버터(digital-analog converter; 131), 카운터(counter; 133), MCU(135) 및 메모리(memory; 137)를 포함할 수 있다.The offset corrector 130 may include a digital-analog converter 131, a counter 133, an MCU 135, and a memory 137.

카운터(133)는 MCU(135)로부터 제공된 초기 코드 값(OC)과 제어 신호, 예컨대 인에이블 신호(EN)에 따라 카운팅 동작을 수행할 수 있다. 카운터(133)는 MCU(135)로부터 초기 코드 값(OC)을 제공받고, MCU(135)가 비교기(123)의 비교 신호(CR)에 따라 발생하는 인에이블 신호(EN)에 의해 초기 코드 값(OC)을 순차적으로 증가시키거나 또는 감소시킬 수 있다. 여기서, MCU(135)로부터 카운터(133)로 제공되는 초기 코드 값(OC)은 N(N은 자연수) 비트의 코드일 수 있다. The counter 133 may perform a counting operation according to an initial code value OC provided from the MCU 135 and a control signal, for example, an enable signal EN. The counter 133 receives the initial code value OC from the MCU 135 and the initial code value by the enable signal EN generated by the MCU 135 according to the comparison signal CR of the comparator 123. (OC) can be increased or decreased sequentially. Here, the initial code value OC provided from the MCU 135 to the counter 133 may be a code of N bits (N is a natural number).

디지털-아날로그 컨버터(131)는 카운터(133)로부터 출력된 변화된 코드 값(OC1), 즉 카운터(133)의 카운팅 동작에 따라 카운트 된 코드 값(OC1)을 디지털-아날로그 변환하고, 변환된 디지털 신호, 예컨대 오프셋 보상 전압을 생성하여 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.The digital-analog converter 131 digital-analog converts the changed code value OC1 output from the counter 133, that is, the counted code value OC1 according to the counting operation of the counter 133, and converts the converted digital signal. For example, an offset compensation voltage may be generated and output as the reference signal Vref to the comparator 123.

메모리(137)는 카운터(133)로부터 출력된 변화된 코드 값(OC1)을 저장할 수 있다. 예컨대, 메모리(137)는 오프셋 보정부(130)의 오프셋 전압 보상 동작이 완료된 후, 저장된 변화된 코드 값(OC1)을 디지털-아날로그 컨버터(131)로 출력할 수 있다. 여기서, 메모리(137)는 변화된 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있다. The memory 137 may store the changed code value OC1 output from the counter 133. For example, the memory 137 may output the stored changed code value OC1 to the digital-analog converter 131 after the offset voltage compensation operation of the offset correction unit 130 is completed. Here, the memory 137 may store the changed code value OC1 as an offset compensation code.

MCU(135)는 비교기(123)로부터 제공된 비교 신호(CR)에 따라 카운터(133)의 카운팅 동작을 제어할 수 있는 제어 신호, 예컨대 인에이블 신호(EN) 또는 디스에이블 신호(DS)를 출력할 수 있다.The MCU 135 may output a control signal capable of controlling the counting operation of the counter 133 according to the comparison signal CR provided from the comparator 123, for example, an enable signal EN or a disable signal DS. Can be.

예컨대, 비교기(123)가 제1 레벨을 갖는 비교 신호(CR)를 출력하는 경우, MCU(135)는 제1 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)에 인에이블 신호(EN)를 출력할 수 있다. For example, when the comparator 123 outputs the comparison signal CR having the first level, the MCU 135 transmits the enable signal EN to the counter 133 in response to the comparison signal CR having the first level. ) Can be printed.

카운터(133)는 MCU(135)로부터 제공된 인에이블 신호(EN)에 응답하여 초기 코드 값(OC)을 순차적으로 증가시키거나 또는 감소시키는 카운팅 동작을 수행할 수 있다.The counter 133 may perform a counting operation that sequentially increases or decreases the initial code value OC in response to the enable signal EN provided from the MCU 135.

한편, 비교기(123)가 제2 레벨을 갖는 비교 신호(CR)를 출력하는 경우, MCU(135)는 제2 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)에 디스에이블 신호(DS)를 출력할 수 있다. Meanwhile, when the comparator 123 outputs the comparison signal CR having the second level, the MCU 135 transmits the disable signal DS to the counter 133 in response to the comparison signal CR having the second level. ) Can be printed.

카운터(133)는 MCU(135)로부터 제공된 디스에이블 신호(DS)에 응답하여 카운팅 동작을 중단할 수 있다. 이때, 카운터(133)는 카운팅 동작 중단 시점에서의 카운팅 된 코드 값(OC1)을 메모리(137) 또는 디지털-아날로그 컨터버(131)로 출력할 수 있다.The counter 133 may stop the counting operation in response to the disable signal DS provided from the MCU 135. In this case, the counter 133 may output the counted code value OC1 to the memory 137 or the digital-analog converter 131 when the counting operation is stopped.

안테나(140)는 송신부(110)로부터 제공된 RF 신호(Vrf)와 데이터 신호를 RF 출력 신호로써 함께 외부로 출력하거나, 또는 외부의 적어도 하나의 태그로부터 데이터 신호에 응답하여 송신되는 RF 응답 신호를 수신할 수 있다.The antenna 140 outputs the RF signal Vrf and the data signal provided from the transmitter 110 to the outside as an RF output signal, or receives an RF response signal transmitted in response to the data signal from at least one external tag. can do.

또한, 안테나(140)는 RF 신호(Vrf)를 포락선 검출/저역 통과 필터 블록(121)으로 출력할 수 있다.In addition, the antenna 140 may output the RF signal Vrf to the envelope detection / low pass filter block 121.

이하, 도 1 내지 도 3을 참조하여 본 발명의 실시예에 따른 RF 리더의 동작에 대해 설명한다. 본 실시예에서는 하나의 예로써, RF 리더(100)가 외부로 RF 출력 신호를 송출하기 전, 즉 RF 리더(100)가 RF 신호(Vrf)를 생성하여 데이터 신호와 함께 외부로 출력하기 전에 한번의 오프셋 전압 보상 동작을 수행하는 예를 들어 설명한다. 그러나, 본 발명은 이에 제한되지는 않으며, RF 리더(100)의 오프셋 전압 보상 동작은 최초, 예컨대 RF 리더(100)가 초기 동작을 수행할 때 한번 수행될 수도 있다.Hereinafter, an operation of an RF reader according to an embodiment of the present invention will be described with reference to FIGS. 1 to 3. In this embodiment, as an example, before the RF reader 100 transmits an RF output signal to the outside, that is, before the RF reader 100 generates the RF signal Vrf and outputs it with the data signal to the outside. An example of performing the offset voltage compensation operation will be described. However, the present invention is not limited thereto, and the offset voltage compensation operation of the RF reader 100 may be performed once, for example, when the RF reader 100 performs an initial operation.

도 1 내지 도 3을 참조하면, 시간축(T)의 시간 T0-T1에서 RF 리더(100)의 송신부(110)가 RF 신호(Vrf)를 생성할 수 있다(S10). RF 신호(Vrf)는 적어도 하나의 오프셋 전압(offset)을 포함할 수 있다.1 to 3, the transmitter 110 of the RF reader 100 may generate an RF signal Vrf at a time T0-T1 of the time axis T (S10). The RF signal Vrf may include at least one offset voltage.

RF 신호(Vrf)는 안테나(140)를 통해 외부로 출력되기 전, 즉 시간축(T)의 시간 T1-T2에서 수신부(120)로 피드백 될 수 있으며, 수신부(120)는 피드백 된 RF 신호(Vrf)로부터 오프셋 전압 보상 동작을 수행할 수 있다.The RF signal Vrf may be fed back to the receiver 120 at the time T1-T2 of the time axis T before being output to the outside through the antenna 140, and the receiver 120 may feed back the RF signal Vrf. ), An offset voltage compensation operation may be performed.

예컨대, 피드백 된 RF 신호(Vrf)는 수신부(120)의 포락선 검출/저역 통과 필터 블록(121)으로 입력되고, 포락선 검출/저역 통과 필터 블록(121)은 RF 신 호(Vrf)로부터 오프셋 전압을 포함하는 복조 신호(Vds)를 검출할 수 있다.For example, the feedback RF signal Vrf is input to the envelope detection / low pass filter block 121 of the receiver 120, and the envelope detection / low pass filter block 121 receives an offset voltage from the RF signal Vrf. The demodulation signal Vds may be detected.

복조 신호(Vds)는 비교기(123)로 입력될 수 있으며, 비교기(123)는 복조 신호(Vds)와 기준 신호(Vref), 예컨대 초기 코드 값(OC)이 디지털-아날로그 변환된 초기 기준 신호(Vref)를 비교하여 비교 신호(CR)를 출력할 수 있다(S20).The demodulation signal Vds may be input to the comparator 123. The comparator 123 may be an initial reference signal (D) in which the demodulation signal Vds and the reference signal Vref, for example, the initial code value OC are digital-analog converted. Vref) may be compared to output a comparison signal CR (S20).

비교 결과 복조 신호(Vds)가 초기 기준 신호(Vref)와 동일하면, 비교기(123)는 제1 레벨을 갖는 비교 신호(CR)를 출력할 수 있다. When the demodulation signal Vds is equal to the initial reference signal Vref, the comparator 123 may output the comparison signal CR having the first level.

MCU(135)는 제1 레벨을 갖는 비교 신호(CR)에 따라 복조 신호(Vds)에 오프셋 전압(offset)이 포함되지 않았음을 판단하고, 오프셋 보정부(130)의 카운터(133)를 디스에이블 시키기 위한 디스에이블 신호(DS)를 출력할 수 있다. The MCU 135 determines that the offset voltage offset is not included in the demodulation signal Vds according to the comparison signal CR having the first level, and displays the counter 133 of the offset correction unit 130. The disable signal DS may be output to enable the signal.

카운터(133)는 디스에이블 신호(DS)에 의해 카운팅 동작이 중단되고, 카운터(133)로부터 출력된 초기 코드 값(OC)은 메모리(137)에 오프셋 보상 코드로 저장될 수 있다.The counter 133 may stop the counting operation by the disable signal DS, and the initial code value OC output from the counter 133 may be stored as an offset compensation code in the memory 137.

오프셋 보정부(120)의 오프셋 전압 보상 동작이 완료되면, 즉 메모리(137)에 오프셋 보상 코드기 저장되면, 송신부(110)는 시간축(T)의 시간 T2-T3에서 RF 신호(Vrf)에 데이터 신호를 포함한 RF 출력 신호를 안테나(140)를 통하여 외부로 출력할 수 있다(S40). When the offset voltage compensation operation of the offset correction unit 120 is completed, that is, the offset compensation coder is stored in the memory 137, the transmitter 110 transmits data to the RF signal Vrf at the time T2-T3 of the time axis T. The RF output signal including the signal may be output to the outside through the antenna 140 (S40).

안테나(140)는 시간축(T)의 시간 T3-T4에서 출력된 RF 출력 신호에 응답하여 외부로부터 제공되는 RF 응답 신호, 예컨대 RF 리더(100)로부터 출력된 데이터 신호에 응답하여 태그로부터 제공되는 데이터를 수신할 수 있다(S50).The antenna 140 is provided from the tag in response to the RF response signal provided from the outside in response to the RF output signal output at the time T3-T4 of the time axis T, for example, the data signal output from the RF reader 100. Can be received (S50).

RF 리더(100)는 RF 응답 신호와 기준 신호(Vref), 예컨대 메모리(137)에 저 장된 오프셋 보상 코드가 디지털-아날로그 변환되어 생성된 기준 신호(Vref)를 비교할 수 있으며, 비교 결과에 따라 출력되는 비교 신호(CR)에 의해 태그의 검출 여부, 즉 RF 리더(100)의 RF 인식 범위 내에 위치하는 태그를 검출할 수 있다. The RF reader 100 may compare the RF response signal and the reference signal Vref generated by digital-analog conversion of the reference compensation signal Vref, for example, the offset compensation code stored in the memory 137, and output the result according to the comparison result. The comparison signal CR may detect whether the tag is detected, that is, the tag located within the RF recognition range of the RF reader 100.

예컨대, RF 응답 신호는 RF 리더(100)로부터 출력된 RF 출력 신호에 비하여 증가 또는 감소된 신호일 수 있다. 또한, RF 출력 신호에 포함된 RF 신호(Vrf)는 오프셋 보상 코드에 의해 생성된 기준 신호(Vref)와 동일한 레벨을 가질 수 있다. For example, the RF response signal may be an increased or decreased signal compared to the RF output signal output from the RF reader 100. In addition, the RF signal Vrf included in the RF output signal may have the same level as the reference signal Vref generated by the offset compensation code.

즉, 비교기(123)가 RF 리더(100)에 수신된 RF 응답 신호와 기준 신호(Vref)를 비교한 결과 제2 레벨을 갖는 비교 신호(CR)를 출력하게 되면, MCU(135)는 RF 인식 범위 내에서 태그가 검출된 것으로 판단할 수 있으며, 이에 따라 RF 리더(100)는 검출된 태그와 RF 통신을 수행할 수 있다.That is, when the comparator 123 compares the RF response signal received to the RF reader 100 with the reference signal Vref and outputs the comparison signal CR having the second level, the MCU 135 recognizes the RF. It may be determined that a tag is detected within a range, and accordingly, the RF reader 100 may perform RF communication with the detected tag.

한편, 복조 신호(Vds)가 초기 기준 신호(Vref)와 동일하지 않으면, 비교기(123)는 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.Meanwhile, if the demodulation signal Vds is not the same as the initial reference signal Vref, the comparator 123 may output the comparison signal CR having the second level.

MCU(135)는 제2 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)를 인에이블 시킬 수 있는 인에이블 신호(EN)을 출력하고, 카운터(133)는 인에이블 신호(EN)에 응답하여 초기 코드 값(OC)을 변화시킬 수 있다(S30).The MCU 135 outputs an enable signal EN capable of enabling the counter 133 in response to the comparison signal CR having the second level, and the counter 133 is provided to the enable signal EN. In response, the initial code value OC may be changed (S30).

예컨대, MCU(135)로부터 카운터(133)로 4비트의 0000의 값을 가지는 초기 코드 값(OC)이 입력되고, 비교기(123)로부터의 비교 신호(CR)가 제2 레벨을 가지면, MCU(135)는 카운터(133)를 인에이블 시키기 위한 인에이블 신호(EN)를 출력할 수 있다.For example, when the initial code value OC having a 4-bit value of 0000 is input from the MCU 135 to the counter 133, and the comparison signal CR from the comparator 123 has the second level, the MCU ( 135 may output an enable signal EN for enabling the counter 133.

카운터(133)는 인에이블 신호(EN)에 응답하여 초기 코드 값(OC)을 적어도 1 비트씩 증가시키는 카운팅 동작을 수행할 수 있는데, 이때 카운터(133)는 카운팅 동작에 따라 초기 코드 값(OC)을 최하위 비트(Least Significant Bit; LSB)부터 순차적으로 증가시킬 수 있다.The counter 133 may perform a counting operation of increasing the initial code value OC by at least one bit in response to the enable signal EN. In this case, the counter 133 may perform an initial code value OC according to the counting operation. ) May be sequentially increased from the least significant bit (LSB).

예컨대, 카운터(133)는 시간축(t)의 시간 t0에서 MCU(135)로부터 초기 코드 값(OC)을 제공받고, 시간축(t)의 시간 t0-t4동안 초기 코드 값(OC)을 증가시킬 수 있다. For example, the counter 133 may receive the initial code value OC from the MCU 135 at time t0 of the time axis t, and increase the initial code value OC during the time t0-t4 of the time axis t. have.

각각의 시간 구간 동안 증가되는 각각의 코드 값은 디지털-아날로그 컨버터(131)를 통해 오프셋 보상 전압으로 변환될 수 있으며, 디지털-아날로그 컨버터(131)는 변환된 오프셋 보상 전압을 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.Each code value increased during each time period may be converted into an offset compensation voltage through the digital-analog converter 131, and the digital-analog converter 131 uses the converted offset compensation voltage as a reference signal Vref. The output may be output to the comparator 123.

비교기(123)는 카운터(133)에 의해 변화된 코드 값에 따라 생성된 기준 신호(Vref)와 복조 신호(Vds)를 다시 비교하여 비교 결과에 따른 비교 신호(CR)를 출력할 수 있다(S20).The comparator 123 may again compare the reference signal Vref and the demodulation signal Vds generated according to the code value changed by the counter 133 and output the comparison signal CR according to the comparison result (S20). .

예컨대, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t0-t1에서 카운터(133)로부터 출력된 1차 증가된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t1에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.For example, the digital-analog converter 131 may output the reference signal Vref by digital-analog converting the first increased code value output from the counter 133 at the time t0-t1 of the time axis t. The comparator 123 may compare the reference signal Vref and the demodulation signal Vds at a time t1 of the time axis t to output a comparison signal CR having a second level.

또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t1-t2에서 카운터(133)로부터 출력된 2차 증가된 코드 값을 디지털-아날로그 변환하여 기준 신 호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t2에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.In addition, the digital-analog converter 131 may digital-analog convert the second increased code value output from the counter 133 at time t1-t2 of the time axis t to output the reference signal Vref. . The comparator 123 may compare the reference signal Vref and the demodulation signal Vds at a time t2 of the time axis t to output a comparison signal CR having a second level.

디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t2-t3에서 카운터(133)로부터 출력된 3차 증가된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t3에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.The digital-analog converter 131 may digital-analog convert the third-order increased code value output from the counter 133 at time t2-t3 of the time axis t to output the reference signal Vref. The comparator 123 may compare the reference signal Vref and the demodulation signal Vds at a time t3 of the time axis t to output a comparison signal CR having a second level.

또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t3-t4에서 카운터(133)로부터 출력된 4차 증가된 코드 값(OC1)을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t4에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제1 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.Also, the digital-analog converter 131 may digital-analog convert the fourth-order increased code value OC1 output from the counter 133 at time t3-t4 of the time axis t to output the reference signal Vref. Can be. The comparator 123 may output the comparison signal CR having the first level by comparing the reference signal Vref and the demodulation signal Vds at the time t4 of the time axis t.

시간축(t)의 시간 t4에서 비교기(123)로부터 제1 레벨을 갖는 비교 신호(CR)가 출력되면, MCU(135)는 제1 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)의 카운팅 동작을 중단시키기 위한 디스에이블 신호(DS)를 출력할 수 있다. When the comparison signal CR having the first level is output from the comparator 123 at time t4 of the time axis t, the MCU 135 of the counter 133 in response to the comparison signal CR having the first level is output. The disable signal DS may be output to stop the counting operation.

카운터(133)는 디스에이블 신호(DS)에 응답하여 카운팅 동작을 중단하고, 메모리(137)는 카운터(133)에 의해 4차 증가된 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있다.The counter 133 may stop the counting operation in response to the disable signal DS, and the memory 137 may store the code value OC1 increased by the counter 133 as the offset compensation code.

즉, 오프셋 보정부(120)는 비교기(123)로부터 출력되는 비교 신호(CR)가 제1 레벨을 가질 때까지, 예컨대 오프셋 보정부(120)로부터 출력되는 기준 신호(Vref) 가 복조 신호(Vds)와 동일한 레벨을 가질 때까지 카운터(133)의 카운팅 동작에 따라 초기 코드 값(OC)을 순차적으로 증가시킬 수 있다. That is, the offset correction unit 120 may be configured such that the reference signal Vref output from the offset correction unit 120 is a demodulated signal Vds until the comparison signal CR output from the comparator 123 has the first level. The initial code value OC may be sequentially increased according to the counting operation of the counter 133 until it has the same level as.

본 실시예에서는 하나의 예로써, 초기 코드 값(OC)이 최하위 값을 가지는 0000이고, 카운터(133)에 의해 적어도 1비트씩 순차적으로 증가하는 예를 들어 설명하였으나, 본 발명은 이에 제한되지는 않는다. 예컨대, 초기 코드 값(OC)은 최상위 값을 가지는 1111일 수 있으며, 카운터(133)에 의해 적어도 1비트씩 순차적으로 감소될 수도 있다.In the present embodiment, as an example, the initial code value OC is 0000 having the lowest value, and the example in which the counter 133 sequentially increases by at least one bit has been described, but the present invention is not limited thereto. Do not. For example, the initial code value OC may be 1111 having the highest value, and may be sequentially reduced by at least one bit by the counter 133.

오프셋 보정부(120)의 오프셋 전압 보상 동작이 완료되면, 예컨대 메모리(137)에 오프셋 보상 코드가 저장되면, 송신부(110)는 시간축(T)의 시간 T2-T3에서 RF 신호(Vrf)와 데이터 신호를 RF 출력 신호로써 안테나(140)를 통하여 외부로 출력할 수 있다(S40). When the offset voltage compensation operation of the offset correction unit 120 is completed, for example, when the offset compensation code is stored in the memory 137, the transmitter 110 transmits the RF signal Vrf and the data at the time T2-T3 of the time axis T. The signal may be output to the outside through the antenna 140 as an RF output signal (S40).

RF 리더(100)는 RF 응답 신호와 기준 신호(Vref), 예컨대 메모리(137)에 저장된 오프셋 보상 코드, 즉 카운터(133)에 의해 4차 증가된 코드 값(OC1)이 디지털-아날로그 변환되어 생성된 기준 신호(Vref)를 비교할 수 있으며, 비교 결과에 따라 출력되는 비교 신호(CR)에 의해 태그의 검출 여부, 즉 RF 리더(100)의 RF 인식 범위 내에 위치하는 태그를 검출할 수 있다. The RF reader 100 generates an RF response signal and a reference signal Vref, for example, an offset compensation code stored in the memory 137, that is, a code value OC1 increased by a fourth order by the counter 133, and then digitally analog converted. The reference signal Vref may be compared, and whether or not the tag is detected, that is, the tag located within the RF recognition range of the RF reader 100 may be detected by the comparison signal CR output according to the comparison result.

즉, 본 실시예에 따른 RF 리더(100)는 RF 출력 신호를 외부로 출력하기 전에 오프셋 보정부(130)에 의하여 오프셋 전압 보상 동작을 적어도 한번 수행함으로써, 적어도 하나의 오프셋 전압에 의하여 왜곡된 RF 출력 신호, 예컨대 오프셋 전압에 의해 왜곡된 RF 신호(Vrf)가 데이터 신호와 함께 RF 리더(100)로부터 출력되더라도, 오프셋 보상 동작에 의하여 왜곡된 RF 신호(Vrf)와 기준 신호(Vref)가 동일하게 되므로, RF 리더(100)의 태그 검출 동작 및 RF 통신에 있어서의 신뢰성을 향상시킬 수 있다. That is, the RF reader 100 according to the present embodiment performs at least one offset voltage compensation operation by the offset correction unit 130 before outputting the RF output signal to the outside, thereby distorting the RF signal by at least one offset voltage. Although the RF signal Vrf distorted by the output signal, for example, the offset voltage is output from the RF reader 100 together with the data signal, the distorted RF signal Vrf and the reference signal Vref by the offset compensation operation are the same. Therefore, the tag detection operation of the RF reader 100 and the reliability in RF communication can be improved.

이하, 도 4 및 도 5를 참조하여 본 발명의 다른 실시예에 따른 RF 리더에 대하여 설명한다.Hereinafter, an RF reader according to another embodiment of the present invention will be described with reference to FIGS. 4 and 5.

도 4는 도 1에 도시된 RF 리더의 다른 실시예에 따른 수신부의 개략적인 블록도이고, 도 5는 도 4의 수신부의 동작에 따른 파형도이다. 본 실시예에서는 설명의 편의를 위하여 도 1에 도시된 부재와 동일 기능을 갖는 부재는 동일 부호로 나타낸다.4 is a schematic block diagram of a receiver according to another exemplary embodiment of the RF reader illustrated in FIG. 1, and FIG. 5 is a waveform diagram of an operation of the receiver of FIG. 4. In the present embodiment, for convenience of description, members having the same functions as those shown in FIG. 1 are denoted by the same reference numerals.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 RF 리더의 수신부(120')는 포락선 검출/저역 통과 필터 블록(121), 비교기(123) 및 오프셋 보정부(150)를 포함할 수 있다.Referring to FIG. 4, the receiver 120 ′ of the RF reader according to another embodiment of the present invention may include an envelope detection / low pass filter block 121, a comparator 123, and an offset correction unit 150. .

포락선 검출/저역 통과 필터 블록(121) 및 비교기(123)는 도 1에 도시된 부재와 동일하며, 따라서 상세한 설명은 생략한다. 또한, 도 4에 도시된 수신부(120')는 도 1의 송신부(110) 및 안테나(140)를 더 포함할 수 있으며, 이들을 포함하여 본 발명의 다른 실시예에 따른 RF 리더를 구현할 수 있다.The envelope detection / low pass filter block 121 and the comparator 123 are the same as the members shown in Fig. 1, and thus detailed description thereof will be omitted. In addition, the receiver 120 ′ shown in FIG. 4 may further include the transmitter 110 and the antenna 140 of FIG. 1, and may include an RF reader according to another embodiment of the present invention.

오프셋 보정부(150)는 디지털-아날로그 컨버터(131), 카운터 유닛(151), 메 모리 유닛(155) 및 MCU(135)를 포함할 수 있다. 카운터 유닛(151)은 제1 카운터(152) 및 제2 카운터(153)를 포함할 수 있으며, 메모리 유닛(155)은 제1 메모리(156) 및 제2 메모리(157)를 포함할 수 있다.The offset corrector 150 may include a digital-analog converter 131, a counter unit 151, a memory unit 155, and an MCU 135. The counter unit 151 may include a first counter 152 and a second counter 153, and the memory unit 155 may include a first memory 156 and a second memory 157.

제1 카운터(152)는 MCU(135)로부터 제공된 제1 초기 코드 값(OC)과 제1 인에이블 신호(EN1)에 따라 카운팅 동작을 수행할 수 있다. The first counter 152 may perform a counting operation according to the first initial code value OC and the first enable signal EN1 provided from the MCU 135.

예컨대, 제1 카운터(152)는 MCU(135)가 비교기(123)의 제1 비교 신호(CR1)에 따라 발생하는 제1 인에이블 신호(EN1)에 응답하여 제1 초기 코드 값(OC)을 순차적으로 증가시키거나 또는 감소시킬 수 있다. 여기서, MCU(135)로부터 카운터(133)로 제공되는 제1 초기 코드 값(OC)은 N(N은 자연수) 비트의 코드일 수 있다. For example, the first counter 152 may receive the first initial code value OC in response to the first enable signal EN1 generated by the MCU 135 according to the first comparison signal CR1 of the comparator 123. It can be increased or decreased sequentially. Here, the first initial code value OC provided from the MCU 135 to the counter 133 may be a code of N bits (N is a natural number).

제2 카운터(153)는 제1 카운터(152)의 제1 초기 코드 값(OC) 카운팅 동작이 완료된 후의 코드 값, 예컨대 제2 초기 코드 값(OC')과 제2 인에이블 신호(EN2)에 따라 카운팅 동작을 수행할 수 있다. The second counter 153 may be configured to the code value after the first initial code value OC counting operation of the first counter 152 is completed, for example, the second initial code value OC 'and the second enable signal EN2. Accordingly, the counting operation can be performed.

예컨대, 제2 카운터(153)는 MCU(135)가 비교기(123)의 제2 비교 신호(CR2)에 따라 발생하는 제2 인에이블 신호(EN2)에 응답하여 제2 초기 코드 값(OC')을 순차적으로 증가시키거나 또는 감소시킬 수 있다.For example, the second counter 153 may include the second initial code value OC ′ in response to the second enable signal EN2 generated by the MCU 135 according to the second comparison signal CR2 of the comparator 123. Can be increased or decreased sequentially.

여기서, 제1 카운터(152)와 제2 카운터(153)는 서로 교번적으로 동작할 수 있다. 예컨대, 제1 카운터(152)가 인에이블되어 카운팅 동작을 수행할 때에 제2 카운터(153)는 대기 상태일 수 있다. 즉, MCU(135)는 제1 카운터(151)에 제1 인에이블 신호(EN1)를 출력하고 제2 카운터(153)에 제2 디스에이블 신호(DS2)을 출력하거나 또는 제1 카운터(151)에 제1 디스에이블 신호(DS1)를 출력하고 제2 카운터(153) 에 제2 인에이블 신호(EN2)을 출력할 수 있다.Here, the first counter 152 and the second counter 153 may operate alternately with each other. For example, when the first counter 152 is enabled to perform a counting operation, the second counter 153 may be in a standby state. That is, the MCU 135 outputs the first enable signal EN1 to the first counter 151 and outputs the second disable signal DS2 to the second counter 153 or the first counter 151. The first disable signal DS1 may be output to the second enable signal EN2, and the second enable signal EN2 may be output to the second counter 153.

한편, 오프셋 보정부(150)의 오프셋 전압 보상 동작이 완료되면, MCU(135)는 제1 카운터(152)와 제2 카운터(153) 각각에 디스에이블 신호, 즉 제1 디스에이블 신호(DS1)와 제2 디스에이블 신호(DS2)를 출력할 수 있다.On the other hand, when the offset voltage compensation operation of the offset correction unit 150 is completed, the MCU 135 disables the signal, that is, the first disable signal DS1 to each of the first counter 152 and the second counter 153. And a second disable signal DS2 may be output.

디지털-아날로그 컨버터(131)는 제1 카운터(152)로부터 출력된 변화된 코드 값, 예컨대 제1 카운터(152)의 카운팅 동작에 따라 변화된 제1 코드 값(OC1)을 디지털-아날로그 변환하여 오프셋 보상 전압을 생성하고, 생성된 오프셋 보상 전압을 기준 신호(Vref)로써 출력할 수 있다.The digital-analog converter 131 digital-analog converts the changed code value output from the first counter 152, for example, the changed first code value OC1 according to the counting operation of the first counter 152 to offset offset voltage. May be generated and the generated offset compensation voltage may be output as the reference signal Vref.

또한, 디지털-아날로그 컨버터(131)는 제2 카운터(153)로부터 출력된 변화된 코드 값, 예컨대 제2 카운터(153)의 카운팅 동작에 따라 변화된 제2 코드 값(OC2)을 디지털-아날로그 변환하여 오프셋 보상 전압을 생성하고, 생성된 오프셋 보상 전압을 기준 신호(Vref)로써 출력할 수 있다.In addition, the digital-to-analog converter 131 performs digital-to-analog conversion on the changed code value output from the second counter 153, for example, the changed second code value OC2 according to the counting operation of the second counter 153. The compensation voltage may be generated, and the generated offset compensation voltage may be output as the reference signal Vref.

제1 메모리(156)는 제1 카운터(152)로부터 출력된 제1 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있으며, 제2 메모리(157)는 제2 카운터(153)로부터 출력된 제2 코드 값(OC2)을 오프셋 보상 코드로써 저장할 수 있다. The first memory 156 may store the first code value OC1 output from the first counter 152 as an offset compensation code, and the second memory 157 may output a second output from the second counter 153. The code value OC2 can be stored as an offset compensation code.

또한, MCU(135)에 의해 제1 카운터(152)와 제2 카운터(153) 각각에 디스에이블 신호가 출력되면, 메모리 유닛(155)은 제1 메모리(156)에 저장된 제1 코드 값(OC1)과 제2 메모리(157)에 저장된 제2 코드 값(OC2)의 평균 코드 값((OC1+OC2)/2)을 디지털-아날로그 컨버터(131)로 출력할 수 있다.In addition, when the disable signal is output to each of the first counter 152 and the second counter 153 by the MCU 135, the memory unit 155 may store the first code value OC1 stored in the first memory 156. ) And the average code value ((OC1 + OC2) / 2) of the second code value OC2 stored in the second memory 157 may be output to the digital-analog converter 131.

MCU(135)는 비교기(123)로부터 제공된 제1 비교 신호(CR1) 또는 제2 비교 신 호(CR2)에 따라 제1 카운터(152) 또는 제2 카운터(153)의 카운팅 동작을 제어하기 위한 제어 신호, 예컨대 제1 인에이블 신호(EN1), 제1 디스에이블 신호(DS1), 제2 인에이블 신호(EN2) 및 제2 디스에이블 신호(DS2)를 출력할 수 있다.The MCU 135 controls to control the counting operation of the first counter 152 or the second counter 153 according to the first comparison signal CR1 or the second comparison signal CR2 provided from the comparator 123. For example, the first enable signal EN1, the first disable signal DS1, the second enable signal EN2, and the second disable signal DS2 may be output.

이하, 도 4 및 도 5를 참조하여 본 실시예에 따른 RF 리더의 동작에 대하여 설명한다. 본 실시예에서는 설명의 편의를 위하여 도 4 및 도 5와 함께 도 1 및 도 3을 참조하여 설명한다. 본 실시예에서도 RF 리더(100)가 RF 신호(Vrf)를 생성하여 데이터 신호와 함께 외부로 출력하기 전에 한번의 오프셋 전압 보상 동작을 수행하는 예를 들어 설명하나, RF 리더(100)가 초기 동작을 수행할 때 오프셋 전압 보상 동작을 수행할 수도 있다.Hereinafter, the operation of the RF reader according to the present embodiment will be described with reference to FIGS. 4 and 5. In the present embodiment, for convenience of description, the present invention will be described with reference to FIGS. 1 and 3 along with FIGS. 4 and 5. In this embodiment, the RF reader 100 generates an RF signal Vrf and performs an offset voltage compensation operation before outputting the data signal to the outside. For example, the RF reader 100 operates initially. When performing the offset voltage compensation operation may be performed.

도 1 및 도 3 내지 도 5를 참조하면, 시간축(T)의 시간 T0-T1에서 RF 리더(100)의 송신부(110)가 RF 신호(Vrf)를 생성할 수 있다(S10).1 and 3 to 5, the transmitter 110 of the RF reader 100 may generate an RF signal Vrf at a time T0-T1 of the time axis T (S10).

생성된 RF 신호(Vrf)는 안테나(140)를 통해 외부로 출력되기 전, 즉 시간축(T)의 시간 T1-T2에서 수신부(120')로 피드백 될 수 있으며, 수신부(120')는 피드백 된 RF 신호(Vrf)로부터 오프셋 전압 보상 동작을 수행할 수 있다.The generated RF signal Vrf may be fed back to the receiver 120 'before being output to the outside through the antenna 140, that is, at the time T1-T2 of the time axis T, and the receiver 120' is fed back. The offset voltage compensation operation may be performed from the RF signal Vrf.

예컨대, 피드백 된 RF 신호(Vrf)는 수신부(120')의 포락선 검출/저역 통과 필터 블록(121)으로 입력되고, 포락선 검출/저역 통과 필터 블록(121)은 RF 신호(Vrf)로부터 오프셋 전압을 포함하는 복조 신호(Vds)를 검출할 수 있다.For example, the fed back RF signal Vrf is input to the envelope detection / low pass filter block 121 of the receiver 120 ', and the envelope detection / low pass filter block 121 receives an offset voltage from the RF signal Vrf. The demodulation signal Vds may be detected.

여기서, 복조 신호(Vds)는 제1 오프셋 전압(offset1)을 포함하는 제1 복조 신호(Vds1)와 제2 오프셋 전압(offset2)을 포함하는 제2 복조 신호(Vds2)의 합으로 나타날 수 있다(Vds=Vds1+Vds2).Here, the demodulation signal Vds may be expressed as the sum of the first demodulation signal Vds1 including the first offset voltage offset1 and the second demodulation signal Vds2 including the second offset voltage offset2 ( Vds = Vds1 + Vds2).

비교기(123)는 1 사이클(cycle), 예컨대 시간축(t)의 시간 t0-t7에서 제1 복조 신호(Vds1)와 기준 신호(Vref)를 비교하고, 비교 결과에 따라 제1 비교 신호(CR1)을 출력할 수 있다(S20). 여기서, 기준 신호(Vref)는 MCU(135)로부터 제1 카운터(152)에 입력된 제1 초기 코드 값(OC)에 따른 신호일 수 있다.The comparator 123 compares the first demodulation signal Vds1 and the reference signal Vref at one cycle, for example, at time t0-t7 of the time axis t, and according to the comparison result, the first comparison signal CR1. Can be output (S20). Here, the reference signal Vref may be a signal according to the first initial code value OC input from the MCU 135 to the first counter 152.

제1 복조 신호(Vds1)가 기준 신호(Vref)와 동일하면, 비교기(123)는 제1 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다. MCU(135)는 제1 레벨을 갖는 제1 비교 신호(CR)에 따라 제1 카운터(152)를 디스에이블 시키기 위한 제1 디스에이블 신호(DS1)를 출력할 수 있다. When the first demodulation signal Vds1 is equal to the reference signal Vref, the comparator 123 may output the first comparison signal CR1 having the first level. The MCU 135 may output the first disable signal DS1 for disabling the first counter 152 according to the first comparison signal CR having the first level.

제1 카운터(152)가 디스에이블 되면, 제1 메모리(156)는 제1 카운터(152)로부터 출력된 코드 값, 예컨대 제1 초기 코드 값(OC)을 오프셋 보상 코드로 저장할 수 있다.When the first counter 152 is disabled, the first memory 156 may store a code value output from the first counter 152, for example, a first initial code value OC as an offset compensation code.

그러나, 제1 복조 신호(Vds1)가 기준 신호(Vref)와 동일하지 않으면, 비교기(123)는 제2 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다. MCU(135)는 제2 레벨을 갖는 제1 비교 신호(CR1)에 응답하여 제1 카운터(152)를 인에이블 시킬 수 있는 제1 인에이블 신호(EN1)을 출력할 수 있다. 이때, MCU(135)는 제2 카운터(153)에 제2 디스에이블 신호(DS2)를 출력할 수 있다.However, if the first demodulation signal Vds1 is not the same as the reference signal Vref, the comparator 123 may output the first comparison signal CR1 having the second level. The MCU 135 may output the first enable signal EN1 capable of enabling the first counter 152 in response to the first comparison signal CR1 having the second level. In this case, the MCU 135 may output the second disable signal DS2 to the second counter 153.

제1 카운터(152)는 제1 인에이블 신호(EN1)에 응답하여 제1 초기 코드 값(OC)을 순차적으로 변화시킬 수 있다(S30).The first counter 152 may sequentially change the first initial code value OC in response to the first enable signal EN1 (S30).

예컨대, MCU(135)로부터 제1 카운터(152)로 4비트의 0000의 값을 가지는 제1 초기 코드 값(OC)이 입력되고, 비교기(123)로부터의 제1 비교 신호(CR1)가 제2 레 벨을 가지면, MCU(135)는 제1 카운터(152)를 인에이블 시키기 위한 제1 인에이블 신호(EN1)를 출력할 수 있다.For example, a first initial code value OC having a 4-bit value of 0000 is input from the MCU 135 to the first counter 152, and the first comparison signal CR1 from the comparator 123 receives the second value. Having a level, the MCU 135 may output a first enable signal EN1 for enabling the first counter 152.

제1 카운터(152)는 제1 인에이블 신호(EN1)에 응답하여 제1 초기 코드 값(OC)을 적어도 1비트씩 증가시키는 카운팅 동작을 수행할 수 있는데, 이때 제1 카운터(152)는 카운팅 동작에 따라 제1 초기 코드 값(OC)을 최하위 비트(Least Significant Bit; LSB)부터 4비트의 1111의 값을 가질 때까지 순차적으로 증가시킬 수 있다.The first counter 152 may perform a counting operation of increasing the first initial code value OC by at least one bit in response to the first enable signal EN1, where the first counter 152 counts. According to an operation, the first initial code value OC may be sequentially increased from the least significant bit (LSB) to a value of 1111 of 4 bits.

예컨대, 제1 카운터(152)는 시간축(t)의 시간 t0에서 MCU(135)로부터 제1 초기 코드 값(OC)을 제공받고, 시간축(t)의 시간 t0-t7동안 제1 초기 코드 값(OC)을 증가시킬 수 있다. For example, the first counter 152 is provided with the first initial code value OC from the MCU 135 at time t0 of the time axis t and during the time t0-t7 of the time axis t the first initial code value ( OC) can be increased.

비교기(123)는 제1 카운터(152)에 의해 변화된 각각의 코드 값에 따라 생성된 각각의 기준 신호(Vref)와 제1 복조 신호(Vds1)를 다시 비교하여 비교 결과에 따른 제1 비교 신호(CR1)를 출력할 수 있다(S20).The comparator 123 compares each reference signal Vref and the first demodulation signal Vds1 generated according to each code value changed by the first counter 152 again, and then compares the first comparison signal ( CR1) may be output (S20).

예컨대, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t0-t1에서 제1 카운터(152)로부터 출력된 1차 증가된 제1 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t1에서 기준 신 호(Vref)와 제1 복조 신호(Vds1)를 비교하여 제2 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다.For example, the digital-analog converter 131 digital-analog converts the first increased first code value output from the first counter 152 at time t 0 -t 1 of the time axis t to output the reference signal Vref. can do. The comparator 123 may compare the reference signal Vref and the first demodulation signal Vds1 at a time t1 of the time axis t to output a first comparison signal CR1 having a second level.

또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t1-t2에서 제1 카운터(152)로부터 출력된 2차 증가된 제1 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t2에서 기준 신호(Vref)와 제1 복조 신호(Vds1)를 비교하여 제2 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다. In addition, the digital-analog converter 131 outputs the reference signal Vref by digital-analog converting the second increased first code value output from the first counter 152 at time t1-t2 of the time axis t. can do. The comparator 123 may output the first comparison signal CR1 having the second level by comparing the reference signal Vref and the first demodulation signal Vds1 at the time t2 of the time axis t.

또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t2-t3에서 제1 카운터(152)로부터 출력된 3차 증가된 제1 코드 값(OC1)을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t3에서 기준 신호(Vref)와 제1 복조 신호(Vds1)를 비교하여 제1 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다.In addition, the digital-analog converter 131 digital-analog converts the third-order increased first code value OC1 output from the first counter 152 at time t2-t3 of the time axis t to generate the reference signal Vref. ) Can be printed. The comparator 123 may output the first comparison signal CR1 having the first level by comparing the reference signal Vref and the first demodulation signal Vds1 at a time t3 of the time axis t.

비교기(123)로부터 제1 레벨을 갖는 제1 비교 신호(CR1)가 출력되면, 제1 메모리(156)은 제1 레벨을 갖는 제1 비교 신호(CR1)가 출력된 시점에서의 코드 값, 예컨대 제1 카운터(152)에 의해 3차 증가된 제1 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있다.When the first comparison signal CR1 having the first level is output from the comparator 123, the first memory 156 may generate a code value at the time when the first comparison signal CR1 having the first level is output. The first code value OC1 increased by the first counter 152 three times may be stored as an offset compensation code.

제1 카운터(152)는 시간축(t)의 시간 t3-t7동안 증가되는 코드 값이 최대 값, 예컨대 1111이 될 때까지 카운팅 동작을 수행할 수 있다. The first counter 152 may perform a counting operation until the code value incremented during the time t3-t7 of the time axis t becomes a maximum value, for example, 1111.

시간축(t)의 시간 t7에서 제1 카운터(152)에 의해 제1 초기 코드 값(OC)이 최대 값을 가지면, MCU(135)는 제1 카운터(152)에 제1 디스에이블 신호(DS1)을 출 력하고, 제2 카운터(153)에 제2 인에이블 신호(EN2)를 출력할 수 있다.When the first initial code value OC has the maximum value by the first counter 152 at time t7 of the time axis t, the MCU 135 transmits a first disable signal DS1 to the first counter 152. May be output and the second enable signal EN2 may be output to the second counter 153.

MCU(135)에 의해 제2 카운터(153)가 인에이블 되면, 비교기(123)는 2 사이클(cycle), 예컨대 시간축(t)의 시간 t8-t11에서 제2 복조 신호(Vds2)와 기준 신호(Vref)를 비교하고, 비교 결과에 따라 제2 비교 신호(CR2)을 출력할 수 있다(S20). 여기서, 기준 신호(Vref)는 MCU(135)로부터 제2 카운터(152)에 입력된 제2 초기 코드 값(OC'), 예컨대 제1 카운터(152)에 의해 최대 값을 가지도록 증가된 제2 초기 코드 값(OC')일 수 있다.When the second counter 153 is enabled by the MCU 135, the comparator 123 performs the second demodulation signal Vds2 and the reference signal at two cycles, for example, at time t8-t11 of the time axis t. Vref) may be compared and the second comparison signal CR2 may be output according to the comparison result (S20). Here, the reference signal Vref is increased to have a maximum value by the second initial code value OC ′ input to the second counter 152 from the MCU 135, for example, the first counter 152. It may be an initial code value OC '.

제2 복조 신호(Vds2)가 기준 신호(Vref)와 동일하면, 비교기(123)는 제1 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다. MCU(135)는 제2 레벨을 갖는 제2 비교 신호(CR2)에 따라 제2 카운터(153)를 디스에이블 시키기 위한 제2 디스에이블 신호(DS2)를 출력할 수 있다. When the second demodulation signal Vds2 is equal to the reference signal Vref, the comparator 123 may output the second comparison signal CR2 having the first level. The MCU 135 may output a second disable signal DS2 for disabling the second counter 153 according to the second comparison signal CR2 having the second level.

제2 카운터(153)가 디스에이블 되면, 제2 메모리(157)는 제2 카운터(153)로부터 출력된 코드 값, 예컨대 제2 초기 코드 값(OC')을 오프셋 보상 코드로 저장할 수 있다.When the second counter 153 is disabled, the second memory 157 may store a code value output from the second counter 153, for example, a second initial code value OC ′ as an offset compensation code.

그러나, 제2 복조 신호(Vds2)가 기준 신호(Vref)와 동일하지 않으면, 비교기(123)는 제2 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다. MCU(135)는 제2 레벨을 갖는 제2 비교 신호(CR2)에 응답하여 제2 카운터(153)를 인에이블 시킬 수 있는 제2 인에이블 신호(EN2)을 출력할 수 있다. 이때, MCU(135)는 제1 카운터(152)에 제1 디스에이블 신호(DS1)를 출력할 수 있다.However, if the second demodulation signal Vds2 is not the same as the reference signal Vref, the comparator 123 may output the second comparison signal CR2 having the second level. The MCU 135 may output a second enable signal EN2 capable of enabling the second counter 153 in response to the second comparison signal CR2 having the second level. In this case, the MCU 135 may output the first disable signal DS1 to the first counter 152.

제2 카운터(153)는 제2 인에이블 신호(EN2)에 응답하여 제2 초기 코드 값(OC')을 순차적으로 변화시킬 수 있다(S30).The second counter 153 may sequentially change the second initial code value OC ′ in response to the second enable signal EN2 (S30).

예컨대, MCU(135)로부터 제2 카운터(153)로 4비트의 1111의 값을 가지는 제2 초기 코드 값(OC')이 입력되고, 비교기(123)로부터의 제2 비교 신호(CR2)가 제2 레벨을 가지면, 제2 카운터(153)는 제2 인에이블 신호(EN2)에 응답하여 제2 초기 코드 값(OC')을 적어도 1비트씩 감소시키는 카운팅 동작을 수행할 수 있다. 이때, 제2 카운터(153)는 카운팅 동작에 따라 제2 초기 코드 값(OC')을 최하위 비트(Least Significant Bit; LSB)부터 순차적으로 감소시킬 수 있다.For example, a second initial code value OC ′ having a 4-bit value of 1111 is input from the MCU 135 to the second counter 153, and the second comparison signal CR2 from the comparator 123 is input. The second counter 153 may perform a counting operation of decreasing the second initial code value OC ′ by at least one bit in response to the second enable signal EN2. In this case, the second counter 153 may sequentially decrease the second initial code value OC ′ from the least significant bit (LSB) according to the counting operation.

예컨대, 제2 카운터(153)는 시간축(t)의 시간 t8에서 MCU(135)로부터 제2 초기 코드 값(OC')을 제공받고, 시간축(t)의 시간 t8-t11동안 제2 초기 코드 값(OC')을 감소시킬 수 있다. For example, the second counter 153 is provided with the second initial code value OC 'from the MCU 135 at time t8 of the time axis t, and the second initial code value during time t8-t11 of the time axis t. (OC ') can be reduced.

각각의 시간 구간 동안 감소되는 각각의 코드 값은 디지털-아날로그 컨버터(131)를 통해 오프셋 보상 전압으로 변환될 수 있으며, 디지털-아날로그 컨버터(131)는 변환된 오프셋 보상 전압을 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.Each code value decremented during each time period may be converted into an offset compensation voltage through the digital-analog converter 131, and the digital-analog converter 131 converts the converted offset compensation voltage into a reference signal Vref. The output may be output to the comparator 123.

비교기(123)는 제2 카운터(153)에 의해 변화된 각각의 코드 값에 따라 생성된 각각의 기준 신호(Vref)와 제2 복조 신호(Vds2)를 다시 비교하여 비교 결과에 따른 제2 비교 신호(CR2)를 출력할 수 있다(S20).The comparator 123 compares each reference signal Vref and the second demodulation signal Vds2 generated according to each code value changed by the second counter 153 again, and compares the second comparison signal ( CR2) may be output (S20).

예컨대, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t8-t9에서 제2 카 운터(153)로부터 출력된 1차 감소된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t9에서 기준 신호(Vref)와 제2 복조 신호(Vds2)를 비교하여 제2 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다.For example, the digital-analog converter 131 may digital-analog convert the first reduced code value output from the second counter 153 at time t8-t9 of the time axis t to output the reference signal Vref. Can be. The comparator 123 may compare the reference signal Vref and the second demodulation signal Vds2 at a time t9 of the time axis t to output a second comparison signal CR2 having a second level.

또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t9-t10에서 제2 카운터(153)로부터 출력된 2차 감소된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t10에서 기준 신호(Vref)와 제2 복조 신호(Vds2)를 비교하여 제2 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다. Also, the digital-analog converter 131 may digital-analog convert the second reduced code value output from the second counter 153 at time t9-t10 of the time axis t to output the reference signal Vref. have. The comparator 123 may compare the reference signal Vref and the second demodulation signal Vds2 at a time t10 of the time axis t to output a second comparison signal CR2 having a second level.

또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t10-t11에서 제2 카운터(153)로부터 출력된 3차 감소된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t11에서 기준 신호(Vref)와 제2 복조 신호(Vds2)를 비교하여 제1 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다.In addition, the digital-analog converter 131 may digital-analog convert the third reduced code value output from the second counter 153 at time t10-t11 of the time axis t to output the reference signal Vref. have. The comparator 123 may compare the reference signal Vref and the second demodulation signal Vds2 at a time t11 of the time axis t to output a second comparison signal CR2 having a first level.

비교기(123)로부터 제1 레벨을 갖는 제2 비교 신호(CR2)가 출력되면, 제2 메모리(157)는 제1 레벨을 갖는 제2 비교 신호(CR2)가 출력된 시점에서의 코드 값, 예컨대 제2 카운터(153)에 의해 3차 감소된 제2 코드 값(OC2)을 오프셋 보상 코드로써 저장할 수 있다.When the second comparison signal CR2 having the first level is output from the comparator 123, the second memory 157 may generate a code value at the time when the second comparison signal CR2 having the first level is output, for example. The second code value OC2 reduced by the second counter 153 third-order may be stored as an offset compensation code.

또한, MCU(135)는 제2 카운터(153)로 제2 디스에이블 신호(DS2)를 출력하여 제2 카운터(153)의 카운팅 동작을 중단할 수 있다.In addition, the MCU 135 may stop the counting operation of the second counter 153 by outputting the second disable signal DS2 to the second counter 153.

한편, 메모리 유닛(155)은 오프셋 보정부(150)의 오프셋 동작이 완료된 시점, 예컨대 시간축(t)의 시간 t11에서 제1 메모리(156)에 저장된 제1 코드 값(OC1)과 제2 메모리(157)에 저장된 제2 코드 값(OC2)의 평균 코드 값((OC1+OC2)/2)을 디지털-아날로그 컨버터(151)로 출력할 수 있다.Meanwhile, the memory unit 155 may include the first code value OC1 and the second memory (stored in the first memory 156) at the time when the offset operation of the offset correction unit 150 is completed, for example, at time t11 of the time axis t. The average code value (OC1 + OC2) / 2 of the second code value OC2 stored in 157 may be output to the digital-analog converter 151.

송신부(110)는 시간축(T)의 시간 T2-T3에서 RF 신호(Vrf)에 데이터 신호를 포함한 RF 출력 신호를 안테나(140)를 통하여 외부로 출력할 수 있다(S40). The transmitter 110 may output the RF output signal including the data signal to the RF signal Vrf at the time T2-T3 of the time axis T to the outside through the antenna 140 (S40).

또한, 안테나(140)는 시간축(T)의 시간 T3-T4에서 출력된 RF 출력 신호에 응답하여 외부로부터 제공되는 RF 응답 신호, 예컨대 RF 리더(100)로부터 출력된 데이터 신호에 응답하여 태그로부터 제공되는 데이터를 수신할 수 있다(S50).In addition, the antenna 140 is provided from the tag in response to an RF response signal provided from the outside in response to the RF output signal output at the time T3-T4 of the time axis T, for example, a data signal output from the RF reader 100. The received data may be received (S50).

RF 리더(100)는 RF 응답 신호와 기준 신호(Vref), 예컨대 메모리 유닛(155)으로부터 출력된 평균 코드 값((OC1+OC2)/2)이 디지털-아날로그 변환되어 생성된 기준 신호(Vref)를 비교할 수 있으며, 비교 결과에 따라 출력되는 비교 신호(CR)에 의해 태그의 검출 여부, 즉 RF 리더(100)의 RF 인식 범위 내에 위치하는 태그를 검출할 수 있다. The RF reader 100 generates an RF response signal and a reference signal Vref, for example, an average code value (OC1 + OC2) / 2 output from the memory unit 155 by digital-analog conversion and generates a reference signal Vref. Can be compared, and whether or not the tag is detected by the comparison signal CR output according to the comparison result, that is, the tag located within the RF recognition range of the RF reader 100 can be detected.

도 6은 본 발명의 일 실시예에 따른 RF 시스템의 개략적인 블록도이다. 본 실시예에서는 도 1에 도시된 RF 리더가 포함된 RF 시스템을 예로 들어 설명하지만, RF 시스템은 도 4에 도시된 RF 리더를 포함할 수도 있다.6 is a schematic block diagram of an RF system according to an embodiment of the present invention. In the present embodiment, the RF system including the RF reader illustrated in FIG. 1 is described as an example, but the RF system may include the RF reader illustrated in FIG. 4.

본 실시예의 RF 시스템(300)은 RF 카드 시스템일 수 있다. 예컨대, 다수의 태그들(200_1, 200_2, … 200_M) 각각이 RF 통신을 수행할 수 있는 카드, 예컨대 스마트 카드, RF 카드 등이고, RF 리더(100)는 다수의 태그들(200_1, 200_2, … 200_M)과 RF 통신을 수행할 수 있는 카드 리더일 수 있다. 그러나, 본 발명은 이에 제한되지는 않으며, RF 시스템(300)은 다양한 RF 통신 시스템에서 사용될 수 있다.The RF system 300 of the present embodiment may be an RF card system. For example, each of the plurality of tags 200_1, 200_2,... 200_M is a card capable of performing RF communication, such as a smart card, an RF card, and the like, and the RF reader 100 includes a plurality of tags 200_1, 200_2,... 200_M And a card reader capable of performing RF communication. However, the present invention is not limited thereto, and the RF system 300 may be used in various RF communication systems.

도 1 및 도 6을 참조하면, RF 시스템(300)은 RF 리더(100)와 다수의 태그들(200_1, 200_2, … 200_M)(M은 자연수)을 포함할 수 있다. 1 and 6, the RF system 300 may include an RF reader 100 and a plurality of tags 200_1, 200_2,... 200_M (M is a natural number).

RF 리더(100)는 송신부(110), 수신부(120) 및 안테나(140)를 포함할 수 있다.The RF reader 100 may include a transmitter 110, a receiver 120, and an antenna 140.

송신부(110)에서 생성된 RF 출력 신호(Vtx), 예컨대 데이터 신호와 RF 신호(Vrf)가 포함된 RF 출력 신호(Vtx)는 안테나(140)를 통하여 외부로 출력될 수 있다. 이때, RF 리더(100)는 RF 출력 신호(Vtx)를 외부로 출력하기 전에, 도 1 내지 도 5를 참조하여 설명한 바와 같이, RF 신호(Vrf)의 오프셋 보상 동작을 수행할 수 있다.The RF output signal Vtx generated by the transmitter 110, for example, the RF output signal Vtx including the data signal and the RF signal Vrf may be output to the outside through the antenna 140. At this time, the RF reader 100 may perform an offset compensation operation of the RF signal Vrf as described with reference to FIGS. 1 to 5 before outputting the RF output signal Vtx to the outside.

다수의 태그들(200_1, 200_2, … 200_M) 중에서 RF 리더(100)의 RF 인식 범위 내에 위치하는 적어도 하나의 태그는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하여 RF 응답 신호(Vrx1, Vrx2, … Vrxm)를 출력할 수 있다.Among the plurality of tags 200_1, 200_2,... 200_M, at least one tag located within the RF recognition range of the RF reader 100 is an RF response signal in response to the RF output signal Vtx output from the RF reader 100. (Vrx1, Vrx2, ... Vrxm) can be output.

예컨대, 제1 태그(200_1)가 RF 범위 내에 위치하는 경우, 제1 태그(200_1)는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하여 제1 RF 응답 신호(Vrx1)를 출력할 수 있다. 제2 태그(200_2)가 RF 범위 내에 위치하는 경우, 제2 태그(200_2)는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하여 제2 RF 응답 신호(Vrx2)를 출력할 수 있다. 제M 태그(200_M)가 RF 범위 내에 위치하는 경우, 제M 태그(200_M)는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하 여 제M RF 응답 신호(Vrxm)를 출력할 수 있다. 여기서, 제1 RF 응답 신호(Vrx1) 내지 제M RF 응답 신호(Vrxm)는 각각의 태그의 ID 정보를 포함할 수 있다.For example, when the first tag 200_1 is located in the RF range, the first tag 200_1 outputs the first RF response signal Vrx1 in response to the RF output signal Vtx output from the RF reader 100. can do. When the second tag 200_2 is located in the RF range, the second tag 200_2 may output the second RF response signal Vrx2 in response to the RF output signal Vtx output from the RF reader 100. have. When the M-th tag 200_M is located in the RF range, the M-th tag 200_M may output the M-th RF response signal Vrxm in response to the RF output signal Vtx output from the RF reader 100. Can be. Here, the first RF response signal Vrx1 to the M-th RF response signal Vrxm may include ID information of each tag.

RF 리더(100)는 다수의 태그들(200_1, 200_2, … 200_M) 중에서 RF 범위 내에 위치하는 적어도 하나의 태그로부터 출력되는 RF 응답 신호를 안테나(140)를 통하여 수신할 수 있다.The RF reader 100 may receive an RF response signal output from at least one tag located within an RF range among the plurality of tags 200_1, 200_2,... 200_M through the antenna 140.

RF 리더(100)는 수신된 RF 응답 신호와 기준 신호, 즉 오프셋 보상 동작에 의해 변화된 기준 신호(Vref)를 비교하고, 비교 신호에 따라 태그의 검출 여부, 즉 RF 리더(100)의 RF 범위 내에 위치하는 적어도 하나의 태그를 검출할 수 있다. RF 리더(100)는 검출된 적어도 하나의 태그와 RF 통신을 수행할 수 있다.The RF reader 100 compares the received RF response signal with a reference signal, that is, the reference signal Vref changed by the offset compensation operation, and detects a tag according to the comparison signal, that is, within the RF range of the RF reader 100. At least one tag located may be detected. The RF reader 100 may perform RF communication with at least one tag detected.

본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명의 일 실시예에 따른 RF 리더의 개략적인 블록도이다.1 is a schematic block diagram of an RF reader according to an embodiment of the present invention.

도 2는 도 1에 도시된 RF 리더의 동작에 따른 파형도이다.2 is a waveform diagram illustrating an operation of the RF reader illustrated in FIG. 1.

도 3은 도 1에 도시된 RF 리더의 동작 순서도이다.3 is a flowchart illustrating an operation of the RF reader illustrated in FIG. 1.

도 4는 도 1에 도시된 RF 리더의 다른 실시예에 따른 수신부의 개략적인 블록도이다.4 is a schematic block diagram of a receiver according to another embodiment of the RF reader shown in FIG. 1.

도 5는 도 4의 수신부의 동작에 따른 파형도이다. 5 is a waveform diagram illustrating an operation of the receiver of FIG. 4.

도 6은 본 발명의 일 실시예에 따른 RF 시스템의 개략적인 블록도이다.6 is a schematic block diagram of an RF system according to an embodiment of the present invention.

Claims

A comparator configured to compare the demodulated signal including the at least one offset voltage and the reference signal generated from the RF signal and output a comparison signal according to the comparison result; And

An offset correction unit for changing an N bit code value according to the comparison signal, generating an offset compensation voltage based on the changed N bit code value, and outputting the offset compensation voltage to the comparator as the reference signal Include,

And the offset correction unit generates at least one offset compensation voltage by operating at least once before the RF signal is output to the outside.

The method of claim 1, wherein the offset correction unit,

A counter for outputting an offset compensation code by sequentially changing the N-bit code value according to the comparison signal;

A digital-analog converter for digital-analog converting the offset compensation code to output the offset compensation voltage; And

And a memory for storing the offset compensation code at the time when the comparison signal output from the comparator is level shifted according to the offset compensation voltage.

An offset correction unit for changing an N (N is a natural number) bit code value according to the comparison signal, generating an offset compensation voltage based on the changed N bit code value, and outputting the offset compensation voltage to the comparator as the reference signal. Include,

The demodulation signal comprises a first offset voltage and a second offset voltage,

The offset correction unit,

A first counter for sequentially changing the N-bit code value according to the comparison signal during a first cycle to output a first offset compensation code;

A second counter for outputting a second offset compensation code by sequentially changing the N-bit code value changed by the first counter according to the comparison signal during a second cycle;

A digital-analog converter for digitally-analog converting the first offset compensation code to output a first offset compensation voltage and for outputting a second offset compensation voltage by digital-analog converting the second offset compensation code; And

When the comparison signal output from the comparator according to the first offset compensation code and the second offset compensation voltage when the comparison signal output from the comparator according to the first offset compensation voltage level transitions And a memory for storing an average offset compensation code of said second offset compensation code of a.

delete

The method of claim 1, wherein the RF reader,

antenna; And

Further comprising a transmitter for outputting the RF signal and the data signal to the outside through the antenna,

After the RF signal is output, the comparator compares the RF response signal transmitted in response to the data signal from the outside through the antenna and the reference signal according to the offset compensation voltage to output the comparison signal. .

In the offset voltage compensation method,

Generating a demodulated signal including at least one offset voltage from an RF signal, comparing the RF signal with a reference signal, and outputting a comparison signal;

Changing an N (N is a natural number) bit code value according to the comparison signal, and generating an offset compensation voltage based on the changed N bit code value;

Outputting the offset compensation voltage as the reference signal; And

Storing the changed N-bit code value at the time when the comparison signal is level shifted according to the offset compensation voltage,

The offset voltage compensation method is performed at least once before the RF signal is output to the outside,

The step of outputting the comparison signal,

After the RF signal and the data signal are output to the outside together, the offset voltage for outputting the comparison signal by comparing the RF response signal transmitted in response to the data signal from the outside and the reference signal according to the offset compensation voltage Compensation method.

The method of claim 6, wherein generating the offset compensation voltage comprises:

Outputting an offset compensation code by sequentially changing the N-bit code value according to the comparison signal; And

Digital-to-analog converting the offset compensation code to output the offset compensation voltage.

Changing an N (N is a natural number) bit code value according to the comparison signal and generating an offset compensation voltage based on the changed N bit code value;

Outputting the offset compensation voltage as the reference signal; And

Generating the offset compensation voltage,

Outputting a first offset compensation code by sequentially changing the N-bit code value according to the comparison signal during a first cycle;

Outputting a second offset compensation code by sequentially changing the changed N-bit code value according to the comparison signal during a second cycle;

Digital-analog converting the first offset compensation code to output a first offset compensation voltage, and outputting a second offset compensation voltage by digital-analog converting the second offset compensation code; And

An average offset of the first offset compensation code at a time when the comparison signal is level shifted according to the first offset compensation voltage and the second offset compensation code at a time when the comparison signal is level shifted according to the second offset compensation voltage Storing the compensation code.

delete

Multiple RF tags; And

An RF reader communicating with at least one of the plurality of RF tags within an RF recognition range,

The RF reader,

And the offset correction unit operates at least once before the RF signal is output to the outside to generate the offset compensation voltage.