KR20110005349A - Rf reader, method for offset voltage calibration thereof and rf system including rf reader - Google Patents
Rf reader, method for offset voltage calibration thereof and rf system including rf reader Download PDFInfo
- Publication number
- KR20110005349A KR20110005349A KR1020090062822A KR20090062822A KR20110005349A KR 20110005349 A KR20110005349 A KR 20110005349A KR 1020090062822 A KR1020090062822 A KR 1020090062822A KR 20090062822 A KR20090062822 A KR 20090062822A KR 20110005349 A KR20110005349 A KR 20110005349A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- offset
- output
- offset compensation
- voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000004044 response Effects 0.000 claims description 54
- 230000007704 transition Effects 0.000 claims 1
- 230000001965 increasing effect Effects 0.000 description 23
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 238000004891 communication Methods 0.000 description 7
- 230000003247 decreasing effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/40—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by components specially adapted for near-field transmission
- H04B5/48—Transceivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/12—Neutralising, balancing, or compensation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
- H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
- H04B5/77—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for interrogation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Near-Field Transmission Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
Description
본 발명의 실시예는 RF 리더에 관한 것으로, 보다 상세하게는 RF 출력 신호의 오프셋 전압을 보상할 수 있는 RF 리더, 이의 오프셋 전압 보상 방법 및 이를 포함하는 RF 시스템에 관한 것이다.An embodiment of the present invention relates to an RF reader, and more particularly, to an RF reader capable of compensating the offset voltage of an RF output signal, an offset voltage compensation method thereof, and an RF system including the same.
통상적으로 RFID(radio frequency identification)시스템은 무선 접속 방식에 따라 상호유도(Inductively coupled)방식과 전자기파(Electromagnetic wave) 방식으로 나눌 수 있다. In general, RFID (radio frequency identification) system can be divided into an inductively coupled method and an electromagnetic wave method according to a wireless access method.
상호유도 방식은 근거리(1m 이내)용 RFID 시스템에 사용되며, 코일 안테나를 이용하여 RF 신호 수신기(예컨대, 리더)와 RF 신호 송신기(예컨대, RF 태그(tag))가 무선 통신을 한다. The mutual induction method is used in a short range (within 1 m) RFID system, and the RF signal receiver (eg, reader) and the RF signal transmitter (eg, RF tag) communicate wirelessly using a coil antenna.
상호유도 방식의 RF 태그는 거의 수동으로 작동된다. 즉 RF 태그의 IC칩이 동작하는데 필요한 모든 에너지는 리더(reader)에 의해 공급된다. 따라서 리더의 안테나 코일은 주변지역에 강한 자기장을 발생한다. The mutually induced RF tag is operated almost manually. That is, all the energy required to operate the IC chip of the RF tag is supplied by the reader. Therefore, the antenna coil of the reader generates a strong magnetic field in the surrounding area.
안테나 코일에서 방출된 자기장의 일부분은 리더와 떨어져 있는 RF 태그의 코일 안테나에 유도성 전압을 발생하고, 발생된 유도성 전압이 정류된 후 IC칩을 위한 에너지로 공급된다. Part of the magnetic field emitted from the antenna coil generates an inductive voltage on the coil antenna of the RF tag away from the reader, and after the generated inductive voltage is rectified, it is supplied as energy for the IC chip.
리더는 RF 태그로 RF 신호를 출력하고, RF 태그가 RF 신호에 응답하여 전송하는 응답 RF 신호에 따라 RF 태그와 통신한다. 그러나, 리더로부터 출력되는 RF 신호 또한 적어도 하나의 오프셋 전압에 의해 왜곡된다. 이에 따라, RF 태그는 왜곡된 RF 신호에 의해 왜곡된 응답 RF 신호를 발생한다. The reader outputs an RF signal to the RF tag, and communicates with the RF tag according to the response RF signal transmitted by the RF tag in response to the RF signal. However, the RF signal output from the reader is also distorted by at least one offset voltage. Accordingly, the RF tag generates a response RF signal distorted by the distorted RF signal.
RF 태그로부터 발생된 왜곡된 응답 RF 신호는 리더의 수신감도를 저하시켜 RF 통신의 신뢰성을 떨어뜨린다. The distorted response RF signal generated from the RF tag degrades the reader's reception sensitivity, reducing the reliability of the RF communication.
본 발명이 해결하고자 하는 과제는, 오프셋 전압을 보상할 수 있는 RF 리더를 제공하고자 하는데 있다.An object of the present invention is to provide an RF reader that can compensate for offset voltage.
본 발명이 해결하고자 하는 다른 과제는, RF 리더의 오프셋 전압 보상 방법을 제공하고자 하는데 있다.Another object of the present invention is to provide an offset voltage compensation method of an RF reader.
본 발명이 해결하고자 하는 또 다른 과제는, RF 리더를 포함하는 RF 시스템을 제공하고자 하는데 있다.Another object of the present invention is to provide an RF system including an RF reader.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 RF 리더는, RF 신호로부터 생성되고 적어도 하나의 오프셋 전압을 포함하는 복조 신호와 기준 신호를 비교하고, 비교 결과에 따른 비교 신호를 출력하는 비교기 및 비교 신호에 따라 N(N은 자연수) 비트 코드 값을 변화시키고, 변화된 N비트 코드 값에 기초하여 오프셋 보상 전압을 생성하며, 오프셋 보상 전압을 기준 신호로써 비교기로 출력하는 오프셋 보정부를 포함한다.In accordance with an aspect of the present invention, an RF reader includes a comparator for comparing a demodulation signal generated from an RF signal and including at least one offset voltage with a reference signal, and outputting a comparison signal according to a comparison result. And an offset correction unit for changing an N (N is a natural number) bit code value according to the comparison signal, generating an offset compensation voltage based on the changed N bit code value, and outputting the offset compensation voltage to a comparator as a reference signal.
상기 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 RF 리더의 오프셋 전압 보상 방법은, RF 신호로부터 적어도 하나의 오프셋 전압을 포함하는 복조 신호를 생성하고, RF 신호와 기준 신호를 비교하여 비교 신호를 출력하는 단계, 비교 신호에 따라 N(N은 자연수) 비트 코드 값을 변화시키고, 변화된 N비트 코드 값에 기초하여 오프셋 보상 전압을 생성하며, 오프셋 보상 전압을 기준 신호로써 출력하는 단계 및 오프셋 보상 전압에 따라 비교 신호가 레벨 천이되는 시점의 변화된 N비트 코드 값을 저장하는 단계를 포함한다.The offset voltage compensation method of the RF reader according to an embodiment of the present invention for solving the other problem, generates a demodulated signal including at least one offset voltage from the RF signal, compares the RF signal and the reference signal Outputting a signal, changing an N (N is a natural number) bit code value according to the comparison signal, generating an offset compensation voltage based on the changed N bit code value, and outputting the offset compensation voltage as a reference signal and offset And storing the changed N-bit code value at the time when the comparison signal is level shifted according to the compensation voltage.
상기 또 다른 과제를 해결하기 위한 본 발명의 일 실시예에 따른 RF 시스템은, 다수의 RF 태그들 및 RF 인식 범위 내에서 다수의 태그들 중에서 적어도 하나의 RF 태그와 통신하는 RF 리더를 포함한다.An RF system according to an embodiment of the present invention for solving the above another problem includes a plurality of RF tags and an RF reader communicating with at least one RF tag among a plurality of tags within an RF recognition range.
본 발명의 실시예에 따른 RF 리더, 이의 오프셋 전압 보상 방법 및 이를 포함하는 RF 시스템은, RF 리더로부터 RF 출력 신호가 외부로 출력되기 전에 적어도 한번의 오프셋 전압 보상 동작을 수행함으로써, 수신 감도가 향상된 신뢰성 있는 RF 리더를 제공할 수 있는 효과가 있다. According to an embodiment of the present invention, an RF reader, an offset voltage compensation method thereof, and an RF system including the same perform an offset voltage compensation operation before an RF output signal is output from the RF reader to the outside, thereby improving reception sensitivity. This has the effect of providing a reliable RF reader.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시예에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the embodiments of the present invention, reference should be made to the accompanying drawings which illustrate embodiments of the present invention and the contents described in the accompanying drawings.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 RF 리더의 개략적인 블록도이고, 도 2는 도 1에 도시된 RF 리더의 동작에 따른 파형도이고, 도 3은 도 1에 도시된 RF 리더의 동작 순서도이다.1 is a schematic block diagram of an RF reader according to an embodiment of the present invention, FIG. 2 is a waveform diagram according to the operation of the RF reader shown in FIG. 1, and FIG. 3 is an operation of the RF reader shown in FIG. Flowchart.
도 1을 참조하면, RF 리더(100)는 송신부(110), 수신부(120) 및 안테나(140)를 포함할 수 있다.Referring to FIG. 1, the
송신부(110)는 RF 신호(Vrf), 예컨대 RF 리더(100)가 RF 인식 범위 내에 위치하는 적어도 하나의 태그(미도시)를 검출하기 위한 RF 신호(Vrf)를 생성할 수 있다. The
수신부(120)는 송신부(110)로부터 생성된 RF 신호(Vrf)를 피드백하여 수신하고, RF 신호(Vrf)에 포함된 적어도 하나의 오프셋 전압(offset voltage)을 보상할 수 있는 오프셋 보상 전압을 생성할 수 있다. 오프셋 보상 전압은 기준 신호(Vref)로써 출력될 수 있다.The
수신부(120)는 포락선 검출(envelope detect)/저역 통과 필터(low pass filter) 블록(121), 비교기(123) 및 오프셋 보정부(130)를 포함할 수 있다.The
포락선 검출/저역 통과 필터 블록(121)은 송신부(110)로부터 피드백 된 RF 신호(Vrf)로부터 생성된 신호, 예컨대 안테나(140)에서 감쇄기(미도시)와 고역 통과 필터(High Pass Filter; 미도시)를 거쳐 생성된 RF 신호(Vrf)의 포락선(envelope)을 검출하고, 검출 결과를 저역 통과 필터링하여 적어도 하나의 오프셋 전압이 포함된 복조 신호(Vds), 예컨대 RF 신호(Vrf)에서 RF 성분이 제거된 적어도 하나의 오프셋 전압이 포함된 복조 신호(Vds)를 출력할 수 있다. The envelope detection / low
비교기(123)는 포락선 검출/저역 통과 필터 블록(121)으로부터 출력된 복조 신호(Vds)와 기준 신호(Vref)를 비교하여 비교 신호(CR)를 출력할 수 있다. The
예컨대, 비교기(123)는 복조 신호(Vds)가 기준 신호(Vref)와 동일한 레벨이면, 제1 레벨을 갖는, 예컨대 로우(low) 레벨을 갖는 비교 신호(CR)를 출력할 수 있다. For example, if the demodulation signal Vds is at the same level as the reference signal Vref, the
또한, 비교기(123)는 복조 신호(Vds)가 기준 신호(Vref)와 동일한 레벨이 아니면, 제2 레벨을 갖는, 예컨대 하이(high) 레벨을 갖는 비교 신호(CR)를 출력할 수 있다. 여기서, 복조 신호(Vds)와 기준 신호(Vref)가 동일 레벨인 경우에는 두 신호가 소정의 오차 범위 내에 위치하는 경우를 의미할 수 있다. In addition, if the demodulation signal Vds is not at the same level as the reference signal Vref, the
본 실시예에서는 하나의 예로써, 비교기(123)가 복조 신호(Vds)와 기준 신호(Vref)의 레벨이 오차 범위 내에서 동일한지 여부를 판단하여 비교 신호(CR)을 출력하는 예를 들어 설명한다. 그러나, 본 발명은 이에 제한되지는 않는다. 예컨대, 비교기(123)는 복조 신호(Vds)의 레벨이 기준 신호(Vref)의 레벨보다 크거나 작은 경우에 비교 신호(CR)를 출력할 수도 있다. 이때, 복조 신호(Vds)의 레벨이 기준 신호(Vref)의 레벨보다 크거나 작은 경우는 두 신호가 오차 범위 이상의 차이 를 가지는 레벨로 나타나는 경우를 의미할 수 있다. In the present embodiment, as an example, the
비교기(123)는 신호의 히스테리시스 특성을 이용하여 비교 동작을 수행할 수 있는 슈미트 트리거 또는 슈미트 트리거 인버터일 수 있으나, 이에 제한되지는 않는다.The
오프셋 보정부(130)는 비교기(123)로부터 출력된 비교 신호(CR)에 따라 오프셋 보상 전압을 생성할 수 있으며, 오프셋 보상 전압을 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.The
오프셋 보정부(130)는 디지털-아날로그 컨버터(digital-analog converter; 131), 카운터(counter; 133), MCU(135) 및 메모리(memory; 137)를 포함할 수 있다.The
카운터(133)는 MCU(135)로부터 제공된 초기 코드 값(OC)과 제어 신호, 예컨대 인에이블 신호(EN)에 따라 카운팅 동작을 수행할 수 있다. 카운터(133)는 MCU(135)로부터 초기 코드 값(OC)을 제공받고, MCU(135)가 비교기(123)의 비교 신호(CR)에 따라 발생하는 인에이블 신호(EN)에 의해 초기 코드 값(OC)을 순차적으로 증가시키거나 또는 감소시킬 수 있다. 여기서, MCU(135)로부터 카운터(133)로 제공되는 초기 코드 값(OC)은 N(N은 자연수) 비트의 코드일 수 있다. The
디지털-아날로그 컨버터(131)는 카운터(133)로부터 출력된 변화된 코드 값(OC1), 즉 카운터(133)의 카운팅 동작에 따라 카운트 된 코드 값(OC1)을 디지털-아날로그 변환하고, 변환된 디지털 신호, 예컨대 오프셋 보상 전압을 생성하여 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.The digital-
메모리(137)는 카운터(133)로부터 출력된 변화된 코드 값(OC1)을 저장할 수 있다. 예컨대, 메모리(137)는 오프셋 보정부(130)의 오프셋 전압 보상 동작이 완료된 후, 저장된 변화된 코드 값(OC1)을 디지털-아날로그 컨버터(131)로 출력할 수 있다. 여기서, 메모리(137)는 변화된 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있다. The
MCU(135)는 비교기(123)로부터 제공된 비교 신호(CR)에 따라 카운터(133)의 카운팅 동작을 제어할 수 있는 제어 신호, 예컨대 인에이블 신호(EN) 또는 디스에이블 신호(DS)를 출력할 수 있다.The
예컨대, 비교기(123)가 제1 레벨을 갖는 비교 신호(CR)를 출력하는 경우, MCU(135)는 제1 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)에 인에이블 신호(EN)를 출력할 수 있다. For example, when the
카운터(133)는 MCU(135)로부터 제공된 인에이블 신호(EN)에 응답하여 초기 코드 값(OC)을 순차적으로 증가시키거나 또는 감소시키는 카운팅 동작을 수행할 수 있다.The
한편, 비교기(123)가 제2 레벨을 갖는 비교 신호(CR)를 출력하는 경우, MCU(135)는 제2 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)에 디스에이블 신호(DS)를 출력할 수 있다. Meanwhile, when the
카운터(133)는 MCU(135)로부터 제공된 디스에이블 신호(DS)에 응답하여 카운팅 동작을 중단할 수 있다. 이때, 카운터(133)는 카운팅 동작 중단 시점에서의 카운팅 된 코드 값(OC1)을 메모리(137) 또는 디지털-아날로그 컨터버(131)로 출력할 수 있다.The
안테나(140)는 송신부(110)로부터 제공된 RF 신호(Vrf)와 데이터 신호를 RF 출력 신호로써 함께 외부로 출력하거나, 또는 외부의 적어도 하나의 태그로부터 데이터 신호에 응답하여 송신되는 RF 응답 신호를 수신할 수 있다.The
또한, 안테나(140)는 RF 신호(Vrf)를 포락선 검출/저역 통과 필터 블록(121)으로 출력할 수 있다.In addition, the
이하, 도 1 내지 도 3을 참조하여 본 발명의 실시예에 따른 RF 리더의 동작에 대해 설명한다. 본 실시예에서는 하나의 예로써, RF 리더(100)가 외부로 RF 출력 신호를 송출하기 전, 즉 RF 리더(100)가 RF 신호(Vrf)를 생성하여 데이터 신호와 함께 외부로 출력하기 전에 한번의 오프셋 전압 보상 동작을 수행하는 예를 들어 설명한다. 그러나, 본 발명은 이에 제한되지는 않으며, RF 리더(100)의 오프셋 전압 보상 동작은 최초, 예컨대 RF 리더(100)가 초기 동작을 수행할 때 한번 수행될 수도 있다.Hereinafter, an operation of an RF reader according to an embodiment of the present invention will be described with reference to FIGS. 1 to 3. In this embodiment, as an example, before the
도 1 내지 도 3을 참조하면, 시간축(T)의 시간 T0-T1에서 RF 리더(100)의 송신부(110)가 RF 신호(Vrf)를 생성할 수 있다(S10). RF 신호(Vrf)는 적어도 하나의 오프셋 전압(offset)을 포함할 수 있다.1 to 3, the
RF 신호(Vrf)는 안테나(140)를 통해 외부로 출력되기 전, 즉 시간축(T)의 시간 T1-T2에서 수신부(120)로 피드백 될 수 있으며, 수신부(120)는 피드백 된 RF 신호(Vrf)로부터 오프셋 전압 보상 동작을 수행할 수 있다.The RF signal Vrf may be fed back to the
예컨대, 피드백 된 RF 신호(Vrf)는 수신부(120)의 포락선 검출/저역 통과 필터 블록(121)으로 입력되고, 포락선 검출/저역 통과 필터 블록(121)은 RF 신 호(Vrf)로부터 오프셋 전압을 포함하는 복조 신호(Vds)를 검출할 수 있다.For example, the feedback RF signal Vrf is input to the envelope detection / low pass filter block 121 of the
복조 신호(Vds)는 비교기(123)로 입력될 수 있으며, 비교기(123)는 복조 신호(Vds)와 기준 신호(Vref), 예컨대 초기 코드 값(OC)이 디지털-아날로그 변환된 초기 기준 신호(Vref)를 비교하여 비교 신호(CR)를 출력할 수 있다(S20).The demodulation signal Vds may be input to the
비교 결과 복조 신호(Vds)가 초기 기준 신호(Vref)와 동일하면, 비교기(123)는 제1 레벨을 갖는 비교 신호(CR)를 출력할 수 있다. When the demodulation signal Vds is equal to the initial reference signal Vref, the
MCU(135)는 제1 레벨을 갖는 비교 신호(CR)에 따라 복조 신호(Vds)에 오프셋 전압(offset)이 포함되지 않았음을 판단하고, 오프셋 보정부(130)의 카운터(133)를 디스에이블 시키기 위한 디스에이블 신호(DS)를 출력할 수 있다. The
카운터(133)는 디스에이블 신호(DS)에 의해 카운팅 동작이 중단되고, 카운터(133)로부터 출력된 초기 코드 값(OC)은 메모리(137)에 오프셋 보상 코드로 저장될 수 있다.The
오프셋 보정부(120)의 오프셋 전압 보상 동작이 완료되면, 즉 메모리(137)에 오프셋 보상 코드기 저장되면, 송신부(110)는 시간축(T)의 시간 T2-T3에서 RF 신호(Vrf)에 데이터 신호를 포함한 RF 출력 신호를 안테나(140)를 통하여 외부로 출력할 수 있다(S40). When the offset voltage compensation operation of the offset
안테나(140)는 시간축(T)의 시간 T3-T4에서 출력된 RF 출력 신호에 응답하여 외부로부터 제공되는 RF 응답 신호, 예컨대 RF 리더(100)로부터 출력된 데이터 신호에 응답하여 태그로부터 제공되는 데이터를 수신할 수 있다(S50).The
RF 리더(100)는 RF 응답 신호와 기준 신호(Vref), 예컨대 메모리(137)에 저 장된 오프셋 보상 코드가 디지털-아날로그 변환되어 생성된 기준 신호(Vref)를 비교할 수 있으며, 비교 결과에 따라 출력되는 비교 신호(CR)에 의해 태그의 검출 여부, 즉 RF 리더(100)의 RF 인식 범위 내에 위치하는 태그를 검출할 수 있다. The
예컨대, RF 응답 신호는 RF 리더(100)로부터 출력된 RF 출력 신호에 비하여 증가 또는 감소된 신호일 수 있다. 또한, RF 출력 신호에 포함된 RF 신호(Vrf)는 오프셋 보상 코드에 의해 생성된 기준 신호(Vref)와 동일한 레벨을 가질 수 있다. For example, the RF response signal may be an increased or decreased signal compared to the RF output signal output from the
즉, 비교기(123)가 RF 리더(100)에 수신된 RF 응답 신호와 기준 신호(Vref)를 비교한 결과 제2 레벨을 갖는 비교 신호(CR)를 출력하게 되면, MCU(135)는 RF 인식 범위 내에서 태그가 검출된 것으로 판단할 수 있으며, 이에 따라 RF 리더(100)는 검출된 태그와 RF 통신을 수행할 수 있다.That is, when the
한편, 복조 신호(Vds)가 초기 기준 신호(Vref)와 동일하지 않으면, 비교기(123)는 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.Meanwhile, if the demodulation signal Vds is not the same as the initial reference signal Vref, the
MCU(135)는 제2 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)를 인에이블 시킬 수 있는 인에이블 신호(EN)을 출력하고, 카운터(133)는 인에이블 신호(EN)에 응답하여 초기 코드 값(OC)을 변화시킬 수 있다(S30).The
예컨대, MCU(135)로부터 카운터(133)로 4비트의 0000의 값을 가지는 초기 코드 값(OC)이 입력되고, 비교기(123)로부터의 비교 신호(CR)가 제2 레벨을 가지면, MCU(135)는 카운터(133)를 인에이블 시키기 위한 인에이블 신호(EN)를 출력할 수 있다.For example, when the initial code value OC having a 4-bit value of 0000 is input from the
카운터(133)는 인에이블 신호(EN)에 응답하여 초기 코드 값(OC)을 적어도 1 비트씩 증가시키는 카운팅 동작을 수행할 수 있는데, 이때 카운터(133)는 카운팅 동작에 따라 초기 코드 값(OC)을 최하위 비트(Least Significant Bit; LSB)부터 순차적으로 증가시킬 수 있다.The
예컨대, 카운터(133)는 시간축(t)의 시간 t0에서 MCU(135)로부터 초기 코드 값(OC)을 제공받고, 시간축(t)의 시간 t0-t4동안 초기 코드 값(OC)을 증가시킬 수 있다. For example, the
각각의 시간 구간 동안 증가되는 각각의 코드 값은 디지털-아날로그 컨버터(131)를 통해 오프셋 보상 전압으로 변환될 수 있으며, 디지털-아날로그 컨버터(131)는 변환된 오프셋 보상 전압을 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.Each code value increased during each time period may be converted into an offset compensation voltage through the digital-
비교기(123)는 카운터(133)에 의해 변화된 코드 값에 따라 생성된 기준 신호(Vref)와 복조 신호(Vds)를 다시 비교하여 비교 결과에 따른 비교 신호(CR)를 출력할 수 있다(S20).The
예컨대, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t0-t1에서 카운터(133)로부터 출력된 1차 증가된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t1에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.For example, the digital-
또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t1-t2에서 카운터(133)로부터 출력된 2차 증가된 코드 값을 디지털-아날로그 변환하여 기준 신 호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t2에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.In addition, the digital-
디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t2-t3에서 카운터(133)로부터 출력된 3차 증가된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t3에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제2 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.The digital-
또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t3-t4에서 카운터(133)로부터 출력된 4차 증가된 코드 값(OC1)을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t4에서 기준 신호(Vref)와 복조 신호(Vds)를 비교하여 제1 레벨을 갖는 비교 신호(CR)를 출력할 수 있다.Also, the digital-
시간축(t)의 시간 t4에서 비교기(123)로부터 제1 레벨을 갖는 비교 신호(CR)가 출력되면, MCU(135)는 제1 레벨을 갖는 비교 신호(CR)에 응답하여 카운터(133)의 카운팅 동작을 중단시키기 위한 디스에이블 신호(DS)를 출력할 수 있다. When the comparison signal CR having the first level is output from the
카운터(133)는 디스에이블 신호(DS)에 응답하여 카운팅 동작을 중단하고, 메모리(137)는 카운터(133)에 의해 4차 증가된 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있다.The
즉, 오프셋 보정부(120)는 비교기(123)로부터 출력되는 비교 신호(CR)가 제1 레벨을 가질 때까지, 예컨대 오프셋 보정부(120)로부터 출력되는 기준 신호(Vref) 가 복조 신호(Vds)와 동일한 레벨을 가질 때까지 카운터(133)의 카운팅 동작에 따라 초기 코드 값(OC)을 순차적으로 증가시킬 수 있다. That is, the offset
본 실시예에서는 하나의 예로써, 초기 코드 값(OC)이 최하위 값을 가지는 0000이고, 카운터(133)에 의해 적어도 1비트씩 순차적으로 증가하는 예를 들어 설명하였으나, 본 발명은 이에 제한되지는 않는다. 예컨대, 초기 코드 값(OC)은 최상위 값을 가지는 1111일 수 있으며, 카운터(133)에 의해 적어도 1비트씩 순차적으로 감소될 수도 있다.In the present embodiment, as an example, the initial code value OC is 0000 having the lowest value, and the example in which the
오프셋 보정부(120)의 오프셋 전압 보상 동작이 완료되면, 예컨대 메모리(137)에 오프셋 보상 코드가 저장되면, 송신부(110)는 시간축(T)의 시간 T2-T3에서 RF 신호(Vrf)와 데이터 신호를 RF 출력 신호로써 안테나(140)를 통하여 외부로 출력할 수 있다(S40). When the offset voltage compensation operation of the offset
안테나(140)는 시간축(T)의 시간 T3-T4에서 출력된 RF 출력 신호에 응답하여 외부로부터 제공되는 RF 응답 신호, 예컨대 RF 리더(100)로부터 출력된 데이터 신호에 응답하여 태그로부터 제공되는 데이터를 수신할 수 있다(S50).The
RF 리더(100)는 RF 응답 신호와 기준 신호(Vref), 예컨대 메모리(137)에 저장된 오프셋 보상 코드, 즉 카운터(133)에 의해 4차 증가된 코드 값(OC1)이 디지털-아날로그 변환되어 생성된 기준 신호(Vref)를 비교할 수 있으며, 비교 결과에 따라 출력되는 비교 신호(CR)에 의해 태그의 검출 여부, 즉 RF 리더(100)의 RF 인식 범위 내에 위치하는 태그를 검출할 수 있다. The
즉, 본 실시예에 따른 RF 리더(100)는 RF 출력 신호를 외부로 출력하기 전에 오프셋 보정부(130)에 의하여 오프셋 전압 보상 동작을 적어도 한번 수행함으로써, 적어도 하나의 오프셋 전압에 의하여 왜곡된 RF 출력 신호, 예컨대 오프셋 전압에 의해 왜곡된 RF 신호(Vrf)가 데이터 신호와 함께 RF 리더(100)로부터 출력되더라도, 오프셋 보상 동작에 의하여 왜곡된 RF 신호(Vrf)와 기준 신호(Vref)가 동일하게 되므로, RF 리더(100)의 태그 검출 동작 및 RF 통신에 있어서의 신뢰성을 향상시킬 수 있다. That is, the
이하, 도 4 및 도 5를 참조하여 본 발명의 다른 실시예에 따른 RF 리더에 대하여 설명한다.Hereinafter, an RF reader according to another embodiment of the present invention will be described with reference to FIGS. 4 and 5.
도 4는 도 1에 도시된 RF 리더의 다른 실시예에 따른 수신부의 개략적인 블록도이고, 도 5는 도 4의 수신부의 동작에 따른 파형도이다. 본 실시예에서는 설명의 편의를 위하여 도 1에 도시된 부재와 동일 기능을 갖는 부재는 동일 부호로 나타낸다.4 is a schematic block diagram of a receiver according to another exemplary embodiment of the RF reader illustrated in FIG. 1, and FIG. 5 is a waveform diagram of an operation of the receiver of FIG. 4. In the present embodiment, for convenience of description, members having the same functions as those shown in FIG. 1 are denoted by the same reference numerals.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 RF 리더의 수신부(120')는 포락선 검출/저역 통과 필터 블록(121), 비교기(123) 및 오프셋 보정부(150)를 포함할 수 있다.Referring to FIG. 4, the
포락선 검출/저역 통과 필터 블록(121) 및 비교기(123)는 도 1에 도시된 부재와 동일하며, 따라서 상세한 설명은 생략한다. 또한, 도 4에 도시된 수신부(120')는 도 1의 송신부(110) 및 안테나(140)를 더 포함할 수 있으며, 이들을 포함하여 본 발명의 다른 실시예에 따른 RF 리더를 구현할 수 있다.The envelope detection / low
오프셋 보정부(150)는 디지털-아날로그 컨버터(131), 카운터 유닛(151), 메 모리 유닛(155) 및 MCU(135)를 포함할 수 있다. 카운터 유닛(151)은 제1 카운터(152) 및 제2 카운터(153)를 포함할 수 있으며, 메모리 유닛(155)은 제1 메모리(156) 및 제2 메모리(157)를 포함할 수 있다.The offset
제1 카운터(152)는 MCU(135)로부터 제공된 제1 초기 코드 값(OC)과 제1 인에이블 신호(EN1)에 따라 카운팅 동작을 수행할 수 있다. The
예컨대, 제1 카운터(152)는 MCU(135)가 비교기(123)의 제1 비교 신호(CR1)에 따라 발생하는 제1 인에이블 신호(EN1)에 응답하여 제1 초기 코드 값(OC)을 순차적으로 증가시키거나 또는 감소시킬 수 있다. 여기서, MCU(135)로부터 카운터(133)로 제공되는 제1 초기 코드 값(OC)은 N(N은 자연수) 비트의 코드일 수 있다. For example, the
제2 카운터(153)는 제1 카운터(152)의 제1 초기 코드 값(OC) 카운팅 동작이 완료된 후의 코드 값, 예컨대 제2 초기 코드 값(OC')과 제2 인에이블 신호(EN2)에 따라 카운팅 동작을 수행할 수 있다. The
예컨대, 제2 카운터(153)는 MCU(135)가 비교기(123)의 제2 비교 신호(CR2)에 따라 발생하는 제2 인에이블 신호(EN2)에 응답하여 제2 초기 코드 값(OC')을 순차적으로 증가시키거나 또는 감소시킬 수 있다.For example, the
여기서, 제1 카운터(152)와 제2 카운터(153)는 서로 교번적으로 동작할 수 있다. 예컨대, 제1 카운터(152)가 인에이블되어 카운팅 동작을 수행할 때에 제2 카운터(153)는 대기 상태일 수 있다. 즉, MCU(135)는 제1 카운터(151)에 제1 인에이블 신호(EN1)를 출력하고 제2 카운터(153)에 제2 디스에이블 신호(DS2)을 출력하거나 또는 제1 카운터(151)에 제1 디스에이블 신호(DS1)를 출력하고 제2 카운터(153) 에 제2 인에이블 신호(EN2)을 출력할 수 있다.Here, the
한편, 오프셋 보정부(150)의 오프셋 전압 보상 동작이 완료되면, MCU(135)는 제1 카운터(152)와 제2 카운터(153) 각각에 디스에이블 신호, 즉 제1 디스에이블 신호(DS1)와 제2 디스에이블 신호(DS2)를 출력할 수 있다.On the other hand, when the offset voltage compensation operation of the offset
디지털-아날로그 컨버터(131)는 제1 카운터(152)로부터 출력된 변화된 코드 값, 예컨대 제1 카운터(152)의 카운팅 동작에 따라 변화된 제1 코드 값(OC1)을 디지털-아날로그 변환하여 오프셋 보상 전압을 생성하고, 생성된 오프셋 보상 전압을 기준 신호(Vref)로써 출력할 수 있다.The digital-
또한, 디지털-아날로그 컨버터(131)는 제2 카운터(153)로부터 출력된 변화된 코드 값, 예컨대 제2 카운터(153)의 카운팅 동작에 따라 변화된 제2 코드 값(OC2)을 디지털-아날로그 변환하여 오프셋 보상 전압을 생성하고, 생성된 오프셋 보상 전압을 기준 신호(Vref)로써 출력할 수 있다.In addition, the digital-to-
제1 메모리(156)는 제1 카운터(152)로부터 출력된 제1 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있으며, 제2 메모리(157)는 제2 카운터(153)로부터 출력된 제2 코드 값(OC2)을 오프셋 보상 코드로써 저장할 수 있다. The
또한, MCU(135)에 의해 제1 카운터(152)와 제2 카운터(153) 각각에 디스에이블 신호가 출력되면, 메모리 유닛(155)은 제1 메모리(156)에 저장된 제1 코드 값(OC1)과 제2 메모리(157)에 저장된 제2 코드 값(OC2)의 평균 코드 값((OC1+OC2)/2)을 디지털-아날로그 컨버터(131)로 출력할 수 있다.In addition, when the disable signal is output to each of the
MCU(135)는 비교기(123)로부터 제공된 제1 비교 신호(CR1) 또는 제2 비교 신 호(CR2)에 따라 제1 카운터(152) 또는 제2 카운터(153)의 카운팅 동작을 제어하기 위한 제어 신호, 예컨대 제1 인에이블 신호(EN1), 제1 디스에이블 신호(DS1), 제2 인에이블 신호(EN2) 및 제2 디스에이블 신호(DS2)를 출력할 수 있다.The
이하, 도 4 및 도 5를 참조하여 본 실시예에 따른 RF 리더의 동작에 대하여 설명한다. 본 실시예에서는 설명의 편의를 위하여 도 4 및 도 5와 함께 도 1 및 도 3을 참조하여 설명한다. 본 실시예에서도 RF 리더(100)가 RF 신호(Vrf)를 생성하여 데이터 신호와 함께 외부로 출력하기 전에 한번의 오프셋 전압 보상 동작을 수행하는 예를 들어 설명하나, RF 리더(100)가 초기 동작을 수행할 때 오프셋 전압 보상 동작을 수행할 수도 있다.Hereinafter, the operation of the RF reader according to the present embodiment will be described with reference to FIGS. 4 and 5. In the present embodiment, for convenience of description, the present invention will be described with reference to FIGS. 1 and 3 along with FIGS. 4 and 5. In this embodiment, the
도 1 및 도 3 내지 도 5를 참조하면, 시간축(T)의 시간 T0-T1에서 RF 리더(100)의 송신부(110)가 RF 신호(Vrf)를 생성할 수 있다(S10).1 and 3 to 5, the
생성된 RF 신호(Vrf)는 안테나(140)를 통해 외부로 출력되기 전, 즉 시간축(T)의 시간 T1-T2에서 수신부(120')로 피드백 될 수 있으며, 수신부(120')는 피드백 된 RF 신호(Vrf)로부터 오프셋 전압 보상 동작을 수행할 수 있다.The generated RF signal Vrf may be fed back to the receiver 120 'before being output to the outside through the
예컨대, 피드백 된 RF 신호(Vrf)는 수신부(120')의 포락선 검출/저역 통과 필터 블록(121)으로 입력되고, 포락선 검출/저역 통과 필터 블록(121)은 RF 신호(Vrf)로부터 오프셋 전압을 포함하는 복조 신호(Vds)를 검출할 수 있다.For example, the fed back RF signal Vrf is input to the envelope detection / low pass filter block 121 of the receiver 120 ', and the envelope detection / low
여기서, 복조 신호(Vds)는 제1 오프셋 전압(offset1)을 포함하는 제1 복조 신호(Vds1)와 제2 오프셋 전압(offset2)을 포함하는 제2 복조 신호(Vds2)의 합으로 나타날 수 있다(Vds=Vds1+Vds2).Here, the demodulation signal Vds may be expressed as the sum of the first demodulation signal Vds1 including the first offset voltage offset1 and the second demodulation signal Vds2 including the second offset voltage offset2 ( Vds = Vds1 + Vds2).
비교기(123)는 1 사이클(cycle), 예컨대 시간축(t)의 시간 t0-t7에서 제1 복조 신호(Vds1)와 기준 신호(Vref)를 비교하고, 비교 결과에 따라 제1 비교 신호(CR1)을 출력할 수 있다(S20). 여기서, 기준 신호(Vref)는 MCU(135)로부터 제1 카운터(152)에 입력된 제1 초기 코드 값(OC)에 따른 신호일 수 있다.The
제1 복조 신호(Vds1)가 기준 신호(Vref)와 동일하면, 비교기(123)는 제1 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다. MCU(135)는 제1 레벨을 갖는 제1 비교 신호(CR)에 따라 제1 카운터(152)를 디스에이블 시키기 위한 제1 디스에이블 신호(DS1)를 출력할 수 있다. When the first demodulation signal Vds1 is equal to the reference signal Vref, the
제1 카운터(152)가 디스에이블 되면, 제1 메모리(156)는 제1 카운터(152)로부터 출력된 코드 값, 예컨대 제1 초기 코드 값(OC)을 오프셋 보상 코드로 저장할 수 있다.When the
그러나, 제1 복조 신호(Vds1)가 기준 신호(Vref)와 동일하지 않으면, 비교기(123)는 제2 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다. MCU(135)는 제2 레벨을 갖는 제1 비교 신호(CR1)에 응답하여 제1 카운터(152)를 인에이블 시킬 수 있는 제1 인에이블 신호(EN1)을 출력할 수 있다. 이때, MCU(135)는 제2 카운터(153)에 제2 디스에이블 신호(DS2)를 출력할 수 있다.However, if the first demodulation signal Vds1 is not the same as the reference signal Vref, the
제1 카운터(152)는 제1 인에이블 신호(EN1)에 응답하여 제1 초기 코드 값(OC)을 순차적으로 변화시킬 수 있다(S30).The
예컨대, MCU(135)로부터 제1 카운터(152)로 4비트의 0000의 값을 가지는 제1 초기 코드 값(OC)이 입력되고, 비교기(123)로부터의 제1 비교 신호(CR1)가 제2 레 벨을 가지면, MCU(135)는 제1 카운터(152)를 인에이블 시키기 위한 제1 인에이블 신호(EN1)를 출력할 수 있다.For example, a first initial code value OC having a 4-bit value of 0000 is input from the
제1 카운터(152)는 제1 인에이블 신호(EN1)에 응답하여 제1 초기 코드 값(OC)을 적어도 1비트씩 증가시키는 카운팅 동작을 수행할 수 있는데, 이때 제1 카운터(152)는 카운팅 동작에 따라 제1 초기 코드 값(OC)을 최하위 비트(Least Significant Bit; LSB)부터 4비트의 1111의 값을 가질 때까지 순차적으로 증가시킬 수 있다.The
예컨대, 제1 카운터(152)는 시간축(t)의 시간 t0에서 MCU(135)로부터 제1 초기 코드 값(OC)을 제공받고, 시간축(t)의 시간 t0-t7동안 제1 초기 코드 값(OC)을 증가시킬 수 있다. For example, the
각각의 시간 구간 동안 증가되는 각각의 코드 값은 디지털-아날로그 컨버터(131)를 통해 오프셋 보상 전압으로 변환될 수 있으며, 디지털-아날로그 컨버터(131)는 변환된 오프셋 보상 전압을 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.Each code value increased during each time period may be converted into an offset compensation voltage through the digital-
비교기(123)는 제1 카운터(152)에 의해 변화된 각각의 코드 값에 따라 생성된 각각의 기준 신호(Vref)와 제1 복조 신호(Vds1)를 다시 비교하여 비교 결과에 따른 제1 비교 신호(CR1)를 출력할 수 있다(S20).The
예컨대, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t0-t1에서 제1 카운터(152)로부터 출력된 1차 증가된 제1 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t1에서 기준 신 호(Vref)와 제1 복조 신호(Vds1)를 비교하여 제2 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다.For example, the digital-
또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t1-t2에서 제1 카운터(152)로부터 출력된 2차 증가된 제1 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t2에서 기준 신호(Vref)와 제1 복조 신호(Vds1)를 비교하여 제2 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다. In addition, the digital-
또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t2-t3에서 제1 카운터(152)로부터 출력된 3차 증가된 제1 코드 값(OC1)을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t3에서 기준 신호(Vref)와 제1 복조 신호(Vds1)를 비교하여 제1 레벨을 갖는 제1 비교 신호(CR1)를 출력할 수 있다.In addition, the digital-
비교기(123)로부터 제1 레벨을 갖는 제1 비교 신호(CR1)가 출력되면, 제1 메모리(156)은 제1 레벨을 갖는 제1 비교 신호(CR1)가 출력된 시점에서의 코드 값, 예컨대 제1 카운터(152)에 의해 3차 증가된 제1 코드 값(OC1)을 오프셋 보상 코드로써 저장할 수 있다.When the first comparison signal CR1 having the first level is output from the
제1 카운터(152)는 시간축(t)의 시간 t3-t7동안 증가되는 코드 값이 최대 값, 예컨대 1111이 될 때까지 카운팅 동작을 수행할 수 있다. The
시간축(t)의 시간 t7에서 제1 카운터(152)에 의해 제1 초기 코드 값(OC)이 최대 값을 가지면, MCU(135)는 제1 카운터(152)에 제1 디스에이블 신호(DS1)을 출 력하고, 제2 카운터(153)에 제2 인에이블 신호(EN2)를 출력할 수 있다.When the first initial code value OC has the maximum value by the
MCU(135)에 의해 제2 카운터(153)가 인에이블 되면, 비교기(123)는 2 사이클(cycle), 예컨대 시간축(t)의 시간 t8-t11에서 제2 복조 신호(Vds2)와 기준 신호(Vref)를 비교하고, 비교 결과에 따라 제2 비교 신호(CR2)을 출력할 수 있다(S20). 여기서, 기준 신호(Vref)는 MCU(135)로부터 제2 카운터(152)에 입력된 제2 초기 코드 값(OC'), 예컨대 제1 카운터(152)에 의해 최대 값을 가지도록 증가된 제2 초기 코드 값(OC')일 수 있다.When the
제2 복조 신호(Vds2)가 기준 신호(Vref)와 동일하면, 비교기(123)는 제1 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다. MCU(135)는 제2 레벨을 갖는 제2 비교 신호(CR2)에 따라 제2 카운터(153)를 디스에이블 시키기 위한 제2 디스에이블 신호(DS2)를 출력할 수 있다. When the second demodulation signal Vds2 is equal to the reference signal Vref, the
제2 카운터(153)가 디스에이블 되면, 제2 메모리(157)는 제2 카운터(153)로부터 출력된 코드 값, 예컨대 제2 초기 코드 값(OC')을 오프셋 보상 코드로 저장할 수 있다.When the
그러나, 제2 복조 신호(Vds2)가 기준 신호(Vref)와 동일하지 않으면, 비교기(123)는 제2 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다. MCU(135)는 제2 레벨을 갖는 제2 비교 신호(CR2)에 응답하여 제2 카운터(153)를 인에이블 시킬 수 있는 제2 인에이블 신호(EN2)을 출력할 수 있다. 이때, MCU(135)는 제1 카운터(152)에 제1 디스에이블 신호(DS1)를 출력할 수 있다.However, if the second demodulation signal Vds2 is not the same as the reference signal Vref, the
제2 카운터(153)는 제2 인에이블 신호(EN2)에 응답하여 제2 초기 코드 값(OC')을 순차적으로 변화시킬 수 있다(S30).The
제2 카운터(153)는 제2 인에이블 신호(EN2)에 응답하여 제2 초기 코드 값(OC')을 순차적으로 변화시킬 수 있다(S30).The
예컨대, MCU(135)로부터 제2 카운터(153)로 4비트의 1111의 값을 가지는 제2 초기 코드 값(OC')이 입력되고, 비교기(123)로부터의 제2 비교 신호(CR2)가 제2 레벨을 가지면, 제2 카운터(153)는 제2 인에이블 신호(EN2)에 응답하여 제2 초기 코드 값(OC')을 적어도 1비트씩 감소시키는 카운팅 동작을 수행할 수 있다. 이때, 제2 카운터(153)는 카운팅 동작에 따라 제2 초기 코드 값(OC')을 최하위 비트(Least Significant Bit; LSB)부터 순차적으로 감소시킬 수 있다.For example, a second initial code value OC ′ having a 4-bit value of 1111 is input from the
예컨대, 제2 카운터(153)는 시간축(t)의 시간 t8에서 MCU(135)로부터 제2 초기 코드 값(OC')을 제공받고, 시간축(t)의 시간 t8-t11동안 제2 초기 코드 값(OC')을 감소시킬 수 있다. For example, the
각각의 시간 구간 동안 감소되는 각각의 코드 값은 디지털-아날로그 컨버터(131)를 통해 오프셋 보상 전압으로 변환될 수 있으며, 디지털-아날로그 컨버터(131)는 변환된 오프셋 보상 전압을 기준 신호(Vref)로써 비교기(123)로 출력할 수 있다.Each code value decremented during each time period may be converted into an offset compensation voltage through the digital-
비교기(123)는 제2 카운터(153)에 의해 변화된 각각의 코드 값에 따라 생성된 각각의 기준 신호(Vref)와 제2 복조 신호(Vds2)를 다시 비교하여 비교 결과에 따른 제2 비교 신호(CR2)를 출력할 수 있다(S20).The
예컨대, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t8-t9에서 제2 카 운터(153)로부터 출력된 1차 감소된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t9에서 기준 신호(Vref)와 제2 복조 신호(Vds2)를 비교하여 제2 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다.For example, the digital-
또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t9-t10에서 제2 카운터(153)로부터 출력된 2차 감소된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t10에서 기준 신호(Vref)와 제2 복조 신호(Vds2)를 비교하여 제2 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다. Also, the digital-
또한, 디지털-아날로그 컨버터(131)는 시간축(t)의 시간 t10-t11에서 제2 카운터(153)로부터 출력된 3차 감소된 코드 값을 디지털-아날로그 변환하여 기준 신호(Vref)를 출력할 수 있다. 비교기(123)는 시간축(t)의 시간 t11에서 기준 신호(Vref)와 제2 복조 신호(Vds2)를 비교하여 제1 레벨을 갖는 제2 비교 신호(CR2)를 출력할 수 있다.In addition, the digital-
비교기(123)로부터 제1 레벨을 갖는 제2 비교 신호(CR2)가 출력되면, 제2 메모리(157)는 제1 레벨을 갖는 제2 비교 신호(CR2)가 출력된 시점에서의 코드 값, 예컨대 제2 카운터(153)에 의해 3차 감소된 제2 코드 값(OC2)을 오프셋 보상 코드로써 저장할 수 있다.When the second comparison signal CR2 having the first level is output from the
또한, MCU(135)는 제2 카운터(153)로 제2 디스에이블 신호(DS2)를 출력하여 제2 카운터(153)의 카운팅 동작을 중단할 수 있다.In addition, the
한편, 메모리 유닛(155)은 오프셋 보정부(150)의 오프셋 동작이 완료된 시점, 예컨대 시간축(t)의 시간 t11에서 제1 메모리(156)에 저장된 제1 코드 값(OC1)과 제2 메모리(157)에 저장된 제2 코드 값(OC2)의 평균 코드 값((OC1+OC2)/2)을 디지털-아날로그 컨버터(151)로 출력할 수 있다.Meanwhile, the
송신부(110)는 시간축(T)의 시간 T2-T3에서 RF 신호(Vrf)에 데이터 신호를 포함한 RF 출력 신호를 안테나(140)를 통하여 외부로 출력할 수 있다(S40). The
또한, 안테나(140)는 시간축(T)의 시간 T3-T4에서 출력된 RF 출력 신호에 응답하여 외부로부터 제공되는 RF 응답 신호, 예컨대 RF 리더(100)로부터 출력된 데이터 신호에 응답하여 태그로부터 제공되는 데이터를 수신할 수 있다(S50).In addition, the
RF 리더(100)는 RF 응답 신호와 기준 신호(Vref), 예컨대 메모리 유닛(155)으로부터 출력된 평균 코드 값((OC1+OC2)/2)이 디지털-아날로그 변환되어 생성된 기준 신호(Vref)를 비교할 수 있으며, 비교 결과에 따라 출력되는 비교 신호(CR)에 의해 태그의 검출 여부, 즉 RF 리더(100)의 RF 인식 범위 내에 위치하는 태그를 검출할 수 있다. The
도 6은 본 발명의 일 실시예에 따른 RF 시스템의 개략적인 블록도이다. 본 실시예에서는 도 1에 도시된 RF 리더가 포함된 RF 시스템을 예로 들어 설명하지만, RF 시스템은 도 4에 도시된 RF 리더를 포함할 수도 있다.6 is a schematic block diagram of an RF system according to an embodiment of the present invention. In the present embodiment, the RF system including the RF reader illustrated in FIG. 1 is described as an example, but the RF system may include the RF reader illustrated in FIG. 4.
본 실시예의 RF 시스템(300)은 RF 카드 시스템일 수 있다. 예컨대, 다수의 태그들(200_1, 200_2, … 200_M) 각각이 RF 통신을 수행할 수 있는 카드, 예컨대 스마트 카드, RF 카드 등이고, RF 리더(100)는 다수의 태그들(200_1, 200_2, … 200_M)과 RF 통신을 수행할 수 있는 카드 리더일 수 있다. 그러나, 본 발명은 이에 제한되지는 않으며, RF 시스템(300)은 다양한 RF 통신 시스템에서 사용될 수 있다.The
도 1 및 도 6을 참조하면, RF 시스템(300)은 RF 리더(100)와 다수의 태그들(200_1, 200_2, … 200_M)(M은 자연수)을 포함할 수 있다. 1 and 6, the
RF 리더(100)는 송신부(110), 수신부(120) 및 안테나(140)를 포함할 수 있다.The
송신부(110)에서 생성된 RF 출력 신호(Vtx), 예컨대 데이터 신호와 RF 신호(Vrf)가 포함된 RF 출력 신호(Vtx)는 안테나(140)를 통하여 외부로 출력될 수 있다. 이때, RF 리더(100)는 RF 출력 신호(Vtx)를 외부로 출력하기 전에, 도 1 내지 도 5를 참조하여 설명한 바와 같이, RF 신호(Vrf)의 오프셋 보상 동작을 수행할 수 있다.The RF output signal Vtx generated by the
다수의 태그들(200_1, 200_2, … 200_M) 중에서 RF 리더(100)의 RF 인식 범위 내에 위치하는 적어도 하나의 태그는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하여 RF 응답 신호(Vrx1, Vrx2, … Vrxm)를 출력할 수 있다.Among the plurality of tags 200_1, 200_2,... 200_M, at least one tag located within the RF recognition range of the
예컨대, 제1 태그(200_1)가 RF 범위 내에 위치하는 경우, 제1 태그(200_1)는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하여 제1 RF 응답 신호(Vrx1)를 출력할 수 있다. 제2 태그(200_2)가 RF 범위 내에 위치하는 경우, 제2 태그(200_2)는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하여 제2 RF 응답 신호(Vrx2)를 출력할 수 있다. 제M 태그(200_M)가 RF 범위 내에 위치하는 경우, 제M 태그(200_M)는 RF 리더(100)로부터 출력되는 RF 출력 신호(Vtx)에 응답하 여 제M RF 응답 신호(Vrxm)를 출력할 수 있다. 여기서, 제1 RF 응답 신호(Vrx1) 내지 제M RF 응답 신호(Vrxm)는 각각의 태그의 ID 정보를 포함할 수 있다.For example, when the first tag 200_1 is located in the RF range, the first tag 200_1 outputs the first RF response signal Vrx1 in response to the RF output signal Vtx output from the
RF 리더(100)는 다수의 태그들(200_1, 200_2, … 200_M) 중에서 RF 범위 내에 위치하는 적어도 하나의 태그로부터 출력되는 RF 응답 신호를 안테나(140)를 통하여 수신할 수 있다.The
RF 리더(100)는 수신된 RF 응답 신호와 기준 신호, 즉 오프셋 보상 동작에 의해 변화된 기준 신호(Vref)를 비교하고, 비교 신호에 따라 태그의 검출 여부, 즉 RF 리더(100)의 RF 범위 내에 위치하는 적어도 하나의 태그를 검출할 수 있다. RF 리더(100)는 검출된 적어도 하나의 태그와 RF 통신을 수행할 수 있다.The
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 본 발명의 일 실시예에 따른 RF 리더의 개략적인 블록도이다.1 is a schematic block diagram of an RF reader according to an embodiment of the present invention.
도 2는 도 1에 도시된 RF 리더의 동작에 따른 파형도이다.2 is a waveform diagram illustrating an operation of the RF reader illustrated in FIG. 1.
도 3은 도 1에 도시된 RF 리더의 동작 순서도이다.3 is a flowchart illustrating an operation of the RF reader illustrated in FIG. 1.
도 4는 도 1에 도시된 RF 리더의 다른 실시예에 따른 수신부의 개략적인 블록도이다.4 is a schematic block diagram of a receiver according to another embodiment of the RF reader shown in FIG. 1.
도 5는 도 4의 수신부의 동작에 따른 파형도이다. 5 is a waveform diagram illustrating an operation of the receiver of FIG. 4.
도 6은 본 발명의 일 실시예에 따른 RF 시스템의 개략적인 블록도이다.6 is a schematic block diagram of an RF system according to an embodiment of the present invention.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090062822A KR101027501B1 (en) | 2009-07-10 | 2009-07-10 | RF reader, method for offset voltage calibration thereof and RF system including RF reader |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090062822A KR101027501B1 (en) | 2009-07-10 | 2009-07-10 | RF reader, method for offset voltage calibration thereof and RF system including RF reader |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110005349A true KR20110005349A (en) | 2011-01-18 |
KR101027501B1 KR101027501B1 (en) | 2011-04-06 |
Family
ID=43612523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090062822A KR101027501B1 (en) | 2009-07-10 | 2009-07-10 | RF reader, method for offset voltage calibration thereof and RF system including RF reader |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101027501B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103971723A (en) * | 2013-02-01 | 2014-08-06 | Lsi公司 | Compensation loop for read voltage adaptation |
EP3633854A1 (en) * | 2018-09-26 | 2020-04-08 | EM Microelectronic-Marin SA | A method for improving threshold accuracy in an rfid-device through offset cancellation |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102621778B1 (en) | 2019-08-12 | 2024-01-09 | 에스케이하이닉스 주식회사 | Data Storage Apparatus, Trimming Circuit and Method for Internal Voltage Therefor |
KR102630096B1 (en) | 2019-08-23 | 2024-01-29 | 에스케이하이닉스 주식회사 | Data Storage Apparatus, Trimming Circuit and Method of Internal Voltage Therefor |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408688B1 (en) * | 2001-10-23 | 2003-12-06 | 주식회사 하이닉스반도체 | A circuit for compensating offset voltage of an operational amplifier |
KR100676769B1 (en) * | 2005-11-30 | 2007-02-01 | 주식회사 유컴테크놀러지 | Rfid system |
-
2009
- 2009-07-10 KR KR1020090062822A patent/KR101027501B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103971723A (en) * | 2013-02-01 | 2014-08-06 | Lsi公司 | Compensation loop for read voltage adaptation |
EP3633854A1 (en) * | 2018-09-26 | 2020-04-08 | EM Microelectronic-Marin SA | A method for improving threshold accuracy in an rfid-device through offset cancellation |
Also Published As
Publication number | Publication date |
---|---|
KR101027501B1 (en) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101027501B1 (en) | RF reader, method for offset voltage calibration thereof and RF system including RF reader | |
US7598872B2 (en) | Method for recognizing identification media | |
JP5395018B2 (en) | Resonant type wireless power transmission device | |
KR102400727B1 (en) | Adaptive rfid reader | |
JP2014532927A (en) | Adaptive signal scaling in NFC transceivers | |
US20190384951A1 (en) | Integrated circuits and methods for protocol detection and decoding in near field communications | |
US10193388B2 (en) | Inductive charging | |
US9912567B2 (en) | Method of handling NFC device with non-fixed low power polling number and NFC device using the same | |
US11533081B2 (en) | NFC device detection | |
US20210248332A1 (en) | Radio Transponder and Method for Data Transmission Between a Radio Transponder Reader and the Radio Transponder | |
EP2930647B1 (en) | Contactless communication device with receiver input voltage stabilization | |
US20100219995A1 (en) | Demodulator Capable of Compensating Offset Voltage of RF Signal and Method Thereof | |
JP3968948B2 (en) | Detection of distance from electromagnetic transponder | |
EP2472437A2 (en) | Radio frequency identification system | |
JP2010183423A (en) | Non-contact type communication apparatus, and decoder thereof | |
US20130176111A1 (en) | Radio frequency identification system | |
CN107852189B (en) | Communication apparatus, communication method, and communication system | |
US9977705B2 (en) | Wireless communication device | |
AU2014319588B2 (en) | Wireless communication apparatus and portable apparatus | |
US20080136593A1 (en) | Radio frequency identification (rfid) interrogators | |
KR100796011B1 (en) | Rf reader capable of detecting rf signal and existence of rf card and the method thereof | |
US20060226245A1 (en) | Encoding format for passive radio frequency identification (RFID) system | |
KR100976234B1 (en) | Detector of NFC device for detecting RF field and contactless card, and calibration method of reference signal thereof | |
JP2008035104A (en) | Communication equipment and signal processing method | |
CN107659282B (en) | Radio frequency voltage limiting method and device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190401 Year of fee payment: 9 |