KR101026803B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR101026803B1
KR101026803B1 KR1020100037446A KR20100037446A KR101026803B1 KR 101026803 B1 KR101026803 B1 KR 101026803B1 KR 1020100037446 A KR1020100037446 A KR 1020100037446A KR 20100037446 A KR20100037446 A KR 20100037446A KR 101026803 B1 KR101026803 B1 KR 101026803B1
Authority
KR
South Korea
Prior art keywords
line
thin film
film transistor
pixel
data line
Prior art date
Application number
KR1020100037446A
Other languages
English (en)
Other versions
KR20100046125A (ko
Inventor
이창훈
창학선
한은희
김태환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100037446A priority Critical patent/KR101026803B1/ko
Publication of KR20100046125A publication Critical patent/KR20100046125A/ko
Application granted granted Critical
Publication of KR101026803B1 publication Critical patent/KR101026803B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 복수의 선형 화소 전극, 절연 기판 위에 형성되어 있으며 절개부를 가지는 공통 전극을 포함하고, 공통 전극의 절개부는 선형 화소 전극과 평행한 빗변을 가지며, 선형 화소 전극은 상기 절개부 내에 위치한다.

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}
본 발명의 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.
수평 전계에 의한 액정 구동 방식으로서 종래 기술은 미국 특허 제5,598,285호에 나타나 있다.
그러나, 미국 특허 제5,598,285에서 제시된 액정 표시 장치는 수평 전계를 인가하기 위한 공통 전극과 화소 전극 중, 공통 전극과 공통 전극에 연결되어 공통 신호를 전달하는 유지 신호선이 서로 인접한 부분인 화소의 상부 및 하부에서 액정 구동의 왜곡이 발생하는 문제점이 있다. 이러한 왜곡을 가려주기 위하여 블랙 매트릭스를 넓게 형성하기 때문에 개구율이 감소하는 문제점이 발생한다.
또한, 화소 전극에 전압을 인가하는 데이터선과 이에 평행한 화소 전극 또는 공통 전극 사이에 커플링 효과(coupling effect) 또는 왜곡된 구동이 발생하여 빛이 누설되고, 이로 인하여 크로스 토크(cross talk)가 발생하는 문제점이 있다. 이를 가리기 위하여 데이터선에 인접한 공통 전극을 필요 이상으로 넓게 형성하여 개구율을 감소시키는 요인으로 작용한다.
또한, 공통 전극과 화소 전극은 데이터선과 평행하게 게이트선과 데이터선으로 둘러싸인 화소의 긴 방향과 평행하게 형성되어 있어 전극의 수를 늘리기가 용이하지 않다.
본 발명의 과제는 수평 전계 구동 방식의 액정 표시 장치의 개구율을 향상시키는 것이다.
본 발명의 다른 과제는 수평 전계를 인가하기 위한 전극의 수를 용이하게 조절할 수 있는 액정 표시 장치를 제공하는 것이다.
이와 같은 기술적 과제를 해결하기 위하여, 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 복수의 선형 화소 전극, 절연 기판 위에 형성되어 있으며 절개부를 가지는 공통 전극을 포함하고, 공통 전극의 절개부는 선형 화소 전극과 평행한 빗변을 가지며, 선형 화소 전극은 상기 절개부 내에 위치한다.
본 발명의 실시예에서와 같이, 유지 전극선을 데이터선과 평행하게 화소의 긴 방향으로 형성하여 개구율을 향상시킬 수 있으며, 빛샘 현상을 줄일 수 있다. 또한, 사다리꼴 모양의 화소 영역의 변과 공통 전극 및 화소 전극을 평행하게 배열함으로써 화소 영역의 모서리까지 화상을 표시할 수 있어 화소의 표시 능력을 극대화할 수 있다. 또한, 공통 전극 및 화소 전극을 화소의 긴 방향으로 배열함으로써 이들의 수를 용이하게 조절할 수 있다. 또한, 색필터를 박막 트랜지스터 표시판에 배치하여 화소의 개구율을 극대화할 수 있으며, 화소 전극과 공통 전극을 투명한 도전 물질로 형성하여 화소의 투과율을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 평면도이고,
도 2는 도 1의 액정 표시 장치를 II-II' 선을 따라 잘라 도시한 단면도이고,
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 나타낸 배치도이고,
도 4는 도 3에서 IV - IV' 선을 따라 잘라 도시한 단면도이고,
도 3은 도 1에서 III-III' 선을 따라 잘라 도시한 단면도이고,
도 5a, 도 6a, 도 7a, 도 8a 및 도 9a는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 단면도이며,
도 6b는 도 6a에서 VIb-VIb' 선을 따라 잘라 도시한 단면도이며,
도 7b는 도 7a에서 VIIb-VIIb' 선을 따라 잘라 도시한 단면도이며,
도 8b는 도 8a에서 VIIIb-VIIIb' 선을 따라 잘라 도시한 단면도이며,
도 9b는 도 9a에서 IXb-IXb' 선을 따라 잘라 도시한 단면도이고,
도 10 및 도 11은 본 발명의 제2 및 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 단면도이고,
도 12는 본 발명의 실시예에 따른 액정 표시 장치로 조립하기 전 대향 표시판의 구조를 도시한 평면도이고,
도 13 및 도 14는 도 12에서 XII-XII' 및 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 배치도이고, 도 2는 도 1에서 II-II' 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에서 보는 바와 같이, 서로 마주하는 하부 및 상부 표시판(100, 200), 이들 사이에 형성되어 있는 액정 물질층(300), 하부 및 상부 표시판(100, 200) 사이에 형성되어 있으며, 두 표시판(100, 200)의 면에 대하여 거의 평행하게 배열되어 있는 액정 분자를 포함하는 액정 물질층(300)을 가두는 봉인재(400) 및 봉인재(400) 안쪽에 형성되어 있으며, 화상이 표시되는 표시 영역을 정의하고 표시 영역 둘레에서 누설되는 빛을 차단하는 블랙 매트릭스(500)를 포함한다. 이때, 블랙 매트릭스는 유기 물질로 이루어져 있으며, 하부 및 상부 표시판(100, 200)의 간격을 평행하기 유지하는 기판 간격재의 기능을 가질 수 있다.
이때, 상부 표시판(200)은 대향 표시판이라고 하며, 제조 공정시 블랙 매트릭스(500)와 봉인재(400)를 형성하며, 하부 표시판(100)에는 신호선, 박막 트랜지스터 등을 형성한다. 물론, 블랙 매트릭스(500) 및 봉인재(400) 중 하나 또는 모두를 박막 트랜지스터 표시판(100)에 형성할 수도 있다.
더욱 상세하게 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에는 사다리꼴 모양의 화소 영역을 정의하는 게이트선과 데이터선이 배치되어 있으며, 액정 분자를 구동하기 위한 공통 전극과 화소 전극이 서로 평행하게 배치되어 있다. 이때, 공통 전극에 연결되어 있는 유지 신호선은 데이터선과 평행하게 화소 영역의 장변 방향으로 뻗어 있다. 또한, 액정 분자들은 데이터선 및 유지 신호선과 수직하게 초기 배향되어 있으며, 데이터선과 함께 화소 영역을 정의하는 게이트선은 데이터선과 교차하는 부분과 사다리꼴 모양의 화소 영역을 정의하며 공통 전극과 평행하게 뻗은 부분을 포함한다.
먼저, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대해 설명한다.
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서 단위 화소의 구성을 간략히 나타낸 배치도이고, 도 4는 3의 박막 트랜지스터 표시판을 IV-IV' 선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 3에서 보는 바와 같이, 절연 기판(110) 위에 주로 가로 방향으로 뻗어 있는 복수의 게이트선(121)이 형성되어 있다. 게이트선(121)은 낮은 비저항의 물질, 예를 들어 은 또는 은 합금 또는 알루미늄 또는 알루미늄 합금으로 이루어진 단일막을 포함할 수 있다. 이와는 달리, 게이트선(121)은 전술한 물질을 포함하는 적어도 하나의 막과 다른 물질과 접촉 특성이 우수한 패드용 적어도 하나의 막을 포함하는 다층막으로 이루어질 수 있다. 게이트선(121)의 한 끝 부근에 위치한 부분(도시하지 않음)은 외부로부터의 게이트 신호를 게이트선으로 전달하며, 각 게이트선(121)의 일부(123)는 박막 트랜지스터의 게이트 전극(123)을 이루며 분지의 형태를 가질 수 있다. 이때, 게이트선(121)은 이후에 형성되는 데이터선(171)과 교차하여 사다리꼴 모양의 화소 영역을 정의하기 위해 화소 영역의 경계에서 굴곡되어 있다. 또한 게이트선(121)과 동일한 층인 절연 기판(110) 상부에는 화소 영역의 중앙에서 가로 방향으로 뻗어 있는 제1 유지 전극선(131)과 화소 영역의 가장자리에서 세로 방향으로 뻗은 제2 유지 전극선(132)이 형성되어 있다. 이때, 제1 유지 전극선(131)에는 다른 부분보다 넓은 폭을 가지는 제1 확장부(134)가 연결되어 있으며, 제1 확장부(134)는 제1 및 제2 유지 전극선(131, 132)과 함께 이후에 형성되는 다수의 화소 전극(196)과 연결하는 제2 화소 전극선(172)과 이와 연결된 제1 화소 전극선(176) 및 제2 확장부(176)와 중첩되어 유지 축전기를 이룬다. 여기서, 제1 확장부(134)와 제1 및 제2 유지 전극선(131, 132)을 함께 설명할 때는 이들을 유지 신호선으로 기재한다.
질화 규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 게이트선(121) 및 유지 신호선(131, 132, 134)을 덮고 있다.
게이트 전극(123)의 게이트 절연막(140) 상부에는 수소화 비정질 규소 등으로 이루어진 섬 모양 반도체(150)가 형성되어 있으며, 반도체(150)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위로 만들어진 복수 쌍의 저항성 접촉체(163, 165)가 형성되어 있다. 각 쌍의 저항성 접촉 부재(163, 165)는 해당 게이트선(121)을 중심으로 서로 분리되어 있다. 이때, 반도체(150)와 저항성 접촉 부재(163, 165)는 이후에 형성되는 데이터선(171)을 따라 선형의 모양을 가질 수 있으며, 데이터선(171) 및 드레인 전극(175)과 동일한 모양을 가질 수도 있다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 형성되어 있다. 데이터선(171)과 드레인 전극(175)은 알루미늄 또는 은과 같은 저저항의 도전 물질로 이루어진 도전막을 포함한다. 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하여 사다리꼴 모양의 화소 영역을 정의한다. 데이터선(171)의 복수의 가지(173)는 각 쌍의 저항성 접촉 부재(163, 165) 중 하나(163)의 상부까지 연장되어 박막 트랜지스터의 소스 전극(173)을 이룬다. 데이터선(171)의 한쪽 끝 부근에 위치한 부분(도시하지 않음)은 외부로부터의 화상 신호를 데이터선(171)에 전달한다. 박막 트랜지스터의 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(123)에 대하여 소스 전극(173)의 반대쪽 저항성 접촉 부재(165) 상부에 위치한다. 또한, 게이트 절연막(140)의 상부에는 다수의 제1 및 제2 유지 전극선(131, 132)과 각각 중첩하는 제1 및 제2 화소 전극선(176, 172) 및 제1 확장부(134)와 중첩하는 제2 확장부(174)가 형성되어 있다. 제2 화소 전극선(172)은 드레인 전극(175)과 연결되어 있다. 여기서도, 제1 및 제2 화소 전극선(176, 172) 및 제2 확장부(174)는 화소 신호선으로 기재한다.
데이터선(171), 드레인 전극(175) 및 화소 신호선(172, 174, 176)과 이들이 가리지 않는 반도체(150) 상부에는 적(R), 녹(G), 청(B)의 색필터가 순차적으로 형성되어 있다. 이때, 적(R), 녹(G), 청(B)의 색필터는 서로 접하고 있지만, 서로 일정한 간격을 두고 데이터선(171)의 상부에서 이격될 수 있다. 또한, 서로 중첩되어 블랙 매트릭스의 기능을 가질 수 있는데, 이때 적(R), 녹(G), 청(B)의 색필터의 가장자리 부분은 테이퍼 구조를 최하는 것이 바람직하다.
한편, 적(R), 녹(G), 청(B)의 색필터 하부에는 반도체(150)를 덮으며 질화 규소 또는 산화 규소로 이루어진 절연막이 추가될 수 있다.
적(R), 녹(G), 청(B)의 색필터의 상부에는 질화 규소 또는 평탄화 특성이 우수한 유기 물질로 이루어진 하부 보호막(180)이 형성되어 있다. 보호막(180)에는 제2 화소 전극선(172)을 드러내는 복수의 접촉 구멍(182)이 형성되어 있다.
보호막(180)의 상부에는 복수의 공통 전극(191, 193, 195)과 이들과 평행하게 마주하는 복수의 화소 전극(192, 194, 196)이 형성되어 있다. 즉, 서로 마주하는 공통 전극(191, 193, 195)의 변과 화소 전극(192, 194, 196)의 변은 실질적으로 평행하며, 화소 영역을 정의하는 게이트선(121)의 일부와 평행하게 배열되어 있다. 이때, 화소 전극(192, 194, 196)은 접촉 구멍(182)을 통하여 제2 화소 전극선(172)과 연결되어 있으며, 공통 전극(191, 193, 195)은 평면 형태를 가진다.
도면으로 나타내지 않았지만, 보호막(180) 위에는 액정 분자를 배향하기 위한 배향막이 형성되어 있다.
이때, 게이트 전극(123), 게이트 절연막(140), 반도체(150), 저항성 접촉 부재(163, 165), 소스 및 드레인 전극(173, 175)은 박막 트랜지스터를 이룬다.
여기서, 공통 전극(191, 193, 195) 및 화소 전극(192, 194, 196)은 동일한 층으로 배치되어 있지만, 각각 게이트선(121) 또는 데이터선(171)과 동일한 층으로 배치될 수 있으며, 이들은 함께 동일한 층으로 배치되었지만, 서로 다른 층으로 배치될 수 있다. 이때, 배향막에서 전극(191, 192, 193, 194, 195, 196)의 단차로 인한 배향 불량이 발생하는 것을 방지하기 위하여 전극(191, 192, 193, 194, 195, 196)은 2,000Å 이하의 두께를 가지는 것이 바람직하다.
이때, 액정 분자를 초기 배향하기 위한 러빙 방향은 데이터선(171) 또는 유지 전극선(132)과 수직한 것이 바람직하다.
한편, 게이트 절연막(140) 및 보호막(180)에는 외부의 구동 회로로부터 게이트 신호 및 데이터 신호를 게이트선 및 데이터선으로 전달하기 위해 게이트선(121) 및 데이터선(171)의 한 끝 부분의 상부에 접촉 구멍이 형성되어 있다. 이때, 전극(191, 192, 193, 194, 195, 196)과 동일한 층에는 접촉 구멍을 통하여 게이트선(121) 및 데이터선(171)의 한 끝 부분과 연결되는 접촉 보조 부재가 추가될 수 있다.
여기서, 전극(191, 192, 193, 194, 195, 196)과 접촉 보조 부재는 투명한 도전 물질인 ITO 또는 IZO로 이루어질 수 있다.
이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에서는 화소 영역을 증가시킬수록 개구율을 향상시킬 수 있다.
또한, 낮은 유전율을 가지는 유기 물질로 이루어진 보호막(180) 또는 색필터가 전극(191, 192, 193, 194, 195, 196)과 게이트선(121) 및 데이터선(171) 사이에 배치하여 이들 사이에서 발생하는 측방 전계(lateral field)를 약화시킴으로써, 이들을 서로 중첩시켜 배치할 수 있어, 화소의 개구율을 극대화할 수 있다.
또한, 박막 트랜지스터 표시판에 적(R), 녹(G), 청(B)의 색필터를 배치하여 제조 공정시 오정렬(mis-align)에 대한 오차(margin)를 최소화할 수 있어, 개구율이 감소하는 것을 방지할 수 있으며, 투명한 도전 물질로 이루어진 전극(191, 192, 193, 194, 195, 196)을 화소에 배치하여 화소의 투과율을 극대화할 수 있다.
제2 유지 전극선(132)이 데이터선(171)에 평행하게 화소의 긴 방향으로 뻗어 있고, 데이터선(171)에 수직하게 액정 분자가 초기 배향되도록 러빙되어 있으므로, 데이터선(171)과 제2 유지 전극선(132)에 전압차가 발생하여 액정 분자가 구동되더라도 초기 배향 방향과 동일한 방향으로 구동되어 어둡게 표시하게 되므로 측면 크로스 토크가 발생하지 않는다.
또한, 종래의 구조와 달리 공통 전극과 화소 전극을 화소 영역의 긴 방향으로 배열하여 전극의 수를 용이하게 조절할 수 있다.
또한, 화소 영역의 최외각에 배치되어 있는 화소 전극 및 공통 전극이 게이트선(121)과 데이터선(171)으로 정의하는 화소 영역의 변과 평행하게 배치되어 있어, 화소 영역의 모서리까지 화상을 표시할 수 있다. 또한, 텍스처(texture)로 인하여 표시 불량이 발생하는 화소 영역의 중앙에 제1 및 제2 확장부(134, 174)를 포함하는 유지 축전기를 배치하여 화소의 투과율이 저하되는 것을 방지할 수 있으며, 이를 통하여 화소의 투과율을 극대화할 수 있는 동시에 표시 특성을 향상시킬 수 있다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 5a 내지 9b와 앞서의 도 3 및 도 4를 참고로 하여 상세히 설명한다.
도 5a 내지 도 9a는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 제조하는 방법의 각 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 5b 내지 9b는 각각 도 5a 내지 도 9a의 박막 트랜지스터 표시판을 Vb-Vb', VIb-VIb', VIIb-VIIb', VIIIb-VIIIb' 및 IXb-IXb'을 따라 잘라 도시한 단면도이다.
먼저, 도 5a 및 5b에 도시한 바와 같이, 절연 기판(110) 위에 게이트선(121, 123) 및 유지 신호선(131, 132, 134)을 사진 식각 공정으로 형성한다.
다음, 도 6a 및 6b에 도시한 바와 같이, 게이트 절연막(140), 비정질 규소층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 위의 두 층을 사진 식각하여 게이트 절연막(140) 상부에 복수의 선형 반도체(150)와 복수의 선형 도핑된 비정질 규소(doped amorphous silicon island)(160)를 형성한다.
이어, 도 7a 및 도 7b에서 보는 바와 같이, 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 복수의 화소 신호선(172, 174, 176)을 사진 식각 공정으로 형성한다. 이어, 데이터선(171) 및 드레인 전극(175)으로 가려지지 않은 도핑된 비정질 규소(160) 부분을 제거하여, 도핑된 비정질 규소(160) 각각을 선형 및 섬형 저항성 접촉 부재(163, 165)로 분리하는 한편, 둘 사이의 반도체(150) 부분을 노출시킨다. 이어, 노출된 반도체(150)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.
다음, 층간 절연막(도시하지 않음)을 형성한 후, 도 8a 내지 8b에 도시한 바와 같이 적, 녹, 청의 안료를 포함하는 감광성 유기 물질을 각각 차례로 도포하고 사진 공정만으로 제2 화소 전극선(172)을 드러내는 다수의 개구부를 가지는 적, 녹, 청의 색필터(R, G, B)를 차례로 형성한다.
이어, 도 9a 및 도 9b에서 보는 바와 같이, 평탄화 특성이 우수한 절연 물질로 이루어진 보호막(180)을 적층하고 사진 식각 공정으로 게이트 절연막(140)과 함께 패터닝하여, 접촉 구멍(182)을 테이퍼 구조로 형성한다. 제2 화소 전극선(172)을 드러내는 접촉 구멍(182)은 컬러 필터(R, G, B)에 형성되어 있는 개구부의 안쪽에 위치하거나 밖에 위치할 수 있다.
이어, 도 3 및 도 4에 도시한 바와 같이, 1500 Å 내지 500 Å 두께의 ITO 또는 IZO층을 증착하고 사진 식각하여 복수의 전극(191, 192, 193, 194, 195, 196) 및 게이트선(121)과 데이터선(171)의 끝 부분에 연결되는 복수의 접촉 보조 부재를 형성한다.
한편, 본 발명의 제1 실시예에서는 박막 트랜지스터 표시판에 색필터를 형성하였지만, 그렇지 않을 수도 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 10은 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 단면도이다.
대부분의 구조는 도 4와 동일하다.
하지만, 적, 녹, 청의 색필터를 구비하고 있지 않다.
이러한 실시예에서는 대향 표시판(200)에 구비한다.
도 11을 참고로 하여 본 발명의 제3 실시예에 따른 액정 표시 장치의 구조에 대하여 상세히 설명한다.
도 11은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 단면도이다.
대부분의 구조는 도 4와 동일하다.
하지만, 제3 실시예에서는 데이터선(171), 드레인 전극(175) 및 화소 신호선(172, 174, 176)의 하부에 복수의 선형 반도체(150) 및 복수의 저항성 접촉 부재(163, 165)가 구비되어 있다.
선형 반도체(150)는 박막 트랜지스터의 채널 영역(C)을 제외하면 복수의 데이터선(171), 복수의 드레인 전극(175) 및 화소 신호선(172, 174, 176)과 거의 동일한 평면 모양이다. 즉, 박막 트랜지스터의 채널 영역에서 데이터선(171)과 드레인 전극(175)은 서로 분리되어 있으나, 선형 반도체(150)는 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 이룬다. 저항성 접촉 부재(163, 165)는 각각 데이터선(171), 드레인 전극(175) 및 화소 신호선(172, 174, 176)과 동일한 모양이다.
데이터선(171), 드레인 전극(175) 및 화소 신호선(172, 174, 176)과 반도체(150) 및 저항성 접촉 부재(163, 165)는 테이퍼 구조를 가진다.
이러한 본 발명의 제3 실시예에 따른 액정 표시 장치용 기판의 제조 방법에서는 반도체층(150) 및 저항성 접촉 부재(163, 165)와 데이터선(171), 드레인 전극(175) 및 화소 신호선(172, 174, 176)을 하나의 감광막 패턴을 이용한 사진 식각 공정으로 패터닝한다. 이때, 감광막 패턴은 서로 다른 두께를 가지는 두 부분을 포함하는데, 한 부분은 박막 트랜지스터의 채널 영역에 위치하며 배선 영역에 위치한 다른 부분보다 두께가 작다. 여기서, 두 부분은 반도체층(150)을 패터닝하기 위한 식각 마스크이며, 두꺼운 부분은 데이터선(171), 드레인 전극(175) 및 화소 신호선(172, 174, 176)을 패터닝하기 위한 식각 마스크이다.
하나의 사진 공정으로 위치에 따라 감광막 패턴의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 예를 들면 광마스크에 투명 영역(transparent area) 및 차광 영역(light blocking area) 외에 반투명 영역(translucent area)을 두는 방법이 있다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성할 수 있다.
다음은, 본 발명의 실시예에 따른 액정 표시 장치에서 박막 트랜지스터 표시판과 마주하는 대향 표시판의 구조에 대하여 구체적으로 설명하기로 한다.
도 12는 본 발명의 실시예에 따른 액정 표시 장치로 조립하기 전 대향 표시판의 구조를 도시한 평면도이고, 도 13 및 도 14는 도 12에서 XII-XII' 및 XIII-XIII' 선을 따라 잘라 도시한 단면도이다.
도 12 내지 도 14에서 보는 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치용 대향 표시판에는 상부 절연 기판(210) 상부의 둘레에 액정 물질을 가두기 위한 봉인재(400)가 형성되어 있으며, 봉인재(400) 안쪽에는 표시 영역을 정의하며 가장자리 둘레에서 누설되는 빛을 차단하기 위한 블랙 매트릭스(500)가 형성되어 있다. 또한, 상부 절연 기판(210)의 상부 표시 영역에는 박막 트랜지스터 표시판(100)과 대향 표시판(200)의 간격을 균일하게 지지하기 위한 기판 간격재(550)가 형성되어 있다.
봉인재(400)는 박막 트랜지스터 표시판(100)과 조립하여 액정 표시 장치로 완성되기 전에는 액정 물질을 주입하기 위한 액정 주입구를 가지고 있으며, 완성된 다음에는 다른 봉인재를 이용하여 봉인하게 된다.
블랙 매트릭스(500)와 기판 간격재(550)는 검은 색안료를 포함하는 유기 물질로 이루어져 있으며, 봉인재(400)의 액정 주입구에 대응하는 블랙 매트릭스(500)에는 다른 부분보다 작은 두께를 가지는 트렌치(520)가 형성되어 있다. 이는 액정 주입시 액정 주입이 용이하게 이루어질 수 있도록 하기 위함이며, 다른 부분, 특히 트렌치(520)가 형성되어 있는 부분의 맞은 편의 블랙 매트릭스(500)에 추가로 배치될 수 있다.
도 13에서는 기판 간격재(550)와 블랙 매트릭스(500)로 나타나 있지만, 기판 간격재(550)는 박막 트랜지스터 표시판에서 발생하는 단차를 고려하여 블랙 매트릭스(500)보다 낮은 두께로 형성할 수 있으며, 이를 위해서는 반투명 영역에 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된 마스크를 이용한 사진 공정으로 패터닝하는 것이 바람직하다. 물론, 블랙 매트릭스(500)에 트렌치(520)를 형성하는 공정에서도 동일한 방법으로 패터닝한다.
한편, 본 발명의 실시예에서는 기판 간격재(550)와 블랙 매트릭스(500)를 유기 물질로 형성하였지만, 금속 또는 금속 산화막을 이용하여 형성할 수도 있다.
이러한 본 발명의 실시예에 따른 액정 표시 장치의 구조에서는 색필터를 박막 트랜지스터 표시판에 형성하고 대향 표시판에는 블랙 매트릭스만을 형성함으로써 오정렬에 오차를 고려하지 않아도 된다. 또한, 대향 기판(200)의 둘레에 배치된 블랙 매트릭스(500)가 액정 물질이 봉인재(400)와 직접 접촉하는 것을 방지할 수 있어 액정 물질이 봉인재(400)에 의해 오염되는 것을 방지할 수 있다.
이러한 박막 트랜지스터 표시판 및 대향 표시판은 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 하부 표시판 110: 절연 기판
121: 게이트선 123: 게이트 전극
131: 유지 전극선 136: 공통 전극
140: 게이트 절연막 150: 반도체
163, 165: 저항성 접촉 부재 171: 데이터선
173: 소스 전극 175: 드레인 전극
182: 접촉 구멍 191, 193, 195: 공통 전극
192: 194: 196: 화소 전극 200: 상부 표시판
210: 상부 절연 기판 300: 액정 물질층
400: 봉인재 500: 블랙 매트릭스
520: 트렌치 550: 기판 간격재

Claims (17)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선,
    상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 위치하는 보호막,
    상기 보호막 위에 위치하며 상기 박막 트랜지스터와 연결되어 있는 복수의 화소 전극,
    상기 보호막 위에 형성되어 있으며 절개부를 가지는 공통 전극
    을 포함하고,
    상기 공통 전극은 상기 데이터선과 중첩하고,
    상기 공통 전극의 절개부는 상기 화소 전극과 평행한 빗변을 가지며, 상기 화소 전극은 상기 절개부 내에 위치하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    이웃하는 게이트선은 상기 이웃하는 게이트선 사이의 가상의 가로 중심선을 중심으로 거울상 대칭을 이루는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 빗변은 상기 게이트선의 경사진 부분과 평행하게 배열되어 있는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 데이터선과 교차하는 유지 전극선을 더 포함하는 박막 트랜지스터 표시판.
  5. 제4항에서,
    복수의 상기 화소 전극을 연결하는 화소 전극선을 더 포함하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 화소 전극은 상기 화소 전극선과 복수의 접촉 구멍을 통해서 연결되어 있는 박막 트랜지스터 표시판.
  7. 제1항에서,
    상기 공통 전극 및 상기 화소 전극은 투명한 도전 물질로 이루어진 박막 트랜지스터 표시판.
  8. 제1항에서,
    상기 보호막 하부에 형성되어 있는 청, 녹, 적의 색필터를 더 포함하는 박막 트랜지스터 표시판.
  9. 제1항에서,
    상기 게이트선 및 데이터선으로 정의되는 화소 영역은 각각 제1 절개부, 제2 절개부 및 제3 절개부를 포함하고,
    상기 제1 절개부와 상기 제2 절개부는 평행 사변형이고,
    상기 제3 절개부는 상기 제1 절개부와 상기 제2 절개부 사이에 위치하는 박막 트랜지스터 표시판.
  10. 제9항에서,
    상기 제3 절개부는 상기 데이터선을 따라 뻗은 두 개의 세로변과 상기 세로변을 연결하는 두 개의 가로변으로 이루어지고,
    상기 두 개의 세로변 중 하나는 나머지 한 개의 세로변 쪽으로 오목한 홈을 가지는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 데이터선 방향으로 뻗어 상기 화소 전극을 연결하는 화소 전극선을 더 포함하고,
    상기 화소 전극선은 삼각형 모양의 확장부, 상기 삼각형 모양의 확장부로부터 뻗어 나온 가지부를 포함하는 박막 트랜지스터 표시판.
  12. 제11항에서,
    상기 홈은 상기 가로부와 중첩하는 박막 트랜지스터 표시판.
  13. 제11항에서,
    상기 데이터선과 교차하는 유지 전극선을 더 포함하고,
    상기 유지 전극선은 상기 확장부와 중첩하는 제1 부분과 상기 가로부와 중첩하는 제2 부분을 포함하는 박막 트랜지스터 표시판.
  14. 제11항에서,
    열방향으로 이웃하는 화소 영역의 상기 삼각형 모양 확장부의 꼭지점은 상기 삼각형 모양 확장부의 좌, 우에 위치하는 데이터선에 교대로 인접하게 위치하는 박막 트랜지스터 표시판.
  15. 제14항에서,
    상기 데이터선을 중심으로 좌, 우에 위치하는 상기 확장부는 꼭지점끼리 마주하거나 상기 삼각형 모양의 확장부의 밑변끼리 마주하는 박막 트랜지스터 표시판.
  16. 제15항에서,
    상기 화소 전극선은 상기 박막 트랜지스터의 드레인 전극과 연결되어 있는 박막 트랜지스터 표시판.
  17. 제16항에서,
    상기 화소 전극선은 상기 보호막에 형성되어 있는 복수의 접촉 구멍을 통해서 상기 화소 전극과 연결되어 있는 박막 트랜지스터 표시판.

KR1020100037446A 2010-04-22 2010-04-22 박막 트랜지스터 표시판 KR101026803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100037446A KR101026803B1 (ko) 2010-04-22 2010-04-22 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100037446A KR101026803B1 (ko) 2010-04-22 2010-04-22 박막 트랜지스터 표시판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020030034677A Division KR100984345B1 (ko) 2003-05-30 2003-05-30 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20100046125A KR20100046125A (ko) 2010-05-06
KR101026803B1 true KR101026803B1 (ko) 2011-04-04

Family

ID=42273545

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037446A KR101026803B1 (ko) 2010-04-22 2010-04-22 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR101026803B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980772B1 (ko) * 2013-01-30 2019-05-22 엘지디스플레이 주식회사 2 픽셀 2 도메인 액정표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005483A (ko) * 1996-04-16 2000-01-25 나오또 히로따 액정 표시 장치
KR20010030226A (ko) * 1999-09-02 2001-04-16 니시무로 타이죠 액정표시장치
KR20020012367A (ko) * 2000-08-07 2002-02-16 구본준, 론 위라하디락사 광시야각 액정 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000005483A (ko) * 1996-04-16 2000-01-25 나오또 히로따 액정 표시 장치
KR20010030226A (ko) * 1999-09-02 2001-04-16 니시무로 타이죠 액정표시장치
KR20020012367A (ko) * 2000-08-07 2002-02-16 구본준, 론 위라하디락사 광시야각 액정 표시 장치

Also Published As

Publication number Publication date
KR20100046125A (ko) 2010-05-06

Similar Documents

Publication Publication Date Title
KR100984345B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR100905409B1 (ko) 액정표시장치 및 그 제조방법
JP5371063B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
US7391487B2 (en) Liquid crystal display device comprising a black matrix having a first sloped side less steep than a second sloped side
KR100422567B1 (ko) 액정표시장치
KR102377404B1 (ko) 액정 표시 장치 및 그 제조 방법
US8390753B2 (en) Thin film transistor array panel and liquid crystal display having the same
KR20030018619A (ko) 액정 표시 장치용 색 필터 기판 및 박막 트랜지스터 기판및 이들의 제조 방법
KR101799492B1 (ko) 액정표시장치
KR20100055883A (ko) 반도체 박막 트랜지스터 기판과 그 제조 방법
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR101886751B1 (ko) 액정표시장치 및 이의 제조 방법
KR20100024731A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20040084488A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR20150069716A (ko) 표시 기판 및 이의 제조 방법
KR100309209B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR101758834B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR101012784B1 (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR101026803B1 (ko) 박막 트랜지스터 표시판
KR20040048757A (ko) 액정표시장치 및 그 제조방법
KR100951349B1 (ko) 표시 장치용 표시판 및 그의 제조 방법과 그 표시판을포함하는 액정 표시 장치
KR20050009039A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
JP4458591B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190304

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 10