KR101026407B1 - 자동 이득 제어 장치 및 방법 - Google Patents

자동 이득 제어 장치 및 방법 Download PDF

Info

Publication number
KR101026407B1
KR101026407B1 KR1020100023462A KR20100023462A KR101026407B1 KR 101026407 B1 KR101026407 B1 KR 101026407B1 KR 1020100023462 A KR1020100023462 A KR 1020100023462A KR 20100023462 A KR20100023462 A KR 20100023462A KR 101026407 B1 KR101026407 B1 KR 101026407B1
Authority
KR
South Korea
Prior art keywords
received signal
preamble
variable gain
gain control
packet
Prior art date
Application number
KR1020100023462A
Other languages
English (en)
Inventor
오지명
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020100023462A priority Critical patent/KR101026407B1/ko
Application granted granted Critical
Publication of KR101026407B1 publication Critical patent/KR101026407B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/14—Automatic detuning arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/21—Monitoring; Testing of receivers for calibration; for correcting measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명의 적어도 일 실시예에 따른 자동 이득 제어 장치 및 방법은 수신 신호의 세기를 아날로그 도메인에서 측정함은 물론 디지털 도메인에서도 측정하고 이러한 아날로그 도메인에서의 측정값과 디지털 도메인에서의 측정값 모두를 고려하여 가변 이득을 결정 및 조절하며, 이러한 측정-결정-조절을 복수 번 수행하며 그 복수 번 모두 하나의 프리엠블 구간 내에서 모두 수행하여, 정확하고 효율적인 자동 이득 제어에 의한 가변 이득 조절을 수행할 수 있다.

Description

자동 이득 제어 장치 및 방법 {Automatic Gain Control apparatus and method}
본 발명은 수신기에 관한 것으로, 보다 상세하게는, 자동 이득 제어(AGC)에 의한 가변 이득 조절(VGA)에 관한 것이다.
무선 이동 통신시스템에 상존하는 수신 신호 세기의 넓은 dynamic range에 의한 영향을 상쇄하여 수신기 모뎀에 안정적인 신호를 제공하기 위해 RF 모듈에서는 이득 조절이 가능한 가변 이득 증폭기(VGA: Variable Gain Amplifier)를 사용한다. 통신 링크를 설정하고 원활한 통신을 유지하기 위하여 가변 이득 증폭기의 정확한 이득 설정이 필요하며 이득 값은 수신 신호의 세기에 의해 결정된다. 수신 신호의 세기가 일정하게 유지되거나 충분히 예측가능하다면 수신기에서 자동 이득 제어(AGC : Automatic Gain Control) 없이도 가변 이득 증폭기의 가변 이득을 조절할 수 있다. 하지만, 무선 이동 통신시스템의 수신 신호 세기는 매우 불규칙적이고 예측 불가능하므로 수신기에서의 자동 이득 제어에 의한 가변 이득 조절은 필수적이다. 이에 보다 정확하고 효율적인 자동 이득 제어 방안이 요구되고 있는 실정이다.
본 발명의 적어도 일 실시예가 이루고자 하는 기술적 과제는, 정확하고 효율적인 자동 이득 제어에 의한 가변 이득 조절을 수행하는 자동 이득 제어 장치를 제공하는 데 있다.
본 발명의 적어도 일 실시예가 이루고자 하는 다른 기술적 과제는, 정확하고 효율적인 자동 이득 제어에 의한 가변 이득 조절을 수행하는 자동 이득 제어 방법을 제공하는 데 있다.
본 발명의 적어도 일 실시예가 이루고자 하는 또 다른 기술적 과제는 정확하고 효율적인 자동 이득 제어에 의한 가변 이득 조절을 수행하는 자동 이득 제어 방법을 컴퓨터에서 실행시키기 위한 컴퓨터 프로그램을 저장한 컴퓨터로 읽을 수 있는 기록매체를 제공하는 데 있다.
상기 과제를 이루기 위해, 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 장치는, 가변 이득으로 증폭을 수행하는 하나 이상의 가변 이득 증폭기들; 수신 신호의 세기를 아날로그 도메인에서 측정하는 RF모듈측 측정부; 상기 수신 신호의 세기를 디지털 도메인에서 측정하는 모뎀측 측정부; 및 상기 아날로그 도메인에서의 측정값과 상기 디지털 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정하는 가변 이득 결정부를 포함한다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며 상기 RF모듈측 측정부 및 상기 모뎀측 측정부 각각은 상기 패킷의 프리엠블 구간 중에 복수 번 측정한다.
여기서 상기 수신 신호는 하나 이상의 패킷들을 포함하며 상기 자동 이득 제어 장치의 동작은 상기 패킷의 프리엠블이 종료하기 전에 완료된다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며, 상기 모뎀측 측정부는 상기 수신 신호의 세기를 측정하며 상기 패킷의 시작위치를 추정한다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고, 상기 모뎀측 측정부는 상기 수신 신호와 상기 랜덤 코드 사이의 상관값을 계산하고 계산된 상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고, 상기 가변 이득 결정부는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정한다. 이 때, 상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함한다. 이 때, 상기 모뎀측 측정부는 상기 제0 프리엠블과 상기 제2-1 프리엠블을 이용하여 상기 수신 신호의 세기를 측정한다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고, 상기 모뎀측 측정부는 상기 수신 신호의 자기상관값을 계산하고 계산된 자기상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고, 상기 가변 이득 결정부는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정한다. 이 때, 상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0-1 및 제0-2 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함한다. 이 때, 상기 모뎀측 측정부는 상기 제0-1, 제0-2, 제2-1, 제2-2 프리엠블을 이용하여 상기 수신 신호의 세기를 측정한다.
여기서, 상기 가변 이득 결정부는 ADC 입력신호의 세기가 임계치 미만인 경우 상기 디지털 도메인에서의 측정값을 고려하여 상기 가변 이득을 결정하고, 상기 ADC 입력신호의 세기가 임계치 이상인 경우 상기 아날로그 도메인에서의 측정값을 고려하여 상기 가변 이득을 결정한다.
상기 다른 과제를 이루기 위해, 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 방법은 (a) 수신 신호의 세기를 아날로그 도메인에서 측정하는 단계; (b) 상기 수신 신호의 세기를 디지털 도메인에서 측정하는 단계; 및 (c) 상기 아날로그 도메인에서의 측정값과 상기 디지털 도메인에서의 측정값 모두를 고려하여 가변 이득을 결정하는 단계를 포함한다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며, 상기 (a) 및 상기 (b) 단계 각각은 상기 패킷의 프리엠블 구간 중에 복수 번 측정한다.
여기서 상기 수신 신호는 하나 이상의 패킷들을 포함하며 상기 자동 이득 제어 방법의 수행은 상기 패킷의 프리엠블이 종료하기 전에 완료된다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며, 상기 (b) 단계는 상기 수신 신호의 세기를 측정하며 상기 패킷의 시작위치를 추정한다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고, 상기 (b) 단계는 상기 수신 신호와 상기 랜덤 코드 사이의 상관값을 계산하고 계산된 상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고, 상기 (c) 단계는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정한다. 이 때, 상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함한다. 이 때, 상기 (b) 단계는 상기 제0 프리엠블과 상기 제2-1 프리엠블을 이용하여 상기 수신 신호의 세기를 측정한다.
여기서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고, 상기 (b) 단계는 상기 수신 신호의 자기상관값을 계산하고 계산된 자기상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고, 상기 (c) 단계는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정한다. 이 때, 상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0-1 및 제0-2 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함한다. 이 때, 상기 (b) 단계는 상기 제0-1, 제0-2, 제2-1, 제2-2 프리엠블을 이용하여 상기 수신 신호의 세기를 측정한다.
여기서, 상기 (c) 단계는 ADC 입력신호의 세기가 임계치 미만인 경우 상기 디지털 도메인에서의 측정값을 고려하여 상기 가변 이득을 결정하고, 상기 ADC 입력신호의 세기가 임계치 이상인 경우 상기 아날로그 도메인에서의 측정값을 고려하여 상기 가변 이득을 결정한다.
상기 또 다른 과제를 이루기 위해, 본 발명의 적어도 일 실시예에 의한 컴퓨터로 읽을 수 있는 기록매체는, (a) 수신 신호의 세기를 아날로그 도메인에서 측정하는 단계; (b) 상기 수신 신호의 세기를 디지털 도메인에서 측정하는 단계; 및 (c) 상기 아날로그 도메인에서의 측정값과 상기 디지털 도메인에서의 측정값 모두를 고려하여 가변 이득을 결정하는 단계를 컴퓨터에서 실행시키기 위한 컴퓨터 프로그램을 저장한다.
본 발명의 적어도 일 실시예에 의한 자동 이득 제어 장치 및 방법은, 아날로그 도메인에서의 측정값과 디지털 도메인에서의 측정값 모두를 고려하여 자동 이득 제어를 수행하며 또한, 패킷마다 그 패킷의 프리엠블이 종료하기 전에 복수 번 자동 이득 제어를 수행하므로, 정확하면서도 효율적인 자동 이득 제어에 의한 가변 이득 조절을 수행할 수 있다.
도 1은 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 장치를 나타내는 블록도이다.
도 2는 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 방안을 설명하기 위한 패킷 구조 및 타이밍도이다.
도 3은 본 발명의 제1 실시예에 의한 프리엠블 구조 및 수신 신호 세기 측정 결과의 예상 타이밍도이다.
도 4는 본 발명의 제1 실시예에 의한 자동 이득 제어 장치 서브 시스템을 나타내는 블록도이다.
도 5는 본 발명의 제2 실시예에 의한 프리엠블 구조 및 수신 신호 세기 측정 결과의 예상 타이밍도이다.
도 6은 본 발명의 제2 실시예에 의한 자동 이득 제어 장치 서브 시스템을 나타내는 블록도이다.
도 7은 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 방법을 나타내는 플로우챠트이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 그 첨부 도면을 설명하는 내용을 참조하여야만 한다.
이하, 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 장치 및 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 1은 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 장치를 나타내는 블록도이다.
도 1에 도시된 바에 따르면, 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 장치는 LNA(Low Noise Amplifier)(110), 가변 이득 증폭기들(예를 들어, 두 개의 가변 이득 증폭기(VGA_A(112), 및 VGA_B(114))), ADC (Analog to Digital Converter)(116), 모뎀측 측정부(120) 및 가변 이득 결정부(130)를 포함하는 모뎀(118), 제1 RF 모듈측 측정부(122), ADC(124), 제2 RF 모듈측 측정부(126), ADC(128), DAC(132)를 포함한다. 도 1에 도시된 바에서, //은 여러 소자들의 생략 도시를 의미한다.
안테나로 수신된 수신 신호는 LNA(110)에 입력되며 LNA는 수신 신호에 대해 저잡음 증폭을 수행한다.
VGA_A(112)는 제1 가변 이득에 따라 수신 신호를 증폭하고, VGA_B(114)는 제2 가변 이득에 따라 수신 신호를 증폭한다. 본 명세서에서, 제1 가변 이득, 제2 가변 이득 모두 '가변 이득'이다.
ADC(116)는 VGA_B(114)로부터 입력된 아날로그 도메인의 수신 신호를 디지털 도메인의 수신 신호로 변환한다. 본 명세서에서 ADC 입력신호란 ADC(116)에 입력되는 신호를 의미하고, ADC 출력신호란 ADC(116)이 출력하는 신호를 의미한다.
모뎀측 측정부(120)는 ADC(116) 로부터 입력된 수신 신호의 세기를 측정한다. ADC 출력신호는 디지털 도메인의 신호이므로, 모뎀측 측정부(120)는 디지털 도메인에서 수신 신호의 세기를 측정하는 것이다. 이와 같은 디지털 도메인에서의 측정은 수신 신호의 특성을 이용하여 정확한 신호 세기 측정을 가능하게 하지만, ADC 입력신호 자체가 과도하게 크거나 작다면 신호 세기의 측정자체가 불가능하다는 단점도 있다.
제1 RF모듈측 측정부(122)는 VGA_A(112)로부터 출력된 수신 신호의 세기를 측정한다. VGA_A(112)를 거친 수신 신호는 아날로그 도메인의 신호이므로, 제1 RF 모듈측 측정부(122)는 아날로그 도메인에서 수신 신호의 세기를 측정하는 것이다. 이와 같은 아날로그 도메인에서의 측정은 빠른 시간에 순간적인 신호 세기 측정이 가능하다는 장점을 가지나 신호 특성을 이용한 측정이 불가능하고 측정시 부수적인 신호 처리를 위해서는 별도의 추가 프로세서를 도입해야 하는 단점도 갖는다.
제1 RF모듈측 측정부(122)가 측정한 세기는 ADC(124)에 의해 디지털 도메인의 값으로 변해 가변 이득 결정부(130)에 입력된다.
제2 RF모듈측 측정부(126)는 coupler로서 구현되며, VGA_A(112)에 입력되는 수신 신호의 세기를 측정한다. VGA_A(112) 에 입력되는 수신 신호 역시 아날로그 도메인의 신호이므로, 제2 RF 모듈측 측정부(126) 역시 아날로그 도메인에서 수신 신호의 세기를 측정하는 것이다.
제2 RF모듈측 측정부(126)가 측정한 세기는 ADC(128)에 의해 디지털 도메인의 값으로 변해 가변 이득 결정부(130)에 입력된다.
가변 이득 결정부(130)는 아날로그 도메인에서의 측정값(제1 RF모듈측 측정부(122)가 측정한 측정값 및 제2 RF모듈측 측정부(126)가 측정한 측정값)과 디지털 도메인에서의 측정값(모뎀측 측정부(120)가 측정한 측정값) 모두를 고려하여 가변이득을 결정한다. 여기서, 가변 이득은 제1 가변 이득 및 제2 가변 이득 각각을 의미한다. 가변 이득 증폭기는 가변 이득 결정부(130)에 의해 아날로그적으로 제어될 수도 있고 디지털적으로 제어될 수도 있다. 아날로그적으로 제어되는 경우, 가변 이득 결정부(130)에 의해 결정된 가변 이득값은 DAC(132)를 거쳐 가변 이득 증폭기(도1의 경우 VGA_B(114))에 입력된다.
가변 이득 결정부(130)는 ADC 입력신호의 세기(
Figure 112010016717715-pat00001
)가 제1임계치(
Figure 112010016717715-pat00002
) 미만이면서 제2 임계치(
Figure 112010016717715-pat00003
)이상인 경우 디지털 도메인에서의 측정값을 고려하여 가변 이득을 결정하고, ADC 입력신호의 세기가 제1 임계치 이상이거나 제2 임계치 미만인 경우 아날로그 도메인에서의 측정값을 고려하여 가변 이득을 결정한다.
전자의 경우 디지털 도메인에서의 측정값이 포화된 측정값이 아닌 신뢰 가능한 측정값이므로 디지털 도메인에서의 측정값을 고려하여 가변 이득을 결정하는 것이며, 도 1의 경우 VGA_A(112) 및 VGA_B(114)의 가변 이득의 변경값은 다음의 수학식 1로 표현될 수 있다.
[수학식 1]
Figure 112010016717715-pat00004
여기서,
Figure 112010016717715-pat00005
는 VGA_A(112)의 가변 이득을 의미하고,
Figure 112010016717715-pat00006
는 VGA_B (114)의 가변 이득을 의미하고,
Figure 112010016717715-pat00007
는 모뎀(118)에서 사용하기에 적절한 기준 수신신호세기 즉 ADC 출력신호로서 바람직한 신호세기를 의미한다.
한편, 후자의 경우 디지털 도메인에서의 측정값이 포화된 측정값일 가능성이 높아 신뢰 가능한 측정값이라 보기 어려우므로 아날로그 도메인에서의 측정값을 고려하여 가변 이득을 결정하는 것이며, 도 1의 경우 VGA_A(112) 및 VGA_B(114)의 가변 이득의 변경값은 다음의 수학식 2로 표현될 수 있다.
[수학식 2]
Figure 112010016717715-pat00008
- max{(
Figure 112010016717715-pat00009
+
Figure 112010016717715-pat00010
+
Figure 112010016717715-pat00011
+
Figure 112010016717715-pat00012
+
Figure 112010016717715-pat00013
), (
Figure 112010016717715-pat00014
+
Figure 112010016717715-pat00015
+
Figure 112010016717715-pat00016
)}
여기서,
Figure 112010016717715-pat00017
은 ADC 입력신호의 목표값이고,
Figure 112010016717715-pat00018
는 VGA_A이전의 아날로그 도메인 신호 세기의 측정값이고,
Figure 112010016717715-pat00019
는 VGA_B 이전의 아날로그 도메인 신호 세기의 측정값이고,
Figure 112010016717715-pat00020
는 VGA_A 이전의 신호세기 측정 위치와 VGA_B 이전의 신호세기 측정 위치 사이의 고정된 이득값을 의미하고,
Figure 112010016717715-pat00021
는 VGA_B 이전의 신호세기 측정 위치와 ADC 입력단 사이의 고정된 이득값을 의미한다.
도 2는 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 방안을 설명하기 위한 패킷 구조 및 타이밍도이다. 도 2의 (a), (b), (c) 각각에서 횡축은 시간축을 의미한다.
도 2의 (a)에 도시된 바와 같이, 본 발명의 적어도 일 실시예에 따른 수신 신호는 하나 이상의 패킷들을 포함한다. 각각의 패킷은 프리엠블(preamble)과 데이터(data)로 구성되어 있으며, 패킷과 패킷 간에는 silent 구간이 존재하며 silent구간은 잡음이나 간섭 신호로 이루어질 수 있다.
도 2의 (b)에서 검은 색 막대들 각각은 RF모듈측 측정부(122, 126)가 측정하는 수신 신호 세기값을 의미하고, 도 2의 (b)에서 흰색 막대들 각각은 가변 이득 결정부(130)가 가변 이득 증폭기(112 또는 114)의 가변 이득을 조절함을 의미한다.
도 2의 (c)에서 점선 처리된 영역은 모뎀측 측정부(120)가 수신 신호의 세기를 측정하는 것을 의미하고, 도 2의 (c)에서 검은 색 막대들 각각은 가변 이득 결정부(130)가 가변 이득을 결정함을 의미한다.
도 2의 (b) 및 (c)에서 확인할 수 있듯이, 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 장치에 따르면, RF모듈측 측정부(122 또는 126) 및 모뎀측 측정부(120) 각각은 패킷의 프리엠블 구간 중에 수신 신호의 세기를 복수 번 측정한다. 식별번호 210의 'initializing'은 어떤 한 프리엠블 구간에서 RF모듈측 측정부(122 또는 126)와 모뎀측 측정부(120) 각각이 처음으로 수신 신호의 세기를 측정하고 측정 결과를 고려하여 가변 이득 결정부(130)가 가변 이득을 결정하는 것을 의미하고 식별번호 220의 'confirming'은 그 어떤 한 프리엠블 구간에서 RF모듈측 측정부(122 또는 126)와 모뎀측 측정부(120) 각각이 확인 차원에서 한 번 더 수신 신호의 세기를 측정하고 측정 결과를 고려하여 가변 이득 결정부(130)가 가변 이득을 다시 결정하고 조절하는 것을 의미한다.
결과적으로, 프리엠블 구간 중에 복수 번(예컨대 도 2의 경우처럼 두 차례)의 수신 신호 세기 측정과 가변 이득 결정 및 조절이 필요하므로 측정-결정-조절의 일련의 과정은 (도 2의 경우) 프리엠블 구간의 길이의 절반보다 작은 시간안에 수행되어야 하며, RF모듈측 측정부가 수행하는 수신 신호 세기 측정 역시 프리엠블 구간의 길이의 절반보다 작아야 한다.
도 2의 (b) 및 (c)에서 확인할 수 있듯, 본 발명의 적어도 일 실시예에 따른 자동 이득 제어 장치는 그와 같은 복수 번(initializing 및 confirming)의 측정 및 가변 이득 결정을 그 프리엠블이 종료하기 전에 완료한다. 이로써, 본 발명의 적어도 일 실시예에 따른 자동 이득 제어가 수행되더라도 그러한 자동 이득 제어는 데이터 구간이 시작하기 전에 완료되므로, 데이터 구간의 신호 수신에는 아무런 문제가 발생하지 않는다.
도 2의 (c)에서와 같이 모뎀(118)은 수신 신호의 세기를 측정하는 것은 물론 패킷의 시작 위치도 추정한다. 이러한 시작 위치 추정은 silent 구간이 종료 시점을 패킷의 시작 위치로 인식함으로써 가능하다.
도 3은 본 발명의 제1 실시예에 의한 프리엠블 구조 및 수신 신호 세기 측정 결과의 예상 타이밍도이고 도 4는 본 발명의 제1 실시예에 의한 자동 이득 제어 장치 서브 시스템을 나타내는 블록도이다.
제1 실시예에 따를 경우 각 패킷의 프리엠블은 도 3의 (a)에 도시된 바와 같이, 초기 자동 이득 제어(initial AGC) 및 코어스(coarse) 타임 싱크(time synchronization)를 위한 제0 프리엠블(preamble#0), 정밀(fine) 타임 싱크(time synchronization)를 위한 제1 프리엠블(preamble#1), 주파수 오프셋 판단(frequency offset estimation)과 확인 자동 이득 제어(confirming AGC)를 위한 제2-1 및 제2-2 프리엠블(preamble#2A, preamble #2B), 데이터 통신을 위한 기본 정보 수신(receiving basic information for data communication)을 위한 제3 프리엠블(preamble#3)을 포함한다.
제1 실시예의 경우, 모뎀측 측정부(130)는 도 3의 (b)에 도시된 바와 같이, 제0 프리엠블과 상기 제2-1 프리엠블을 이용하여 수신 신호의 세기를 측정한다.
제1 실시예에 따른 자동 이득 제어 장치는 수신 신호와 랜덤 코드 사이의 상관(correlation)값을 계산하고, 계산된 상관값의 세기를 계산하고 계산된 세기들 중 피크값(peak value)을 검출하고 검출된 피크값과 아날로그 도메인에서의 측정값 모두를 고려하여 가변 이득을 결정한다.
보다 구체적으로, 제1 실시예에 따른 자동 이득 제어 장치는 랜덤 코드 생성부(410), 매치 필터(412), 파워 계산부(414), 피크 검출부(416), 및 가변 이득 결정부(418)를 포함한다. 여기서, 랜덤 코드 생성부(410), 매치 필터(412), 파워 계산부(414), 피크 검출부(416)는 도 1의 모뎀측 측정부(120)에 해당하고, 가변 이득 결정부(418)는 도 1의 가변 이득 결정부(130)와 동일하다.
랜덤 코드 생성부(410)는 랜덤 코드를 생성하고 매치 필터(412)는 랜덤 코드와 수신 신호(엄밀하게는, 앞에서 언급한 ADC 출력영상, 즉, decimated input영상을 의미) 사이의 상관(correlation) 값((y(n))을 계산한다. 이는 다음의 수학식 3으로 표현가능하다.
[수학식 3]
Figure 112010016717715-pat00022
여기서, n은 모뎀(118)에 입력되는 각 샘플의 인덱스를 의미하고,
Figure 112010016717715-pat00023
는 매치 필터(412)의 길이를 의미하고, r(n)은 decimated input 영상을 의미하고, c(n)은 랜덤 코드를 의미한다.
파워 계산부(414)는 그 계산된 상관 값의 파워(
Figure 112010016717715-pat00024
)를 다음의 수학식 4에 따라 계산한다.
[수학식 4]
Figure 112010016717715-pat00025
=
Figure 112010016717715-pat00026
피크 검출부(416)는 매 샘플마다의 상관값의 세기를 고려하여 그 세기들 중 주변 샘플에 대한 세기보다 현저히 큰 것을 피크값으로서 검출한다. 즉 피크 검출부(416)는 피크 결정을 위해 다음의 수학식 5와 같은 조건을 적용한다.
[수학식 5]
Figure 112010016717715-pat00027
>
Figure 112010016717715-pat00028
Figure 112010016717715-pat00029
>
Figure 112010016717715-pat00030
*
Figure 112010016717715-pat00031
&
Figure 112010016717715-pat00032
>
Figure 112010016717715-pat00033
*
Figure 112010016717715-pat00034
여기서,
Figure 112010016717715-pat00035
,
Figure 112010016717715-pat00036
각각은 기 설정된 상수이며, 구체적인 값은 설정하기 나름이다.
Figure 112010016717715-pat00037
,
Figure 112010016717715-pat00038
각각은 도 4에서 'power_threshold', 'ratio_threshold' 각각에 해당한다.
피크 검출부(416)는 그 검출된 피크값이 존재하는 샘플 위치에서
Figure 112010016717715-pat00039
개의 샘플 이전 위치를 패킷의 시작 위치로 결정한다.
가변 이득 결정부(418)는 '피크 검출부(416)에 의해 검출된 피크값'과 'RF모듈측 측정부(122 또는 126)에 의해 아날로그 도메인에서 측정된 신호 세기값(pwr_ detect_vga_a, pwr_detect_vga_b)'을 고려하여 가변 이득(agc_ctrl_vga_a, agc_ ctrl_vga_b)을 결정한다.
도 5는 본 발명의 제2 실시예에 의한 프리엠블 구조 및 수신 신호 세기 측정 결과의 예상 타이밍도이고 도 6은 본 발명의 제2 실시예에 의한 자동 이득 제어 장치 서브 시스템을 나타내는 블록도이다.
제2 실시예에 따를 경우 각 패킷의 프리엠블은 도 5의 (a)에 도시된 바와 같이, 초기 자동 이득 제어(initial AGC) 및 코어스(coarse) 타임 싱크를 위한 제0-1 및 제0-2 프리엠블(preamble#0A, preamble#0B), 정밀(fine) 타임 싱크를 위한 제1 프리엠블(preamble#1), 주파수 오프셋 판단(frequency offset estimation)과 확인 자동 이득 제어(confirming AGC)를 위한 제2-1 및 제2-2 프리엠블(preamble#2A, preamble #2B), 데이터 통신을 위한 기본 정보 수신(receiving basic information for data communication)을 위한 제3 프리엠블(preamble#3)을 포함한다. 여기서, preamble#0A, preamble#0B 각각의 내용은 서로 동일하고, 마찬가지로 preamble#2A, preamble #2B 각각의 내용은 서로 동일하다.
제2 실시예의 경우, 모뎀측 측정부(130)는 도 5의 (b)에 도시된 바와 같이, 제0-1, 제0-2, 제2-1, 제2-2 프리엠블을 이용하여 수신 신호의 세기를 측정한다.
제2 실시예에 따른 자동 이득 제어 장치는 수신 신호의 자기 상관값을 계산하고, 계산된 자기상관값(autocorrelation)의 세기를 계산하고 계산된 세기들 중 피크값(peak value)을 검출하고, 검출된 피크값과 아날로그 도메인에서의 측정값 모두를 고려하여 가변 이득을 결정한다.
구체적으로 제2 실시예에 따른 자동 이득 제어 장치는 이동 평균부(610), 파워 계산부(612), 피크 검출부(614), 가변 이득 결정부(616)를 포함한다. 여기서, 이동 평균부(610), 파워 계산부(612), 피크 검출부(614)는 도 1의 모뎀측 측정부(120)에 해당하고, 가변 이득 결정부(616)는 도 1의 가변 이득 결정부(130)와 동일하다.
이동 평균부(610)는 수신신호(엄밀하게는, 앞에서 언급한 ADC 출력영상, 즉, decimated input영상을 의미) 사이의 자기상관(auto-correlation) 값((y(n))을 계산한다. 이는 다음의 수학식 6으로 표현가능하다.
[수학식 6]
Figure 112010016717715-pat00040
여기서, n,
Figure 112010016717715-pat00041
, r(n), c(n) 각각의 의미는 이미 설명한 바와 같다.
파워 계산부(612)는 그 계산된 상관 값의 파워(
Figure 112010016717715-pat00042
)를 다음의 수학식 7에 따라 계산한다.
[수학식 7]
Figure 112010016717715-pat00043
=
Figure 112010016717715-pat00044
피크 검출부(614)는 매 샘플마다의 상관값의 세기를 고려하여 그 세기들 중 주변 샘플에 대한 세기보다 현저히 큰 것을 피크값으로서 검출한다. 즉 피크 검출부(614)는 피크 결정을 위해 다음의 수학식 8과 같은 조건을 적용한다.
[수학식 8]
Figure 112010016717715-pat00045
>
Figure 112010016717715-pat00046
Figure 112010016717715-pat00047
>
Figure 112010016717715-pat00048
*
Figure 112010016717715-pat00049
&
Figure 112010016717715-pat00050
>
Figure 112010016717715-pat00051
*
여기서,
Figure 112010016717715-pat00053
,
Figure 112010016717715-pat00054
각각은 기 설정된 상수이며, 구체적인 값은 설정하기 나름이다.
Figure 112010016717715-pat00055
,
Figure 112010016717715-pat00056
각각은 도 6에서 'power_threshold', 'ratio_threshold' 각각에 해당한다.
피크 검출부(614)는 그 검출된 피크값이 존재하는 샘플 위치에서 2*
Figure 112010016717715-pat00057
개의 샘플 이전 위치를 패킷의 시작 위치로 결정한다.
가변 이득 결정부(616)는 '피크 검출부(614)에 의해 검출된 피크값'과 'RF모듈측 측정부(122 또는 126)에 의해 아날로그 도메인에서 측정된 신호 세기값(pwr_ detect_vga_a, pwr_detect_vga_b)'을 고려하여 가변 이득(agc_ctrl_vga_a, agc_ ctrl_vga_b)을 결정한다.
도 7은 본 발명의 적어도 일 실시예에 의한 자동 이득 제어 방법을 나타내는 플로우챠트이다.
우선, 본 발명의 적어도 일 실시예에 따른 자동 이득 제어 장치는, 수신 신호의 세기를 아날로그 도메인에서 측정함은 물론 디지털 도메인에서도 측정한다(제710 단계).
본 발명의 적어도 일 실시예에 따른 자동 이득 제어 장치는 제710 단계에서 획득된 아날로그 도메인에서의 측정값과 디지털 도메인에서의 측정값 모두를 고려하여 가변 이득을 결정한다(제720 단계).
본 발명의 적어도 일 실시예에 따른 자동 이득 제어 방법은, 수신 신호의 세기를 아날로그 도메인에서 측정함은 물론 디지털 도메인에서도 측정하고 이러한 아날로그 도메인에서의 측정값과 디지털 도메인에서의 측정값 모두를 고려하여 가변 이득을 결정 및 조절하며, 이러한 측정-결정-조절을 복수 번 수행하며 그 복수 번 모두 하나의 프리엠블 구간 내에서 모두 수행하여, 정확하고 효율적인 자동 이득 제어에 의한 가변 이득 조절을 수행할 수 있다.
이상에서 언급된 본 발명에 의한 자동 이득 제어 방법을 컴퓨터에서 실행시키기 위한 프로그램은 컴퓨터로 읽을 수 있는 기록매체에 저장될 수 있다.
여기서, 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬(ROM), 플로피 디스크, 하드 디스크 등), 및 광학적 판독 매체(예를 들면, 시디롬(CD-ROM), 디브이디(DVD: Digital Versatile Disc))와 같은 저장매체를 포함한다.
이제까지 본 발명을 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로, 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점들은 본 발명에 포함된 것으로 해석되어야 할 것이다.
110 : LNA(Low Noise Amplifier) 112,114 : 가변 이득 증폭기
116 : ADC (Analog to Digital Converter)
118 : 모뎀 120 : 모뎀측 측정부
122 : 제1 RF 모듈측 측정부 126 : 제2 RF 모듈측 측정부
128 : ADC 130 : 가변 이득 결정부
410 : 랜덤코드 생성부 412 : 매치 필터
414 : 파워 계산부 416 : 피크 검출부
418 : 가변 이득 결정부

Claims (23)

  1. 가변 이득으로 증폭을 수행하는 하나 이상의 가변 이득 증폭기들;
    수신 신호의 세기를 아날로그 도메인에서 측정하는 RF모듈측 측정부;
    상기 수신 신호의 세기를 디지털 도메인에서 측정하는 모뎀측 측정부; 및
    아날로그 도메인의 수신신호의 세기가 제1 임계치 미만이면서 제2 임계치 이상인 경우 상기 디지털 도메인에서의 측정값을 고려하여 상기 가변 이득을 결정하고, 상기 아날로그 도메인의 수신신호의 세기가 상기 제1 임계치 이상이거나 상기 제2 임계치 미만인 경우 상기 아날로그 도메인에서의 측정값을 고려하여 상기 가변 이득을 결정하는 가변 이득 결정부를 포함하는 자동 이득 제어 장치.
  2. 제1 항에 있어서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며,
    상기 RF모듈측 측정부 및 상기 모뎀측 측정부 각각은 상기 패킷의 프리엠블 구간 중에 복수 번 측정하는 것을 특징으로 하는 자동 이득 제어 장치.
  3. 제1 항에 있어서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며,
    상기 자동 이득 제어 장치의 동작은 상기 패킷의 프리엠블이 종료하기 전에 완료되는 것을 특징으로 하는 자동 이득 제어 장치.
  4. 제1 항에 있어서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며,
    상기 모뎀측 측정부는 상기 수신 신호의 세기를 측정하며 상기 패킷의 시작위치를 추정하는 것을 특징으로 하는 자동 이득 제어 장치.
  5. 제1 항에 있어서,
    상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고,
    상기 모뎀측 측정부는 상기 수신 신호와 상기 랜덤 코드 사이의 상관값을 계산하고 계산된 상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고,
    상기 가변 이득 결정부는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정하는 것을 특징으로 하는 자동 이득 제어 장치.
  6. 제5 항에 있어서,
    상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함하는 것을 특징으로 하는 자동 이득 제어 장치.
  7. 제6 항에 있어서,
    상기 모뎀측 측정부는 상기 제0 프리엠블과 상기 제2-1 프리엠블을 이용하여 상기 수신 신호의 세기를 측정하는 것을 특징으로 하는 자동 이득 제어 장치.
  8. 제1 항에 있어서,
    상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고,
    상기 모뎀측 측정부는 상기 수신 신호의 자기상관값을 계산하고 계산된 자기상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고,
    상기 가변 이득 결정부는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정하는 것을 특징으로 하는 자동 이득 제어 장치.
  9. 제8 항에 있어서,
    상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0-1 및 제0-2 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함하는 것을 특징으로 하는 자동 이득 제어 장치.
  10. 제9 항에 있어서,
    상기 모뎀측 측정부는 상기 제0-1, 제0-2, 제2-1, 제2-2 프리엠블을 이용하여 상기 수신 신호의 세기를 측정하는 것을 특징으로 하는 자동 이득 제어 장치.
  11. 삭제
  12. (a) 수신 신호의 세기를 아날로그 도메인에서 측정하는 단계;
    (b) 상기 수신 신호의 세기를 디지털 도메인에서 측정하는 단계; 및
    (c) 아날로그 도메인의 수신신호의 세기가 제1 임계치 미만이면서 제2 임계치 이상인 경우 상기 디지털 도메인에서의 측정값을 고려하여 가변 이득을 결정하고, 상기 아날로그 도메인의 수신신호의 세기가 상기 제1 임계치 이상이거나 상기 제2 임계치 미만인 경우 상기 아날로그 도메인에서의 측정값을 고려하여 가변 이득을 결정하는 단계를 포함하는 자동 이득 제어 방법.
  13. 제12 항에 있어서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며,
    상기 (a) 및 (b) 단계 각각은 상기 패킷의 프리엠블 구간 중에 복수 번 측정하는 것을 특징으로 하는 자동 이득 제어 방법.
  14. 제12 항에 있어서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며,
    상기 자동 이득 제어 방법의 수행은 상기 패킷의 프리엠블이 종료하기 전에 완료되는 것을 특징으로 하는 자동 이득 제어 방법.
  15. 제12 항에 있어서, 상기 수신 신호는 하나 이상의 패킷들을 포함하며,
    상기 (b) 단계는 상기 수신 신호의 세기를 측정하며 상기 패킷의 시작위치를 추정하는 것을 특징으로 하는 자동 이득 제어 방법.
  16. 제12 항에 있어서,
    상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고,
    상기 (b) 단계는 상기 수신 신호와 상기 랜덤 코드 사이의 상관값을 계산하고 계산된 상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고,
    상기 (c) 단계는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정하는 것을 특징으로 하는 자동 이득 제어 방법.
  17. 제16 항에 있어서,
    상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함하는 것을 특징으로 하는 자동 이득 제어 방법.
  18. 제17 항에 있어서,
    상기 (b) 단계는 상기 제0 프리엠블과 상기 제2-1 프리엠블을 이용하여 상기 수신 신호의 세기를 측정하는 것을 특징으로 하는 자동 이득 제어 방법.
  19. 제12 항에 있어서,
    상기 수신 신호는 하나 이상의 패킷들을 포함하며 각 패킷의 프리엠블은 랜덤 코드로 이루어져 있고,
    상기 (b) 단계는 상기 수신 신호의 자기상관값을 계산하고 계산된 자기상관값의 세기를 계산하고 계산된 세기 중 피크값을 검출하고,
    상기 (c) 단계는 상기 검출된 피크값과 상기 아날로그 도메인에서의 측정값 모두를 고려하여 상기 가변 이득을 결정하는 것을 특징으로 하는 자동 이득 제어 방법.
  20. 제19 항에 있어서,
    상기 패킷의 프리엠블은 초기 자동 이득 제어 및 코어스 타임 싱크를 위한 제0-1 및 제0-2 프리엠블, 정밀 타임 싱크를 위한 제1 프리엠블, 주파수 오프셋 판단과 확인 자동 이득 제어를 위한 제2-1 및 제2-2 프리엠블, 데이터 통신을 위한 기본 정보 수신을 위한 제3 프리엠블을 포함하는 것을 특징으로 하는 자동 이득 제어 방법.
  21. 제20 항에 있어서,
    상기 (b) 단계는 상기 제0-1, 제0-2, 제2-1, 제2-2 프리엠블을 이용하여 상기 수신 신호의 세기를 측정하는 것을 특징으로 하는 자동 이득 제어 방법.
  22. 삭제
  23. 삭제
KR1020100023462A 2010-03-16 2010-03-16 자동 이득 제어 장치 및 방법 KR101026407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100023462A KR101026407B1 (ko) 2010-03-16 2010-03-16 자동 이득 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100023462A KR101026407B1 (ko) 2010-03-16 2010-03-16 자동 이득 제어 장치 및 방법

Publications (1)

Publication Number Publication Date
KR101026407B1 true KR101026407B1 (ko) 2011-04-07

Family

ID=44049491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100023462A KR101026407B1 (ko) 2010-03-16 2010-03-16 자동 이득 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101026407B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101790960B1 (ko) * 2015-12-30 2017-11-20 어보브반도체 주식회사 개선된 자동 이득 제어를 사용하는 블루투스 스마트 수신 방법 및 장치
US9825791B2 (en) 2015-12-30 2017-11-21 Abov Semiconductor Co., Ltd. Method and device for receiving frequency-shift keying signal
US9912503B2 (en) 2015-12-30 2018-03-06 Abov Semiconductor Co., Ltd. Bluetooth signal receiving method and device using improved carrier frequency offset compensation
US9954701B2 (en) 2015-12-30 2018-04-24 Abov Semiconductor Co., Ltd. Bluetooth signal receiving method and device using improved packet detection and symbol timing acquisition
US10015029B2 (en) 2015-12-30 2018-07-03 Abov Semiconductor Co., Ltd. Bluetooth signal receiving method and device using improved symbol timing offset compensation

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153445A1 (en) 2006-12-12 2008-06-26 Texas Instruments Deutschland Gmbh Heterodyne receiver
KR20090054168A (ko) * 2007-11-26 2009-05-29 한국전자통신연구원 통신 시스템의 수신기 및 그것의 자동 이득 제어 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080153445A1 (en) 2006-12-12 2008-06-26 Texas Instruments Deutschland Gmbh Heterodyne receiver
KR20090054168A (ko) * 2007-11-26 2009-05-29 한국전자통신연구원 통신 시스템의 수신기 및 그것의 자동 이득 제어 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101790960B1 (ko) * 2015-12-30 2017-11-20 어보브반도체 주식회사 개선된 자동 이득 제어를 사용하는 블루투스 스마트 수신 방법 및 장치
US9825791B2 (en) 2015-12-30 2017-11-21 Abov Semiconductor Co., Ltd. Method and device for receiving frequency-shift keying signal
US9831902B2 (en) 2015-12-30 2017-11-28 Abov Semiconductor Co., Ltd. Bluetooth smart signal receiving method and device using improved automatic gain control
US9912503B2 (en) 2015-12-30 2018-03-06 Abov Semiconductor Co., Ltd. Bluetooth signal receiving method and device using improved carrier frequency offset compensation
US9954701B2 (en) 2015-12-30 2018-04-24 Abov Semiconductor Co., Ltd. Bluetooth signal receiving method and device using improved packet detection and symbol timing acquisition
US10015029B2 (en) 2015-12-30 2018-07-03 Abov Semiconductor Co., Ltd. Bluetooth signal receiving method and device using improved symbol timing offset compensation

Similar Documents

Publication Publication Date Title
KR101026407B1 (ko) 자동 이득 제어 장치 및 방법
ES2431934T3 (es) Método de detección de ondas estacionarias, dispositivo de detección de ondas estacionarias y estación base
KR100823823B1 (ko) 타이밍 조정 장치 및 타이밍 조정 방법
WO2014015746A1 (zh) 一种rssi测量方法和rssi测量装置、接收机
SG152924A1 (en) System and method for received channel power indicator (rcpi) measurement
KR100749446B1 (ko) 직교주파수 분할다중화 시스템에서 초기 동기 이전의 자동이득조절 방법 및 장치
KR100397521B1 (ko) 직교 주파수 분할 다중화 신호의 자동 이득 조정 장치 및그 장치를 이용한 자동이득 조정방법
KR102190358B1 (ko) 통신 시스템에서 이득 제어를 위한 방법 및 장치
US9325359B2 (en) Radiofrequency signal setting reaching a condition of jamming or clipping
KR101965847B1 (ko) 핸드 헬드 장치에서의 신호 방향 탐지 시스템 및 방법
CN113630192B (zh) 应答器的测试方法、装置、电子设备及计算机存储介质
KR100738397B1 (ko) 자동이득 제어장치
KR20180094319A (ko) 자동 이득 제어 장치 및 방법
JP5739499B2 (ja) バースト信号測定装置および測定方法
JP2009273053A (ja) 送信装置、受信装置及び通信システム
KR20050063624A (ko) 직교 주파수 분할 다중화 시스템의 자동 이득 조정 장치및 방법
JP2004064450A (ja) 送信パルスのレベル補正回路と補正方法、及びそれを用いたｄｍｅ装置の応答機
JP2004134917A (ja) 自動利得制御装置、無線受信装置及び自動利得制御方法
JP5928652B2 (ja) 物理量測定装置、物理量測定システム
JP2010145358A (ja) 無線測位装置、無線測位システム、及び無線測位方法
JP4197485B2 (ja) 無線受信装置および信号強度測定方法
KR101203718B1 (ko) 통신 장치 및 방법
KR101184902B1 (ko) 통신 시스템의 수신 신호 이득 설정 방법
KR101255077B1 (ko) 전파 지연 시간 추정 방법 및 그 장치
CN111030762B (zh) chirp信号功率测量方法及装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160222

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10