KR20180094319A - 자동 이득 제어 장치 및 방법 - Google Patents

자동 이득 제어 장치 및 방법 Download PDF

Info

Publication number
KR20180094319A
KR20180094319A KR1020170020482A KR20170020482A KR20180094319A KR 20180094319 A KR20180094319 A KR 20180094319A KR 1020170020482 A KR1020170020482 A KR 1020170020482A KR 20170020482 A KR20170020482 A KR 20170020482A KR 20180094319 A KR20180094319 A KR 20180094319A
Authority
KR
South Korea
Prior art keywords
signal
gain control
amplifier
value
peak value
Prior art date
Application number
KR1020170020482A
Other languages
English (en)
Other versions
KR101924993B1 (ko
Inventor
강현수
김범진
문병무
반재준
황명운
강철희
박현우
Original Assignee
(주)에프씨아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에프씨아이 filed Critical (주)에프씨아이
Priority to KR1020170020482A priority Critical patent/KR101924993B1/ko
Priority to US15/868,723 priority patent/US10270410B2/en
Publication of KR20180094319A publication Critical patent/KR20180094319A/ko
Application granted granted Critical
Publication of KR101924993B1 publication Critical patent/KR101924993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3089—Control of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/183—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter
    • H03M1/185—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the gain of an amplifier or attenuator preceding the analogue/digital converter the determination of the range being based on more than one digital output value, e.g. on a running average, a power estimation or the rate of change

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Circuits Of Receivers In General (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명의 일 실시예는 아날로그 영역에서의 피크값들과 아날로그-디지털 변환기의 출력신호를 이용함으로써 수신되는 신호의 크기에 관계없이, 이득 제어 과정을 세 번만 거치도록 하여, 신속하고 효율적으로 자동 이득 제어를 완료할 수 있는 자동 이득 제어 장치 및 방법을 제공한다.

Description

자동 이득 제어 장치 및 방법{Apparatus and Method For Providing Automatic Gain Control}
본 발명의 일 실시예는 자동 이득 제어 장치 및 방법에 관한 것이다.
이하에 기술되는 내용은 단순히 본 발명에 따른 일 실시예와 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.
다양한 형태의 데이터를 한정된 자원을 통해 빠르고 정확하게 송수신하기 위한 방안들이 제안되고 있다.
무선통신 시스템을 사용하는 경우, 전술한 바와 같은 데이터 송수신을 위해 패킷(packet) 형태로 송수신한다. 특히, 데이터 수신 장치는 한정된 자원을 통해 송신되는 데이터 패킷을 검출한 후, 검출된 패킷을 복원하여 데이터의 송신 장치에서 송신한 데이터를 추출한다. 여기서, 데이터 전송율을 향상시키기 위해서는 패킷을 정확하게 검출할 필요가 있다.
아울러, 무선통신 시스템에 공존하는 넓은 동적영역(dynamic range)을 갖는 신호를 정확히 수신하기 위해, 이득 조절이 가능한 가변이득 증폭기(variable gain amplifier; VGA)를 사용한다.
원활한 통신을 유지하기 위해서 서로 다른 크기를 갖는 신호를 수신할 때마다, 가변이득 증폭기의 정확한 이득 설정이 필요하다. 그러나 수신되는 신호의 세기가 불규칙적이고 예측 불가능하기 때문에, 수신기에서는 자동 이득 제어(automatic gain control; AGC)를 수행하여, 가변이득 증폭기의 이득을 수시로 변경해 주어야 한다.
수신해야 하는 신호의 세기를 예측하기가 어려우면서도, 신속하게 자동 이득 제어를 완료해야 하는 경우에는 아날로그 RSSI(received signal strength indicator) 신호를 이용한 방법이 주로 사용된다. 하지만, RSSI 신호를 이용하는 자동 이득 제어 장치 및 방법들에는 다음과 같은 단점들이 존재한다.
도 1은 RSSI 신호를 이용하는 통상적인 자동 이득 제어 장치를 포함하는 무선 수신기의 개념도이다.
통상적인 무선 수신기는 안테나(110), 제 1 증폭기(120), 믹서(130), 제 2 증폭기(140), 제 1 아날로그-디지털 변환기(150, analog-to-digital converter; ADC), 기저대역 처리부(160, baseband processing unit) 및 수신신호 측정부(170)를 포함한다. 여기서, 수신신호 측정부(170)는 RSSI 신호 생성부(172)와 제 2 아날로그-디지털 변환기(174)를 포함한다.
통상적인 자동 이득 제어 장치를 적용하기 위해서는 믹서(130)와 같은 아날로그부에서 RSSI 신호를 출력해줘야 하며, RSSI 신호를 디지털화해야 하기 때문에, 아날로그-디지털 변환기(174)가 추가로 필요하다.
도 2는 RSSI 신호를 사용하지 않는 통상적인 자동 이득 제어 방법의 흐름도이다.
RSSI 신호를 사용하지 않는 통상적인 자동 이득 제어 방법을 사용하는 수신기는 신호의 크기가 예측 가능한 경우에만 사용될 수 있다. 아날로그-디지털 변환기에 입력되는 신호의 세기가 아날로그-디지털 변환기의 동작영역보다 크면, 아날로그-디지털 변환기로부터의 출력신호가 왜곡된다. 즉, 아날로그-디지털 변환기의 입력신호 포화가 발생하면, 출력신호가 왜곡되며, 아날로그-디지털 변환기에 입력되는 신호의 세기를 정확히 알 수 없다. 이에 따라 자동 이득 제어 장치는 자동 이득 제어 설정에 사용되어야 하는 이득값을 정확하게 제어할 수가 없게 된다.
따라서 자동 이득 제어 장치는 아날로그-디지털 변환기에 선행하는 증폭기의 이득값을 계속해서 감소시키면서 입력신호의 포화가 발생하는지 확인할 수 밖에 없다.
이러한 자동 이득 제어 방법을 적용하는 경우, 아날로그-디지털 변환기에 입력되는 신호의 세기가 크면 클수록, 자동 이득 제어를 완료하는 데에 걸리는 시간도 더욱 길어지게 된다. 다시 말해, 아날로그-디지털 변환기의 입력신호 포화가 발생하지 않을 때까지 S210 과정부터 S250 과정까지의 절차를 반복해서 수행하여야 한다.
도 3은 RSSI 신호를 사용하지 않는 통상적인 자동 이득 제어 방법을 사용하는 경우, 최종적으로 원하는 수신 전력에 도달하는 과정을 도시한 개념도이다.
수신되는 신호의 세기가 -19 dBm이라고 가정하자. 수신기의 아날로그-디지털 변환기로 입력되는 신호의 세기가 얼마가 될지 알 수 없기 때문에, 1차 이득 제어 과정을 통해 수신 가능한 신호의 범위를 하한 -85 dBm에서 상한 -19 dBm으로 조정한다.
1차 이득 제어 과정을 거쳤음에도 불구하고, 아날로그-디지털 변환기로 입력되는 신호가 여전히 포화 상태에 있기 때문에, 다시 2차 이득 제어 과정을 통해 수신 가능한 신호의 하한선을 -70 dBm으로 조정한다.
2차 이득 제어 과정을 거쳤음에도 불구하고, 아날로그-디지털 변환기로 입력되는 신호가 여전히 포화 상태에 있기 때문에, 또 다시 3차 이득 제어 과정을 통해 수신 가능한 신호의 하한선을 -55 dBm으로 조정한다.
최종적으로, N차 이득 제어 과정을 거쳐 아날로그-디지털 변환기로 입력되는 신호의 세기가 포화되지 않고 측정될 수 있게 된다.
이처럼, 입력되는 신호의 세기가 크면 클수록 아날로그-디지털 변환기에 선행하는 증폭기의 이득을 더욱 여러 번 변경해야 하기 때문에, 이득 제어가 완료되는 시간이 길어진다.
따라서 수신되는 신호의 세기에 관계없이, 이득 제어를 짧은 시간에 완료할 수 있도록 하는 자동 이득 제어 장치 및 방법이 필요하다.
본 발명의 실시예들은 복수의 피크값을 조합함으로써 수신되는 신호의 크기에 상관없이 이득 제어가 완료되는 시간을 줄일 수 있도록 하는 자동 이득 제어 장치 및 방법을 제공하는 데에 주된 목적이 있다.
본 발명의 일 실시예는 아날로그-디지털 변환기(analog-to-digital converter; ADC)에서 출력되는 신호인 제 1 신호의 세기를 측정하여 제 1 측정값을 출력하며, 상기 제 1 신호의 세기에 따라 제 1 논리 신호를 출력하는 전력 측정부; 상기 제 1 신호를 입력받아 패킷(packet)을 검출하며, 검출된 결과에 따라 제 2 논리 신호를 출력하는 패킷 검출부(packet detection unit); 제 1 증폭기, 믹서(mixer) 및 제 2 증폭기로부터의 피크값(peak value)을 입력받아 피크값의 유효성을 판단하는 피크 검출 판단부(peak detection determination unit); 및 상기 제 1 신호, 상기 제 1 논리 신호, 상기 패킷 검출부로부터의 출력인 패킷 검출 신호 및 상기 피크 검출 판단부로부터의 출력인 피크 검출 판단 신호를 입력받아 이득을 설정하는 이득 설정부(gain setting unit)를 포함하는 것을 특징으로 하는 자동 이득 제어 장치를 제공한다.
본 발명의 일 실시예는 무선 수신기에 적용되는 자동 이득 제어(automatic gain control; AGC) 방법에 있어서,
아날로그-디지털 변환기(analog-to-digital converter; ADC)에서 출력되는 제 1 신호의 세기를 측정하여 피크값을 검출하는 과정에서 제 1 피크값이 검출되거나, 아날로그부(analog block)의 제 1 증폭기에서 믹서(mixer)로 입력되는 제 2 신호, 상기 믹서에서 제 2 증폭기로 입력되는 제 3 신호 및 상기 제 2 증폭기에서 상기 아날로그-디지털 변환기로 입력되는 제 4 신호의 세기를 각각 측정하여 유효성을 판단하고, 판단 결과로 출력되는 제 2 피크값, 제 3 피크값 및 제 4 피크값이 기 설정된 조건을 만족하는 경우, 상기 제 1 증폭기 및 상기 제 2 증폭기 중 적어도 하나의 이득을 제어하는 제 1 이득 제어 과정; 및 상기 제 1 이득 제어 과정에 의해 변경된 제 2 신호, 제 3 신호 및 제 4 신호를 각각 측정하여 새롭게 검출된 제 2 피크값, 제 3 피크값 및 제 4 피크값인, 제 2-1 피크값, 제 3-1 피크값 및 제 4-1 피크값을 확인하고, 상기 제 1 이득 제어 과정에 의해 변경된 제 1 신호의 세기인 제 1-1 피크값을 측정한 값에 기초하여 상기 제 1 이득 제어 과정에서 발생한 제 1 오차를 보정하는 제 2 이득 제어 과정을 포함하는 것을 특징으로 하는 자동 이득 제어 방법을 제공한다.
본 발명의 일 실시예에 따르면, 수신되는 신호의 크기에 상관없이 이득 제어 과정을 세 번만 거치기 때문에, 빠른 시간 내에 자동 이득 제어를 완료하도록 하는 자동 이득 제어 장치 및 방법을 제공할 수 있는 효과가 있다.
본 발명에 따른 일 실시예의 다른 측면에 의하면, 자동 이득 제어 장치의 동작에 오류가 발생하더라도 동작이 발생한 과정을 신속히 발견할 수 있기 때문에, 효율적인 자동 이득 제어를 제공할 수 있는 효과가 있다.
도 1은 RSSI 신호를 이용하는 통상적인 자동 이득 제어 장치를 포함하는 무선 수신기의 개념도이다.
도 2는 RSSI 신호를 사용하지 않는 통상적인 자동 이득 제어 방법의 흐름도이다.
도 3은 RSSI 신호를 사용하지 않는 통상적인 자동 이득 제어 방법을 사용하는 경우, 최종적으로 원하는 수신 전력에 도달하는 과정을 도시한 개념도이다.
도 4는 본 발명의 일 실시예에 따른 자동 이득 제어 장치를 포함하는 무선 수신기의 개념도이다.
도 5는 본 발명의 일 실시예에 따른 자동 이득 제어 장치 또는 방법을 사용하는 경우, 최종적으로 원하는 수신 전력에 도달하는 과정을 도시한 개념도이다.
도 6은 본 발명의 일 실시예에 따른 자동 이득 제어 장치의 개념도이다.
도 7은 본 발명의 일 실시예에 따른 자동 이득 제어 방법의 흐름도이다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 본 발명의 일 실시예를 설명함에 있어서 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 일 실시예의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명에 따른 실시예의 구성요소를 설명하는 데 있어서 제1, 제2, ⅰ), ⅱ), a), b) 등의 부호를 사용할 수 있다. 이러한 부호는 그 구성요소를 다른 구성요소와 구별하기 위한 것일 뿐, 그 부호에 의해 해당 구성요소의 본질 또는 차례 또는 순서 등이 한정되지 않는다. 또한 명세서에서 어떤 부분이 어떤 구성요소를 '포함' 또는 '구비'한다고 할 때, 이는 명시적으로 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 첨부도면을 참조하여 본 발명의 일 실시예에 따른 자동 이득 제어 장치 및 방법을 설명하면 다음과 같다.
도 4는 본 발명의 일 실시예에 따른 자동 이득 제어 장치를 포함하는 무선 수신기의 개념도이다.
본 발명의 일 실시예에 따른 자동 이득 제어 장치는 안테나(410), 저잡음 증폭기(420, low noise amplifier; LNA), 믹서(430, mixer), 가변이득 증폭기(440, programmable gain amplifier; PGA) 및 아날로그-디지털 변환기(450)를 포함하는 무선 수신기에 형성된다. 여기서, 안테나(410)로부터 신호가 수신되고, 저잡음 증폭기(420), 믹서(430) 등으로 전달되어 처리되는 부분 중, 아날로그 신호가 디지털 신호가 변환되기 전까지의 영역을 아날로그부(analog block)로 명명할 수 있다. 즉, 아날로그부는 안테나(410), 저잡음 증폭기(420), 믹서(430) 및 가변이득 증폭기(440)를 포함한다. 아날로그-디지털 변환기(450) 및 아날로그-디지털 변환기(450)에 후행하는 부분은 디지털부(digital block)가 된다.
안테나(410)로 수신된 신호는 저잡음 증폭기(420)로 입력되며, 저잡음 증폭기(420)는 수신된 미약한 신호를 증폭시킨다. 저잡음 증폭기(420)는 증폭된 신호의 잡음(noise)이 최소화되도록 설계된다.
믹서(430)는 저잡음 증폭기(420)를 통해 증폭된 신호의 주파수를 변환한다. 예를 들어, 본 발명의 일 실시예에 따른 자동 이득 제어 장치를 포함하는 수신기의 믹서(430)는 안테나(410)를 통해 수신된 수 GHz 대역의 신호를 수십∼수백 MHz 수준의 주파수를 갖는 신호로 하향변환(down-conversion)할 수 있다.
가변이득 증폭기(440)는 설정된 가변이득에 따라 믹서(430)로부터 수신된 신호를 증폭한다.
아날로그-디지털 변환기(450)는 가변이득 증폭기(440)로부터 입력된 아날로그 영역의 신호를 디지털 영역의 신호로 변환한다.
자동 이득 제어 장치(460)는 수신한 복수의 피크값(470)에 기초하여 저잡음 증폭기(420) 및 가변 이득 증폭기(440)의 이득값을 설정한다.
복수의 피크값(470)은 가변이득 증폭기 피크값(A), 믹서 피크값(B) 및 저잡음 증폭기 피크값(C)을 포함한다. 이러한 복수의 피크값(470)은 안테나(410)로부터 수신되는 신호의 세기를 유추할 수 있는 정보를 제공한다.
도 5는 본 발명의 일 실시예에 따른 자동 이득 제어 장치 또는 방법을 사용하는 경우, 최종적으로 원하는 수신 전력에 도달하는 과정을 도시한 개념도이다.
본 발명의 일 실시예에 따른 자동 이득 제어 장치를 사용하면, 이득 제어 과정은 최대 3회에 걸쳐 이루어지기 때문에, 훨씬 빠르게 자동 이득 제어를 완료할 수 있다는 장점이 있다.
수신되는 신호의 세기가 -19 dBm이라고 가정하자. 1차 이득 제어 과정에서는 수신되는 신호의 세기가 존재할 것으로 예상되는 구간을 복수의 피크값을 이용하여 신속하게 -23 dBm과 -14 dBm 사이의 구간으로 좁힌다.
2차 이득 제어 과정에서는 1차 이득 제어 과정에서 예측된 신호의 세기와 실제 신호의 세기를 비교하여, 오차 구간을 좁힌다. 이 과정에서 수신되는 신호의 세기가 존재할 것으로 예측되는 구간을 -20 dBm에서 -18 dBm 사이의 구간으로 좁힌다. 이 과정에서 수신되는 패킷이 아닌 다른 이유 예컨대, 인접채널간섭 등에 의해 시작된 자동 이득 제어 절차를 취소할 수 있도록 한다.
3차 이득 제어 과정에서는 아날로그-디지털 변환기(450)에 입력되는 신호의 세기가 원하는 값이 되도록 저잡음 증폭기(420) 및 가변이득 증폭기(440)의 이득값을 조정한다.
도 6은 본 발명의 일 실시예에 따른 자동 이득 제어 장치의 개념도이다.
본 발명의 일 실시예에 따른 자동 이득 제어 장치(640)는 무선 수신기의 RF 모듈부(620) 및 아날로그-디지털 변환기(630)와 연결되어 RF 모듈부(620) 및 아날로그-디지털 변환기(630) 각각으로부터의 출력신호를 수신하여 RF 모듈부(620)에 포함된 복수의 증폭기의 이득값을 설정한다. 여기서, RF 모듈부(620)로부터의 출력신호는 아날로그(analog) 신호이며, 아날로그-디지털 변환기(630)로부터의 출력신호는 디지털 신호이다.
무선 수신기의 안테나(610)는 외부로부터 RF 신호를 수신하여 RF 모듈부(620)로 전송한다. RF 모듈부(620)는 수신된 신호를 증폭한다. 또한, RF 모듈부(620)는 증폭된 신호에 대하여 주파수 변환을 수행한다. 그리고, 주파수 변환된 신호를 다시 한번 증폭한다. 아날로그-디지털 변환기(630)는 RF 모듈부(620)로부터 수신한 신호를 디지털화한다. 아날로그-디지털 변환기(630)는 변환된 디지털 신호를 자동 이득 제어 장치(640)로 전송한다.
본 발명의 일 실시예에 따른 자동 이득 제어 장치(640)는 전력 측정부(642), 패킷 검출부(644), 피크 검출 판단부(646) 및 이득 설정부(648)를 포함한다.
전력 측정부(642)는 아날로그-디지털 변환기(630)로 입력되는 신호의 세기를 예측하기 위해, 아날로그-디지털 변환기(630)로부터의 출력신호의 세기를 측정한다. 전력 측정부(642)는 측정한 전력 즉, 아날로그-디지털 변환기(630)로 입력되는 신호의 세기와 아날로그-디지털 변환기(630)의 입력신호가 포화되었는지의 여부에 대한 정보를 이득 설정부(648)로 전송한다. 전력 측정부(642)는 아날로그-디지털 변환기(630)로 입력되는 신호의 세기가 아날로그-디지털 변환기(630)를 포화시키는 값인 경우, 논리 HIGH 신호를 출력하고, 아날로그-디지털 변환기(630)를 포화시키는 값이 아닌 경우, 논리 LOW 신호를 출력한다.
패킷 검출부(644)는 아날로그-디지털 변환기(630)로 입력되는 신호를 입력받아, 그 신호가 원하는 패킷 정보를 포함하고 있는지를 검출한다. 원하는 패킷 정보를 포함하고 있는지는 상관관계(correlation) 연산을 수행함으로써 판단한다. 아날로그-디지털 변환기(630)로 입력되는 신호가 원하는 패킷 정보를 포함하고 있으면, 패킷 검출부(644)는 패킷 검출 신호를 생성한다. 아날로그-디지털 변환기(630)로 입력되는 신호가 원치 않는 정보를 포함하는 신호라면, 패킷 검출부(644)는 아날로그-디지털 변환기(630)로 입력되는 신호가 정상적인 신호가 아님을 알리는 패킷 미검출 신호를 생성한다. 본 발명의 일 실시예에 따른 자동 이득 제어 장치(640)에 포함된 패킷 검출부(644)는 원하는 패킷의 수신이 확인되면 논리 HIGH 신호를 출력하고, 패킷의 수신이 확인되지 않으면 논리 LOW 신호를 출력한다.
피크 검출 판단부(646)는 RF 모듈부(620)로부터 복수의 피크값을 수신하여, RF 모듈부(620)의 포화 여부를 판단할 수 있다. 복수의 피크값은 제 1 피크값(A), 제 2 피크값(B) 및 제 3 피크값(C)을 포함한다. 이 피크값들은 RSSI 신호와 유사하게, 평균 수신 전력값 등과 같은 값을 예측할 수 있는 정보를 포함한다.
제 1 피크값(A), 제 2 피크값(B) 및 제 3 피크값(C)은 도 4를 함께 참조하여 설명한다. 도 4와 도 6을 함께 참조하면, 제 1 피크값(A)은 RF 모듈부(620)에 포함된 저잡음 증폭기(420)로부터의 출력신호에 대한 정보를 포함한다. 제 2 피크값(B)은 RF 모듈부(620)에 포함된 믹서(430)로부터의 출력신호에 대한 정보를 포함한다. 제 3 피크값(C)은 RF 모듈부(620)에 포함된 가변이득 증폭기(440)로부터의 출력신호에 대한 정보를 포함한다. 여기서, 출력신호에 대한 정보는 출력신호의 세기 등을 포함할 수 있다. 예를 들어, 제 1 피크값(A), 제 2 피크값(B) 및 제 3 피크값(C) 각각은 저잡음 증폭기(420), 믹서(430) 및 가변이득 증폭기(440) 각각이 포화되었는지를 판단할 수 있는 정보를 제공한다. 저잡음 증폭기(420), 믹서(430) 및 가변이득 증폭기(440) 각각이 포화되는 신호의 세기는 모두 다르기 때문에, 저잡음 증폭기(420), 믹서(430) 및 가변이득 증폭기(440) 중 어느 부분에서의 출력이 포화되었는지를 판단함으로써, 안테나로 수신되는 신호의 세기를 대략적으로 예측할 수 있다.
또한, 피크 검출 판단부(646)는 제 1 피크값(A), 제 2 피크값(B) 및 제 3 피크값(C)이 신뢰할 수 있는 값인지를 판단하기 위해 각 검출값의 연속성 또는 점유율을 감시한다. 여기서, 제 1 피크값(A), 제 2 피크값(B) 및 제 3 피크값(C) 각각은 제 2 경계값, 제 3 경계값 및 제 4 경계값에 대응될 수 있다. 예컨대, 제 2 경계값, 제 3 경계값 및 제 4 경계값은 각각 -20 dBm, -40 dBm 및 -60 dBm일 수 있으며, 이 값들은 본 발명의 일 실시예에 따른 자동 이득 제어 장치에서 설정될 수 있는 값들이다.
이득 설정부(648)는 전력 측정부(642)로부터의 출력신호, 패킷 검출부(644)로부터의 출력신호 및 피크 검출 판단부(646)로부터의 출력신호에 기초하여 RF 모듈부(620)에 포함된 증폭기들의 이득값을 설정한다.
이득 설정부(648)는 제 1 이득 제어 과정, 제 2 이득 제어 과정 및 제 3 이득 제어 과정의 자동 이득 제어 과정을 거쳐 RF 모듈부(620)에 포함된 저잡음 증폭기(420)와 RF 모듈부(620)에 포함된 다른 하나의 증폭기인 가변이득 증폭기(640) 중 선택된 적어도 하나의 이득값을 설정한다.
이득 설정부(648)는 전력 측정부(642)로부터 출력되는 제 1 논리 신호가 논리 HIGH 값이면, 저잡음 증폭기(420) 및 가변이득 증폭기(440) 중 적어도 하나의 이득값을 변경하여, 제 1 논리 신호가 논리 LOW 값이 되도록 한다. 제 1 논리 신호의 논리값은 아날로그-디지털 변환기(630)으로부터 출력되는 신호의 세기와 대역내(in-band) 신호의 세기에 기초하여 추정된다.
아날로그-디지털 변환기(630)로부터 출력되는 신호의 세기를 측정한 결과, 아날로그-디지털 변환기(630)의 입력신호가 아날로그-디지털 변환기(630)의 입력 범위를 초과하여, 아날로그-디지털 변환기(630)가 포화되면, 아날로그-디지털 변환기(630)는 왜곡된 디지털 신호를 출력하게 된다. 따라서 이득 설정부(648)는 아날로그-디지털 변환기(630)가 포화되지 않도록 저잡음 증폭기(420) 및 가변이득 증폭기(440) 중 적어도 하나의 이득값을 변경한다. 이 과정이 제 1 이득 제어 과정이다.
아날로그-디지털 변환기(630)가 포화되지 않은 것으로 판단되면, 이득 설정부(648)는 제 2 이득 제어 과정을 수행한다. 제 2 이득 제어 과정은 아날로그-디지털 변환기(630)에 입력되는 신호의 세기가 원하는 값에 더욱 가까워지도록 한다. 제 1 이득 제어 과정에 의해 저잡음 증폭기(420) 및 가변이득 증폭기(440) 중 적어도 하나의 이득값이 변경되고, 변경된 저잡음 증폭기(420) 및 가변이득 증폭기(440)의 이득값에 의해, 아날로그-디지털 변환기(630)로 입력되는 신호의 세기 또한 변경된다. 아날로그-디지털 변환기(630)로 입력되는 신호의 세기가 변경되었기 때문에, 전력 측정부(642)는 아날로그-디지털 변환기(630)로 입력되는 신호의 세기를 예측하기 위해, 아날로그-디지털 변환기(630)에서 출력되는 신호의 세기를 다시 한 번 측정한다.
제 2 이득 제어 과정을 수행했음에도 불구하고, 아날로그-디지털 변환기(630)에 입력되는 신호의 세기가 원하는 값에 도달하지 않은 것으로 판단되면, 제 3 이득 제어 과정을 수행할 수 있다.
이득 설정부(648)는 전력 측정부(642)로부터 수신한 측정값과 대역내 신호의 세기를 이용하여 가변이득 증폭기(440)의 이득값을 재설정한다. 여기서, 전력 측정부(642)로부터 수신한 측정값은 아날로그-디지털 변환기(630)로부터 출력되는 신호의 세기를 측정한 값을 의미한다. 제 3 이득 제어 과정은 처리해야 되는 신호의 세기가 작기 때문에, 가변이득 증폭기(440)의 이득값만을 재설정함으로써 수행된다.
도 7은 본 발명의 일 실시예에 따른 자동 이득 제어 방법의 흐름도이다.
본 발명의 일 실시예에 따른 자동 이득 제어 방법은 다음의 과정들을 거쳐 수행된다. 설명의 편의를 위해, 도 4 및 도 6을 참조하여 설명한다.
본 발명의 일 실시예에 따른 자동 이득 제어 장치(640)는 전력 측정부(642)에서 측정되는 신호의 세기인 전력값을 이용하여 채널의 점유 상태를 확인한다. 채널의 점유 상태를 확인한 결과, 채널이 원하는 패킷에 의해 점유되어 있는 것으로 판단되면, 수신 동작을 시작한다.
여기서, 수신 동작이란 유의미한 신호를 수신함과 동시에 수행되는 자동 이득 제어를 위한 일련의 과정을 의미한다. 전력 측정부(642)는 아날로그-디지털 변환기(630)로 입력되는 신호의 세기를 예측하기 위해, 아날로그-디지털 변환기(630)에서 출력되는 신호의 세기인 제 1 측정값 및 대역내 신호의 세기를 측정하며, 제 1 측정값이 아날로그-디지털 변환기(630)를 포화시키는지를 확인한다(S710). 확인 결과, 제 1 측정값이 아날로그-디지털 변환기(630)를 포화시키지 않는 값이라면, 상관관계를 기준으로 원하는 값인지를 판별한다(S780).
피크 검출 판단부(646)는 RF 모듈부(620)로부터 복수의 피크값을 수신한다. 피크 검출 판단부(646)는 이 값들의 신뢰도를 판단하고, 저잡음 증폭기(420) 및 가변이득 증폭기(440)의 이득 설정을 위해 이 값들을 저장한다(S720).
이득 설정부(648)는 전력 측정부(642)로부터 수신한 제 1 측정값과 피크 검출 판단부(646)으로부터 수신한 복수의 피크값에 기초하여 저잡음 증폭기(420) 및 가변이득 증폭기(440)의 이득값을 설정하는 제 1 이득 제어 과정을 수행한다(S730). 여기서, 복수의 피크값은 저잡음 증폭기(420), 믹서(430) 및 가변이득 증폭기(440) 각각으로의 입력되는 신호가 포화 상태인지 아닌지를 알려준다.
이득값을 재설정하기 이전에 이미 저장되어 있는 복수의 피크값을 삭제한다. 저잡음 증폭기(420) 및 가변이득 증폭기(440)의 이득값이 재설정됨에 따라, 아날로그-디지털 변환기(630)로 입력되는 신호의 세기가 일시적으로 출렁일 수 있다. 자동 이득 제어 장치(640)는 아날로그-디지털 변환기(630)로 입력되는 신호의 세기가 안정화될 때까지 일정 시간동안 기다린다(S740).
피크 검출 판단부(646)는 RF 모듈부(620)에 포함된 저잡음 증폭기(420), 믹서(430) 및 가변이득 증폭기(440)가 입력되는 신호에 의해 포화되는지를 확인한다(S750). 확인한 결과, 저잡음 증폭기(420), 믹서(430) 및 가변이득 증폭기(440) 중 어느 하나도 포화되지 않았다면, 제 1 이득 제어 과정에서 발생한 오차를 줄이기 위한 과정인 제 2 이득 제어 과정을 수행한다(S760). 여기서, 이득값의 재설정은 저잡음 증폭기(420) 및 가변이득 증폭기(440)에 대해 수행된다.
이득값이 재설정되었기 때문에, 아날로그-디지털 변환기(630)로 입력되는 신호의 세기가 안정화될 때까지 일정 시간동안 기다린다(S770). 전력 측정부(642)는 전력 측정부(642)로 입력되는 신호의 세기를 다시 계산한다. 여기서, 전력 측정부(642)로 입력되는 신호의 세기 변화가 인접채널간섭 등의 외부 요인에 의한 것인지를 판단하기 위해, 추가적으로 상관관계 연산을 수행할 수 있다(S780).
상관관계 연산 수행 결과, 상관관계를 기준으로 원하는 값이 측정된 경우, 가변이득 증폭기(440)의 이득을 제어하는 제 3 이득 제어 과정을 추가로 수행할 수 있다(S790).
또한, 제 1 이득 제어 과정, 제 2 이득 제어 과정 및 제 3 이득 제어 과정에서 선택된 일부 또는 전부의 시작이 수신되는 패킷에 의해서 시작되는 것이 아니라, 다른 신호 예컨대, 인접채널간섭 등에 의한 것이라면, 각 이득 제어 과정을 취소할 수 있도록 하는 처리 과정을 추가로 포함한다. S780 과정의 상관관계 연산 수행 결과, 상관관계를 기준으로 원하는 값이 아닌 경우, 채널이 점유되어 있지 않음을 확인하는 과정을 추가로 수행한다(S782). 채널이 점유되어 있지 않음을 확인함과 동시에 수신 과정을 취소하고, 초기 상태로 돌아간다.
도 7에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 7에 기재된 과정을 변경하여 실행하거나 하나 이상의 과정을 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 7은 시계열적인 순서로 한정되는 것은 아니다.
한편, 도 7에 도시된 흐름도의 각 단계는 컴퓨터로 읽을 수 있는 기록매체(computer-readable recording medium)에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상의 설명은 본 발명에 따른 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명에 따른 일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 따른 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명에 따른 일 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명에 따른 일 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110, 410, 610: 안테나 120, 420: 저잡음 증폭기
130, 430: 믹서 140, 440: 가변이득 증폭기
150, 174, 450, 630: 아날로그-디지털 변환기
160, 460: 기저대역 신호처리부
172: RSSI 신호 생성부 620: RF 모듈부
640: 자동 이득 제어 장치 642: 전력 측정부
644: 패킷 검출부 646: 피크 검출 판단부
648: 이득 설정부

Claims (15)

  1. 아날로그-디지털 변환기(analog-to-digital converter; ADC)에서 출력되는 신호인 제 1 신호의 세기를 측정하여 제 1 측정값을 출력하며, 상기 제 1 신호의 세기에 따라 제 1 논리 신호를 출력하는 전력 측정부;
    상기 제 1 신호를 입력받아 패킷(packet)을 검출하며, 검출된 결과에 따라 제 2 논리 신호를 출력하는 패킷 검출부(packet detection unit);
    제 1 증폭기, 믹서(mixer) 및 제 2 증폭기로부터의 피크값(peak value)을 입력받아 피크값의 유효성을 판단하는 피크 검출 판단부(peak detection determination unit); 및
    상기 제 1 신호, 상기 제 1 논리 신호, 상기 패킷 검출부로부터의 출력인 패킷 검출 신호 및 상기 피크 검출 판단부로부터의 출력인 피크 검출 판단 신호를 입력받아 이득을 설정하는 이득 설정부(gain setting unit)
    를 포함하는 것을 특징으로 하는 자동 이득 제어 장치.
  2. 제 1 항에 있어서,
    상기 전력 측정부는,
    상기 제 1 신호를 이용하여 상기 제 1 신호의 세기와 대역내(in-band) 신호인 제 2 신호의 세기를 추정하는 것을 특징으로 하는 자동 이득 제어 장치.
  3. 제 1 항에 있어서,
    상기 전력 측정부는,
    상기 제 1 신호의 세기에 기초하여 상기 아날로그-디지털 변환기의 포화 여부를 판단하며, 상기 아날로그-디지털 변환기의 포화 여부 판단 결과, 상기 제 1 신호의 세기가 상기 아날로그-디지털 변환기를 포화시키는 값인 경우, 상기 제 1 논리 신호를 논리 HIGH 값으로 출력하고, 상기 제 1 신호의 세기가 상기 아날로그-디지털 변환기를 포화시키는 값이 아닌 경우, 상기 제 1 논리 신호를 논리 LOW 값으로 출력하는 것을 특징으로 하는 자동 이득 제어 장치.
  4. 제 1 항에 있어서,
    상기 패킷 검출부는,
    원하는 패킷이 수신되었는지를 상관관계(correlation) 연산을 통해 판단하며, 상기 상관관계 연산 결과, 원하는 패킷이 수신된 것으로 판단되면, 상기 제 2 논리 신호를 논리 HIGH 값으로 출력하고, 그렇지 않으면, 상기 제 2 논리 신호를 논리 LOW 값으로 출력하는 것을 특징으로 하는 자동 이득 제어 장치.
  5. 제 1 항에 있어서,
    상기 피크 검출 판단부는,
    상기 제 1 증폭기에서 상기 믹서로 입력되는 신호의 포화 상태를 나타내는 제 3 논리 신호, 상기 믹서에서 상기 제 2 증폭기로 입력되는 신호의 포화 상태를 나타내는 제 4 논리 신호 및 상기 제 2 증폭기에서 상기 아날로그-디지털 변환기로 입력되는 신호의 포화 상태를 나타내는 제 5 논리 신호를 수신하여, 상기 제 3 논리 신호, 상기 제 4 논리 신호 및 상기 제 5 논리 신호 각각을 제 1 참조값, 제 2 참조값 및 제 3 참조값과 비교하여, 상기 제 3 논리 신호, 상기 제 4 논리 신호 및 상기 제 5 논리 신호가 이용 가능한 신호인지 유효성을 판단하며, 판단한 결과를 각각 제 2 피크값, 제 3 피크값 및 제 4 피크값으로 출력하는 것을 특징으로 하는 자동 이득 제어 장치.
  6. 제 1 항에 있어서,
    상기 이득 설정부는,
    상기 제 1 신호의 세기, 상기 제 1 논리 신호, 상기 패킷 검출 신호 및 상기 피크 검출 판단 신호를 동시에 판단하여 상기 제 1 증폭기와 상기 제 2 증폭기 중 적어도 하나의 이득을 설정하는 것을 특징으로 하는 자동 이득 제어 장치.
  7. 제 6 항에 있어서,
    상기 이득 설정부는,
    제 1 이득 제어 과정, 제 2 이득 제어 과정 및 제 3 이득 제어 과정의 자동 이득 제어 과정을 거쳐 상기 제 1 증폭기와 상기 제 2 증폭기 중 적어도 하나의 이득을 설정하는 것을 특징으로 하는 자동 이득 제어 장치.
  8. 제 7 항에 있어서,
    상기 이득 설정부는,
    상기 제 1 논리 신호가 논리 HIGH 값이면, 상기 제 1 증폭기 및 상기 제 2 증폭기 중 적어도 하나의 이득값을 변경하는 것을 특징으로 하는 자동 이득 제어 장치.
  9. 제 8 항에 있어서,
    상기 이득 설정부는,
    상기 제 1 논리 신호가 논리 LOW 값이면, 상기 제 1 신호의 세기를 확인하여, 상기 제 1 증폭기 및 상기 제 2 증폭기 중 적어도 하나의 이득값을 변경하는 것을 특징으로 하는 자동 이득 제어 장치.
  10. 제 9 항에 있어서,
    상기 이득 설정부는,
    상기 제 1 증폭기 및 상기 제 2 증폭기 중 적어도 하나의 이득값을 변경함에 따라 새로이 생성된 제 1 신호의 세기를 확인하여, 상기 제 1 증폭기 및 상기 제 2 증폭기 중 적어도 하나의 이득값을 변경하는 것을 특징으로 하는 자동 이득 제어 장치.
  11. 무선 수신기에 적용되는 자동 이득 제어(automatic gain control; AGC) 방법에 있어서,
    아날로그-디지털 변환기(analog-to-digital converter; ADC)에서 출력되는 제 1 신호의 세기를 측정하여 피크값을 검출하는 과정에서 제 1 피크값이 검출되거나, 아날로그부(analog block)의 제 1 증폭기에서 믹서(mixer)로 입력되는 제 2 신호, 상기 믹서에서 제 2 증폭기로 입력되는 제 3 신호 및 상기 제 2 증폭기에서 상기 아날로그-디지털 변환기로 입력되는 제 4 신호의 세기를 각각 측정하여 유효성을 판단하고, 판단 결과로 출력되는 제 2 피크값, 제 3 피크값 및 제 4 피크값이 기 설정된 조건을 만족하는 경우, 상기 제 1 증폭기 및 상기 제 2 증폭기 중 적어도 하나의 이득을 제어하는 제 1 이득 제어 과정; 및
    상기 제 1 이득 제어 과정에 의해 변경된 제 2 신호, 제 3 신호 및 제 4 신호를 각각 측정하여 새롭게 검출된 제 2 피크값, 제 3 피크값 및 제 4 피크값인, 제 2-1 피크값, 제 3-1 피크값 및 제 4-1 피크값을 확인하고, 상기 제 1 이득 제어 과정에 의해 변경된 제 1 신호의 세기인 제 1-1 피크값을 측정한 값에 기초하여 상기 제 1 이득 제어 과정에서 발생한 제 1 오차를 보정하는 제 2 이득 제어 과정
    을 포함하는 것을 특징으로 하는 자동 이득 제어 방법.
  12. 제 11 항에 있어서,
    상기 제 1 오차가 기 설정된 값보다 큰 경우, 상기 제 1 오차를 줄이기 위해, 상기 제 2 증폭기의 이득을 제어하는 제 3 이득 제어 과정을 추가로 포함하는 것을 특징으로 하는 자동 이득 제어 방법.
  13. 제 12 항에 있어서,
    상기 제 1 이득 제어 과정 또는 상기 제 2 이득 제어 과정의 시작이 상관관계를 기준으로 원하는 값에 의한 것이 아니라면, 상기 제 1 이득 제어 과정 또는 상기 제 2 이득 제어 과정을 취소할 수 있도록 하는 처리 과정을 추가로 포함하는 것을 특징으로 하는 자동 이득 제어 방법.
  14. 제 13 항에 있어서,
    상기 제 3 이득 제어 과정은,
    상기 제 1-1 피크값 및 대역내(in-band) 신호의 세기를 이용하여 상기 제 2 증폭기를 제어하는 것을 특징으로 하는 자동 이득 제어 방법.
  15. 제 11 항에 있어서,
    상기 제 2-1 피크값, 상기 제 3-1 피크값 및 상기 제 4-1 피크값을 확인하여 상기 제 1 이득 제어 과정의 유효성을 판단하고, 해당 수신 과정을 취소 여부를 판단할 수 있는 추가 제어 과정을 포함하는 것을 특징으로 하는 자동 이득 제어 방법.
KR1020170020482A 2017-02-15 2017-02-15 자동 이득 제어 장치 및 방법 KR101924993B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170020482A KR101924993B1 (ko) 2017-02-15 2017-02-15 자동 이득 제어 장치 및 방법
US15/868,723 US10270410B2 (en) 2017-02-15 2018-01-11 Apparatus and method for automatic gain control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170020482A KR101924993B1 (ko) 2017-02-15 2017-02-15 자동 이득 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20180094319A true KR20180094319A (ko) 2018-08-23
KR101924993B1 KR101924993B1 (ko) 2018-12-04

Family

ID=63105481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170020482A KR101924993B1 (ko) 2017-02-15 2017-02-15 자동 이득 제어 장치 및 방법

Country Status (2)

Country Link
US (1) US10270410B2 (ko)
KR (1) KR101924993B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112543008A (zh) * 2019-09-23 2021-03-23 武汉芯泰科技有限公司 一种增益控制方法及装置
CN111371541B (zh) * 2020-03-12 2022-11-01 展讯通信（上海）有限公司 信号同步方法、装置、设备及存储介质
WO2022119223A1 (ko) * 2020-12-02 2022-06-09 주식회사 텔레칩스 저잡음 증폭기 이득 제어 방법 및 이를 수행하는 방송 수신 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7586884B2 (en) * 2003-08-15 2009-09-08 Qualcomm Incorporated Joint packet detection in wireless communication system with one or more receiver
EP1690346B1 (en) * 2003-10-15 2008-08-27 Matsushita Electric Industrial Co., Ltd. Diversity receiving apparatus and wireless receiving apparatus using the same
US20090268784A1 (en) * 2007-07-12 2009-10-29 Focus Enhancements, Inc. Multi-band ofdm receiver

Also Published As

Publication number Publication date
US20180234066A1 (en) 2018-08-16
KR101924993B1 (ko) 2018-12-04
US10270410B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
JP5331130B2 (ja) 無線受信機における局検出及び探索のためのシステム及び方法
US8675789B2 (en) Receiver with variable gain elements and automatic gain control to maintain a positive signal to noise ratio margin
US8548032B2 (en) Method of detecting a radar signal, radar detection module, and wireless transceiver including the same
US10469112B2 (en) System, apparatus and method for performing automatic gain control in a receiver for a packet-based protocol
US7072632B2 (en) Fast signal detection process
US9831902B2 (en) Bluetooth smart signal receiving method and device using improved automatic gain control
JP6225041B2 (ja) 受信装置
KR101924993B1 (ko) 자동 이득 제어 장치 및 방법
KR20150081666A (ko) 저전력 엔벨로프 검출 수신기에서 간섭 신호를 검출하는 방법 및 장치
US11137475B2 (en) Pseudo low IF for zero IF receiver to reduce dynamic frequency selection (DFS) falsing
CN113133102B (zh) 调整sar值的方法、装置和移动终端
JP5831644B2 (ja) 無線送信装置、ｖｓｗｒ判定装置およびｖｓｗｒ判定方法
KR100651493B1 (ko) 수신기에서 이득 제어 장치 및 방법
US8095100B2 (en) Receiver with sigma-delta structure
US7577412B2 (en) System and method for detecting narrow bandwidth signal content to determine channel occupancy
US9891311B2 (en) Method of secure RF ranging under strong multipath reflections
KR101364078B1 (ko) 자동 이득 제어 방법 및 장치
KR101043789B1 (ko) 디지털 신호 처리를 이용한 전력 측정기 및 그 전력 측정 방법과 그 방법을 수행하는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
KR100592946B1 (ko) 기지국 수신단에서의 신호 대 잡음비 개선 방법 및 그수신기
KR20130121285A (ko) 재밍신호 감지방법 및 장치
CN116193498A (zh) 信道忙闲状态评估方法、装置和电子设备
JP2018033068A (ja) 通信端末、制御装置、通信方法、制御方法、及びプログラム
JP2007221297A (ja) マルチキャリア受信機
JP2023124399A (ja) 情報処理装置、情報処理方法およびプログラム
JP2015139156A (ja) 無線装置及びその故障診断方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant