KR101026346B1 - 이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법 - Google Patents

이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법 Download PDF

Info

Publication number
KR101026346B1
KR101026346B1 KR1020090010374A KR20090010374A KR101026346B1 KR 101026346 B1 KR101026346 B1 KR 101026346B1 KR 1020090010374 A KR1020090010374 A KR 1020090010374A KR 20090010374 A KR20090010374 A KR 20090010374A KR 101026346 B1 KR101026346 B1 KR 101026346B1
Authority
KR
South Korea
Prior art keywords
insulating layer
forming
nanocrystals
metal
micelle
Prior art date
Application number
KR1020090010374A
Other languages
English (en)
Other versions
KR20100091071A (ko
Inventor
최양규
김청진
류승완
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020090010374A priority Critical patent/KR101026346B1/ko
Publication of KR20100091071A publication Critical patent/KR20100091071A/ko
Application granted granted Critical
Publication of KR101026346B1 publication Critical patent/KR101026346B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Abstract

본 발명에 따른 금속 나노크리스탈이 삽입된 3차원 구조 비휘발성 메모리의 제조방법은 기판상에 적층된 매몰절연층상에 상기 매몰절연층 평면과 평행한 일 방향으로 연장된 실리콘 기둥을 형성하는 단계; 상기 실리콘 기둥의 중앙부의 측벽상에 터널링 절연층을 형성하는 단계; 상기 터널링 절연층 상에 금속 나노크리스탈을 균일하게 산포하도록 형성하는 단계; 상기 터널링 절연층 상에 제어절연층을 형성하되, 상기 금속 나노크리스탈이 파묻히도록 상기 제어절연층을 형성하는 단계; 상기 실리콘 기둥의 양 측단 각각에 소스 및 드레인을 형성하는 단계; 및 상기 제어절연층을 감싸도록 게이트 전극을 형성하는 단계를 포함하며, 상기 금속 나노크리스탈을 형성하는 단계는, 마이셀 용액을 제조하는 단계; 상기 마이셀 용액에 금속 선구물질을 로딩(loading)하는 단계; 상기 금속 선구물질이 로딩된 마이셀 용액에 적어도 상기 터널링 절연층을 침수시킨 뒤 일정 속도로 빼 내어 상기 터널링 절연층상에 마이셀 템플릿을 형성하는 단계; 상기 마이셀 템플릿을 산소 플라즈마처리하여 나노크리스탈을 합성하는 단계; 및 상기 나노크리스탈을 수소 분위기에서 열처리하는 단계를 포함한다.
비휘발성 메모리(Non-Volatile Memory), 금속 나노크리스탈(Metal Nanocrystal), 3차원 구조의 다중게이트(3-dimensional Multiple Gate), 이중블록공중합체(Diblock Copolymer), 마이셀 템플릿(Micellar Template)

Description

이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법{MANUFACTURING METHOD OF 3-DIMENSIONAL NON-VOLATILE MEMORY WITH METAL NANOCRYSTALS SYNTHESIZED BY A MICELLAR TEMPLATE BASED ON A DIBLOCK COPOLYMER}
본 발명은 반도체 메모리 소자 및 그 제조 방법에 관한 것이다.
급속도로 발전하고 있는 비휘발성 메모리 기술을 대표하는 플래시 메모리(Flash memory)는 고집적 특성으로 인해서 그 수요가 늘고 있다. 이러한 수요는 이동통신 소자의 출현과 함께 멀티미디어 데이터양의 증가로 인해 급증하고 있는 추세이다. 하지만 소자 축소가 가속화됨에 따라, 터널링 절연층 두께 축소의 한계 및 셀간 간섭과 같은 중대한 이슈들을 피할 수가 없게 되었다. 이러한 연속적인 다결정 실리콘 층을 가지는 기존의 플래시 메모리의 선천적인 한계들을 극복하기 위해 이산적인 나노크리스탈이 삽입된 메모리가 제안되었고, 최근에 금속 나노크리스탈에 관한 많은 연구들이 수행되고 있다. 금속 나노크리스탈은 나노크리스탈 연구 초기에 이루어졌던 실리콘 나노크리스탈에 비해 상태 밀도가 높아 전자를 많이 담 을 수 있고, 일함수 엔지니어링이 가능하다는 등의 많은 장점을 가지고 있다. 최근 고밀도의 균일한 금속 나노크리스탈 형성을 위해 고분자 템플릿을 이용한 방법들이 제안되었다. 상 분리를 이용한 자기정렬된 다공성 템플릿에 기초한 이러한 방법은, 셀 간에 문턱전압의 변동문제를 극복하기 위해 제안되었다. 이러한 변동문제는 소자 크기 축소 시에 나타나는 나노크리스탈의 불균일한 크기와 분포 때문이다.
이러한 발전된 나노크리스탈 형성 방법에도 불구하고, 실제적인 게이트 길이/터널링절연층 두께/드라이브 전류와 같은 근본적 물리적인 한계는 평면 구조를 이용한 기존의 메모리셀에서 극복하지 못하고 있다. 이러한 한계들을 극복하기 위한 하나의 방법은 구조적인 변화를 통해 단채널 효과를 줄이는 3차원 구조의 소자를 사용하는 것이다. 기존의 나노크리스탈 형성 방법들은 이중게이트나 삼중게이트 구조와 같은 3차원 구조에는 적합하지 않기 때문에, 실리콘 나노크리스탈 형성에 있어 많은 연구가 이루어지지 않았으며 수직형 측벽 구조상에 단층의 금속 나노크리스탈 형성을 제어하는 연구는 없었다. 측벽의 표면과 상부 표면에 균일하게 분포하는 금속 나노크리스탈을 형성하는 방법을 찾는 것은 극한의 축소가 이루어진 3차원 다중게이트를 가지는 비휘발성 메모리 제작에 있어서 매우 중대한 문제이다.
극한으로 축소된 비휘발성 메모리에서의 응용을 위해 금속 나노크리스탈을 가지는 3차원 부유게이트 메모리를 제작할 수 있다. 종래기술 분야에서 서술된 고분자 템플릿을 이용하는 방법은 평면형 구조에서만 적용할 수 있다. 하지만, 본 발명에서 서술하는 dipping 방법의 경우 희생 템플릿으로서 이중블록공중합체 기반의 마이셀 구조를 사용하고, 합성방법을 이용함으로써 상온에서 금속 나노크리스탈 형성이 가능하다. Dip 코팅 조건의 조절을 통해, 이중블록공중합체 기반의 역마이셀은 Langmuir-Blodgett 단층박막으로 기판의 원하는 모든 곳에 코팅되고, 같은 크기를 가지는 각각의 마이셀로 인해 가장 이상적인 육각형 모양으로 재배열하게 된다. 또한 코어 블록과 코어 블록을 감싸고 있는 쉘 블록(코어-쉘 구조)의 분자량 조절을 통해 쉽고 간단하게 나노크리스탈의 직경과 나노크리스탈간의 간격을 제어할 수 있다. 그리고 산화물 상태에서 금속 상태로의 환원을 위한 수소 분위기에서의 열처리를 통해 메모리 특성을 향상시킨다.
본 발명에 관련된 금속 나노크리스탈이 삽입된 3차원 구조 비휘발성 메모리는 기판; 상기 기판상에 형성된 매몰절연층; 상기 매몰절연층상에 형성된 채널 영역; 상기 채널 영역의 적어도 일 표면상에 형성된 터널링 절연층; 상기 터널링 절연층의 표면에 균일하게 산포되어 형성된 금속 나노크리스탈; 상기 터널링 절연층의 표면상에 형성되되, 상기 금속 나노크리스탈이 파묻히도록 형성된 제어 절연층; 상기 제어 절연층의 표면상에 형성된 게이트; 및 상기 매몰절연층상에 형성되되, 상기 채널 영역의 양 측에 각각 접속되도록 형성된 소스 및 드레인을 포함한다.
여기서, 상기 채널 영역의 상부 표면상에 형성된 하드마스크층을 더 포함하고, 상기 금속 나노크리스탈은 상기 하드마스크층에도 형성되고, 상기 제어 절연층은 상기 하드마스크층에도 형성되되 상기 하드마스크층상에 형성된 상기 금속 나노크리스탈이 파묻히도록 형성될 수도 있다.
여기서, 상기 기판은 SOI(silicon on insulator), 실리콘, 실리콘 게르마늄, 인장 실리콘 및 인장 실리콘 게르마늄 중 어느 하나의 물질을 포함할 수도 있다.
여기서, 상기 터널링 절연층 또는 상기 제어 절연층은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 하프늄 옥사이드, 알루미늄 옥사이드 또는 지르콘 옥사이드 중 어느 하나로 이루어질 수도 있다.
본 발명에 따른 3차원 구조 비휘발성 메모리의 제조방법은 기판상에 적층된 매몰절연층상에 상기 매몰절연층 평면과 평행한 일 방향으로 연장된 실리콘 기둥을 형성하는 단계; 상기 실리콘 기둥의 중앙부의 측벽상에 터널링 절연층을 형성하는 단계; 상기 터널링 절연층 상에 금속 나노크리스탈을 균일하게 산포하도록 형성하는 단계; 상기 터널링 절연층 상에 제어절연층을 형성하되, 상기 금속 나노크리스탈이 파묻히도록 상기 제어절연층을 형성하는 단계; 상기 실리콘 기둥의 양 측단 각각에 소스 및 드레인을 형성하는 단계; 및 상기 제어절연층을 감싸도록 게이트 전극을 형성하는 단계를 포함한다.
여기서, 상기 금속 나노크리스탈을 형성하는 단계는, 마이셀 용액을 제조하는 단계; 상기 마이셀 용액에 금속 선구물질을 로딩(loading)하는 단계; 상기 금속 선구물질이 로딩된 마이셀 용액에 적어도 상기 터널링 절연층을 침수시킨 뒤 일정 속도로 빼 내어 상기 터널링 절연층상에 마이셀 템플릿을 형성하는 단계; 상기 마이셀 템플릿을 산소 플라즈마처리하여 나노크리스탈을 합성하는 단계; 및 상기 나노크리스탈을 수소 분위기에서 열처리하는 단계를 포함할 수도 있다.
여기서, 상기 마이셀 용액을 제조하는 단계는 PS-PVP 공중합체를 75°C의 톨루엔에 용해시키는 단계; 및 상기 PS-PVP 공중합체가 용해된 용액을 상온으로 식히는 단계를 포함할 수도 있다.
여기서, 상기 수소 분위기에서 열처리하는 온도는 400-500°C일 수도 있다.
이상에서 상세히 설명한 바와 같이 본 발명에 따르면 dipping 방법으로 형성된 단층 마이셀 구조를 통해 소자 측벽과 상부에 균일하고 고밀도의 동일한 금속 나노크리스탈 크기와 분포를 얻을 수 있다. 극소형의 비휘발성 메모리 소자를 제작할 경우 필연적으로 평면형 구조가 아닌 이중게이트나 삼중게이트 구조와 같은 3차원 구조를 적용해야 하는데, 이에 적합한 비휘발성 메모리 셀과 그 제조방법을 제공하는 효과가 있다. 또한 그 제조공정 중에 필연적인 산화 과정을 거치게 되는데, 산화된 금속 산화물 나노크리스탈의 환원 과정 적용을 통해 그 비휘발성 특성을 개선시키는 메모리 셀의 제조방법을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리(10)를 나타낸 도면이다. 도 2는 도 1에서 A-A' 선을 따라 절단한 단면을 나타낸 단면도이고, 도 3은 도 1에서 B-B' 선을 따라 절단한 단면을 나타낸 단면도이다.
도 1 내지 도 3을 참조하면, 비휘발성 메모리(10)는 기판(100), 매몰절연층(101), 채널 영역(102), 터널링 절연층(103), 금속 나노크리스탈(104), 제어 절연층(105), 게이트(107), 소스(108) 및 드레인(109)을 포함한다.
보다 구체적으로는, 기판(100)상에 매몰절연층(101)이 형성되어 있고, 매몰절연층상에 채널 영역(102)이 형성된다. 바람직하게는 채널 영역(102)은 직육면체형상일 수 있다.
소스(108) 및 드레인(109)은 채널 영역(102)의 양 측에 각각 접속된다. 소스(108), 채널 영역(102) 및 드레인(109)은 중심축을 공유하며 상기 매몰절연층(101)의 평면과 평행한 일 방향으로 연장된다. 후술하는 바와 같이 소스(108), 채널 영역(102) 및 드레인(109)은 채널 영역(102)을 구성하는 물질로 일체로서 형성된 뒤, 이온 임플란트 공정 또는 플라즈마 이머전(plasma immersion) 공정을 통해 소스(109) 및 드레인(109)이 형성된 것이다.
터널링절연층(103)은 채널 영역(102)의 적어도 일 표면상에 형성된다. 도 1 내지 도 3에는 채널 영역(102)의 상부에 하드마스크(106)가 형성되고, 터널링절연층(103)은 채널영역(102)의 양 측벽과 하드마스크(106)상에 형성된 것으로 나타나 있으나, 하드마스크(106)가 없는 경우, 터널링절연층(103)은 채널영역(103)의 상부면 및 양 측면에 모두 형성될 수도 있다. 이하 본 명세서에서는 편의상 하드마스 크(106)가 있는 경우에 대해서만 설명하지만 하드마스크(106)가 없더라도 본 발명이 의도하는 바가 이루어질 수 있음을 당업자는 당연히 이해할 수 있을 것이다.
터널링절연층(103)상에는 금속 나노크리스탈(104)이 형성되어 있다. 금속 나노크리스탈은 바람직하게는 코발트(Co), 금(Au), 백금(Pt)의 나노크리스탈일 수 있다. 그러나 본 발명의 금속 나노크리스탈은 이러한 물질에 한정되는 것은 아니며 금속 나노크리스탈(104)은 종래에 공지된 임의의 금속 나노크리스탈일 수도 있다. 도 1 내지 도 3에 나타낸 바와 같이 금속 나노크리스탈(104)은 하드마스크(106)상에도 형성되어도 무방하다.
제어 절연층(105)은 터널링 절연층(103)의 표면상에 형성된다. 이때, 금속 나노크리스탈(104)이 제어절연층(105)에 파묻히도록 제어 절연층(105)이 형성된다. 도 1 내지 도 3에 나타낸 바와 같이, 제어 절연층(105)은 하드마스크(106)상에도 형성되어도 무방하다.
게이트(107)는 제어 절연층(105)의 표면상에 형성되어 있다.
여기서, 기판(100)은 SOI(silicon on insulator), 실리콘, 실리콘 게르마늄, 인장 실리콘 및 인장 실리콘 게르마늄 중 어느 하나의 물질을 포함할 수 있다.
또한, 터널링 절연층(103) 또는 제어 절연층(105)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 하프늄 옥사이드, 알루미늄 옥사이드 또는 지르콘 옥사이드 중 어느 하나로 이루어질 수 있다.
이하, 본 발명의 일 실시예에 따른 비휘발성 메모리(10)의 제조 방법을 설명 한다. 도 1 내지 도 4를 참조하면 메모리 준비 소자의 제조 방법을 보다 명확하게 이해할 수 있을 것이다.
발명자들은 본 발명에 따른 비휘발성 메모리(10)의 제조를 위하여 위해 p형의 <100> 방향을 가지는 silicon-on-insulator (SOI) 기판(100, 101)을 사용하였다. 웨이퍼는 380nm 두께의 매몰절연층 상부에 10-20Ωcm의 저항을 가지는 230nm 두께의 실리콘 층을 가진다.
처음에, 상부에 형성되는 나노크리스탈(104)의 효과를 배제하고 측벽에 형성된 나노크리스탈만의 효과를 관찰하기 위해 100nm 두께의 고밀도 플라즈마(HDP) 절연층(106)을 증착한다.
여기서, 상기 절연층(106)을 증착할 경우 이중게이트 셀, 절연층(106)을 증착하지 않을 경우 삼중게이트 셀, SOI 절연층(100, 101)과 평행하게 형성된 반도체 기둥(102)을 형성할 경우 전면게이트 셀로서 형성되는 것이 바람직하다.
소자가 정의되는 액티브 영역은 하드마스크(106)와 함께 수직한 측벽을 만들기 위해, 비등방성의 반응성 이온 식각(RIE)으로 식각한다. RIE로 인한 측벽 표면에서의 손상을 제거하기 위해, 산화막을 제거할 수 있는 희석된 HF 용액을 사용하여 희생산화층 형성 및 식각을 반복하였다.
4.5nm의 터널링절연층(103)을 기른 후, 전하저장소로서 마이셀 형성 공정에 따라 터널링절연층(103)상에 코발트 나노크리스탈(104)을 형성한다.
코발트 나노크리스탈(104)을 형성하는 과정은 다음과 같다.
도 4는 이중블록공중합체 마이셀을 이용하여 터널링절연층(103)상에 단층 코 발트 나노크리스탈(104)을 형성하는 공정의 개략도를 나타낸 도면이다. 합성에 쓰인 Polystyrene-block-poly4-vinyl pyridine (PS-PVP) 공중합체는 32,900g/mol의 분자량을 가지는 PS와 8,000g/mol의 분자량을 가지는 PVP로 이루어진다(polydispercy : 1.08).
여기서, PS-PVP 공중합체 쉘을 이루는 PS의 분자량은 나노크리스탈간의 간격을 그리고 코어를 이루는 PVP의 분자량은 나노크리스탈 크기를 결정짓는 요소이다. 공중합체로서 PS-PVP 뿐만이 아니라 임의의 양극성을 갖는 계면활성제로서의 고분자 이중블록공중합체를 이용하여도 무방하다.
도 4의 (a)를 참조하면, 우선 PS-PVP 공중합체를 75°C의 톨루엔에 용해시킨 뒤 상온까지 식혀 0.5 wt%의 마이셀 용액을 제조한다. PS 블록에 대해 매우 선택적인 용액인 톨루엔에서, PS-PVP 공중합체는 자발적으로 비극성 PS 쉘과 극성의 PVP 코어 구조를 가지는 구형의 역마이셀의 조합을 이루게 된다. 이때 공중합체를 용해시키는 용매는 톨루엔뿐만 아니라 자발적으로 구형의 역마이셀 코어-쉘 구조를 가질 수 있도록 돕는 임의의 비극성의 용매를 이용할 수도 있다.
다음으로 도 4의 (b)에 나타낸 바와 같이, 마이셀 용액에 선구물질을 로딩(loading)하여 나노크리스탈을 합성한다. 이때 선구물질로서 전이 금속염인 CoCl2를 이용하였다. CoCl2는 코발트 PVP 블록상에서 pyridine의 lone-pair 전자에 배위결합을 할 수 있기 때문이다. CoCl2/vinylpyridine 질량비는 0.5이다.
여기서, 선구물질은 원하는 금속 나노크리스탈 형성에 필요한 금속을 포함하 는 금속 염으로서, PVP 블록상에 로딩이 가능한 코발트를 포함하는 CoCl2, 금을 포함하는 HAuCl4, 백금을 포함하는 H2PtCl6 등이 바람직하지만, 본 발명은 이에 한하지 않으며 전술한 마이셀 용액과 반응하여 금속 나노크리스탈을 형성할 수 있는 종래 공지된 임의의 선구물질을 이용할 수 있다.
다음으로 선구물질이 로딩된 마이셀 용액에 준비된 메모리 준비 소자를 침수시킨 뒤 메모리 준비 소자를 일정 속도로 빼 낸다. 그러면 CoCl2이 녹아있는 PS-PVP 마이셀 용액으로부터, 단층의 마이셀은 20mm/min의 속도로 수직형 부유게이트 메모리셀에 육각형모양의 배열을 가지고 코팅된다. 메모리 준비 소자란 도 1 내지 도 3에 나타낸 비휘발성 메모리(10)에서 적어도 기판(100), 매몰절연층(101), 채널영역(102) 및 터널링절연막(103)이 형성된 것을 의미한다.
여기서, 메모리 준비 소자를 빼는 속도는 코팅되는 나노크리스탈의 밀도를 결정짓는 요인으로서 빠른 속도로 뺄수록 밀도가 더 높아지는 경향을 보이며, 80mm/min이하의 속도로 빼는 것이 바람직하다.
도 4의 (c)에 나타낸 도면에서 볼 수 있듯이, 이중블록공중합체 마이셀의 딥(dip) 코팅은 패터닝된 기판의 표면 전면에 고밀도의 균일한 코팅을 가능하게 하기 때문에 기판의 상부 표면뿐만이 아니라 측벽 표면에 CoCl2를 가지는 단층의 PS-PVP 마이셀이 피복된다. 그리고 피복된 단층의 마이셀을 고분자 템플릿이 제거될만큼 충분한 시간(예를 들어 약 10분) 동안 산소 플라즈마 처리하게 되면, 상부와 측벽에 코발트 산화물이 단층으로 배열하여 생긴다. 금속 나노크리스탈 형성 과정 동 안에, 마이셀들의 배열은 보존되고 유기성분의 블록공중합체 마이셀은 제거된다(도 4의 (d) 참조). 순수한 금속성 코발트는 코발트 산화물보다 우수한 전하 소유 능력을 가지기 때문에, 코발트 나노크리스탈을 환원시키기 위해 400°C 의 수소 분위기에서 1시간 동안 열처리를 수행한다. 여기서, 수소 분위기 조건은 400-500°C 온도 조건이 바람직하다.
코발트 나노크리스탈(104)이 형성된 뒤, 제어절연층(105)으로서 30nm 두께의 하프늄옥사이드 절연층을 플라즈마 강화 원자층 증착장비로 증착한다. 그 뒤, 게이트 전극(107)으로서 300nm 두께의 크롬을 증착한다.
여기서, 상기 터널링절연층(103) 또는 상기 제어절연층(105)은 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 하프늄 옥사이드, 알루미늄 옥사이드 또는 지르콘 옥사이드 등의 고유절율 절연막인 것이 바람직하다.
여기서, 상기 게이트 전극(107)은 전기적인 도체 물질로서 고진공에서 물리적으로 증착 가능한 금속, 화학적으로 증착 가능하되 낮은 온도 조건에서 증착가능한 다결정 실리콘 등이 바람직하다.
그 후에 크롬 게이트(107)와 제어절연층(105)을 차례로 습식식각한다. 소오스(108) 및 드레인(109) 형성 및 불순물의 수평 침투를 최소화하기 위해, RIE를 이용하여 제어절연층(105) 식각 후에 드러나 있는 HDP 하드마스크(106)를 제거한다.
기존의 이온 임플란트 방식 대신에, 얕고 균일한 소오스/드레인 도핑 프로파일을 얻기 위해 플라즈마 이머전(plasma immersion) 방식으로 인(phosphorus) 이온 을 도핑한다. 플라즈마 이머전 방식은 이온 임플란트 방식을 사용시 불순물의 전기적인 활성화를 위해 필요한 높은 열처리로 인해 금속 나노크리스탈을 녹일 수 있는 높은 열적인 부담(thermal budget)을 피할 수 있다는 장점과 함께 노출된 실리콘 표면 전면에 확산이 가능하다는 장점을 가진다.
소오스 및 드레인의 형성은 전술한 바와 같이 터널링절연막(103), 나노크리스탈(104), 제어절연막(105)을 포함하는 게이트 스택을 형성한 후에 플라즈마 이머전 방식으로 형성하는 방법 외에도, 이온주입으로 소오스(108) 및 드레인(109)을 형성한 후에 게이트 스택을 형성하는 이온 임플란트 방식을 이용할 수도 있다.
마지막으로, 계면에서의 트랩을 제거하기 위해 400°C 에서 1시간 동안 포밍 가스(forming gas)로 열처리를 수행하였다.
도 5(a)의 삽입 그림은 제작된 수직형 부유게이트 메모리 소자의 3차원 개략도를 보여준다. 제작된 소자 구조는 넓은 핀 길이를 가지는 것만 제외하고는 기존의 핀 모양의 전기장 기반의 전자 소자와 같다. 도 5(a)는 소자 상부 표면의 스캐닝 전자 현미경(SEM) 영상으로서, 형성된 나노크리스탈은 약 9nm 정도의 크기 및 2.4*1011/cm2의 밀도를 가지는 것을 알 수 있다. 또한 SEM 영상을 비교해보면, 측벽상에도 나노크리스탈이 잘 형성된 것을 확인할 수 있다. 도 5(a) 및 5(b)를 보면 알 수 있듯이, 상부와 측벽 상에 같은 크기 및 분포를 가지는 나노크리스탈이 형성되어 있다.
도 6(a)는 100ms동안 가해진 ±11V 크기의 쓰기 및 지우기 게이트 전압을 통 한 수직형 부유게이트 메모리 특성을 나타내고 있다. 나노크리스탈이 삽입되지 않은 소자는 무시할만한 수준의 문턱전압 변화를 보인다. 즉, 문턱전압 변화는 코발트 나노크리스탈에 의해서만 이루어졌다는 것을 증명하고 있다. 특히, 상부 표면에 형성되어 있는 두꺼운 하드마스크 산화층으로 인해 문턱전압 변화는 상부의 나노크리스탈이 아닌 측벽의 나노크리스탈에 의해서만 이루어진다는 것을 염두해야 한다.
도 7(b)는 수소 분위기에서의 열처리 효과가 메모리 특성에 미치는 영향을 보여주고 있다. 전하 소유 능력 측면에서 금속성 나노크리스탈이 산화물 나노크리스탈보다 낫기 때문에, 수소 분위기에서 열처리하여 금속성 나노크리스탈로 환원된 소자의 문턱전압 윈도우가 코발트 산화물 나노크리스탈을 가지는 소자의 것보다 더 크다.
도 7(a)와 7(b)는 상온에서 수소 분위기에서의 열처리를 한 소자 및 수소 분위기에서의 열처리를 하지 않은 소자 각각에 1ms 동안에 13V 크기의 게이트 전압을 가한 후에 소자의 전하 보존 시간 특성을 보여주고 있다. 수소 분위기에서의 열처리를 한 소자는 좋은 비휘발성 특성의 잣대인 전하 보존 시간으로서 최소로 요구되는 10년 후까지를 볼 때, 초기 문턱전압 차이의 60% 이상을 보존하는 것을 알 수 있다. 하지만 수소 분위기에서 열처리를 하지 않은 경우의 소자는 더 큰 전하 손실 특성과 함께 나쁜 전하 보존 시간을 보인다.
이상 본 발명의 일 실시예에 따른 금속 나노크리스탈이 삽입된 3차원 구조 비휘발성 메모리(10) 및 그 제조 방법에 관하여 설명하였다. 전술한 실시예는 본 발명의 이해를 돕기 위한 예시에 불과하며 본 발명이 이 실시예로 한정되는 것은 아니다. 또한 본 발명의 권리범위는 이하의 특허청구범위에 의하여 특정되며, 전술한 실시예뿐만 아니라 본 발명의 사상의 범위 내에서 전술한 실시예의 변형예 및 등가물들 또한 당연히 본 발명의 권리범위에 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리(10)를 나타낸 도면이다.
도 2는 도 1에서 A-A' 선을 따라 절단한 단면을 나타낸 단면도이고, 도 3은 도 1에서 B-B' 선을 따라 절단한 단면을 나타낸 단면도이다.
도 4는 이중블록공중합체 마이셀을 이용하여 터널링절연층(103)상에 단층 코발트 나노크리스탈(104)을 형성하는 공정의 개략도를 나타낸 도면이다.
도 5는 본 발명에 따른 비휘발성 메모리의 나노크리스탈의 SEM 영상을 나타낸 도면이다.
도 6은 본 발명에 따른 비휘발성 메모리의 동작 특성을 나타낸 그래프이다.
도 7는 본 발명에 따른 비휘발성 메모리의 제조 방법의 특성을 나타낸 그래프이다.
*** 도면의 주요부분에 대한 부호 설명 ***
100: 기판
101: 매몰절연층
102: 채널 영역
103: 터널링절연층
104: 나노크리스탈(부유게이트)
105: 제어절연층
106: 하드마스크
107: 게이트
108: 소스
109: 드레인

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판상에 적층된 매몰절연층상에 상기 매몰절연층 평면과 평행한 일 방향으로 연장된 실리콘 기둥을 형성하는 단계;
    상기 실리콘 기둥의 중앙부의 측벽상에 터널링 절연층을 형성하는 단계;
    상기 터널링 절연층 상에 금속 나노크리스탈을 균일하게 산포하도록 형성하는 단계;
    상기 터널링 절연층 상에 제어절연층을 형성하되, 상기 금속 나노크리스탈이 파묻히도록 상기 제어절연층을 형성하는 단계;
    상기 실리콘 기둥의 양 측단 각각에 소스 및 드레인을 형성하는 단계; 및
    상기 제어절연층을 감싸도록 게이트 전극을 형성하는 단계를 포함하며,
    상기 금속 나노크리스탈을 형성하는 단계는,
    마이셀 용액을 제조하는 단계;
    상기 마이셀 용액에 금속 선구물질을 로딩(loading)하는 단계;
    상기 금속 선구물질이 로딩된 마이셀 용액에 적어도 상기 터널링 절연층을 침수시킨 뒤 일정 속도로 빼 내어 상기 터널링 절연층상에 마이셀 템플릿을 형성하는 단계;
    상기 마이셀 템플릿을 산소 플라즈마처리하여 나노크리스탈을 합성하는 단계; 및
    상기 나노크리스탈을 수소 분위기에서 열처리하는 단계를 포함하는, 3차원 구조 비휘발성 메모리의 제조방법.
  7. 제6항에 있어서,
    상기 마이셀 용액을 제조하는 단계는
    PS-PVP 공중합체를 75°C의 톨루엔에 용해시키는 단계; 및
    상기 PS-PVP 공중합체가 용해된 용액을 상온으로 식히는 단계를 포함하는, 3차원 구조 비휘발성 메모리의 제조방법.
  8. 제6항에 있어서,
    상기 수소 분위기에서 열처리하는 온도는 400-500°C인, 3차원 구조 비휘발성 메모리의 제조방법.
KR1020090010374A 2009-02-09 2009-02-09 이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법 KR101026346B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090010374A KR101026346B1 (ko) 2009-02-09 2009-02-09 이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090010374A KR101026346B1 (ko) 2009-02-09 2009-02-09 이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법

Publications (2)

Publication Number Publication Date
KR20100091071A KR20100091071A (ko) 2010-08-18
KR101026346B1 true KR101026346B1 (ko) 2011-04-04

Family

ID=42756420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090010374A KR101026346B1 (ko) 2009-02-09 2009-02-09 이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법

Country Status (1)

Country Link
KR (1) KR101026346B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100645065B1 (ko) * 2005-06-23 2006-11-10 삼성전자주식회사 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nano Letters 2003 Vol. 3, No. 7, pp. 891-895*

Also Published As

Publication number Publication date
KR20100091071A (ko) 2010-08-18

Similar Documents

Publication Publication Date Title
Kanjilal et al. Structural and electrical properties of silicon dioxide layers with embedded germanium nanocrystals grown by molecular beam epitaxy
TWI299575B (en) Nonvolatile memory device using semiconductor nanocrystals and method of forming same
CN1252823C (zh) 具有量子点的存储器及其制造方法
US20090242964A1 (en) Non-volatile memory device
US20110018053A1 (en) Memory cell and methods of manufacturing thereof
JP2004281498A (ja) メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
TWI323026B (en) Methods for fabricating semiconductor chip, semiconductor device and non-volatile memory device
US20070218669A1 (en) Method of forming a semiconductor device and structure thereof
TW201135816A (en) Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
TW201025575A (en) Electron blocking layers for electronic devices
JP5531252B2 (ja) 不揮発性半導体メモリ
KR100499151B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US8030161B2 (en) Gate electrode for a nonvolatile memory cell
US7897458B2 (en) Method of forming floating gate, non-volatile memory device using the same, and fabricating method thereof
JP2014502421A (ja) 半導体フィンの下に埋め込み誘電体層を形成する方法
US10153349B2 (en) Methods and structures for a split gate memory cell structure
CN108369960A (zh) 隧穿场效应晶体管及其制造方法
TW201246556A (en) Method of making a semiconductor structure useful in making a split gate non-volatile memory cell
KR101026346B1 (ko) 이중블록공중합체를 기반으로 한 마이셀 템플릿으로 합성된 금속 나노크리스탈이 삽입된 3차원 구조의 비휘발성 메모리의 제조방법
KR100652135B1 (ko) 안정된 다층 양자점을 가지는 유기 비휘발성 메모리 소자및 이의 제조 방법
TWI342062B (en) Improved performance in flash memory devices
KR100858085B1 (ko) 나노닷을 전하 트랩 사이트로 이용하는 전하 트랩형 메모리소자
TWI288473B (en) Flash memory structure and method for fabricating the same
TW200917424A (en) Method for manufacturing a memory
KR100862634B1 (ko) 나노 부유게이트형 비휘발성 메모리소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee