KR101024633B1

KR101024633B1 - Operational Amplifier for Bandgap Reference

Info

Publication number: KR101024633B1
Application number: KR1020030084864A
Authority: KR
Inventors: 김태형
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2003-11-27
Filing date: 2003-11-27
Publication date: 2011-03-25
Also published as: KR20050051127A

Abstract

본 발명은 밴드 갭 레퍼런스(Band Gap Reference) 회로에 사용되는 오피 앰프(Operational Amplifier)에 대한 것이며, 특히, 밴드 갭 레퍼런스의 전원이 파워업 될 때, 초기에 안정된 값을 찾아갈 수 있도록 설계된 스타트 업 회로를 내장한 오피 앰프에 관한 것이다.The present invention relates to an operational amplifier used in a band gap reference circuit, and is specifically designed to find a stable value initially when the power supply of the band gap reference is powered up. It relates to an op amp with a built-in circuit.

본 발명에 따르면, 밴드 갭 레퍼런스 회로용 오피 앰프에 있어서, 전원공급 초기인 파워 온 시에 독립 작동하는 신호입력단 측의 제1스테이지 및 신호 출력단 측의 제2스테이지와, 전원 공급 초기 상태에서는 제1스테이지로부터 제2스테이지로의 신호 전달을 차단하고, 전원 공급 안정화 상태에서는 제1스테이지로부터 제2스테이지로의 신호를 전달하는 스타트 업 회로를 내장하는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프를 제공한다.
According to the present invention, in an op amp for a band gap reference circuit, a first stage on the side of a signal input stage and a second stage on the side of a signal output stage that operate independently at power-on, which is the initial power supply, and a first stage on the initial power supply state Provides an op amp for the bandgap reference circuit, which comprises a start-up circuit which cuts off the signal from the stage to the second stage and transmits a signal from the first stage to the second stage when the power supply is stabilized. do.

밴드 갭 레퍼런스, 오피앰프, 스타트-업회로Band Gap Reference, Op Amp, Start-Up Circuit

Description

Operational Amplifier for Bandgap Reference Circuit

도 1은 종래의 오피 앰프를 이용하여 구성한 밴드 갭 레퍼런스 회로의 구성도,1 is a configuration diagram of a band gap reference circuit constructed using a conventional op amp;

도 2는 본 발명에 따른 오피 앰프를 이용하여 구성한 밴드 갭 레퍼런스 회로의 구성도, 2 is a configuration diagram of a band gap reference circuit constructed using an operational amplifier according to the present invention;

도 3은 본 발명에 따라 구성되는 오피 앰프의 개념을 설명하기 위한 블럭도, 그리고3 is a block diagram illustrating the concept of an operational amplifier configured according to the present invention; and

도 4는 본 발명에 따라 구성된 오피 앰프의 상세 회로도이다.
4 is a detailed circuit diagram of an operational amplifier constructed in accordance with the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1 : 오피 앰프1: op amp

11 : 제1스테이지 11: Stage 1

12 : 제2스테이지12: 2nd stage

13 : 스타트 업 회로13: start-up circuit

Vbg : 오피 앰프 출력 전압 Vbg: Op amp output voltage

P1, P2, P3, P4 : PMOS 트랜지스터P1, P2, P3, P4: PMOS transistors

N1, N2, N3, N4 : NMOS 트랜지스터
N1, N2, N3, N4: NMOS transistor

도 1은 오피 앰프를 이용하여 밴드 갭 레퍼런스 회로를 구성하는 종래의 회로 구성 예이다.1 is a conventional circuit configuration example of configuring a band gap reference circuit using an operational amplifier.

도 1에 도시된 바와 같이 종래의 밴드 갭 레퍼런스 회로 구성에는 3개의 저항(R1, R2, R3)과 2개의 바이정션트랜지스터(BJT)(Q1. Q2) 그리고 오피 앰프(1)가 사용된다.As shown in FIG. 1, three resistors R1, R2, and R3, two bi-junction transistors BJT Q1 and Q2, and an op amp 1 are used in a conventional band gap reference circuit configuration.

여기서 오피 앰프는 매우 높은 이득을 가지며 도 1에서 출력 전압은 다음과 같은 수식으로 유도된다.Here, the op amp has a very high gain, and the output voltage in FIG. 1 is derived by the following equation.

..............................(1)

..............................(One)

..............................(2)

.................(3)

....... (3)

여기서, Vt는 열전압(Thermal Voltage)이며, 상온에서 약 26mV를 가진다.Here, Vt is a thermal voltage and has about 26mV at room temperature.

또한 변수 "n"은 두 개의 BJT "Q1"과 "Q2"의 비율이다.The variable "n" is also the ratio of two BJTs "Q1" and "Q2".

정상적인 동작 상태에서 Vgb는 약 1.2V의 값을 가지며, 잠재적으로 밴드 갭 레퍼런스 회로 자체가 파워다운 상태로 될 수 있기 때문에 이러한 경우에는 Vgb가 0V의 전위로 된다는 문제를 가지고 있다.
In normal operation, Vgb has a value of about 1.2V, and in this case, Vgb becomes a potential of 0V because the band gap reference circuit itself can be powered down.

본 발명은 전술한 바와 같이, 파워다운 현상이 발생하는 경우 밴드 갭 전압이 0V 가 된다는 문제를 해결하기 위한 것으로서, 초기에 회로에 전원이 공급되는 파워업 상태에서 스타트 업 회로를 추가하는 등으로 오피 앰프의 출력 전압이 안정된 값을 가질 수 있도록 하는 밴드 갭 레퍼런스 회로의 오피 앰프를 제공하는데 그 목적이 있다.
As described above, the present invention is to solve the problem that the band gap voltage becomes 0V when a power-down phenomenon occurs, and the operation is performed by adding a start-up circuit in a power-up state in which power is initially supplied to the circuit. The objective is to provide an op amp in a bandgap reference circuit that allows the amplifier's output voltage to have a stable value.

전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명은 밴드 갭 레퍼런스 회로용 오피 앰프에 있어서, 전원공급 초기인 파워 온 시에 독립 작동하는 신호입력단 측의 제1스테이지 및 신호 출력단 측의 제2스테이지와, 전원 공급 초기 상 태에서는 제1스테이지로부터 제2스테이지로의 신호 전달을 차단하고, 전원 공급 안정화 상태에서는 제1스테이지로부터 제2스테이지로의 신호를 전달하는 스타트 업 회로를 내장하는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프를 제공한다.As a means for solving the above-described technical problem, the present invention relates to an op amp for a band gap reference circuit, comprising: a first stage on a signal input end side and a second stage on a signal output end side, which operate independently at power-on during initial power supply; And a start-up circuit for interrupting signal transmission from the first stage to the second stage in the initial power supply state and transmitting the signal from the first stage to the second stage in the power supply stabilization state. It provides an op amp for band gap reference circuits.

또한, 본 발명에 따르면, 전술한 구성에서, 상기 스타트 업 회로는 제2스테이지의 출력단에 접속된 인버터를 이용하여 출력단의 전원 전압의 공급 상태를 검출하도록 한다.Further, according to the present invention, in the above-described configuration, the start-up circuit detects the supply state of the power supply voltage of the output stage by using an inverter connected to the output stage of the second stage.

또한, 본 발명에 따르면 전술한 구성에서 상기 스타트 업 회로는 제2스테이지의 출력단으로부터 신호를 입력받도록 배치된 인버터와, 상기 인버터의 출력을 게이트 구동 전압으로 작동하여 제1스테이지로부터 제2스테이지로의 신호를 온/오프 하는 적어도 하나의 스위칭 소자를 포함하도록 구성되도록 하는 것이 바람직하다.In addition, according to the present invention, in the above-described configuration, the start-up circuit includes an inverter arranged to receive a signal from an output terminal of the second stage, and the output of the inverter is operated from a first stage to a second stage by operating a gate driving voltage. It is desirable to be configured to include at least one switching element to turn the signal on / off.

또한, 전술한 구성에서 사용하는 오피 앰프는 레일투레일 오피 앰프 회로를 기초로 구성하는 것이 더욱 바람직하다.In addition, the op amp used in the above-described configuration is more preferably configured based on a rail-to-rail op amp circuit.

또한, 본 발명에 따르면, 전술한 오피 앰프의 상기 스타트 업 회로는 드레인 노드 및 소스 노드의 바이어스 상태에 따라, 제1스테이지로부터 제2스테이지로 바이어스 전압을 전달하도록 배치된 한 쌍의 PMOS 및 NMOS 트랜지스터의 게이트 전압을 각각 제어하는 제어용 PMOS 및 NMOS 트랜지스터와, 상기 제2스테이지의 출력단에 각각 짝수 개와 홀수 개로서 배치되어 출력단의 전압에 따라 작동하며 상기 제어용 PMOS 및 NMOS의 게이트 전압을 상승 또는 하강시키는 바이어스를 부여하는 인 버터들을 포함하도록 구성하는 것이 매우 바람직하다.Further, according to the present invention, the start-up circuit of the op amp described above is a pair of PMOS and NMOS transistors arranged to transfer a bias voltage from the first stage to the second stage, depending on the bias state of the drain node and the source node. A control PMOS and NMOS transistor for controlling the gate voltage of the transistor, and an even number and an odd number at the output stage of the second stage, respectively, operating according to the voltage of the output stage, and biasing the gate voltages of the control PMOS and NMOS up or down. It is very desirable to configure to include phosphorus imparting.

이하 첨부된 도면을 참고하여 본 발명의 구성 및 작동 상태를 설명하도록 한다.Hereinafter, the configuration and operation of the present invention will be described with reference to the accompanying drawings.

도 2는, 본 발명에 따라 구성된 오피 앰프로 밴드 갭 레퍼런스 회로를 구성한 구성도 이다. 외견상 밴드 갭 레퍼런스 회로 전체의 차이는 없어 보이며, 밴드 갭을 구성하기 위한 3개의 저항기와, 면적이 다른 2개의 PNP 바이폴러 트랜지스터가 배치된다. 그리고, 회로 내에서 오피 앰프와의 결선 방법은 모두 동일하다. 다만, 오피 앰프는, 점선의 사각형을 그려 넣은 스타트 업(Start-Up) 회로(13)가 내부에 포함되도록 구성된다. Fig. 2 is a block diagram of a band gap reference circuit composed of an op amp configured according to the present invention. Apparently, there is no difference in the overall band gap reference circuit, and three resistors for configuring the band gap and two PNP bipolar transistors having different areas are disposed. In the circuit, the wiring method with the op amp is the same. However, the operational amplifier is configured such that a start-up circuit 13 drawn with a dotted line rectangle is included therein.

도 3은 스타트 업 회로(13)를 회로를 내장한 오피앰프의 블럭도를 도시한 것이다.Fig. 3 shows a block diagram of the operational amplifier incorporating the start-up circuit 13 in the circuit.

도 3에 도시한 바와 같이, 본 발명에 따른 오피 앰프는 전체적으로 2개의 스테이지로 구성되어 있으며, 제1스테이지(11)와 제2스테이지(12) 사이에 스타트 업(Start-Up) 회로(13)가 부가된다. 스타트 업 회로(13)는 제2스테이지(12)의 출력 전압 Vbg를 입력으로 받아 사용하며, 결과적으로 제2스테이지(12)의 출력을 피드백시켜 스타트 업 회로를 구성하는 것과 같다.As shown in FIG. 3, the operational amplifier according to the present invention is composed of two stages as a whole, and a start-up circuit 13 between the first stage 11 and the second stage 12. Is added. The start-up circuit 13 receives and uses the output voltage Vbg of the second stage 12 as an input, and as a result, forms the start-up circuit by feeding back the output of the second stage 12.

도 4는 도 3에 도시된 스타트 업 회로 내장형 오피 앰프 회로의 내부 결선도를 도시한 것이다. 오피 앰프는 와이드 스윙(Wide Swing)을 가능하도록 레일투레일 앰프(Rail-to-Rail Amplifier)를 사용하였다. FIG. 4 is a diagram illustrating an internal connection diagram of the built-in op amp circuit shown in FIG. 3. The op amp used a rail-to-rail amplifier to enable wide swing.

오피 앰프의 출력인 Vbg는 접지 방향의 홀수 개의 인버터와 공급전원 방향의 짝수 개의 인버터의 입력으로 각각 들어가게 된다. 홀수 개의 인버터의 출력은 소스가 접지단자(GND)로 연결된 NMOS 트랜지스터(N1)의 게이트로 입력되며, 짝수 개의 인버터 출력은 소스가 공급전원전압(VDD)로 연결된 PMOS 트랜지스터(P1)의 게이트로 입력된다. The output of the op amp, Vbg, enters the inputs of an odd number of inverters in the ground direction and an even number of inverters in the supply direction. The output of the odd number of inverters is input to the gate of the NMOS transistor N1 whose source is connected to the ground terminal GND, and the even number of inverter outputs is input to the gate of the PMOS transistor P1 whose source is connected to the supply power supply voltage VDD. do.

오피 앰프의 최종 출력단에는 주파수 특성을 보상하기 위한 커패시터 2개가 삽입된다.At the final output of the op amp, two capacitors are inserted to compensate for the frequency characteristics.

도 3에서 제1스테이지와 제2스테이지 사이에 삽입 배치되는 스타트 업 회로는 파워 온 시에 제1스테이지와 제2스테이지를 분리시켜 동작시킨다. 즉, 최초에 파워 온 할 때, 스타트 업 회로는 제1스테이지(11)에서 제2스테이지(12)로 넘어가는 접속을 디세이블시켜서 Vbg가 충분한 레벨로 올라가지 전까지는 제2스테이지(12)로 바이어스 전압이 넘어가지 않도록 한다.In FIG. 3, the start-up circuit inserted between the first stage and the second stage is operated by separating the first stage and the second stage at power-on. That is, when initially powered on, the start-up circuit disables the connection from the first stage 11 to the second stage 12, biasing it to the second stage 12 until Vbg is raised to a sufficient level. Do not allow voltage to fall.

도 4에서 제2스테이지(12)의 출력인 Vbg 전압의 출력은 각각 1개의 인버터 입력단과 2개의 인버터의 입력단으로 입력되는데, 최초의 파워 온 시에 공급전원전압 VDD가 일정한 전압으로 올라가기 전까지는 Vbg가 인버터의 입력이 하이(H)인 상태로 되기 위한 충분한 조건이 되지 못한다. In FIG. 4, the output of the voltage Vbg, which is the output of the second stage 12, is input to one inverter input terminal and two inverter input terminals, respectively, until the supply power supply voltage VDD rises to a constant voltage at the first power-on. Vbg is not a sufficient condition for the input of the inverter to be high (H).

그러므로, 파워 온 초기에 인버터의 입력은 로우(L)인 상태이기 때문에 출력은 하이(H)인데 이때 PMOS 트랜지스터 (P1)의 게이트 입력은 로우(L)이므로 PMOS 트랜지스터(P1)은 "온(ON)" 되고, NMOS트랜지스터 (N1)의 게이트 입력은 하이(H)이므로 NMOS 트랜지스터(N1)도 "온(ON)"이 된다. Therefore, since the input of the inverter is low (L) at the initial stage of power-on, the output is high (H). At this time, since the gate input of the PMOS transistor (P1) is low (L), the PMOS transistor (P1) is "ON". And the gate input of the NMOS transistor N1 is high (H), so that the NMOS transistor N1 is also "on".

이때, PMOS 트랜지스터(P1)의 드레인 단자에 연결된 노드 "c"는 외부 바이어 스 전압이 있지만 하이(H) 상태로 가게 되며, NMOS 트랜지스터 (N1)에 연결된 노드 "d"는 로우(L) 상태로 가게 된다. 그러므로, PMOS 트랜지스터(P3, P4)와 NMOS 트랜지스터(N3, N4)는 모두 턴 오프 상태로 들어가게 되기 때문에, 바이어스 전류가 거의 흐르지 않게 되고, 노드 "a"는 하이(H) 상태 노드 "b"는 로우(L) 상태로 된다. 결국 제2스테이지(12)는 앰프로서 동작하지 못하게 된다.At this time, the node "c" connected to the drain terminal of the PMOS transistor P1 goes to a high (H) state although there is an external bias voltage, and the node "d" connected to the NMOS transistor N1 goes to a low L state. I will go. Therefore, since the PMOS transistors P3 and P4 and the NMOS transistors N3 and N4 are both turned off, the bias current hardly flows, and the node "a" is the high (H) state node "b". It goes to the low (L) state. As a result, the second stage 12 cannot operate as an amplifier.

반면, 최초의 파워 온 시, 전원공급전압(VDD) 전압이 충분히 높아져서 Vbg 전압이 인버터의 입력으로서 하이(H) 상태로 될 수 있는 레벨에 도달하게 되었을 때, PMOS 트랜지스터(P1) 및 NMOS 트랜지스터(N1)은 모두 "오프(OFF)"되며, 그에 따라 PMOS 트랜지스터 (P3, P4)와 NMOS 트랜지스터(N3, N4)는 바이어스 전류 소스로서 동작할 수 있게 되고, 그 결과로서 제2스테이지(12)는 앰프로서 동작하게 된다. 그러므로, Vbg값은 정확한 값을 찾아가게 되며, 레일투레일 오피 앰프도 앰프로서 동작하게 된다.On the other hand, at the first power-on, when the power supply voltage VDD is sufficiently high to reach a level at which the Vbg voltage becomes high (H) as the input of the inverter, the PMOS transistor P1 and the NMOS transistor ( N1 is both " OFF " so that PMOS transistors P3 and P4 and NMOS transistors N3 and N4 can act as bias current sources, resulting in second stage 12 being It acts as an amplifier. Therefore, the Vbg value finds the correct value, and the rail-to-rail op amp also acts as an amplifier.

파워 온 시, 바이어스 상태에 따라서는 Vbg 전압이 정확한 밴드 갭 전압을 찾아갈 수 있지만, 경우에 따라서는 파워다운 상태에 들어가서 Vbg 전압이 0V 상태로 가게 될 수 있다. 이러한 경우를 방지하기 위해서 본 발명에서는 오피 앰프 내에 스타트 업 회로를 내장하여 오동작을 미연에 방지할 수 있게 되었다.At power-on, depending on the bias state, the Vbg voltage can find the correct bandgap voltage, but in some cases it can enter the power-down state and bring the Vbg voltage to 0V. In order to prevent such a case, in the present invention, a start-up circuit is incorporated in the operational amplifier to prevent malfunction.

이상과 같이, 본 발명의 구성을 실시예를 중심으로 상세히 설명하였으나 본 발명은 전술한 실시예에 한정되지 않으며, 본 발명의 기술사상 범위 내에서 다양하게 변경 실시될 수 있다. As described above, the configuration of the present invention has been described in detail with reference to the embodiment, but the present invention is not limited to the above-described embodiment, and may be variously modified and implemented within the technical scope of the present invention.

예를 들면, 실시예에서는 주로 레일투레일 오피 앰프를 기초로 본 발명에 따 른 오피 앰프를 구성하였지만, 반드시 이에 한정되지는 않으며, 전원 공급 초기에 독립 작동하는 2개의 스테이지로 분리되고 이들 스테이지 사이의 신호를 온/오프 할 수 있는 스위칭 수단을 포함하는 스타트 업 회로를 포함하도록 오피 앰프가 구성된다면 본 발명의 기술 사상 범위 내에 있다고 할 수 있을 것이다.
For example, in the embodiment, the op amp according to the present invention is mainly configured based on a rail-to-rail op amp, but is not necessarily limited thereto. If the op amp is configured to include a start-up circuit including a switching means capable of turning on / off the signal, it will be within the scope of the present invention.

이상과 같은 구성의 본 발명에 따른 오피 앰프를 제공함으로써, 스타트 업 회로의 내장에 따라 전원공급 초기인 파워 온 시에 발생할 수 있는 오동작을 미연에 방지하고, 출력 전압이 정확한 밴드 갭 전압을 찾아갈 수 있도록 하였다.
By providing the op amp according to the present invention having the configuration described above, by preventing the malfunction that may occur during the power-on, the initial power supply in accordance with the built-in start-up circuit, the output voltage to find the correct band gap voltage To make it possible.

Claims

In the op amp for the bandgap reference circuit,

A first stage on the signal input end side and a second stage on the signal output end side operating independently at power-on at the initial power supply;

A start-up circuit for interrupting signal transmission from the first stage to the second stage in the initial power supply state, and transmitting a signal from the first stage to the second stage in the power supply stabilization state,

And the start-up circuit receives feedback of the output signal from the second stage to determine whether the power supply is in an initial state or in a stabilized state of power supply.

The method of claim 1,

And the start-up circuit detects the supply state of the power supply voltage of the output stage by using an inverter connected to the output stage of the second stage.

The method of claim 2,

The start up circuit

An inverter arranged to receive a signal from an output terminal of the second stage;

And an at least one switching element configured to operate an output of the inverter at a gate driving voltage to turn on / off a signal from the first stage to the second stage.

The method according to any one of claims 1 to 3,

And the op amp is configured based on a rail-to-rail op amp circuit.

The method of claim 4, wherein

The start up circuit

A control PMOS and NMOS transistor for respectively controlling gate voltages of the pair of PMOS and NMOS transistors arranged to transfer the bias voltage from the first stage to the second stage according to the bias state of the drain node and the source node;

A band arranged to include an even number and an odd number at the output stage of the second stage, the inverters configured to operate according to the voltage of the output stage and to impart biases to raise or lower the gate voltages of the control PMOS and the NMOS. Op amp for gap reference circuits.