KR101017943B1 - Printed circuit board using electric resistive materials - Google Patents

Printed circuit board using electric resistive materials Download PDF

Info

Publication number
KR101017943B1
KR101017943B1 KR1020080055880A KR20080055880A KR101017943B1 KR 101017943 B1 KR101017943 B1 KR 101017943B1 KR 1020080055880 A KR1020080055880 A KR 1020080055880A KR 20080055880 A KR20080055880 A KR 20080055880A KR 101017943 B1 KR101017943 B1 KR 101017943B1
Authority
KR
South Korea
Prior art keywords
printed circuit
noise
substrate
circuit board
resistive material
Prior art date
Application number
KR1020080055880A
Other languages
Korean (ko)
Other versions
KR20090129789A (en
Inventor
이해영
정상운
Original Assignee
아주대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아주대학교산학협력단 filed Critical 아주대학교산학협력단
Priority to KR1020080055880A priority Critical patent/KR101017943B1/en
Publication of KR20090129789A publication Critical patent/KR20090129789A/en
Application granted granted Critical
Publication of KR101017943B1 publication Critical patent/KR101017943B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전기저항성 재료가 사용된 인쇄회로기판 구조에 관한 것이다. 본 발명에서는 슬롯에 의해 미리 설정된 간격을 두고 적어도 두 개로 배열된 인쇄회로기판; 상기 인쇄회로기판 상호간을 연결하는 연결부재; 를 포함하여 구성하고, 상기 연결부재는 미리 설정된 도전율을 갖는 전기저항성 재료이고, 상기 도전율은 상기 인쇄회로기판 상호간의 신호전달 및 잡음전달 특성에 기초하여 정해지되, 300~500s/m의 범위를 갖는다. 상기 전기저항성 재료는 상기 슬롯 형성된 인쇄회로기판의 궤환 전류 평면에 병렬 저항의 새로운 경로를 형성한다. 이와 같은 본 발명에 따르면, 인쇄회로기판에서 궤환 전류의 흐름을 보상하고 또 불요 전자파의 전달 경로를 차단하여 잡음 전달 및 불요 전자파 복사 방출을 억제할 수 있는 이점이 있다.The present invention relates to a printed circuit board structure in which an electrically resistive material is used. According to the present invention, at least two printed circuit boards are arranged at predetermined intervals by a slot; A connection member connecting the printed circuit boards to each other; And the connection member is an electrically resistive material having a predetermined conductivity, and the conductivity is determined based on signal transmission and noise transmission characteristics between the printed circuit boards and has a range of 300 to 500 s / m. Have The electrically resistive material forms a new path of parallel resistance in the feedback current plane of the slotted printed circuit board. According to the present invention, there is an advantage that can suppress the transmission of noise and unwanted electromagnetic radiation emissions by compensating the flow of the feedback current in the printed circuit board and blocking the transmission path of the unnecessary electromagnetic waves.

인쇄회로기판, 전기저항성 재료, 신호 무결성, 불요 전자파 및 잡음 차단Printed Circuit Boards, Electrically Resistant Materials, Signal Integrity, Unnecessary Electromagnetic Waves and Noise Isolation

Description

전기저항성 재료를 이용한 인쇄회로기판 구조{PRINTED CIRCUIT BOARD USING ELECTRIC RESISTIVE MATERIALS}Printed Circuit Board Structure Using Electrical Resistant Material {PRINTED CIRCUIT BOARD USING ELECTRIC RESISTIVE MATERIALS}

본 발명은 인쇄회로기판(PCB)에 관한 것으로서, 특히 전기저항성 재료가 갖는 도전율을 통해 불요 전자파가 억제하고 신호 전달특성이 개선된 인쇄회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board (PCB), and more particularly, to a printed circuit board in which unwanted electromagnetic waves are suppressed and signal transmission characteristics are improved through conductivity of an electrically resistive material.

반도체 소자 기술의 발달로 인하여 정보통신 기기는 점점 고속화, 소형화되고, 이에 시스템의 동작주파수는 수㎓ 이상으로 증가하고 구동 전압은 점점 낮아지는 추세이다. 이에 따라 전원단 잡음에 대한 신호 무결성 및 EMI 문제는 전체 시스템의 성능을 결정하는 중요한 요소로 부각되고 있다. Due to the development of semiconductor device technology, information and communication devices are getting faster and smaller, so that the operating frequency of the system increases more than several orders of magnitude and the driving voltage is gradually decreasing. As a result, signal integrity and EMI issues for power stage noise are becoming important factors in determining the performance of the overall system.

특히, 다양한 소자의 동시 스위칭에 의해 발생되는 동시 다발적 스위칭 잡음(SSN : Simultaneous Switching Noise) 또는 접지 요동 잡음(GBN : Ground Bounce Noise)은 전원면과 접지면 사이의 전위를 불안정하게 하여, 인쇄회로기판 상에서 디지털 소자의 동작에 논리적 오류를 유발한다. In particular, Simultaneous Switching Noise (SSN) or Ground Bounce Noise (GBN) generated by simultaneous switching of various devices may cause unstable potential between the power plane and the ground plane. It causes logical errors in the operation of digital devices on the substrate.

도1 및 도2에는 이러한 잡음 전달 특성을 설명하기 위해 시험 기판과, 이 시험 기판에서의 시뮬레이션 결과인 잡음 전달 특성 그래프를 나타내고 있다.1 and 2 show a test substrate and a noise transfer characteristic graph which is a simulation result of the test substrate in order to explain these noise transfer characteristics.

도1에 도시된 바와 같이 시험 기판은, 가로(a) : 100mm, 세로(b) : 50mm, 두께(d) : 0.6mm 규격과, εr : 4.3, tanδ : 0.02 인 FR-4 기판을 사용하였다. As shown in FIG. 1, the test substrate is a width (a): 100 mm, length (b): 50 mm, thickness (d): 0.6 mm, and an FR-4 substrate having ε r : 4.3 and tan δ: 0.02. It was.

그리고 도2에는 상기 시험 기판의 잡음 소스원(s)으로부터 발생되는 잡음이 임의의 지점(v)에서 수신되는 파워(Power)의 양을 나타내고 있다.2 shows the amount of power that noise generated from the noise source source s of the test substrate is received at an arbitrary point v.

시뮬레이션 결과를 보면 불요잡음 성분과 더불어 평행판에 의한 공진이 발생하는 것을 확인할 수 있다. 이 공진은 상기 시험 기판의 크기에 의해 발생하는 것으로 식(1)에 정리하고 있다. The simulation results show that the noise caused by the parallel plate along with the noise component is generated. This resonance is generated by the size of the test substrate and is summarized in Equation (1).

식(1) :Equation (1):

Figure 112008042450366-pat00001
Figure 112008042450366-pat00001

여기서, c는 빛의 속도 [m/s], εr: 유전상수, m 및 n : 공진모드, a, b : 기판 크기이다. Where c is the speed of light [m / s], ε r : dielectric constant, m and n: resonant mode, a, b: substrate size.

이러한 불요잡음 성분과 평행판 공진에 의해서 전달되는 잡음의 양은 한 전원단 상에 존재하는 아날로그 회로의 정상적인 동작을 방해하는 원인이 된다. The amount of noise transmitted by the unwanted noise component and the parallel plate resonance causes a disturbance of the normal operation of the analog circuit existing on one power supply stage.

한편, 디지털 회로에서 발생하는 잡음은 아날로그 회로에 영향을 주어 정상적인 동작을 방해하는 원인이 된다. 특히 전자파에 민감한 위상동기회로(위상동기회로(PLL; Phase-locked loop), 오디오, 비디오 기기는 심각한 영향을 받을 수 있다. 또 I/O 케이블로부터 발생되는 전자파 방출은 전체 EMI 레벨을 상승시키는 원인이 된다.On the other hand, noise generated in the digital circuit affects the analog circuit, which causes the normal operation to be disturbed. In particular, phase sensitive circuits (phase-locked loops (PLL), audio and video equipment, which are sensitive to electromagnetic waves, can be seriously affected.) Electromagnetic emissions from I / O cables can cause an increase in the overall EMI level. Becomes

그래서 상기한 잡음 전달을 차단하기 위해 인쇄회로기판에 슬롯을 형성하는 방안이 사용된다. Therefore, a method of forming a slot in the printed circuit board is used to block the noise transfer.

즉 도3에는 슬롯 형성된 인쇄회로기판 구조도가 도시되어 있다. 도3을 보면, 인쇄회로기판에는 아날로그회로 영역(30)과 디지털회로 영역(32), 그리고 I/O 케이블 영역(34)이 형성되는데, 이 아날로그 회로 영역(30), 디지털회로 영역(32), I/O 케이블 영역(34) 사이는 슬롯(36)에 의해 서로 분할되어 있다. 이렇게 되면 서로 다른 영역으로의 잡음 전달이 억제되게 된다. 3 shows a slotted printed circuit board structure. 3, an analog circuit region 30, a digital circuit region 32, and an I / O cable region 34 are formed on a printed circuit board, which is an analog circuit region 30 and a digital circuit region 32. , Between the I / O cable regions 34 is divided by slots 36. This suppresses the transmission of noise to different areas.

도4에는 도3과 같이 인쇄회로기판을 분할하였을 때의 잡음 전달 특성을 나타낸 그래프이다. 그래프를 보면 인쇄회로기판의 각 회로영역에서 발생하는 잡음이 -3dB 이하에서 형성되는 것을 알 수 있다. FIG. 4 is a graph showing noise transfer characteristics when the printed circuit board is divided as shown in FIG. 3. Looking at the graph, it can be seen that noise generated in each circuit region of the printed circuit board is formed at -3dB or less.

그러나, 상기 슬롯에 의한 잡음 전달 억제는 신호선의 궤환 전류 평면을 분할하기 때문에 신호 무결성에 심각한 문제를 야기하고, 또 불요 전자파 복사 방출 레벨을 상승시켜서, 결국 전체 시스템의 오작동 및 다른 전자기기의 오작동을 유발시키는 원인이 된다. However, suppression of noise propagation by the slots causes serious problems with signal integrity because of dividing the feedback current plane of the signal line, and also raises unnecessary electromagnetic radiation emission levels, which eventually leads to malfunction of the entire system and of other electronic devices. It causes.

또 도5a 및 도5b는 슬롯된 접지면을 가지는 마이크로스트립라인 및 그 등가회로를 나타내고 있다. 이와 같이 접지면(52)에 슬롯(50)이 나 있으면 등가적으로 직렬 커패시턴스(56)로 구현될 수 있으나, 그 직렬 커패시턴스(56)의 영향으로 신호가 격리되어 신호 무결성에 심각한 영향을 미친다. 5A and 5B show a microstrip line having a slotted ground plane and an equivalent circuit thereof. In this way, if the slot 50 is present in the ground plane 52, it can be equivalently implemented as a series capacitance 56, but the signal is isolated under the influence of the serial capacitance 56 seriously affects the signal integrity.

예컨대, 도6에는 도5a의 인쇄회로기판에서의 신호왜곡현상을 설명하기 위한 시뮬레이션에 대한 결과 그래프로서, 도6a는 주파수 응답 특성 그래프이고, 도6b는 시간 영역 응답 특성 그래프를 나타내고 있다. 시뮬레이션에 사용된 인쇄회로기판은 가로(a) : 100mm, 세로(b) : 50mm, 두께(d) : 0.6mm , 선로 : 50Ω으로 정합하고, εr : 4.4, tanδ : 0.02 인 FR-4 기판을 사용하였다. 그리고 시뮬레이션은 3차원 전자장 해석 툴(tool)인 'HFSS v10'을 사용하였으며, 시간영역 시뮬레이션은 ADS를 사용하였다. 시간영역 해석을 위해 사용한 소스는 주파수 100㎒, 3.3 Vp -p, 듀티사이클 50%를 인가하였다. For example, FIG. 6 is a result graph for simulation for explaining signal distortion in the printed circuit board of FIG. 5A. FIG. 6A is a frequency response characteristic graph and FIG. 6B is a time domain response characteristic graph. The printed circuit board used in the simulation is a FR-4 substrate with width (a): 100mm, length (b): 50mm, thickness (d): 0.6mm, line: 50Ω, ε r : 4.4, tanδ: 0.02 Was used. The simulation used 'HFSS v10', a 3D electromagnetic field analysis tool, and ADS was used for time domain simulation. The source used for the time domain analysis was applied at a frequency of 100 MHz, 3.3 Vp-p, and 50% duty cycle.

도6을 보면, 슬롯 형성된 인쇄회로기판에서는 슬롯이 미형성된 인쇄회로기판과 비교할 때, 그 슬롯에서 반사에 의한 링잉 현상 및 라운딩 현상 등 진폭 왜곡 및 위상 왜곡으로 인하여 신호가 원형을 유지하지 못함을 알 수 있다. Referring to FIG. 6, it can be seen that in slotted printed circuit boards, signals are not maintained in a circular shape due to amplitude distortion and phase distortion, such as ringing and rounding phenomena due to reflection in the slots, as compared with non-formed printed circuit boards. Can be.

이와 같이 잡음 전달을 억제하기 위한 궤환 전류 평면의 분할은 신호 무결성 및 불요 전자파 복사 방출에 문제가 있었다. This division of the feedback current plane to suppress noise transmission has problems with signal integrity and unnecessary electromagnetic radiation emission.

그래서 이를 해결하기 위해, 격리된 궤환 전류 평면에 브릿지 선로를 추가하여 궤환 전류의 흐름을 보상하여 신호 무결성을 보장하면서 불요 전자파 복사 방출을 효과적으로 억제하는 방법이 제안된 바 있다. Therefore, in order to solve this problem, a method of adding a bridge line to an isolated feedback current plane to compensate the flow of the feedback current to ensure signal integrity while effectively suppressing unwanted electromagnetic radiation emission has been proposed.

도7a 및 도7b에는 브릿지 선로를 사용했을 때의 잡음전달특성 및 신호전달특성을 확인하기 위한 시험기판이 도시되어 있다. 도시된 바와 같이 인쇄회로기판이 브릿지(70)(72)에 의해 서로 연결됨을 알 수 있다. 그리고 도8a 및 도8b에는 도7a와 도7b의 시험기판을 이용한 시뮬레이션에 대한 결과 그래프로서, 도8a는 잡음 전달 특성 그래프이고, 도8b는 전송선로의 전달 특성 그래프를 나타내고 있다. 시뮬 레이션은 시험 기판의 50Ω 정합을 위한 신호 너비가 1.1mm이므로 브릿지 선로의 너비를 0.2mm ~ 1.2mm까지 시뮬레이션 하였다. 7A and 7B show test substrates for confirming noise and signal transmission characteristics when a bridge line is used. As shown, it can be seen that the printed circuit boards are connected to each other by the bridges 70 and 72. 8A and 8B are graphs of simulation results using the test substrates of FIGS. 7A and 7B. FIG. 8A is a graph of noise transmission characteristics, and FIG. 8B is a graph of transmission characteristics of a transmission line. Simulation simulated the width of the bridge line from 0.2mm to 1.2mm because the signal width for 50Ω matching of the test board was 1.1mm.

시뮬레이션 결과로서, 도8a에서와 같이 잡음 전달 경로만 형성되면 브릿지 선로의 너비가 미세하게 변화하더라도 변하는 인덕턴스의 크기가 크기 않기 때문에 잡음 전달을 효과적으로 차단할 수 없음을 알 수 있다. 또 도8b에서와 같이 브릿지 선호의 너비가 클수록 선로의 굴곡이 점점 없어지는 것을 확인할 수 있다. 이는 브릿지 선로의 너비가 클수록 궤환 전류의 흐름이 보상되기 때문이다. As a result of the simulation, if only the noise transmission path is formed as shown in FIG. 8A, even if the width of the bridge line is minutely changed, it can be seen that noise transmission cannot be effectively blocked because the magnitude of the changing inductance is not large. In addition, as shown in FIG. 8B, as the width of the bridge preference increases, the bending of the track gradually disappears. This is because the larger the width of the bridge line, the more the current of the feedback current is compensated for.

따라서 잡음 전달 특성 및 신호 전달 특성을 고려하면, 브릿지 기판을 사용했을 경우 브릿지 선로의 너비는 신호 전달 특성을 보상할 수 있을 만큼 크기를 결정하는 것이 좋다. Therefore, considering the noise transfer characteristics and the signal transfer characteristics, when the bridge substrate is used, the width of the bridge line should be large enough to compensate for the signal transfer characteristics.

도9a 및 도9b에는 브릿지 기판과 슬롯 기판에 대한 잡음 전달 특성 및 신호 전달 특성 그래프가 도시되어 있다. 도9를 보면 브릿지 선로가 잡음 전달 경로를 만들어 줌으로써 잡음 레벨이 높아지는 것을 확인할 수 있고, 브릿지 선로가 궤환 전류를 보상해주기 때문에 슬롯기판에 비해 신호 전달이 좋은 것을 확인할 수 있다. 9A and 9B show graphs of noise transfer and signal transfer characteristics for the bridge substrate and the slot substrate. 9, it can be seen that the noise level is increased by the bridge line making the noise transmission path, and the signal transmission is better than that of the slot substrate because the bridge line compensates the feedback current.

이와 같은 슬롯 기판은 잡음 전달 특성은 우수하지만, 반면 슬롯에 의한 궤환전류 평면이 격리되기 때문에, 신호 무결성 관점에서 문제점이 있다. 또한 브릿지 선로를 이용한 기판은 신호 무결성을 보상할 수 있으나 잡음이 브릿지 선로를 통해서 전달되기 때문에 불요 전자파가 전달되는 단점이 있다. Such a slot substrate has excellent noise transfer characteristics, but has a problem in terms of signal integrity because the feedback current plane by the slot is isolated. In addition, the substrate using the bridge line can compensate for the signal integrity, but since the noise is transmitted through the bridge line, unnecessary electromagnetic waves are transmitted.

본 발명의 목적은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 슬롯 기판과 비교해서 신호 전달 특성이 향상되고, 브릿지 기판과 비교해서 불요전자파 전달 특성을 개선할 수 있는 인쇄회로기판 구조를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a printed circuit board structure capable of improving the signal transmission characteristics compared to slot substrates and improving the unnecessary electromagnetic wave transmission characteristics compared to bridge substrates. .

상기한 목적을 달성하기 위한 본 발명의 특징에 따르면, 슬롯(slot)에 의해 미리 설정된 간격을 두고 적어도 두 개로 배열된 인쇄회로기판; 상기 인쇄회로기판 상호간을 연결하는 연결부재; 를 포함하여 구성하고, 상기 연결부재는 미리 설정된 도전율을 갖는 전기저항성 재료이고, 상기 도전율은 상기 인쇄회로기판 상호간의 신호전달 특성 및 잡음전달 억제특성에 기초하여 정해지되, 300~500s/m의 범위를 갖는다.According to a feature of the present invention for achieving the above object, a printed circuit board arranged in at least two at a predetermined interval by a slot; A connection member connecting the printed circuit boards to each other; And the connection member is an electrically resistive material having a predetermined conductivity, and the conductivity is determined based on signal transmission characteristics and noise transmission suppression characteristics between the printed circuit boards, Has a range.

상기 전기저항성 재료는 상기 슬롯 형성된 인쇄회로기판의 궤환 전류 평면에 병렬 저항의 새로운 경로를 형성한다.The electrically resistive material forms a new path of parallel resistance in the feedback current plane of the slotted printed circuit board.

삭제delete

상기한 구성을 갖는 본 발명의 인쇄회로기판에 따르면 다음과 같은 효과가 있다. According to the printed circuit board of the present invention having the above configuration has the following effects.

즉 일반적인 슬롯 기판은 불요전자파 전달 특성을 억제할 수 있으나 신호 전달 특성에 단점이 있고, 브릿지 기판은 신호 전달 특성을 우수하나 브릿지에 의해 불요전자파가 전달되는 단점이 있으나, 본 실시 예에서는 슬롯 형성된 인쇄회로기판 각각을 전기저항성 재료로 연결하여 구성함으로써, 신호 무결성을 보장하고 잡음 전달 특성 및 불요 전자파 복사 방출을 효과적으로 억제할 수 있다. That is, a general slot substrate can suppress unwanted electromagnetic wave transmission characteristics, but has a disadvantage in signal transmission characteristics, and a bridge substrate has excellent signal transmission characteristics but a disadvantage in that unwanted electromagnetic waves are transmitted by a bridge, but in this embodiment, slotted printing By connecting each circuit board with an electrically resistive material, it is possible to ensure signal integrity and effectively suppress noise transfer characteristics and unnecessary electromagnetic radiation emission.

다시 말하면, 인쇄회로기판에서의 직렬 커패시턴스로 등가 모델화 할 수 있는 슬롯된 궤환 전류 평면에 전기저항성 재료를 이용하여 병렬 저항의 새로운 경로를 형성하여 궤환 전류의 흐름을 보상하도록 하고, 또 불요 전자파의 전달 경로를 상기 전기저항성 재료의 저항 성분으로 차단하여 잡음 전달 특성 및 불요 전자파 복사 방출을 억제할 수 있는 효과가 있다.In other words, using a resistive material in a slotted feedback current plane that can be equivalently modeled as a series capacitance in a printed circuit board, a new path of parallel resistance is formed to compensate for the flow of the feedback current and transfer of unnecessary electromagnetic waves. By blocking the path with the resistive component of the electrically resistive material, it is possible to suppress noise transfer characteristics and unwanted electromagnetic radiation emission.

이하, 본 발명에 의한 전기저항성 재료를 이용한 인쇄회로기판 구조를 첨부된 도면에 도시된 바람직한 실시 예를 참조하여 상세하게 설명한다. Hereinafter, a printed circuit board structure using an electrically resistive material according to the present invention will be described in detail with reference to a preferred embodiment shown in the accompanying drawings.

본 실시 예는 인쇄회로기판에 전기저항성 재료를 이용하여 신호 무결성 및 잡음 전달 특성을 개선하기 위한 것이다. This embodiment is to improve signal integrity and noise transfer characteristics by using an electrically resistive material for a printed circuit board.

도10a는 본 발명의 실시 예에 따른 전송선로의 전달 특성 확인을 위한 시험기판이고, 도10b는 본 발명의 실시 예에 따른 잡음전달특성 확인을 위한 시험기판이다. Figure 10a is a test board for confirming the transmission characteristics of the transmission line according to an embodiment of the present invention, Figure 10b is a test board for confirming the noise transmission characteristics according to an embodiment of the present invention.

도10a 및 도10b을 보면, 전기저항성 재료(110)(210)가 전송선로를 따라 기판 사이를 연결하고 있음을 알 수 있다. 이 전기저항성 재료(110)(210)가 사용된 기판을 이하에서는 저항성 기판(resistive material board)(100)(200)이라 칭하기로 한다. 전기저항성 재료(110)(210)는 일반적으로 전기저항 성분을 가지고 있는 재료를 의미하는 것으로, 도전율(conductivity)를 가지고 있는 재료를 말한다. 이러한 전기저항성 재료(110)(210)는 전자기파를 차폐하는 차폐재로 사용되거나 흡수체로 사용된다. 10A and 10B, it can be seen that the electrically resistive material 110 and 210 are connected between the substrates along the transmission line. Substrates in which the electrically resistive materials 110 and 210 are used will hereinafter be referred to as resistive substrates 100 and 200. The electrically resistive material 110 and 210 generally mean a material having an electrical resistive component, and refers to a material having conductivity. The electrically resistive material 110, 210 is used as a shield to shield electromagnetic waves or used as an absorber.

본 실시 예에서의 전기저항성 재료(110)(210)는 슬롯 기판에서 궤환 전류 평면의 궤환 전류를 보상해주고, 또 저항을 통과하는 잡음 전달 경로는 손실 효과로 제거해주는 역할을 한다. 무엇보다 도전율이 적절하게 선택되면 궤환 전류를 보상할 수 있게 해준다. 통상 도전율 측정은 MIL-DTL-83528C에 정확하게 명시되어 있지만, 일반적으로 4-프로브 형태로 측정하게 된다. 4-프로브 방식으로 측정할 경우 측정 오차를 줄이기 위해서는 프로브와 시편의 접촉 저항을 최소로 할 수 있는 프로브를 사용해야 한다.In the present embodiment, the electrically resistive material 110 or 210 compensates for the feedback current of the feedback current plane in the slot substrate, and removes the noise transmission path through the resistor with a loss effect. Best of all, if the conductivity is properly selected, it can compensate for the feedback current. Conductivity measurements are normally specified in MIL-DTL-83528C, but are generally measured in the form of 4-probes. In the case of 4-probe measurement, it is necessary to use a probe that minimizes the contact resistance between the probe and the specimen in order to reduce the measurement error.

이와 같이 전기저항성 재료가 사용된 경우의 저항성 기판(100)(200)에서의 신호 전달 특성 및 잡음 전달 특성을 도11에 도시하고 있다. 11 shows signal transmission characteristics and noise transmission characteristics in the resistive substrates 100 and 200 when the electrically resistive material is used.

도11a 및 도11b에 나타난 바와 같이 도전율의 변환에 따른 신호 전달 특성 및 잡음 전달 특성을 시뮬레이션을 하였는데, 시뮬레이션에 사용된 전기저항성 재료는 두께 = 0.25mm, 너비 = 1mm, 슬롯 = 1mm로 고정하였고, 도전율은 100 ~ 900 s/m 변화시키면서 시뮬레이션하였다. As shown in FIGS. 11A and 11B, the signal transmission characteristics and the noise transmission characteristics according to the conversion of the conductivity were simulated. The resistivity material used in the simulation was fixed at a thickness of 0.25 mm, a width of 1 mm, and a slot of 1 mm. The conductivity was simulated with varying 100 to 900 s / m.

시뮬레이션 결과를 살펴보면, 도전율이 큰 재료를 사용한 경우 신호 전달 특성은 개선되지만 잡음 전달이 증가하는 단점이 있고, 반면 도전율이 낮은 재료를 사용한 경우 잡음 전달 특성은 개선되지만 신호 전달 특성이 안 좋아지는 것을 확 인할 수 있다. The simulation results show that the use of materials with high conductivity improves signal transfer but increases noise transfer, while the materials with low conductivity improves noise transfer but poor signal transfer. can do.

그래서 적절한 도전율을 가진 전기저항성 재료를 선택하는 것이 무엇보다 중요하다. 본 실시 예에서는 도전율 400 s/m의 전기저항성 재료를 사용한다. That is why it is important to choose an electrically resistive material with adequate conductivity. In this embodiment, an electrically resistive material having a conductivity of 400 s / m is used.

다음에는, 슬롯 기판과, 브릿지 기판과, 저항성 기판의 특성 비교를 설명한다. Next, the comparison of the characteristics of a slot substrate, a bridge substrate, and a resistive substrate is demonstrated.

이는 도 12에 도시된 특성 그래프에 도시되어 있다. 도12a 및 도12b에는 슬롯기판, 브릿지기판, 저항성 기판에 대한 신호 전달 특성 및 잡음 전달 특성을 비교하고 있는 그래프이고, 도12c는 도12a를 확대한 그래프로서 브릿지 기판과 저항성 기판과의 신호 전달 특성을 나타내고 있다. This is shown in the characteristic graph shown in FIG. 12A and 12B are graphs comparing signal transmission characteristics and noise transmission characteristics of a slot substrate, a bridge substrate, and a resistive substrate, and FIG. 12C is an enlarged graph of signal transmission characteristics of a bridge substrate and a resistive substrate. Indicates.

도12a 및 도12b를 보면, 저항성 기판은 신호 전달 특성을 브릿지 기판의 신호 전달 특성과 유사하게 향상시키고, 잡음 전달 특성을 브릿지 선로와 비교해서 효과적으로 억제시키고 있음을 알 수 있다. 신호 전달 특성에서 도12c를 보면 저항성 기판과 브릿지 기판은 거의 유사하게 나타나고 있다. 특히, 500㎒ 근방에서 발생하는 공진 현상을 억제하는 것을 확인하였고, 잡음 전달 특성이 1㎓ 이하에서 약 10㏈ 이상 향상되었다. 12A and 12B, it can be seen that the resistive substrate improves the signal transfer characteristic similarly to the signal transfer characteristic of the bridge substrate and effectively suppresses the noise transfer characteristic in comparison with the bridge line. Referring to FIG. 12C in the signal transmission characteristic, the resistive substrate and the bridge substrate are almost similar. In particular, it was confirmed that suppressing the resonance phenomenon occurring in the vicinity of 500MHz, the noise transfer characteristics improved from about 1kHz or less to about 10kHz or more.

도13은 시간 영역에서의 신호 전달 특성을 나타내고 있는 그래프이다. 13 is a graph showing signal transmission characteristics in the time domain.

시간 영역에서의 신호 전달 특성을 확인하기 위해 주파수 100㎒, 3.3 Vp-p, 50% 듀티 사이클로 신호를 인가하였다. The signal was applied at a frequency of 100 MHz, 3.3 Vp-p, and 50% duty cycle to confirm the signal propagation characteristics in the time domain.

이를 보면 전기저항성 재료를 통과하기 때문에 약 0.5V의 전압 강하가 발생하였지만 저항성 기판은 신호가 브릿지 기판과 비교해서 거의 차이가 없는 것을 알 수 있다. 또한 슬롯 기판과 비교해서 뚜렷하게 신호 무결성이 향상된 것을 알 수 있다. This shows that a voltage drop of about 0.5V occurred due to the passage of the electrically resistive material, but the resistive substrate showed little difference compared to the bridge substrate. It can also be seen that the signal integrity is significantly improved compared to the slot substrate.

한편 본 실시 예에서는 고속 신호 전송시 심각한 신호 왜곡을 발생시키는 누화현상에 대해서도 슬롯기판, 브릿지기판, 저항성 기판 상호간 특성을 비교하고 있다. On the other hand, the present embodiment compares the characteristics of the slot substrate, the bridge substrate, and the resistive substrate with respect to crosstalk which causes severe signal distortion during high-speed signal transmission.

도14에는 누화 현상을 측정하기 위한 기판들로서, 도14a는 기준기판, 도14b는 슬롯기판, 도14c는 브릿지기판, 도14d는 저항성 기판의 사시도이다. FIG. 14 shows substrates for measuring crosstalk, FIG. 14A is a reference substrate, FIG. 14B is a slot substrate, FIG. 14C is a bridge substrate, and FIG. 14D is a perspective view of a resistive substrate.

도14에 도시된 각 기판들의 전송 선로는 마이크로 스트립 타입으로 각 선로는 50Ω으로 정합시켰다. 또 선로 폭은 1.1mm, 선로와 선로 사이의 간격은 3mm로 하였다. 입력 신호는 주파수 100㎒, 3.3 Vp-p, 50% 듀티 사이클의 고속 신호를 인가하였다. The transmission lines of the respective substrates shown in Fig. 14 were matched with a microstrip type and each line was 50 mV. The width of the track was 1.1 mm, and the distance between the track and the track was 3 mm. The input signal was a high frequency signal with a frequency of 100 MHz, 3.3 Vp-p, and 50% duty cycle.

이러한 시뮬레이션 결과는 도15에 나타내고 있다. This simulation result is shown in FIG.

도15a는 NEXT(near-end crosstalk) 현상의 그래프이고, 도15b는 FEXT(far-end crosstalk) 현상의 그래프이다. NEXT는 인접한 전선의 신호를 방해하는 전자기적 필드에 의한 혼선 효과이고, FEXT는 반대 방향의 입력측 신호에 의한 간섭이 입력측의 신호를 감쇠시키는 현상이다. FIG. 15A is a graph of a near-end crosstalk phenomenon, and FIG. 15B is a graph of a far-end crosstalk phenomenon. NEXT is a crosstalk effect caused by an electromagnetic field that interferes with signals of adjacent wires, and FEXT is a phenomenon in which interference by input signals in opposite directions attenuates input signals.

그 중 NEXT 시뮬레이션 결과를 보면 슬롯 기판은 최대 800 m Vp-p의 누화 현상이 발생하고, 저항성 기판은 최대 300 m Vp-p로 약 500 m Vp-p의 전압 억제 효과가 있음을 알 수 있다. The NEXT simulation results show that slot substrates exhibit crosstalk of up to 800 m Vp-p and resistive substrates up to 300 m Vp-p with a voltage suppression effect of about 500 m Vp-p.

다음으로 각 기판들에 대한 불요 전자파 복사 방출을 확인하는데, 불요 전자 파 복사 방출시 잡음 소스원은 'York EMC Services Ltd.'의 'the Comparison Noise Emitter Ⅲ(CNE Ⅲ)를 사용하였다. Next, to confirm the unwanted electromagnetic radiation emission for each substrate, the noise source as the source of unwanted electromagnetic radiation emission was used the 'The Comparison Noise Emitter III (CNE III)' of 'York EMC Services Ltd.'.

불요 전자파 복사 방출 측정 결과 그래프가 도16에 나타나 있다. An undesired electromagnetic radiation emission measurement result graph is shown in FIG.

도16을 보면, 슬롯 기판은 잡음 전달 특성이 억제된 기판이므로 불요 전자파 방출 효과가 다른 시험 기판과 비교해서 좋은 특성이 나타난다. Referring to Fig. 16, since the slot substrate is a substrate in which noise transfer characteristics are suppressed, the characteristics of the undesired electromagnetic wave emission effect are better than those of other test substrates.

그리고 저항성 기판은 브릿지 기판과 비교해서 500㎒ ~ 900㎒ 까지 최대 12 dBu V/m 향상된 결과를 확인할 수 있다. 측정된 결과 값은 표2와 같다.In addition, the resistive substrate can improve the results up to 12 dBu V / m from 500 MHz to 900 MHz compared to the bridge substrate. The measured results are shown in Table 2.

[표 2]TABLE 2

주파수frequency Radiated Emission(dBu V/m)Radiated Emission (dBu V / m) 슬롯 기판Slot board 브릿지 기판Bridge board 저항성 기판Resistive substrate 73.8㎒73.8 MHz 28.328.3 32.232.2 30.530.5 103.6㎒103.6 MHz 33.233.2 43.243.2 40.640.6 288.6㎒288.6 MHz 2929 38.538.5 34.134.1 588.9㎒588.9 MHz 24.824.8 39.139.1 28.328.3 706.8㎒706.8 MHz 26.326.3 43.243.2 32.232.2

이상에서와 같이 본 실시 예에 따르면, 전기저항성 재료를 이용하여 신호 무결성을 보장하고 잡음 전달 특성 및 불요 전자파 복사 방출을 효과적으로 억제할 수 있는 방안을 제안하고 있다. 즉 전기저항성 재료는 직렬 커패시턴스로 등가 모델화할 수 있는 슬롯된 궤환 전류 평면에 병렬 저항의 새로운 경로를 형성하여 궤환 전류의 흐름을 보상하고, 또 불요 전자파의 전달 경로를 저항 성분으로 차단해주어 잡음 전달 특성 및 불요 전자파 복사 방출을 억제한다.  As described above, according to the present embodiment, a method of guaranteeing signal integrity and effectively suppressing noise transmission characteristics and unnecessary electromagnetic radiation emission by using an electrically resistive material is proposed. In other words, the electrically resistive material compensates for the flow of the feedback current by forming a new path of parallel resistance in the slotted feedback current plane that can be equivalently modeled in series capacitance, and blocks the transmission path of the undesired electromagnetic wave as a resistance component. And suppressing unwanted electromagnetic radiation emission.

이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명의 속하는 기술분야의 통상 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다. Although described with reference to the illustrated embodiment of the present invention as described above, this is merely exemplary, those skilled in the art to which the present invention pertains various modifications without departing from the spirit and scope of the present invention. It will be apparent that other embodiments may be modified and equivalent. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

도1은 일반적인 잡음 전달 특성을 설명하기 위해 시험 기판 사시도.1 is a perspective view of a test substrate for explaining general noise transfer characteristics.

도2는 도1의 시험기판의 잡음 전달 특성 그래프.Figure 2 is a graph of noise transfer characteristics of the test substrate of Figure 1;

도3은 슬롯 형성된 인쇄회로기판 구조도.3 is a schematic diagram of a slotted printed circuit board.

도4는 도3의 잡음 전달 특성 그래프.4 is a noise transfer characteristic graph of FIG.

도5a 및 도5b는 슬롯된 접지면을 가지는 마이크로스트립라인 및 그 등가회로도.5A and 5B are microstriplines with slotted ground planes and equivalent circuit diagrams thereof.

도6은 도5의 인쇄회로기판에서의 신호왜곡현상을 설명하기 위한 시뮬레이션에 대한 결과 그래프로서, 도6a는 주파수 응답 특성 그래프이고, 도6b는 시간 영역 응답 특성 그래프.FIG. 6 is a result graph for simulation for explaining signal distortion in the printed circuit board of FIG. 5, FIG. 6A is a graph of frequency response characteristic, and FIG. 6B is a graph of time domain response characteristic.

도7a 및 도7b은 브릿지 선로를 사용했을 때의 잡음전달특성 및 신호전달특성을 확인하기 위한 시험기판 구조도.7A and 7B are structural diagrams of test boards for confirming noise and signal transmission characteristics when a bridge line is used.

도8a 및 도8b은 도7a와 도7b의 시험기판을 이용한 시뮬레이션에 대한 결과 그래프로서, 도8a는 잡음 전달 특성 그래프이고, 도8b는 전송선로의 전달 특성 그래프.8A and 8B are graphs of the results of the simulation using the test substrates of FIGS. 7A and 7B. FIG. 8A is a graph of noise transmission characteristics, and FIG. 8B is a graph of transmission characteristics of a transmission line.

도9a 및 도9b는 브릿지 기판과 슬롯 기판에 대한 잡음 전달 특성 및 신호 전달 특성 그래프.9A and 9B are graphs of noise transfer characteristics and signal transfer characteristics for a bridge substrate and a slot substrate.

도10은 본 발명의 실시 예에 따른 인쇄회로기판 구조도로서, 10 is a structural diagram of a printed circuit board according to an embodiment of the present invention;

도10a는 전송선로의 전달 특성 확인을 위한 시험기판, Figure 10a is a test board for confirming the transmission characteristics of the transmission line,

도10b는 잡음전달특성 확인을 위한 시험기판.Figure 10b is a test board for confirming the noise transfer characteristics.

도11은 도10의 저항성 기판의 신호 전달 특성 및 잡음 전달 특성 그래프.FIG. 11 is a graph of signal transmission characteristics and noise transmission characteristics of the resistive substrate of FIG. 10; FIG.

도12는 본 발명의 실시 예에 따른 저항성 기판을 슬롯 기판 및 브릿지 기판과의 특성을 비교한 그래프로서,12 is a graph comparing characteristics of a resistive substrate with a slot substrate and a bridge substrate according to an embodiment of the present invention;

도12a 및 도12b에는 슬롯기판, 브릿지기판, 저항성 기판에 대한 신호 전달 특성 및 잡음 전달 특성을 비교하고 있는 그래프.12A and 12B are graphs comparing signal transmission characteristics and noise transmission characteristics for a slot substrate, a bridge substrate, and a resistive substrate.

도12c는 도12a를 확대한 그래프로서 브릿지 기판과 저항성 기판과의 신호 전달 특성 그래프.12C is an enlarged graph of FIG. 12A and illustrates a graph of signal transmission characteristics between a bridge substrate and a resistive substrate.

도13은 도12의 각 기판에 대해 시간 영역에서의 신호 전달 특성을 나타내는 그래프.FIG. 13 is a graph showing signal transmission characteristics in the time domain for each substrate of FIG. 12; FIG.

도14는 본 발명의 저항성 기판에 대한 누화 현상을 설명하기 위해 제공되는 기판으로, 도14a는 기준기판, 도14b는 슬롯기판, 도14c는 브릿지기판, 도14d는 저항성 기판의 사시도.Fig. 14 is a substrate provided for explaining a crosstalk phenomenon for the resistive substrate of the present invention, Fig. 14A is a reference substrate, Fig. 14B is a slot substrate, Fig. 14C is a bridge substrate, and Fig. 14D is a perspective view of the resistive substrate.

도15의 도14에 도시된 기판들에 대한 누화 현상을 나타내는 그래프로, 15 is a graph showing a crosstalk phenomenon for the substrates shown in FIG.

도15a는 NEXT(near-end crosstalk) 현상의 그래프, 15a is a graph of a near-end crosstalk phenomenon,

도15b는 FEXT(far-end crosstalk) 현상의 그래프.15B is a graph of far-end crosstalk (FEXT) phenomenon.

도16은 본 발명의 실시 예에 따른 저항성 기판의 불요 전자파 복사 방출 측정 결과를 나타내고 있는 그래프.Fig. 16 is a graph showing the measurement result of the unnecessary electromagnetic radiation emission of the resistive substrate according to the embodiment of the present invention.

Claims (3)

슬롯(slot)에 의해 미리 설정된 간격을 두고 적어도 두 개로 배열된 인쇄회로기판; 그리고, A printed circuit board arranged in at least two at predetermined intervals by a slot; And, 상기 인쇄회로기판 상호간을 연결하는 연결부재; 를 포함하여 구성하고, A connection member connecting the printed circuit boards to each other; And including 상기 연결부재는 미리 설정된 도전율을 갖는 전기저항성 재료이고, 상기 도전율은 상기 인쇄회로기판 상호간의 신호전달 특성 및 잡음전달 억제특성에 기초하여 정해지되, 300~500s/m의 범위를 갖는 것을 특징으로 하는 인쇄회로기판 구조.The connecting member is an electrically resistive material having a predetermined conductivity, and the conductivity is determined based on signal transmission characteristics and noise transmission suppression characteristics between the printed circuit boards, and has a range of 300 to 500 s / m. Printed circuit board structure. 제1항에 있어서, The method of claim 1, 상기 전기저항성 재료는 상기 슬롯 형성된 인쇄회로기판의 궤환 전류 평면에 병렬 저항의 새로운 경로를 형성하는 것을 특징으로 하는 인쇄회로기판 구조.Wherein the electrically resistive material forms a new path of parallel resistance in the feedback current plane of the slotted printed circuit board. 삭제delete
KR1020080055880A 2008-06-13 2008-06-13 Printed circuit board using electric resistive materials KR101017943B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080055880A KR101017943B1 (en) 2008-06-13 2008-06-13 Printed circuit board using electric resistive materials

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080055880A KR101017943B1 (en) 2008-06-13 2008-06-13 Printed circuit board using electric resistive materials

Publications (2)

Publication Number Publication Date
KR20090129789A KR20090129789A (en) 2009-12-17
KR101017943B1 true KR101017943B1 (en) 2011-03-08

Family

ID=41689679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080055880A KR101017943B1 (en) 2008-06-13 2008-06-13 Printed circuit board using electric resistive materials

Country Status (1)

Country Link
KR (1) KR101017943B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034166U (en) * 1996-12-10 1998-09-05 이형도 Board Connecting Structure of Gate Isolation Transistor Module
JPH10308580A (en) 1997-05-07 1998-11-17 Rohm Co Ltd Jointing method of modular board
KR19990051014A (en) * 1997-12-19 1999-07-05 왕중일 Tuner Substrate Structure
US20070252269A1 (en) * 2006-05-01 2007-11-01 En-Min Jow Substrate structure for semiconductor package and package method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980034166U (en) * 1996-12-10 1998-09-05 이형도 Board Connecting Structure of Gate Isolation Transistor Module
JPH10308580A (en) 1997-05-07 1998-11-17 Rohm Co Ltd Jointing method of modular board
KR19990051014A (en) * 1997-12-19 1999-07-05 왕중일 Tuner Substrate Structure
US20070252269A1 (en) * 2006-05-01 2007-11-01 En-Min Jow Substrate structure for semiconductor package and package method thereof

Also Published As

Publication number Publication date
KR20090129789A (en) 2009-12-17

Similar Documents

Publication Publication Date Title
US7446624B2 (en) Transmission line and wiring forming method
US6372996B2 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
US7149092B2 (en) Printed circuit board
JP2006302986A (en) Main board for back plane bus
US6225568B1 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
KR20100073223A (en) Design method of power distribution network(pdn) structures for suppressing the noise and improving the signal integrity
JP3397707B2 (en) Substrate with shield plane with various aperture patterns for transmission time and impedance control
KR101308970B1 (en) Multi layer PCB for suppressing the unwanted electromagnetic fields and noise
WO2012039120A2 (en) Printed circuit board
US7307492B2 (en) Design, layout and method of manufacture for a circuit that taps a differential signal
JP6843312B1 (en) Circuit boards and electronic devices
US20080053689A1 (en) Substrate for high-speed circuit
Chen et al. Power bus isolation using power islands in printed circuit boards
Balakrishnan et al. Crosstalk and EMI reduction using enhanced guard trace technique
WO2011012372A1 (en) Electronic circuit
US20130127559A1 (en) Suppression of far-end crosstalk and timing jitter by using rectangular resonators
KR101017943B1 (en) Printed circuit board using electric resistive materials
JP2735060B2 (en) Printed circuit board, printed circuit board design method, and printed circuit board manufacturing apparatus
Kam et al. A new twisted differential line structure on high-speed printed circuit boards to enhance immunity to crosstalk and external noise
Yokesh et al. Crosstalk reduction using novel cross-shaped resonators with via fence in high-frequency transmission lines
Sudo et al. Experimental characterization and numerical modeling approach of meander delay lines
US7102466B2 (en) Method of reducing switching noise in a power distribution system by external coupled resistive terminators
KR100516388B1 (en) Circuit board having shielding planes with varied void opening patterns for controlling the impedance and the transmission time
Henridass et al. Defective ground plane structure for broadband crosstalk reduction in PCBs
US20230276567A1 (en) Multilayer circuit board having signal and power isolation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10