KR101006501B1

KR101006501B1 - Method of manufacturing semiconductor device

Info

Publication number: KR101006501B1
Application number: KR1020030038746A
Authority: KR
Inventors: 조일현
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2003-06-16
Filing date: 2003-06-16
Publication date: 2011-01-07
Also published as: KR20040108013A

Abstract

본 발명은 구리배선 형성시에 절연막으로 이용되는 FSG막과 그 위에 증착되는 확산방지막간의 들뜸 현상을 방지할 수 있는 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 소정 도전 패턴들이 형성된 반도체 기판 상에 층간절연막으로서 FSG막을 형성하는 단계와, 상기 FSG막을 식각하여 도전 패턴을 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치를 매립하도록 기판 결과물 상에 구리막을 증착하는 단계와, 상기 FSG막이 노출될 때까지 구리막을 CMP하여 트렌치 내에 구리배선을 형성하는 단계와, 상기 FSG막의 표면 일부 두께를 식각하여 상기 FSG막 표면에 흡수된 대기중의 수분 및 CMP시 세정용액의 수분을 제거하는 단계와, 상기 기판 결과물 상에 구리배선으로부터의 구리 확산을 방지하기 위한 비금속 확산방지막을 증착하는 단계를 포함한다. 본 발명에 따르면, 구리막의 CMP 후에 수분이 흡수된 FSG막의 표면을 건식 식각으로 제거함으로써 상기 FSG막과 그 위에 증착되는 확산방지막간의 접착력 향상을 통해 상기 막들 사이의 들뜸 현상을 방지할 수 있으며, 그래서, 소자 특성 및 수율을 향상시킬 수 있다. The present invention discloses a method of manufacturing a semiconductor device capable of preventing the floating phenomenon between an FSG film used as an insulating film in forming a copper wiring and a diffusion barrier film deposited thereon. The disclosed method includes forming an FSG film as an interlayer insulating film on a semiconductor substrate having predetermined conductive patterns formed thereon, forming a trench to expose the conductive pattern by etching the FSG film, and filling the trench to fill the trench. Depositing a copper film on the surface, forming a copper wiring in the trench by CMPing the copper film until the FSG film is exposed, and etching the partial thickness of the surface of the FSG film to absorb moisture in the surface of the FSG film And removing moisture of the cleaning solution during CMP, and depositing a non-metal diffusion barrier layer on the substrate resultant to prevent copper diffusion from copper wiring. According to the present invention, by removing the surface of the moisture absorbed FSG film after the CMP of the copper film by dry etching, it is possible to prevent the lifting phenomenon between the film through the improved adhesion between the FSG film and the diffusion barrier film deposited thereon. The device characteristics and yield can be improved.

Description

Method of manufacturing semiconductor device

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.1A to 1D are cross-sectional views illustrating processes for manufacturing a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체 기판 2 : 제1절연막1 semiconductor substrate 2 first insulating film

3 : 식각정지막 4 : 제2절연막 3: etch stop film 4: second insulating film

5 : 트렌치 6 : 구리배선5: trench 6: copper wiring

7 : 수분 흡수 산화막 8 : 비금속 확산방지막7: water absorption oxide film 8: nonmetal diffusion barrier

본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 구리배선 형성시에 절연막으로 이용되는 FSG막과 그 위에 증착되는 확산방지막간의 들뜸 현상을 방지하기 위한 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for preventing the floating phenomenon between an FSG film used as an insulating film and a diffusion barrier film deposited thereon when forming copper wiring.

주지된 바와 같이, 금속배선은 듀얼 다마신(dual damascene) 또는 싱글 다마신(single damascene) 공정 기술을 이용하여 형성하고 있다. 이것은 금속막을 식각하기 위한 기존의 RIE(Reactive Ion Etching) 공정으로는 금속배선의 신뢰성 및 재 현성을 확보하지 못함을 극복하기 위한 것이다. As is well known, metallization is formed using dual damascene or single damascene process technology. This is to overcome the failure to secure the reliability and reproducibility of the metal wiring by the existing reactive ion etching (RIE) process for etching the metal film.

이와 같은 듀얼 또는 싱글 다마신 공정에 따르면, 금속배선은 콘택홀을 포함한 트렌치 형성 공정과, 금속막 증착 공정 및 이에 대한 CMP(Chemical Mechanical Polishing) 공정을 통해 형성하게 되므로, 공정의 용이함 및 식각 데미지 발생을 방지하는 효과를 얻게 된다. According to the dual or single damascene process, the metal wiring is formed through a trench formation process including a contact hole, a metal film deposition process, and a chemical mechanical polishing (CMP) process, thereby facilitating process and etching damage. You will get the effect of preventing.

한편, 상기 듀얼 다마신 또는 싱글 다마신 공정을 이용한 금속배선, 예컨데, 구리배선을 형성함에 있어서, 층간절연막으로서는 FSG막이 주로 이용되고 있으며, 또한, FSG막 상에는 구리배선으로부터의 구리(Cu) 확산을 방지하기 위해서 SiN, SiC, 또는, SiCN 등과 같은 구리 확산방지막을 형성하고 있다. On the other hand, in forming the metal wiring, for example, copper wiring using the dual damascene or single damascene process, an FSG film is mainly used as the interlayer insulating film, and on the FSG film, copper (Cu) diffusion from the copper wiring is applied. In order to prevent this, a copper diffusion barrier film such as SiN, SiC, or SiCN is formed.

그런데, 층간절연막으로서 FSG막을 적용할 경우, 상기 FSG막이 공기중에 오랬동안 노출되면, FSG막에 수분이 흡착되면서 상기 FSG막 내의 F와 수분이 반응하여 HF가 형성되고, 이러한 HF가 FSG막 상에 증착되는 확산방지막에 나쁜 영향을 주어 접착력(adhesion)을 저하시킴으로써 확산방지막의 박리(delamination) 또는 벗겨짐(feeling), 그리고, 막 내의 버블(bubble)이 일어나게 된다. However, when the FSG film is applied as an interlayer insulating film, when the FSG film is exposed to air for a long time, moisture is adsorbed to the FSG film and moisture reacts with the F in the FSG film to form HF, and such HF is formed on the FSG film. By adversely affecting the deposited diffusion barrier and lowering adhesion, delamination or feeling of the diffusion barrier occurs, and bubbles in the membrane occur.

이에 따라, 종래에는 FSG막의 증착 후에 고온 진공 상태에서 열을 가하여 상기 FSG막 내의 수분을 증발시킴으로써 상기한 문제가 발생되지 않도록 하고 있다. Thus, conventionally, after the deposition of the FSG film, heat is applied in a high temperature vacuum state to evaporate the moisture in the FSG film so that the above-mentioned problem does not occur.

그러나, 이 방법은 구리의 힐락(hillock)을 유발함으로써 오히려 구리배선의 신뢰성을 저하시키게 된다. 특히, 이러한 문제는 CMP 공정의 포스트 세정 단계에서 수분이 강제로 FSG막에 흡수되기 때문에 구리막의 CMP 후에 더욱 심각하게 나타난다. However, this method causes the hillock of copper, which in turn lowers the reliability of the copper wiring. In particular, this problem is more serious after the CMP of the copper film because water is forcibly absorbed in the FSG film during the post-cleaning step of the CMP process.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 구리배선 형성시에 층간절연막으로 이용되는 FSG막과 그 위에 증착되는 확산방지막간의 접착력을 높일 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, to provide a method for manufacturing a semiconductor device that can increase the adhesion between the FSG film used as an interlayer insulating film and the diffusion barrier film deposited thereon when forming copper wiring. The purpose is.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 소정 도전 패턴들이 형성된 반도체 기판 상에 층간절연막으로서 FSG막을 형성하는 단계; 상기 FSG막을 식각하여 도전 패턴을 노출시키는 트렌치를 형성하는 단계; 상기 트렌치를 매립하도록 기판 결과물 상에 구리막을 증착하는 단계; 상기 FSG막이 노출될 때까지 구리막을 CMP하여 트렌치 내에 구리배선을 형성하는 단계; 상기 FSG막의 표면 일부 두께를 식각하여 상기 FSG막 표면에 흡수된 대기중의 수분 및 CMP시 세정용액의 수분을 제거하는 단계; 및 상기 기판 결과물 상에 구리배선으로부터의 구리 확산을 방지하기 위한 비금속 확산방지막을 증착하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다. In order to achieve the above object, the present invention comprises the steps of forming an FSG film as an interlayer insulating film on a semiconductor substrate formed with a predetermined conductive pattern; Etching the FSG layer to form a trench to expose a conductive pattern; Depositing a copper film on a substrate output to bury the trench; CMPing the copper film until the FSG film is exposed to form copper wiring in the trench; Etching a portion of the surface of the FSG film to remove moisture in the air absorbed on the surface of the FSG film and water of the cleaning solution during CMP; And depositing a non-metal diffusion barrier layer on the substrate resultant to prevent diffusion of copper from the copper wiring.

여기서, 상기 FSG막 표면의 식각은 C4F8, CHF3, CF4, O2 및 Ar이 혼합된 가스의 플라즈마를 이용한 건식 식각으로 수행하며, 이때, 압력을 10∼100mTorr, 온도를 17∼25℃, 가스 유량을 10∼50㎖/분, 그리고, 식각 속도를 6000∼7000Å/분 으로 하는 조건 하에서 FSG 표면의 50∼500Å의 두께를 식각한다. Here, the etching of the surface of the FSG film is performed by dry etching using a plasma of a gas in which C4F8, CHF3, CF4, O2, and Ar are mixed. In this case, the pressure is 10 to 100 mTorr, the temperature is 17 to 25 ° C, and the gas flow rate is The thickness of 50-500 kPa of the surface of an FSG is etched under the conditions which are 10-50 ml / min and an etching rate is 6000-7000 kPa / min.

상기 비금속 확산방지막은 SiN, SiC 또는 SiCN의 어느 하나로 이루어지며, 500∼2000Å의 두께로 증착한다. The non-metallic diffusion barrier film is made of any one of SiN, SiC or SiCN, and deposited to a thickness of 500 ~ 2000Å.

본 발명에 따르면, 구리막의 CMP 후에 수분이 흡수된 FSG막의 표면을 건식 식각으로 제거함으로써 상기 FSG막과 그 위에 증착되는 확산방지막간의 접착력 향상을 통해 상기 막들 사이의 들뜸 현상을 방지할 수 있으며, 그래서, 소자 특성 및 수율을 향상시킬 수 있다. According to the present invention, by removing the surface of the moisture absorbed FSG film after the CMP of the copper film by dry etching, it is possible to prevent the lifting phenomenon between the film through the improved adhesion between the FSG film and the diffusion barrier film deposited thereon. The device characteristics and yield can be improved.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1d는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.1A to 1D are cross-sectional views of processes for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 공지의 공정에 따라 소정의 도전 패턴들(도시안됨)이 형성된 반도체 기판(1)의 전 영역 상에 상기 도전 패턴들을 덮도록 제1절연막(2)을 형성한다. 그런다음, 상기 제1절연막(2) 상에, 예컨데, 질화막으로 이루어진 식각정지막(3)을 200∼10000Å의 두께로 형성한 후, 상기 식각정지막(3) 상에 층간절연막으로서 FSG막으로된 제2절연막(4)을 형성한다. 이어서, 공지의 포토 및 식각 공정에 따라 제2절연막(4)과 식각정지막(3) 및 제1절연막을 식각하고, 이를 통해, 도전 패턴을 노출시키는 트렌치(5)를 형성한다. Referring to FIG. 1A, a first insulating layer 2 is formed on the entire region of the semiconductor substrate 1 on which predetermined conductive patterns (not shown) are formed according to a known process. Then, on the first insulating film 2, for example, an etching stop film 3 made of a nitride film is formed to a thickness of 200 to 10000 GPa, and then an FSG film as an interlayer insulating film on the etching stop film 3 is formed. A second insulating film 4 is formed. Subsequently, the second insulating film 4, the etch stop film 3, and the first insulating film are etched according to a known photo and etching process, thereby forming a trench 5 exposing the conductive pattern.

여기서, 상기 트렌치(5)는 실질적으로 도전 패턴을 노출시키는 콘택홀을 포함하는 것으로 이해될 수 있다. Here, the trench 5 may be understood to include a contact hole that substantially exposes the conductive pattern.

도 1b를 참조하면, 트렌치(5)를 매립하도록 제2절연막(4) 상에 전기도금 방식에 따라 구리막을 증착한 후, 제2절연막(4)이 노출될 때까지 상기 구리막의 표면 을 CMP하여 구리배선(6)을 형성한다. 이때, 공기중에 있는 수분 및 CMP 공정에서의 세정 용액의 수분이 노출된 제2절연막(4)의 표면, 즉, FSG막의 표면에 흡수됨으로써, 상기 제2절연막(4)의 표면은 수분을 다량 흡수한 상태의 산화막(7 : 이하, "수분 흡수 산화막"으로 칭함)이 된다. Referring to FIG. 1B, a copper film is deposited on the second insulating film 4 by an electroplating method to fill the trench 5, and then CMP the surface of the copper film until the second insulating film 4 is exposed. Copper wiring 6 is formed. At this time, the moisture in the air and the surface of the second insulating film 4 exposed to the moisture of the cleaning solution in the CMP process, that is, the surface of the FSG film is absorbed, so that the surface of the second insulating film 4 absorbs a large amount of moisture. It becomes an oxide film (hereinafter referred to as "water absorption oxide film") in one state.

도 1c를 참조하면, 상기 기판 결과물에 대해 건식 식각을 행하고, 이를 통해, FSG막으로 이루어진 제2절연막 표면의 수분 흡수 산화막을 제거한다. 여기서, 상기 건식 식각은 C4F8, CHF3, CF4, O2 및 Ar 등이 혼합된 가스의 플라즈마 공정으로 수행하며, 아울러, 공정 압력은 10∼100mTorr, 공정 온도는 17∼25℃, 가스 유량은 10∼50㎖/분, 그리고, 식각속도는 6000∼7000Å/분 정도로 하여 수행한다. 예컨데, 상기 건식 식각은 FSG막으로된 제2절연막 표면의 50∼500Å 정도를 식각한다. Referring to FIG. 1C, dry etching is performed on the substrate resultant, thereby removing the moisture absorbing oxide layer on the surface of the second insulating layer formed of the FSG film. Here, the dry etching is performed by a plasma process of a gas in which C4F8, CHF3, CF4, O2, and Ar are mixed. In addition, the process pressure is 10 to 100 mTorr, the process temperature is 17 to 25 ° C, and the gas flow rate is 10 to 50. Ml / min, and the etching rate is carried out at about 6000 ~ 7000 Å / min. For example, the dry etching etches 50 to 500 kPa of the surface of the second insulating film made of the FSG film.

도 1d를 참조하면, 구리배선(6)으로부터 구리가 확산하는 것을 방지하기 위해 기판 결과물 상에 500∼2000Å의 두께로 SiN, SiC, SiCN 등으로 이루어진 비금속 확산방지막(8)을 증착한다. Referring to FIG. 1D, a nonmetal diffusion barrier 8 made of SiN, SiC, SiCN, or the like is deposited on the substrate resultant in order to prevent diffusion of copper from the copper wiring 6.

여기서, 이전 공정 단계에서 제2절연막 표면의 수분 흡수 산화막을 건식 식각을 통해 제거하였으므로, 이와 같은 FSG막으로된 제2절연막(4) 상에 비금속 확산방지막(8)을 증착한 경우, 상기 제2절연막(4)과 비금속 확산방지막(8)간의 접착력은 개선되며, 그래서, 상기 막들(4, 8) 사이의 들뜸 현상을 일어나지 않는다. Here, in the previous process step, since the water absorption oxide film on the surface of the second insulating film was removed by dry etching, when the non-metallic diffusion barrier 8 is deposited on the second insulating film 4 made of such FSG film, the second The adhesion between the insulating film 4 and the non-metallic diffusion preventing film 8 is improved, so that the lifting phenomenon between the films 4 and 8 does not occur.

이후, 도시하지는 않았으나, 공지의 후속 공정을 진행하여 본 발명에 따른 반도체 소자를 완성한다. Subsequently, although not shown in the drawings, the semiconductor device according to the present invention is completed by performing a known subsequent process.

한편, 전술한 본 발명의 실시예에서는 단층의 구리배선 형성 공정에 대해 도시하고 설명하였지만, 다층 구리배선 형성시에도 상기한 방법을 적용할 수 있다.Meanwhile, in the above-described embodiment of the present invention, the single-layer copper wiring forming process has been illustrated and described, but the above-described method may be applied even when the multilayer copper wiring is formed.

즉, 전술한 바와 같은 공정을 통해 하층의 구리배선들이 형성된 기판 결과물에 대해 제3절연막, 제2식각정치막 및 FSG막으로된 제4절연막을 순차 형성하는 공정과, 상기 막들을 식각하여 하층의 구리배선을 노출시키는 트렌치를 형성하는 공정과, 구리막의 증착 및 CMP를 통해 상층의 구리배선을 형성하는 공정과, 건식 식각을 행하여 층간절연막으로서 FSG막으로된 제4절연막 표면의 수분 흡수 산화막을 제거하는 공정, 및 재차 비금속 확산방지막을 형성하는 공정을 차례로 행함으로써 2층의 구리배선을 형성할 수 있다. That is, a process of sequentially forming a fourth insulating film made of a third insulating film, a second etching etched film, and an FSG film on the substrate product on which the lower copper wirings are formed through the above-described process; Forming a trench for exposing the copper wiring; forming a copper wiring in the upper layer through deposition of the copper film and CMP; and dry etching to remove the water absorbing oxide film on the surface of the fourth insulating film made of the FSG film as an interlayer insulating film. The copper wiring of two layers can be formed by carrying out the process of forming and a process of forming a nonmetallic diffusion barrier again.

이 경우에도 마찬가지로 FSG막으로된 제4절연막 표면의 수분에 의한 오염은 상층 구리배선 형성후의 추가 건식 식각을 통해 제거할 수 있으며, 그래서, 제4절연막과 그 위의 비금속 확산방지막 사이의 들뜸 현상을 방지할 수 있다. In this case as well, the contamination by the moisture on the surface of the fourth insulating film made of the FSG film can be removed by additional dry etching after the upper copper wiring is formed, thus eliminating the lifting phenomenon between the fourth insulating film and the nonmetal diffusion barrier thereon. You can prevent it.

이상에서와 같이, 본 발명은 절연막으로서 FSG막을 적용하면서 다마신 공정을 이용하는 구리배선 형성시에 구리막의 CMP 후 건식 식각을 추가하여 상기 FSG막 표면에 흡수된 수분을 제거해 줌으로써, 이러한 FSG막과 그 상에 증착되는 확산방지막간의 접착력 향상을 통해 상기 막들간의 들뜸 현상을 방지할 수 있으며, 이에 따라, 구리배선은 물론 소자 신뢰성 및 제조수율을 향상시킬 수 있다. As described above, the present invention removes the water absorbed on the surface of the FSG film by adding a dry etching after the CMP of the copper film when forming the copper wiring using the damascene process while applying the FSG film as the insulating film, thereby removing the FSG film and its It is possible to prevent the lifting phenomenon between the films by improving the adhesion between the diffusion barrier film deposited on the, thereby improving the copper wiring as well as device reliability and manufacturing yield.

기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.

Claims

Forming a second insulating film made of an FSG film as a first insulating film, an etch stop film, and an interlayer insulating film on a semiconductor substrate on which predetermined conductive patterns are formed;

Etching the second insulating layer, the etch stop layer, and the first insulating layer under the etch stop layer to form a trench to expose a predetermined conductive pattern;

Depositing a copper film on a substrate output to bury the trench;

CMPing the copper film until the FSG film is exposed to form copper wiring in the trench;

Removing the moisture absorbing oxide film formed by absorbing moisture in the air and moisture of the cleaning solution during CMP on the surface of the FSG film; And

Depositing a non-metal diffusion prevention film for preventing copper diffusion from the copper wiring on the exposed FSG film and the moisture absorbing oxide film and the exposed copper wiring;

Method of manufacturing a semiconductor device comprising a.

The method of claim 1, wherein the etching of the surface of the FSG film is performed by a dry etching process using plasma of a gas in which C 4 F 8, CHF 3, CF 4, O 2, and Ar are mixed.

The dry etching process of claim 2, wherein the dry etching process is performed at a pressure of 10 to 100 mTorr, a temperature of 17 to 25 DEG C, a gas flow rate of 10 to 50 ml / min, and an etching rate of 6000 to 7000 Pa / min. Method for manufacturing a semiconductor device, characterized in that.

The method of claim 1, wherein the etching of the surface of the FSG film is performed by etching a thickness of 50 to 500 kPa.

The method of manufacturing a semiconductor device according to claim 1, wherein the non-metallic diffusion barrier film is formed of any one selected from the group consisting of SiN, SiC, and SiCN.

The method for manufacturing a semiconductor device according to claim 1, wherein the nonmetal diffusion barrier film is deposited to a thickness of 500 to 2000 GPa.