KR101004545B1 - Method for fabricating capacitor - Google Patents

Method for fabricating capacitor Download PDF

Info

Publication number
KR101004545B1
KR101004545B1 KR1020100017960A KR20100017960A KR101004545B1 KR 101004545 B1 KR101004545 B1 KR 101004545B1 KR 1020100017960 A KR1020100017960 A KR 1020100017960A KR 20100017960 A KR20100017960 A KR 20100017960A KR 101004545 B1 KR101004545 B1 KR 101004545B1
Authority
KR
South Korea
Prior art keywords
gas
forming
flowing
layer
process chamber
Prior art date
Application number
KR1020100017960A
Other languages
Korean (ko)
Other versions
KR20100039313A (en
Inventor
박종범
길덕신
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100017960A priority Critical patent/KR101004545B1/en
Publication of KR20100039313A publication Critical patent/KR20100039313A/en
Application granted granted Critical
Publication of KR101004545B1 publication Critical patent/KR101004545B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 하부 전극의 계면에 케미컬 옥사이드를 형성하고, O3 가스와 H2O 가스를 이용하여 층상 구조의 유전막을 형성하는 원자층 증착 방법을 이용한 캐패시터 제조 방법을 개시한다.
본 발명의 원자층 증착 방법을 이용한 캐패시터 제조 방법은 반도체 기판 상부에 하부 전극을 형성하는 제 1 공정; 상기 하부 전극 상부에 케미컬 옥사이드와 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 레이어를 증착하여 유전막을 적층하는 제 2 공정; 및 상기 유전막 상부에 상부 전극을 형성하는 제 3 공정을 구비하여 이루어진다.
The present invention discloses a method of manufacturing a capacitor using an atomic layer deposition method in which a chemical oxide is formed at an interface of a lower electrode and a layered dielectric film is formed using O 3 gas and H 2 O gas.
A capacitor manufacturing method using the atomic layer deposition method of the present invention includes a first step of forming a lower electrode on the semiconductor substrate; A second process of depositing a dielectric layer by depositing a chemical oxide and an aluminum oxide (AL 2 O 3 ) or hafnium oxide (HfO 2 ) layer on the lower electrode; And a third process of forming an upper electrode on the dielectric layer.

Description

캐패시터 제조 방법{Method for fabricating capacitor} Method for fabricating capacitor

본 발명은 캐패시터 제조 방법에 관한 것으로서, 보다 상세하게는 하부 전극의 계면에 케미컬 옥사이드를 형성하고, O3 가스와 H2O 가스를 이용하여 층상 구조의 유전막을 형성하는 것이다.The present invention relates to a method for manufacturing a capacitor, and more particularly, to form a chemical oxide at the interface of the lower electrode, and to form a dielectric film having a layered structure using O 3 gas and H 2 O gas.

하프늄옥사이드(HfO2)-알루미늄옥사이드(Al2O3)의 고유전막 공정 기술은 탄탈륨옥사이드를 적용한 기존 유전막 공정 기술에 비해 정전용량 향상과 공정수 감축이 가능하다.The high-k dielectric process technology of hafnium oxide (HfO 2 ) -aluminum oxide (Al 2 O 3 ) can improve capacitance and reduce process number, compared to the conventional dielectric film process technology using tantalum oxide.

하프늄옥사이드(HfO2)-알루미늄옥사이드(Al2O3)의 유전막은 원자층 증착기술(ALD : Atomic Layer Deposition)로 형성된다.A dielectric film of hafnium oxide (HfO 2 ) -aluminum oxide (Al 2 O 3 ) is formed by atomic layer deposition (ALD).

그러나, 종래에는 Al2O3와 같은 유전막을 형성하기 위하여 트리메틸알루미늄(Al(CH3)3)과 O3 또는 H2O가 사용된다. 여기에서 O3와 H2O는 반응가스이다.However, conventionally, trimethylaluminum (Al (CH 3 ) 3 ) and O 3 or H 2 O are used to form a dielectric film such as Al 2 O 3 . Where O 3 and H 2 O are the reaction gases.

그러나, 반응가스로 H2O를 사용하는 경우, 하부전극과 맞닿는 계면에서 산소가 부족한 Al2O3 박막이 형성되여, Al-Al 본딩(Bonding)의 피크(Peak)가 관찰되는 현상이 있다.However, when H 2 O is used as the reaction gas, an Al 2 O 3 thin film lacking oxygen is formed at an interface with the lower electrode, whereby a peak of Al-Al bonding is observed.

그리고, 반응가스로 H2O만 사용하는 경우는 Al2O3 박막 내에 수소가 많이 존재하여 전기적 특성이 저하되는 문제점이 있었다.In addition, when only H 2 O is used as the reaction gas, a large amount of hydrogen is present in the Al 2 O 3 thin film, thereby deteriorating electrical characteristics.

또한, 반응가스로 O3를 사용하는 경우는 반응가스로 H2O를 사용하는 경우에 비하여 Al2O3 박막 내에 카본(Carbon)이 많이 존재하여 전기적 특성을 열화시키는 문제점이 있었다.In addition, when O 3 is used as the reaction gas, carbon is present in the Al 2 O 3 thin film as compared with the case where H 2 O is used as the reaction gas, thereby deteriorating electrical characteristics.

본 발명의 목적은 ALD 방법으로 증착되는 AL2O3 캐패시터의 전기적 특성을 향상시킴에 있다.An object of the present invention is to improve the electrical properties of the AL 2 O 3 capacitor deposited by the ALD method.

본 발명의 다른 목적은 H2O를 반응가스로 사용하여 스텝커버리지 특성을 향상시키고, 박막 내 카본 성분을 줄임으로써 캐패시터의 누설 전류 특성을 향상시킴에 있다.Another object of the present invention is to improve the step coverage characteristics by using H 2 O as the reaction gas, and to improve the leakage current characteristics of the capacitor by reducing the carbon component in the thin film.

본 발명은 반도체 기판 상부에 하부 전극을 형성하는 단계와, 상기 하부 전극 상부에 유전막용 소스가스와 O3 가스인 반응가스를 이용한 원자층 증착방법으로 시드 레이어를 형성하고, 상기 유전막용 소스가스와 H20 가스인 반응가스를 이용한 원자층 증착방법으로 상부 레이어를 형성하여 유전막을 형성하는 단계와, 상기 유전막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.According to the present invention, a seed layer is formed by forming a lower electrode on a semiconductor substrate, an atomic layer deposition method using a dielectric gas source gas and a reaction gas, which is an O 3 gas, on the lower electrode. And forming an upper layer by forming an upper layer by an atomic layer deposition method using a reaction gas which is H 2 0 gas, and forming an upper electrode on the dielectric layer.

그리고, 상기 하부 전극을 형성하는 단계는 50Å 내지 300Å의 두께로 도핑된 폴리실리콘(Doped poly silicon)을 증착하고, 50Å 내지 300Å의 두께로 도핑되지 않은 폴리실리콘(Undoped poly silicon)을 증착하며, 500℃ 내지 700℃ 온도의 질소분위기에서 PH3를 도핑하여 형성됨을 특징으로 한다.The forming of the lower electrode may be performed by depositing doped poly silicon with a thickness of 50 mW to 300 mW, and depositing undoped poly silicon with a thickness of 50 mW to 300 mW. It is formed by doping PH 3 in a nitrogen atmosphere at a temperature of ℃ to 700 ℃.

그리고, 상기 유전막을 형성하는 단계는 알루미늄 옥사이드(Al2O3) 레이어 또는 하프늄 옥사이드(Hf02) 레이어를 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the forming of the dielectric layer may include forming an aluminum oxide (Al 2 O 3 ) layer or a hafnium oxide (Hf0 2 ) layer.

그리고, 상기 유전막용 소스가스는 트리메틸알루미늄(Al(CH3)3)이고, 상기 유전막을 형성하는 단계는 상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 O3 가스와 반응시켜 상기 시드 레이어를 형성하는 단계와, 상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 H2O 가스와 반응시켜 상기 상부 레이어를 형성하는 단계를 포함하는 것을 특징으로 한다.The dielectric film source gas is trimethylaluminum (Al (CH 3 ) 3 ), and the forming of the dielectric film may include reacting the trimethylaluminum (Al (CH 3 ) 3 ) source gas with an O 3 gas to form the seed layer. And forming the upper layer by reacting the trimethylaluminum (Al (CH 3 ) 3 ) source gas with H 2 O gas.

그리고, 상기 시드 레이어를 형성하는 단계는 상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 공정 챔버 내부에 플로우시키는 제 1 단계와, 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정 챔버 내부에 플로우시키는 제 2 단계와, 반응 가스인 O3 가스를 플로우 시키는 제 3 단계와, 미반응된 O3 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 4 단계를 구비하며, 상기 제 1 단계 내지 제 4 단계를 순차적으로 반복하여 형성됨을 특징으로 한다.In addition, the forming of the seed layer may include a first step of flowing the trimethylaluminum (Al (CH 3 ) 3 ) source gas into a process chamber, and removing an unreacted gas other than Al having an atomic layer. A second step of flowing N 2 gas into the process chamber, a third step of flowing O 3 gas as a reaction gas, and a fourth step of flowing N 2 gas to remove unreacted O 3 gas; And repeating the first to fourth steps sequentially.

그리고, 상기 상부 레이어를 형성하는 단계는 상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 공정 챔버 내부에 플로우시키는 제 5 단계와, 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정챔버 내부에 플로우시키는 제 6 단계와, 반응 가스인 H2O 가스를 플로우 시키는 제 7 단계와, 미반응된 H2O 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 8 단계를 포함하며, 상기 제 5 단계 내지 제 8 단계를 순차적으로 반복하여 형성됨을 특징으로 한다. The forming of the upper layer may include a fifth step of flowing the trimethylaluminum (Al (CH 3 ) 3 ) source gas into the process chamber, and to remove an unreacted gas other than Al having an atomic layer. A sixth step of flowing the N 2 gas into the process chamber, a seventh step of flowing the H 2 O gas as a reaction gas, and an eighth step of flowing the N 2 gas to remove unreacted H 2 O gas It includes, characterized in that formed by sequentially repeating the fifth to eighth step.

그리고, 상기 유전막용 소스가스는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나이고, 상기 유전막을 형성하는 단계는 상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 O3 가스와 반응시켜 상기 시드 레이어를 형성하는 단계와, 상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 H2O 가스와 반응시켜 상기 상부 레이어를 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the source gas for the dielectric film may be Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] 4 , and the forming of the dielectric layer may include Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 Reacting the source gas of any one of OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] 4 with O 3 gas to form the seed layer, and Hf [NC 2 H 5 CH 3 ] 4 , Hf The source gas of any one of [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] 4 is reacted with H 2 O gas. Forming an upper layer.

그리고, 상기 시드 레이어를 형성하는 단계는 상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 공정 챔버 내부에 플로우시키는 제 1 단계와, 원자층을 형성한 Hf 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정 챔버 내부에 플로우시키는 제 2 단계와, 반응 가스인 O3 가스를 플로우 시키는 제 3 단계와, 미반응된 O3 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 4 단계를 구비하며, 상기 제 1 단계 내지 제 4 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 한다.The forming of the seed layer may include forming Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [ OC (CH 3 ) 3 ] 4 The first step of flowing the source gas of any one of the inside of the process chamber, and N 2 gas flows into the process chamber to remove the unreacted gas other than Hf formed the atomic layer And a third step of flowing the O 3 gas as a reaction gas, and a fourth step of flowing the N 2 gas to remove the unreacted O 3 gas, wherein the first to fourth steps are performed. It characterized in that the step is formed by sequentially repeating.

그리고, 상기 상부 레이어를 형성하는 단계는 상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 공정 챔버 내부에 플로우시키는 제 5 단계와, 원자층을 형성한 Hf 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정챔버 내부에 플로우시키는 제 6 단계와, 반응 가스인 H2O 가스를 플로우 시키는 제 7 단계와, 미반응된 H2O 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 8 단계를 포함하며, 상기 제 5 단계 내지 제 8 단계를 순차적으로 반복하여 형성됨을 특징으로 한다.The forming of the upper layer may include Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [ A fifth step of flowing the source gas of any one of OC (CH 3 ) 3 ] 4 into the process chamber, and flowing N 2 gas into the process chamber to remove unreacted gas other than Hf having the atomic layer; And a seventh step of flowing the H 2 O gas which is the reaction gas, and an eighth step of flowing the N 2 gas to remove the unreacted H 2 O gas. It characterized in that the eighth step is formed by repeating sequentially.

그리고, 상기 유전막을 형성하는 단계는 0.1Torr 및 10Torr의 내부 압력을 유지하고, 200℃ 내지 500℃의 온도를 유지하여 형성되는 것을 특징으로 한다.The dielectric layer may be formed by maintaining an internal pressure of 0.1 Torr and 10 Torr and maintaining a temperature of 200 ° C to 500 ° C.

그리고, 상기 유전막을 형성하는 단계 이후 질소 분위기에서 600℃ 내지 800℃의 고온으로 2분 내지 60분 동안 어닐링하는 단계를 더 포함하는 것을 특징으로 한다.After the forming of the dielectric film, the method may further include annealing at a high temperature of 600 ° C. to 800 ° C. for 2 to 60 minutes in a nitrogen atmosphere.

그리고, 상기 유전막을 형성하는 단계 이후 표면특성 향상을 위하여 200℃ 내지 500℃의 온도에서 2분 내지 10분 정도 자외선과 O3 처리하는 단계를 더 포함하는 것을 특징으로 한다.In addition, after the step of forming the dielectric film, and further characterized in that it further comprises a step of UV and O 3 treatment for about 2 to 10 minutes at a temperature of 200 ℃ to 500 ℃ to improve the surface properties.

그리고, 상기 유전막을 형성하는 단계 이후 특성 향상 및 결정화를 위하여 500℃ 내지 800℃의 온도에서 N2O 또는 N2 분위기에서 퍼니스(Furnace)를 이용하여 열처리하는 단계를 더 포함하는 것을 특징으로 한다.In addition, after the step of forming the dielectric film, further comprising the step of heat treatment using a furnace (Furnace) in N 2 O or N 2 atmosphere at a temperature of 500 ℃ to 800 ℃ to improve the characteristics and crystallization.

그리고, 상기 상부 전극을 형성하는 단계는 화학기상증착된 TiN과 폴리실리콘을 순차적으로 증착하는 단계를 포함하는 것을 특징으로 한다.The forming of the upper electrode may include sequentially depositing chemical vapor deposition TiN and polysilicon.

그리고, 상기 상부 전극을 형성하는 단계는 폴리실리콘, TiN 및 Ru 중 어느 하나를 재질화한 단일막으로 형성하는 것을 특징으로 한다.The forming of the upper electrode may include forming a single layer made of any one of polysilicon, TiN, and Ru.

그리고, 상기 하부 전극을 형성하는 단계 이후 케미컬 옥사이드를 형성하는 단계를 더 포함하는 것을 특징으로 하다.The method may further include forming a chemical oxide after forming the lower electrode.

그리고, 상기 케미컬 옥사이드를 형성하는 단계는 상기 하부 전극의 표면을 HF+SC-1(NH4OH : H2O2 : H2O)으로 세정하여 형성하는 단계를 포함하는 것을 특징으로 한다.In addition, the forming of the chemical oxide may include forming the lower electrode by cleaning the surface of the lower electrode with HF + SC-1 (NH 4 OH: H 2 O 2: H 2 O).

그리고, 상기 케미컬 옥사이드는 5Å 내지 10Å의 두께로 형성하는 것을 특징으로 한다.In addition, the chemical oxide is characterized in that formed to a thickness of 5Å to 10Å.

따라서, 본 발명에 의하면 하부 전극과 유전막의 계면에서 형성되는 메탈릭 성분의 Al2O3 막 또는 HfO2막의 형성이 방지되고, 계면에서 수소 성분이 제거됨으로써 ALD 방법의 유전막의 전기적 특성이 향상될 수 있다.Therefore, according to the present invention, the formation of the metallic Al 2 O 3 film or the HfO 2 film formed at the interface between the lower electrode and the dielectric film is prevented, and the hydrogen properties are removed at the interface, thereby improving the electrical properties of the dielectric film of the ALD method. have.

또한, 상부 레이어 형성시 H2O 반응 가스를 사용함으로써 스텝커버리지가 향상되고, 박막 내의 카본 성분을 크게 줄임으로써 캐패시터의 누설전류 특성이 향상될 수 있다.In addition, the step coverage is improved by using the H 2 O reaction gas when forming the upper layer, and the leakage current characteristics of the capacitor may be improved by greatly reducing the carbon component in the thin film.

도 1 내지 도 4는 본 발명에 따른 캐패시터 제조 방법의 바람직한 실시예를 설명하는 공정도.1 to 4 is a process diagram illustrating a preferred embodiment of a capacitor manufacturing method according to the present invention.

본 발명에 따른 원자층 증착 방법을 이용한 캐패시터 제조 방법은 반도체 기판 상부에 하부 전극을 형성하는 제 1 공정; 상기 하부 전극 상부에 케미컬 옥사이드와 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 레이어를 증착하여 유전막을 적층하는 제 2 공정; 및 상기 유전막 상부에 상부 전극을 형성하는 제 3 공정을 구비하여 이루어진다.A capacitor manufacturing method using the atomic layer deposition method according to the present invention includes a first step of forming a lower electrode on the semiconductor substrate; A second process of depositing a dielectric layer by depositing a chemical oxide and an aluminum oxide (AL 2 O 3 ) or hafnium oxide (HfO 2 ) layer on the lower electrode; And a third process of forming an upper electrode on the dielectric layer.

알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 레이어는 시드 레이어와 상부 레이어의 적층 구조를 가질 수 있다.The aluminum oxide (AL 2 O 3 ) or hafnium oxide (HfO 2 ) layer may have a stacked structure of a seed layer and an upper layer.

이 중 시드 레이어는 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 소스를 공정 챔버 내부에 플로우시키는 제 1 공정; 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정 챔버 내부에 플로우시키는 제 2 공정; 반응 가스인 O3 가스를 플로우 시키는 제 3 공정; 미반응된 O3 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 4 공정을 구비하며, 상기 제 1 공정 내지 제 4 공정을 순차적으로 반복하여 형성될 수 있다.The seed layer may include a first process of flowing an aluminum oxide (AL 2 O 3 ) or hafnium oxide (HfO 2 ) source into the process chamber; A second step of flowing an N 2 gas into the process chamber to remove an unreacted gas other than Al that forms the atomic layer; A third step of flowing the O 3 gas, which is a reaction gas; In order to remove the unreacted O 3 gas, a fourth step of flowing an N 2 gas may be provided, and the first to fourth steps may be sequentially repeated.

그리고, 상부 레이어는 알루미늄옥사이드(AL2O3) 또는 하푸늄옥사이드(HfO2) 소스를 공정 챔버 내부에 플로우시키는 제 5 공정; 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정챔버 내부에 플로우시키는 제 6 공정; 반응 가스인 H2O 가스를 플로우 시키는 제 7 공정; 및 미반응된 H2O 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 8 공정을 포함하며, 상기 제 5 공정 내지 제 8 공정을 순차적으로 반복하여 형성될 수 있다.The upper layer may further include a fifth process of flowing an aluminum oxide (AL 2 O 3 ) or hafnium oxide (HfO 2 ) source into the process chamber; A sixth step of flowing an N 2 gas into the process chamber to remove an unreacted gas other than Al in which the atomic layer is formed; A seventh step of flowing H 2 O gas which is a reaction gas; And an eighth process of flowing an N 2 gas to remove unreacted H 2 O gas, and may be formed by sequentially repeating the fifth to eighth processes.

이하, 본 발명에 따른 원자층 증착 방법을 이용한 캐패시터 제조 방법의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of a capacitor manufacturing method using an atomic layer deposition method according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명에서 캐패시터는 하부전극과, 유전막 및 상부 전극으로 구성되며, 유전막은 케미컬 옥사이드와 하프늄옥사이드(HfO2) 또는 알루미늄옥사이드(AL2O3)의 적층 구조를 갖는다.In the present invention, the capacitor includes a lower electrode, a dielectric layer, and an upper electrode, and the dielectric layer has a stacked structure of chemical oxide and hafnium oxide (HfO 2 ) or aluminum oxide (AL 2 O 3 ).

실시예로써 Al2O3의 유전막을 갖는 캐패시터 형성 방법을 도 1 내지 도 4를 참조하여 설명한다.As an example, a method of forming a capacitor having an Al 2 O 3 dielectric film will be described with reference to FIGS. 1 to 4.

캐패시터의 하부 전극(10)은 폴리실리콘 재질로 형성되며, 구체적으로 도핑된 폴리실리콘(Doped poly silicon)을 50Å 내지 300Å 두께로 증착하고, 도핑되지 않은 폴리실리콘(Undoped poly silicon)을 50Å 내지 300Å 두께로 증착하며, 500℃ 내지 700℃의 질소분위기에서 PH3를 도핑하여 형성될 수 있다.The lower electrode 10 of the capacitor is formed of a polysilicon material, and specifically, doped polysilicon is deposited to 50 Å to 300 Å thick, and undoped polysilicon (Undoped poly silicon) is 50 Å to 300 Å thick It is deposited by, and may be formed by doping PH 3 in a nitrogen atmosphere of 500 ℃ to 700 ℃.

상술한 바와 같이 캐패시터의 하부 전극(10)이 형성되면 그 상부에 유전막을 형성한다. 유전막은 케미컬 옥사이드(12)와 Al2O3 레이어의 적층 구조로 형성된다.As described above, when the lower electrode 10 of the capacitor is formed, a dielectric film is formed thereon. The dielectric film is formed of a laminated structure of the chemical oxide 12 and the Al 2 O 3 layer.

케미컬 옥사이드(12)는 도 1과 같이 5Å 내지 10Å의 두께로 형성되며, 이를 형성하기 위하여 하부 전극(10)의 표면을 HF+SC-1(NH4OH : H2O2 : H2O)으로 세정한다.The chemical oxide 12 is formed to have a thickness of 5 kPa to 10 kPa as shown in FIG. 1, and in order to form this, the surface of the lower electrode 10 is HF + SC-1 (NH 4 OH: H 2 O 2 : H 2 O). Wash with.

HF+SC-1의 세정으로 형성된 케미컬 옥사이드(12)의 상부에 Al2O3가 적층되며, Al2O3는 트리메틸알루미늄(Al(CH3)3)을 소스로 하여 형성된다.HF + SC-1 above the Al 2 O 3 is deposited on the chemical oxide (12) formed in the cleaning of, Al 2 O 3 is formed by trimethyl aluminum (Al (CH 3) 3) as a source.

그리고, Al2O3 레이어는 도 2와 같이 시드 레이어(Seed layer)(14)와 상부 레이어(16)로 구분되며, 시드 레이어(14)는 트리메틸알루미늄(Al(CH3)3) 소스를 O3 가스와 반응시켜서 형성되고, 상부 레이어(16)는 트리메틸알루미늄(Al(CH3)3) 소스를 H2O 가스와 반응시켜서 형성된다. 그리고, Al2O3 레이어를 형성하는 공정 챔버는 0.1 Torr 내지 10 Torr의 내부 압력을 유지하고, 200℃ 내지 500℃의 온도를 유지하여 공정을 수행한다.In addition, the Al 2 O 3 layer is divided into a seed layer 14 and an upper layer 16 as shown in FIG. 2, and the seed layer 14 is a trimethylaluminum (Al (CH 3 ) 3 ) source. The upper layer 16 is formed by reacting a trimethylaluminum (Al (CH 3 ) 3 ) source with H 2 O gas. The process chamber forming the Al 2 O 3 layer maintains an internal pressure of 0.1 Torr to 10 Torr and maintains a temperature of 200 ° C to 500 ° C.

시드 레이어(14)를 형성하는 공정은, 트리메틸알루미늄(Al(CH3)3) 소스를 0.1 sec 내지 2 sec 동안 공정 챔버 내부에 플로우시키는 제 1 단계, 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 0.1 sec 내지 5 sec 동안 공정 챔버 내부에 플로우시키는 제 2 단계, 반응 가스인 O3 가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 3 단계, 미반응된 O3 가스를 제거하기 위하여 N2 가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 4 단계을 포함한다. The process of forming the seed layer 14 is a first step of flowing a trimethylaluminum (Al (CH 3 ) 3 ) source into the process chamber for 0.1 sec to 2 sec, unreacted gas other than Al having formed an atomic layer. In order to remove the second step of flowing the N 2 gas into the process chamber for 0.1 sec to 5 sec, the third step of flowing the reaction gas O 3 gas for 0.1 sec to 5 sec, the unreacted O 3 gas And a fourth step of flowing N 2 gas for 0.1 sec to 5 sec to remove.

상기 제 1 단계 내지 제 4 단계를 순차적으로 반복함으로써 시드 레이어(14)는 15Å 이하의 두께로 증착한다.By sequentially repeating the first to fourth steps, the seed layer 14 is deposited to a thickness of 15 Å or less.

그리고, 상부 레이어(16)를 형성하는 공정은 트리메틸알루미늄(Al(CH3)3) 소스를 0.1 sec 내지 2 sec 동안 공정 챔버 내부에 플로우시키는 제 5 단계, 원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 0.1 sec 내지 5 sec 동안 공정챔버 내부에 플로우시키는 제 6 단계, 반응 가스인 H2O 가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 7 단계, 미반응된 H2O 가스를 제거하기 위하여 N2 가스를 0.1 sec 내지 5 sec 동안 플로우 시키는 제 8 단계를 포함한다. In addition, the process of forming the upper layer 16 is a fifth step of flowing a trimethylaluminum (Al (CH 3 ) 3 ) source into the process chamber for 0.1 sec to 2 sec, unreacted other than Al forming the atomic layer. A sixth step of flowing N 2 gas into the process chamber for 0.1 sec to 5 sec to remove the gas; a seventh step of flowing H 2 O gas, a reactant gas, for 0.1 sec to 5 sec, unreacted H 2 An eighth step of flowing N 2 gas for 0.1 sec to 5 sec to remove O gas.

상기 제 5 단계 내지 제 8 단계를 순차적으로 반복함으로써 상부 레이어(16)는 원하는 두께로 증착한다.By sequentially repeating the fifth to eighth steps, the upper layer 16 is deposited to a desired thickness.

상기한 바와 같이 형성된 Al2O3 레이어는 불순물을 포함할 수 있다. 이를 제거하기 위하여 같이 어닐(Aneal)을 실시한다. 어닐은 질소 분위기에서 600℃ 내지 800℃의 고온으로 2분 내지 60분 동안 실시된다.The Al 2 O 3 layer formed as described above may include impurities. Anneal together to remove it. Annealing is carried out in a nitrogen atmosphere for 2 to 60 minutes at a high temperature of 600 ℃ to 800 ℃.

그 이후 도 3과 같이 AL2O3 레이어는 표면특성 향상을 위하여 200℃ 내지 500℃의 온도에서 2분 내지 10분 정도 자외선과 O3 처리를 실시한다.After that, as shown in FIG. 3, the AL 2 O 3 layer is subjected to UV and O 3 treatment for 2 to 10 minutes at a temperature of 200 ° C. to 500 ° C. to improve surface properties.

한편, Al2O3 레이어의 특성 향상 및 결정화를 위하여 500℃ 내지 800℃의 온도에서 N2O 또는 N2 분위기에서 퍼니스(Furnace)를 이용한 열처리가 추가 진행될 수 있다.Meanwhile, heat treatment using a furnace in a N 2 O or N 2 atmosphere at a temperature of 500 ° C. to 800 ° C. may be further performed to improve properties and crystallization of the Al 2 O 3 layer.

상기한 바와 같이 시드 레이어와 상부 레이어로 구분되는 Al2O3 레이어가 형성된 후 도 4와 같이 상부 전극(18)을 형성하면 캐패시터가 구성된다.As described above, after the Al 2 O 3 layer is formed into a seed layer and an upper layer, a capacitor is formed by forming the upper electrode 18 as shown in FIG. 4.

상부 전극(18)은 화학기상증착된 TiN과 폴리실리콘이 순차적으로 증착되어 적층되는 2중막으로 형성될 수 있다. 또한, 상부 전극(18)은 폴리실리콘, TiN 또는 Ru 단일막으로 형성될 수 있다.The upper electrode 18 may be formed of a double layer in which chemical vapor deposition TiN and polysilicon are sequentially deposited and stacked. In addition, the upper electrode 18 may be formed of a single layer of polysilicon, TiN, or Ru.

상술한 바에 의하여 Al2O3 재질의 유전막을 갖는 캐패시터가 형성되며, 이와 다르게 HfO2 재질의 유전막을 갖는 캐패시터가 형성될 수 있다.As described above, a capacitor having a dielectric film made of Al 2 O 3 may be formed. Alternatively, a capacitor having a dielectric film made of HfO 2 may be formed.

이 경우, 상기한 Al2O3 재질의 유전막을 갖는 캐패시터 공정이 그대로 적용될 수 있으며, HfO2 소스로서 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 또는 Hf[OC(CH3)3]4 등이 사용될 수 있으며, 이에 대한 HfO2 재질의 유전막을 갖는 캐패시터의 제조 공정에 대해서는 설명을 생략한다.In this case, there is a capacitor having a dielectric film of the above-described Al 2 O 3 material process can still be applied, as a HfO 2 source Hf [NC 2 H 5 CH 3 ] 4, Hf [N (CH 3) 2] 4, Hf [ OC (CH 3 ) 2 CH 2 OCH 3 ] 4 or Hf [OC (CH 3 ) 3 ] 4 and the like may be used, and a description thereof will be omitted for a manufacturing process of a capacitor having a dielectric film made of HfO 2 .

Claims (18)

반도체 기판 상부에 하부 전극을 형성하는 단계;
상기 하부 전극 상부에 유전막용 소스가스와 O3 가스인 반응가스를 이용한 원자층 증착방법으로 시드 레이어를 형성하고, 상기 유전막용 소스가스와 H20 가스인 반응가스를 이용한 원자층 증착방법으로 상부 레이어를 형성하여 유전막을 형성하는 단계; 및
상기 유전막 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
Forming a lower electrode on the semiconductor substrate;
A seed layer is formed by an atomic layer deposition method using a dielectric gas source gas and a reactive gas, which is an O 3 gas, on the lower electrode, and an upper layer by an atomic layer deposition method using a dielectric gas source gas and a reaction gas which is H 2 0 gas. Forming a layer to form a dielectric film; And
And forming an upper electrode on the dielectric layer.
청구항 1에 있어서,
상기 하부 전극을 형성하는 단계는
50Å 내지 300Å의 두께로 도핑된 폴리실리콘(Doped poly silicon)을 증착하고, 50Å 내지 300Å의 두께로 도핑되지 않은 폴리실리콘(Undoped poly silicon)을 증착하며, 500℃ 내지 700℃ 온도의 질소분위기에서 PH3를 도핑하여 형성됨을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
Forming the lower electrode
Doped poly silicon is deposited to a thickness of 50 kPa to 300 kPa, undoped polysilicon is deposited to a thickness of 50 kPa to 300 kPa, and PH in a nitrogen atmosphere of 500 to 700 Capacitor manufacturing method characterized in that formed by doping 3 .
청구항 1에 있어서,
상기 유전막을 형성하는 단계는
알루미늄 옥사이드(Al2O3) 레이어 또는 하프늄 옥사이드(Hf02) 레이어를 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
Forming the dielectric film
A method of manufacturing a capacitor comprising the step of forming an aluminum oxide (Al 2 O 3 ) layer or a hafnium oxide (Hf0 2 ) layer.
청구항 1 에 있어서,
상기 유전막용 소스가스는 트리메틸알루미늄(Al(CH3)3)이고,
상기 유전막을 형성하는 단계는
상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 O3 가스와 반응시켜 상기 시드 레이어를 형성하는 단계; 및
상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 H2O 가스와 반응시켜 상기 상부 레이어를 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
The source gas for the dielectric film is trimethylaluminum (Al (CH 3 ) 3 ),
Forming the dielectric film
Reacting the trimethylaluminum (Al (CH 3 ) 3 ) source gas with an O 3 gas to form the seed layer; And
Reacting the trimethylaluminum (Al (CH 3 ) 3 ) source gas with H 2 O gas to form the upper layer.
청구항 4에 있어서,
상기 시드 레이어를 형성하는 단계는
상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 공정 챔버 내부에 플로우시키는 제 1 단계;
원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정 챔버 내부에 플로우시키는 제 2 단계;
반응 가스인 O3 가스를 플로우 시키는 제 3 단계; 및
미반응된 O3 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 4 단계를 구비하며,
상기 제 1 단계 내지 제 4 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 4,
Forming the seed layer
A first step of flowing the trimethylaluminum (Al (CH 3 ) 3 ) source gas into a process chamber;
A second step of flowing an N 2 gas into the process chamber to remove an unreacted gas other than Al that forms an atomic layer;
A third step of flowing an O 3 gas which is a reaction gas; And
A fourth step of flowing an N 2 gas to remove unreacted O 3 gas,
Capacitor manufacturing method characterized in that formed by sequentially repeating the first step to the fourth step.
청구항 4에 있어서,
상기 상부 레이어를 형성하는 단계는
상기 트리메틸알루미늄(Al(CH3)3) 소스가스를 공정 챔버 내부에 플로우시키는 제 5 단계;
원자층을 형성한 Al 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정챔버 내부에 플로우시키는 제 6 단계;
반응 가스인 H2O 가스를 플로우 시키는 제 7 단계; 및
미반응된 H2O 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 8 단계를 포함하며,
상기 제 5 단계 내지 제 8 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 4,
Forming the upper layer
A fifth step of flowing the trimethylaluminum (Al (CH 3 ) 3 ) source gas into the process chamber;
A sixth step of flowing an N 2 gas into the process chamber to remove an unreacted gas other than Al that forms the atomic layer;
A seventh step of flowing H 2 O gas which is a reaction gas; And
An eighth step of flowing N 2 gas to remove unreacted H 2 O gas,
Capacitor manufacturing method, characterized in that formed by sequentially repeating the fifth to eighth step.
청구항 1 에 있어서,
상기 유전막용 소스가스는 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나이고,
상기 유전막을 형성하는 단계는
상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 O3 가스와 반응시켜 상기 시드 레이어를 형성하는 단계; 및
상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 H2O 가스와 반응시켜 상기 상부 레이어를 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
The dielectric gas source gas may be Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] any one of 4 ,
Forming the dielectric film
Any of the above Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] 4 Reacting one source gas with an O 3 gas to form the seed layer; And
Any of the above Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] 4 Reacting one source gas with H 2 O gas to form the upper layer.
청구항 7에 있어서,
상기 시드 레이어를 형성하는 단계는
상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 공정 챔버 내부에 플로우시키는 제 1 단계;
원자층을 형성한 Hf 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정 챔버 내부에 플로우시키는 제 2 단계;
반응 가스인 O3 가스를 플로우 시키는 제 3 단계; 및
미반응된 O3 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 4 단계를 구비하며,
상기 제 1 단계 내지 제 4 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 7,
Forming the seed layer
Any of the above Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] 4 A first step of flowing one source gas into the process chamber;
A second step of flowing an N 2 gas into the process chamber to remove an unreacted gas other than Hf that has formed an atomic layer;
A third step of flowing an O 3 gas which is a reaction gas; And
A fourth step of flowing an N 2 gas to remove unreacted O 3 gas,
Capacitor manufacturing method characterized in that formed by sequentially repeating the first step to the fourth step.
청구항 7에 있어서,
상기 상부 레이어를 형성하는 단계는
상기 Hf[NC2H5CH3]4, Hf[N(CH3)2]4, Hf[OC(CH3)2CH2OCH3]4 및 Hf[OC(CH3)3]4 중 어느 하나의 소스가스를 공정 챔버 내부에 플로우시키는 제 5 단계;
원자층을 형성한 Hf 이외의 미반응 가스를 제거하기 위하여 N2 가스를 공정챔버 내부에 플로우시키는 제 6 단계;
반응 가스인 H2O 가스를 플로우 시키는 제 7 단계; 및
미반응된 H2O 가스를 제거하기 위하여 N2 가스를 플로우 시키는 제 8 단계를 포함하며,
상기 제 5 단계 내지 제 8 단계를 순차적으로 반복하여 형성됨을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 7,
Forming the upper layer
Any of the above Hf [NC 2 H 5 CH 3 ] 4 , Hf [N (CH 3 ) 2 ] 4 , Hf [OC (CH 3 ) 2 CH 2 OCH 3 ] 4 and Hf [OC (CH 3 ) 3 ] 4 A fifth step of flowing one source gas into the process chamber;
A sixth step of flowing an N 2 gas into the process chamber to remove an unreacted gas other than Hf having the atomic layer formed thereon;
A seventh step of flowing H 2 O gas which is a reaction gas; And
An eighth step of flowing N 2 gas to remove unreacted H 2 O gas,
Capacitor manufacturing method, characterized in that formed by sequentially repeating the fifth to eighth step.
청구항 1에 있어서,
상기 유전막을 형성하는 단계는
0.1Torr 및 10Torr의 내부 압력을 유지하고, 200℃ 내지 500℃의 온도를 유지하여 형성되는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
Forming the dielectric film
Capacitor manufacturing method characterized in that it is formed by maintaining the internal pressure of 0.1 Torr and 10 Torr, maintaining the temperature of 200 ℃ to 500 ℃.
청구항 1에 있어서,
상기 유전막을 형성하는 단계 이후
질소 분위기에서 600℃ 내지 800℃의 고온으로 2분 내지 60분 동안 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
After forming the dielectric layer
And annealing at a high temperature of 600 ° C to 800 ° C for 2 to 60 minutes in a nitrogen atmosphere.
청구항 1에 있어서,
상기 유전막을 형성하는 단계 이후
표면특성 향상을 위하여 200℃ 내지 500℃의 온도에서 2분 내지 10분 정도 자외선과 O3 처리하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
After forming the dielectric layer
Capacitor manufacturing method characterized in that it further comprises the step of UV treatment and O 3 for about 2 to 10 minutes at a temperature of 200 ℃ to 500 ℃ to improve the surface properties.
청구항 1에 있어서,
상기 유전막을 형성하는 단계 이후
특성 향상 및 결정화를 위하여 500℃ 내지 800℃의 온도에서 N2O 또는 N2 분위기에서 퍼니스(Furnace)를 이용하여 열처리하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
After forming the dielectric layer
Capacitor manufacturing method further comprises the step of heat treatment using a furnace (Furnace) in N 2 O or N 2 atmosphere at a temperature of 500 ℃ to 800 ℃ for improving properties and crystallization.
청구항 1에 있어서,
상기 상부 전극을 형성하는 단계는
화학기상증착된 TiN과 폴리실리콘을 순차적으로 증착하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
Forming the upper electrode
Capacitor manufacturing method comprising the step of sequentially depositing the chemical vapor deposition TiN and polysilicon.
청구항 1에 있어서,
상기 상부 전극을 형성하는 단계는
폴리실리콘, TiN 및 Ru 중 어느 하나를 단일막으로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
Forming the upper electrode
A method for producing a capacitor, wherein any one of polysilicon, TiN, and Ru is formed as a single film.
청구항 1에 있어서,
상기 하부 전극을 형성하는 단계 이후
케미컬 옥사이드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 1,
After forming the lower electrode
Capacitor manufacturing method further comprising the step of forming a chemical oxide.
청구항 16에 있어서,
상기 케미컬 옥사이드를 형성하는 단계는
상기 하부 전극의 표면을 HF+SC-1(NH4OH : H2O2 : H2O)으로 세정하여 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 16,
Forming the chemical oxide is
And cleaning the surface of the lower electrode with HF + SC-1 (NH 4 OH: H 2 O 2: H 2 O) to form the capacitor.
청구항 16에 있어서,
상기 케미컬 옥사이드는 5Å 내지 10Å의 두께로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
The method according to claim 16,
The chemical oxide is a capacitor manufacturing method, characterized in that formed to a thickness of 5 ~ 10Å.
KR1020100017960A 2010-02-26 2010-02-26 Method for fabricating capacitor KR101004545B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100017960A KR101004545B1 (en) 2010-02-26 2010-02-26 Method for fabricating capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100017960A KR101004545B1 (en) 2010-02-26 2010-02-26 Method for fabricating capacitor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020086201A Division KR20040059453A (en) 2002-12-30 2002-12-30 Method for fabricating capacitor using atomic layer deposition

Publications (2)

Publication Number Publication Date
KR20100039313A KR20100039313A (en) 2010-04-15
KR101004545B1 true KR101004545B1 (en) 2011-01-03

Family

ID=42215829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017960A KR101004545B1 (en) 2010-02-26 2010-02-26 Method for fabricating capacitor

Country Status (1)

Country Link
KR (1) KR101004545B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102635328B1 (en) * 2021-06-04 2024-02-07 포항공과대학교 산학협력단 Method of manufacturing Dielectric Film

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065064A (en) * 1998-01-06 1999-08-05 윤종용 Capacitor of Semiconductor Device and Formation Method
KR20000039578A (en) * 1998-12-15 2000-07-05 윤종용 Method for manufacturing dielectric film and cell capacitor manufactured by using the method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065064A (en) * 1998-01-06 1999-08-05 윤종용 Capacitor of Semiconductor Device and Formation Method
KR20000039578A (en) * 1998-12-15 2000-07-05 윤종용 Method for manufacturing dielectric film and cell capacitor manufactured by using the method

Also Published As

Publication number Publication date
KR20100039313A (en) 2010-04-15

Similar Documents

Publication Publication Date Title
KR100555543B1 (en) Method for forming high dielectric layer by atomic layer deposition and method for manufacturing capacitor having the layer
KR100568448B1 (en) method of fabricating high-k dielectric layer having reduced impurity
KR100640654B1 (en) Method of forming zro2 thin film using plasma enhanced atomic layer deposition and method of manufacturing capacitor of semiconductor memory device having the thin film
TWI737612B (en) Deposition methods for uniform and conformal hybrid titanium oxide films
WO2004008827A2 (en) Atomic layer deposition of high k dielectric films
KR20070003031A (en) Capacitor with nano-mixed dielectric and method for manufacturing the same
KR20040080291A (en) Method for manufacturing oxide film having high dielectric constant, capacitor comprising dielectric film formed by the method and method for manufacturing the same
JP5883263B2 (en) Method for producing metal-insulator-metal capacitor used in semiconductor device
KR100703833B1 (en) Method for fabricating capacitor with double dielectric layer
US20070063266A1 (en) Semiconductor device and method for manufacturing the same
JP2012104695A (en) Method of manufacturing semiconductor device
KR100716642B1 (en) Capacitor in dielectric and method for fabricating of the same
KR101004545B1 (en) Method for fabricating capacitor
KR100583155B1 (en) Capacitor with dielectric composed hafnium, lathanium, oxygen and method for manufacturing the same
KR20040059453A (en) Method for fabricating capacitor using atomic layer deposition
KR100551884B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100538805B1 (en) Method of manufacturing capacitor for semiconductor device
KR100511914B1 (en) Method for fabricating of semiconductor device using PECYCLE-CVD
KR100490658B1 (en) Method of forming insulating thin film for semiconductor device
KR20020002157A (en) Method for forming capacitor of semiconductor device
KR100780605B1 (en) Semiconductor device with tantalum zirconium oxide and method for manufacturing the same
US20240301552A1 (en) Ultra high-k hafnium oxide and hafnium zirconium oxide films
KR20070114519A (en) Dielectric layer in capacitor and fabricating using the same and capacitor in semiconductor device and fabricating using the same
KR100844956B1 (en) Capacitor with zrconium oxide and niobium oxide and method for manufacturing the same
KR100964270B1 (en) FABRICATING METHOD OF Hf2O DIELECTRIC USING ATOMIC LAYER DEPOSITION

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee