KR101003014B1 - Pcb layout structure for chip antenna and antenna device including that - Google Patents

Pcb layout structure for chip antenna and antenna device including that Download PDF

Info

Publication number
KR101003014B1
KR101003014B1 KR1020090091836A KR20090091836A KR101003014B1 KR 101003014 B1 KR101003014 B1 KR 101003014B1 KR 1020090091836 A KR1020090091836 A KR 1020090091836A KR 20090091836 A KR20090091836 A KR 20090091836A KR 101003014 B1 KR101003014 B1 KR 101003014B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
antenna
ground
input port
port
Prior art date
Application number
KR1020090091836A
Other languages
Korean (ko)
Inventor
전찬익
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020090091836A priority Critical patent/KR101003014B1/en
Priority to PCT/KR2010/000799 priority patent/WO2011037303A1/en
Application granted granted Critical
Publication of KR101003014B1 publication Critical patent/KR101003014B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/08—Radiating ends of two-conductor microwave transmission lines, e.g. of coaxial lines, of microstrip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q23/00—Antennas with active circuits or circuit elements integrated within them or attached to them

Landscapes

  • Details Of Aerials (AREA)

Abstract

PURPOSE: A PCB layout structure for a chip antenna and a chip antenna device using the same are provided to tune an antenna by controlling the area of an antenna conductive pattern. CONSTITUTION: An input port(110a) operates as a feeding line and an antenna radiator. One end of the input port is electrically connected to the ground area. A ground port(130a) is separated from the input port with a preset distance and operates as a ground line and an antenna radiator. One end of the ground port is electrically connected to the ground area. The other end of the ground port is off. The input port is parallel to the ground port.

Description

칩 안테나를 위한 ＰＣＢ 레이아웃 구조 및 이를 이용한 칩 안테나 장치 {PCB layout structure for chip antenna and antenna device including that}PCB layout structure for chip antenna and chip antenna device using same

본 발명은 칩 안테나를 위한 PCB 레이아웃 구조 및 이를 이용한 침 안테나 장치에 관한 것으로서, 보다 상세하게는 표면실장부품(SMD)의 하나인 칩 안테나를 위한 PCB 레이아웃(Layout) 구조와 이 구조를 이용하는 다양한 칩 안테나 장치에 대한 것이다.The present invention relates to a PCB layout structure for a chip antenna and a needle antenna device using the same, and more particularly, a PCB layout structure for a chip antenna, which is one of surface mount components (SMD), and various chips using the structure. For an antenna device.

무선 통신 분야에서 안테나는 주변 환경에 따라 특성이 민감하게 변화하는 전자 소자로서, 무선 통신 장치 등에 장착되어 외부로부터의 전파를 수신하거나 또는 통신기기에서 발생한 전기적인 신호를 외부로 전달하는 역할을 수행한다.In the field of wireless communication, an antenna is an electronic element whose characteristics change sensitively according to the surrounding environment, and is mounted on a wireless communication device to receive radio waves from the outside or to transmit electrical signals generated from a communication device to the outside. .

이동통신 단말기에 내장되는 칩 안테나는 각 단말기마다 정재파 매칭 같은 특성의 최적화가 필요한 전자소자로서 칩 안테나를 이동통신 단말기 내부에 세팅시킬 때 안테나 주파수 특성이 변화하게 되므로 이에 대한 튜닝 작업이 불가피하였다. 이와 같은 튜닝 작업시 안테나 자체의 패턴 또는 유전체 블록 자체에 대한 설계변경을 수반하므로 이에 따른 제조상 손실 등이 발생되는 문제점이 있다.The chip antenna embedded in the mobile communication terminal is an electronic device that requires optimization of characteristics such as standing wave matching for each terminal, and thus tuning operation is inevitable because the antenna frequency characteristics change when the chip antenna is set inside the mobile communication terminal. This tuning operation involves a design change to the pattern of the antenna itself or the dielectric block itself, so there is a problem in that manufacturing loss due to this.

현재까지 칩 안테나는 칩 안테나의 구조 및 그 형상에 관한 것이 주를 이루고 있으며, 일반적으로 육면체 유전체 블록의 6면 중에 여러 면에 안테나 방사체 패턴을 형성시키거나 또는 유전체 블록의 내부에 전극을 형성시키는 형태였다. To date, the chip antenna is mainly related to the structure and shape of the chip antenna, and in general, forms an antenna radiator pattern on various surfaces among six faces of a hexahedral dielectric block or forms an electrode inside the dielectric block. It was.

그리고 칩 안테나가 장착되는 PCB에는 칩 안테나를 전기적으로 연결하기 위한 패드(Pad)가 형성되는데, 이와 같은 패드(Pad)는 칩 안테나를 SMT하기 위한 전극으로만 동작하였다. 또한 PCB에 직접 안테나 패턴을 형성시키는 안테나 타입의 경우에는 에폭시기판에 동판(copper) 패턴을 형성시켜 이를 안테나 방사체로 이용하는 것이었다.And a pad (Pad) for electrically connecting the chip antenna is formed on the PCB on which the chip antenna is mounted, the pad (Pad) was operated only as an electrode for SMT the chip antenna. In addition, in the case of the antenna type which directly forms the antenna pattern on the PCB, a copper pattern was formed on the epoxy substrate and used as an antenna radiator.

이와 같은 종래기술들은 유전체에 형성된 안테나 방사체 패턴만을 이용하거나 또는 PCB에 바로 형성된 도체패턴만을 이용하는 독립적인 안테나이며, PCB와 칩 안테나가 일체형으로 구성된다고 하더라도 안테나의 전기적인 특성을 변경하기 위하여 스터브를 이용하여 스터브의 길이를 줄이고 늘리는 방법으로 안테나를 튜닝하고 있어 다양한 무선 통신 시스템에서의 다양한 조건에 대한 안테나의 듀닝(tuning)에 있어서 한계를 가지고 있다.Such prior arts are independent antennas using only antenna radiator patterns formed on dielectrics or only conductor patterns formed directly on PCBs. Even though PCBs and chip antennas are integrated, stubs are used to change electrical characteristics of antennas. Tuning the antennas in such a way as to reduce and increase the length of the stub has a limitation in the antenna tuning for various conditions in various wireless communication systems.

본 발명은 통신 기술의 발달에 따라 더욱 소형화되고 PCB에 형성된 안테나 도체 패턴과 칩 안테나에 형성된 방사체 패턴이 결합되어 구성되는 소형 안테나를 제공하고자 한다.The present invention is further miniaturized according to the development of communication technology, and to provide a small antenna that is formed by combining the antenna conductor pattern formed on the PCB and the radiator pattern formed on the chip antenna.

나아가서 안테나의 튜닝 작업시 안테나 자체의 패턴 또는 유전체 블록 자체에 대한 설계변경을 수반하므로 이에 따른 제조상 손실 등이 발생되는 문제점을 해결하고자 한다.Furthermore, when the tuning of the antenna is accompanied by a design change to the pattern of the antenna itself or the dielectric block itself is to solve the problem that the manufacturing loss caused by this.

또한 간단한 구성으로 다양한 무선 통신 시스템에서의 다양한 조건에 대한 안테나의 튜닝(tuning)을 용이하게 할 수 있는 안테나 장치를 제공하고자 한다.In addition, to provide an antenna device that can facilitate the tuning (tuning) of the antenna for a variety of conditions in a variety of wireless communication system with a simple configuration.

상기 기술적 과제를 달성하고자 본 발명은, 급전 라인인 동시에 안테나 방사체로 동작하는 입력 포트; 상기 입력 포트와 소정 간격 이격되어 형성되며, 접지 라인인 동시에 안테나 방사체로 동작하는 접지 포트; 및 소정의 영역에 형성되는 접지 영역을 포함하며, 상기 입력 포트는 일단을 통해 급전되고, 타단이 상기 접지 영역에 전기적으로 연결되며, 상기 접지 포트는 일단이 상기 접지 영역에 전기적으로 연결되고, 타단이 오픈되며, 상기 입력 포트에 인가된 신호 전류는 상기 접지 영역으로 흐르고, 상기 접지 포트에는 상기 신호 전류와 위상이 180˚ 차이나는 접지 전류가 흘러 상기 신호 전류와 접지 전류에 형성되는 전자기 필드의 결합으로 안테나 방사가 이루어지는 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조이다.The present invention to achieve the above technical problem, an input port which is a feed line and at the same time operating as an antenna radiator; A ground port formed spaced apart from the input port and spaced apart from the input port and operating as an antenna radiator; And a ground region formed in a predetermined region, wherein the input port is fed through one end, the other end is electrically connected to the ground region, and the ground port is one end is electrically connected to the ground region, and the other end. Is open, the signal current applied to the input port flows to the ground region, and the ground current flows 180 degrees out of phase with the signal current to the ground port, thereby coupling the electromagnetic field formed in the signal current and the ground current. The PCB layout structure for a chip antenna, characterized in that the antenna radiation is made.

여기서 상기 입력 포트와 접지 포트는 서로 이격되어 평행 또는 비평행하거나, 대칭 또는 비대칭의 다양한 형태로 형성될 수 있다.The input port and the ground port may be spaced apart from each other and may be formed in various forms of parallel or non-parallel, symmetrical, or asymmetrical.

바람직하게는 상기 입력 포트 또는 접지 포트의 면적을 조절하여 안테나 주 파수 대역 및 임피던스 등의 전기적 특성을 조절할 수 있다.Preferably, by adjusting the area of the input port or the ground port it is possible to adjust the electrical characteristics such as the antenna frequency band and impedance.

나아가서 상기 입력 포트로부터 상기 접지 영역으로 전기적으로 연결되는 루프(loop) 영역의 면적 및 전기적 위상을 조절하여 안테나의 주파수 대역 및 임피던스 등의 전기적 특성을 조절할 수 있으며, 또한 상기 접지 포트의 면적을 조절하여 안테나의 주파수대역 및 임피던스 등의 전기적 특성을 조절할 수 있다.Furthermore, by adjusting the area and the electrical phase of the loop area electrically connected from the input port to the ground area, it is possible to adjust the electrical characteristics such as the frequency band and impedance of the antenna, and also by adjusting the area of the ground port Electrical characteristics such as frequency band and impedance of the antenna can be adjusted.

보다 바람직하게는 상기 입력 포트의 타단과 상기 접지 영역 사이에 형성된 제1 소자 전극과, 상기 접지 포트의 일단과 상기 접지 영역 사이에 형성된 제2 소자 전극을 포함하며, 상기 제1 소자 전극과 제2 소자 전극은 각각 서로 소정 간격 이격되어 용량성 결합하는 2개의 전극을 구비하여, 상기 입력 포트와 접지 포트에 흐르는 전류를 조절할 수 있다.More preferably, a first device electrode formed between the other end of the input port and the ground region, and a second device electrode formed between one end of the ground port and the ground region, the first device electrode and the second Each of the device electrodes includes two electrodes capacitively coupled to each other by a predetermined distance, thereby controlling the current flowing through the input port and the ground port.

또한 본 발명은 상기 PCB 레이아웃 구조 상의 상기 입력 포트와 상기 접지 포트의 적어도 일부분에 접하여 장착되는 유전체 블록을 포함하는 칩 안테나를 포함하는 것을 특징으로 하는 칩 안테나 장치이다.The invention also provides a chip antenna device comprising a chip antenna comprising a dielectric block mounted in contact with at least a portion of the input port and the ground port on the PCB layout structure.

바람직하게는 상기 유전체 블록의 적어도 한면 이상에 안테나 도체 패턴이 형성되며, 상기 안테나 도체 패턴이 상기 PCB 레이아웃 구조에 대응하여 접하도록 상기 유전체 블록이 장착될 수 있다.Preferably, an antenna conductor pattern is formed on at least one surface of the dielectric block, and the dielectric block may be mounted such that the antenna conductor pattern is in contact with the PCB layout structure.

여기서 상기 유전체 블록의 적어도 한면 이상에 형성된 안테나 도체 패턴은 상기 입력 포트 또는 상기 접지 포트 중 어느 하나의 적어도 일부분에 접하도록 상기 유전체 블록이 장착될 수 있다.Here, the dielectric block may be mounted so that the antenna conductor pattern formed on at least one surface of the dielectric block contacts at least a portion of any one of the input port and the ground port.

보다 바람직하게는 상기 안테나 도체 패턴는 상기 입력 포트에 접하는 제1 도체 패턴과 상기 접지 포트에 접하는 제2 도체 패턴을 포함하며, 상기 제1 도체 패턴과 제2 도체 패턴은 서로 이격되어 상기 유전체 블록의 적어도 한면 이상에 형성될 수 있다.More preferably, the antenna conductor pattern includes a first conductor pattern in contact with the input port and a second conductor pattern in contact with the ground port, wherein the first conductor pattern and the second conductor pattern are spaced apart from each other to form at least one of the dielectric blocks. It may be formed on more than one side.

나아가서 상기 제1 도체 패턴과 제2 도체 패턴의 면적을 조절하여 안테나 주파수 대역을 조절할 수 있다.Further, the antenna frequency band may be adjusted by adjusting the areas of the first conductor pattern and the second conductor pattern.

또한 상기 제1 도체 패턴과 제2 도체 패턴은 서로 평행 또는 비평행하게 형성되거나 또는 상기 제1 도체 패턴과 제2 도체 패턴은 서로 대칭 또는 비대칭 되어 형성될 수 있다.In addition, the first conductor pattern and the second conductor pattern may be formed to be parallel or non-parallel to each other, or the first conductor pattern and the second conductor pattern may be formed to be symmetrical or asymmetric with each other.

특히 상기 제1 도체 패턴과 제2 도체 패턴은 각각 단수의 전극 패턴 또는 복수의 전극 패턴으로 구성될 수 있다.In particular, the first conductor pattern and the second conductor pattern may be composed of a single electrode pattern or a plurality of electrode patterns, respectively.

바람직하게는 상기 제1 도체 패턴과 제2 도체 패턴은 상기 유전체 블록의 한면에 형성될 수 있다.Preferably, the first conductor pattern and the second conductor pattern may be formed on one surface of the dielectric block.

나아가서 상기 제1 도체 패턴 또는 제2 도체 패턴은 상기 유전체 블록의 서로 인접한 두 개 이상의 면에 걸쳐서 형성될 수도 있으며, 또는 상기 제1 도체 패턴 또는 제2 도체 패턴은 상기 유전체 블록의 다면에 걸쳐서 연장되어 그 면적이 증가되도록 형성될 수도 있다.Further, the first conductor pattern or the second conductor pattern may be formed over two or more adjacent surfaces of the dielectric block, or the first conductor pattern or the second conductor pattern extends over the sides of the dielectric block. It may be formed to increase its area.

또한 상기 입력 포트 및 접지 포트와 접하지 않으며, 상기 제1 도체 패턴 및 제2 도체 패턴과 이격되어 상기 유전체 블록에 형성된 제3 도체 패턴을 포함할 수도 있다.In addition, the first and second conductor patterns may not include the input port and the ground port, and may include a third conductor pattern formed in the dielectric block.

이와 같은 본 발명에 따르면, 본 발명은, PCB 레이아웃 구조 상의 안테나와 PCB에 장착되는 칩 안테나 중 어느 하나 또는 둘 모두의 안테나 도체 패턴의 면적을 조절함으로써 용이하게 안테나를 튜닝할 수 있으므로 다양한 무선 통신 시스템을 개발하는 과정에서 발생하는 다양한 안테나 성능과 관련된 문제들을 손쉽게 수정할 수 있다.According to the present invention as described above, the present invention can easily tune the antenna by adjusting the area of the antenna conductor pattern of any one or both of the antenna on the PCB layout structure and the chip antenna mounted on the PCB, so that various wireless communication systems It is easy to fix problems related to various antenna performances that occur during the development.

특히 PCB 레이아웃 구조 자체, PCB와 안테나를 포함하는 장치 및 PCB를 제외한 칩 안테나 자체 모두가 안테나 튜닝 요소를 가지고 있으므로 어떠한 조건속에서도 안테나 시스템의 성능을 조절하는 것이 매우 용이해진다.In particular, the PCB layout structure itself, the device including the PCB and antenna, and the chip antenna itself except the PCB all have antenna tuning elements, making it very easy to control the performance of the antenna system under any conditions.

나아가서 본 발명에 따른 PCB 레이아웃 구조 자체가 안테나로서 독립적인 기능을 수행할 수 있으므로 안테나 장치의 튜닝이 더욱 용이해지며, 본 발명의 안테나 장치는 단순한 구조로서 안테나를 1.0mm까지 줄이는 것이 가능하여 안테나의 소형화에 더욱 이바지 할 수 있게 된다.Furthermore, since the PCB layout structure itself according to the present invention can perform an independent function as an antenna, the tuning of the antenna device becomes easier, and the antenna device of the present invention is a simple structure, which can reduce the antenna to 1.0 mm. This will further contribute to miniaturization.

또한 유전체 블록의 한면만을 이용하는 안테나를 제공할 수 있어 유전체 블록의 다면을 이용하는 안테나와 비교하여 더욱 간단하게 칩 안테나의 제조가 가능하며 이로써 안테나 제조 단가를 더욱 낮출 수 있게 된다.In addition, since the antenna using only one side of the dielectric block can be provided, it is possible to manufacture the chip antenna more simply than the antenna using the side of the dielectric block, thereby lowering the manufacturing cost of the antenna.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 설명하기 위하여 이하에서는 본 발명의 바람직한 실시예를 예시하고 이를 참조하여 살펴본다.In order to explain the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, the following describes exemplary embodiments of the present invention and looks at it with reference.

도 1은 본 발명에 따른 칩 안테나를 위한 PCB 레이아웃 구조의 실시예를 나타낸다.1 shows an embodiment of a PCB layout structure for a chip antenna according to the present invention.

본 발명에 따른 PCB 레이아웃(100) 구조는, 급전 라인인 동시에 안테나 방사체로 동작하는 입력 포트(110), 입력 포트(110)와 소정 간격 이격되어 형성되며 접지 라인인 동시에 안테나 방사체로 동작하는 접지 포트(130), 소정의 영역에 형성되는 접지 영역(150) 등을 포함하며, 입력 포트(110)는 일단(115)은 급전라인으로 이를 통해 급전되고, 타단(117)이 접지 영역(150)에 전기적으로 연결되며, 접지 포트(130)는 일단(135)이 접지 영역(150)에 전기적으로 연결되고 타단이 오픈되어 있다.The PCB layout 100 structure according to the present invention is a power supply line and an input port 110 which operates as an antenna radiator and is spaced apart from the input port 110 by a predetermined distance, and is a ground line and a ground port which operates as an antenna radiator. 130, a ground area 150 formed in a predetermined area, and the like. The input port 110 has one end 115 supplied with power through a power supply line, and the other end 117 is connected to the ground area 150. Electrically connected, the ground port 130 is one end 135 is electrically connected to the ground region 150 and the other end is open.

이와 같은 PCB 레이아웃(100) 구조는, 급전 라인을 통해 입력된 전기적 신호에 의하여 입력 포트(110)에 인가된 신호 전류는 바로 접지 영역(150)으로 흐르게 되고, 접지 영역(150)과 연결된 접지 포트(130)에는 입력 포트(110)의 상기 신호 전류와 위상이 180˚ 차이나는 접지 전류가 흘러 상기 신호 전류와 접지 전류에 형성되는 전자기 필드의 결합으로 안테나 방사가 이루어지게 된다.In the PCB layout 100 structure, a signal current applied to the input port 110 by an electrical signal input through a power supply line flows directly to the ground region 150, and is connected to the ground region 150. At 130, a ground current having a phase difference of 180 ° from the signal current of the input port 110 flows, and antenna radiation is performed by a combination of the electromagnetic field formed at the signal current and the ground current.

본 발명에서는 입력 포트(110)와 접지 포트(130)의 면적을 조절하고 , 입력 포트(110)로부터 접지 영역(150)으로 전기적으로 연결되는 루프(loop) 영역의 면적 및 전기적 위상을 조절하고, 접지 포트(130)의 면적을 조절하여 안테나의 공진 주파수 및 주파수 대역 임피던스를 조절하게 된다.In the present invention, the area of the input port 110 and the ground port 130 is adjusted, the area and the electrical phase of the loop (loop) area electrically connected from the input port 110 to the ground area 150, The resonant frequency and the frequency band impedance of the antenna are adjusted by adjusting the area of the ground port 130.

나아가서 도 2는 본 발명에 따른 칩 안테나를 위한 PCB 레이아웃 구조의 다 른 실시예를 나타내는데, 입력 포트(110a)의 타단과 접지 영역(150)의 사이에 제1 전극 소자(170)를 위치시키고, 접지 포트(130a)의 일단(135a)과 접지 영역(150)의 사이에는 제2 전극 소자(180)를 위치시키며, 제1 전극 소자(170)와 제2 전극 소자(180)는 용량성 결합하는 2개의 전극으로 구성되어 안테나 또는 PCB 레이아웃의 구조 변경이 어려울 경우에 제1 전극 소자(170)와 제2 전극 소자(180)를 통해 입력 포트(110a)와 접지 포트(110b)에 흐르는 전류들을 조절할 수도 있다.Furthermore, Figure 2 shows another embodiment of a PCB layout structure for a chip antenna according to the present invention, by placing the first electrode element 170 between the other end of the input port (110a) and the ground region 150, The second electrode element 180 is positioned between the one end 135a of the ground port 130a and the ground region 150, and the first electrode element 170 and the second electrode element 180 are capacitively coupled to each other. It is composed of two electrodes to control the current flowing in the input port 110a and ground port 110b through the first electrode element 170 and the second electrode element 180 when it is difficult to change the structure of the antenna or PCB layout It may be.

또한 도 3은 본 발명에 따른 PCB 레이아웃 구조에서 입력 포트 및 접지 포트가 다양한 형태로 형성되는 실시예를 도시하는데, 도 3의 (a)에 도시된 바와 같이 입력 포트(110b)와 접지 포트(130b)가 서로 평행하지 않고 기울어져 형성될 수도 있으며, 도 3의 (b) 내지 (d)에 도시된 바와 같이 입력 포트(110c, 110d, 110e)와 접지 포트(130c, 130d, 130e)가 다양한 형태로 서로 평행 또는 비평행으로 이격되고, 대칭 또는 비대칭으로 그 면적이 조절되어 안테나로서의 전기적 특성을 변화시킬 수 있게 된다.In addition, Figure 3 shows an embodiment in which the input port and the ground port is formed in various forms in the PCB layout structure according to the present invention, as shown in Figure 3 (a) the input port 110b and ground port 130b ) May be formed to be inclined, not parallel to each other, and as shown in (b) to (d) of FIG. 3, the input ports 110c, 110d, and 110e and the ground ports 130c, 130d, and 130e are various shapes. Spaces are parallel or non-parallel spaced apart from each other, and the area is adjusted symmetrically or asymmetrically to change the electrical characteristics as an antenna.

이와 같이 본 발명에 따른 PCB 레이아웃의 구조는 그 자체만으로도 안테나로서의 동작이 가능하며, 안테나 방사체로서 동작하는 입력 포트와 접지 포트는 서로 이격되어 대칭 또는 비대칭 등 다양항 형태로 면적을 조절하여 간단하게 안테나의 전기적인 특성의 조절이 가능하게 된다.As such, the structure of the PCB layout according to the present invention can be operated as an antenna by itself, and the input port and the ground port, which operate as antenna radiators, are spaced apart from each other to easily adjust the area in various forms such as symmetrical or asymmetrical. It is possible to adjust the electrical characteristics of the.

나아가서 본 발명에서는 상기와 같은 PCB 레이아웃의 구조에 장착되는 칩 안테나를 제공하여 더욱 편리하게 안테나의 튜닝을 가능하게 하는데, 이하에서는 본 발명에 따른 PCB 레이아웃 구조를 이용하는 칩 안테나 장치를 살펴보기로 한다.Furthermore, the present invention provides a chip antenna mounted in the PCB layout structure as described above to enable more convenient tuning of the antenna. Hereinafter, a chip antenna device using the PCB layout structure according to the present invention will be described.

도 4는 본 발명에 따른 칩 안테나 장치의 실시예에 대한 사시도를 나타낸다.Figure 4 shows a perspective view of an embodiment of a chip antenna device according to the present invention.

본 발명에 따른 칩 안테나 장치는 앞서 살펴본 본 발명에 따른 PCB 레이아웃 구조 상에 장착되는 칩 안테나를 포함하는데, 도4의 실시예에서는 칩 안테나의 유전체 블록(200)이 PCB 레이아웃 상의 입력 포트(110a)와 출력 포트(130a)의 적어도 일부분에 접하여 장착되고, 입력 포트(110a)의 일단으로 통신 장치의 급전(300)이 이루어지고 입력 포트(110a)의 타단이 제1 소자 전극(170)을 통해 접지되며, 접지 포트(130a)의 일단이 제2 소자 전극(180)을 통해 접지된다.The chip antenna device according to the present invention includes a chip antenna mounted on the PCB layout structure according to the present invention described above. In the embodiment of FIG. 4, the dielectric block 200 of the chip antenna has an input port 110a on the PCB layout. And is mounted in contact with at least a portion of the output port 130a, the power supply 300 of the communication device is made to one end of the input port 110a, and the other end of the input port 110a is grounded through the first element electrode 170. One end of the ground port 130a is grounded through the second device electrode 180.

도 4의 실시예에서는 유전체 블록(200) 상에 어떠한 전극 패턴도 형성되지 않은 경우로서, PCB 레이아웃의 입력 포트(110a), 출력 포트(130a) 및 유전체 블록(200)을 통해 안테나의 전기적 특성이 결정되게 된다.In the embodiment of FIG. 4, when no electrode pattern is formed on the dielectric block 200, electrical characteristics of the antenna are changed through the input port 110a, the output port 130a, and the dielectric block 200 of the PCB layout. Will be determined.

유전율과 투자율은 공간이 전자기 작용에 영향을 주는 계수로서, 주파수는 하기 [식 1]과 같이 파장에 반비례한다Permittivity and permeability are coefficients in which space affects electromagnetic action, and frequency is inversely proportional to wavelength as shown in [Equation 1].

Figure 112009059531433-pat00001
[식 1]
Figure 112009059531433-pat00001
[Equation 1]

여기서 f는 주파수, c는 광속, λ는 파장 길이를 나타낸다.Where f is frequency, c is luminous flux, and λ is wavelength.

또한 파장 λ는 하기 [식 2]와 같이 유전율과 투자율에 따라 달라지는 변수이다.In addition, the wavelength λ is a variable that depends on the dielectric constant and permeability, as shown in the following [Equation 2].

Figure 112009059531433-pat00002
[식 2]
Figure 112009059531433-pat00002
[Formula 2]

상기 [식 1] 및 [식 2]에 따라 유효 유전율 및 투자율의 변화에 따라 주파수가 변화되게 되므로 상기 도 3의 실시예와 같이 유전체 블록(200)만을 안테나 방사체로 동작하는 입력 포트(110a)와 접지 포트(130a)에 장착하는 경우에도 전기적 특성이 변화되게 되며, 나아가서 입력 포트(110a)와 접지 포트(130a)에 접하는 유전체 블록(200)의 하면 상에만 안테나 도체 패턴이 형성된 칩 안테나를 본 발명에 따른 PCB 레이아웃 구조에 장착하는 경우에도 전체적인 안테나의 전기적 특성이 변화되게 된다.Since the frequency is changed according to the change in the effective permittivity and permeability according to [Equation 1] and [Equation 2] and the input port 110a operating only the dielectric block 200 as an antenna radiator as in the embodiment of FIG. In the case of mounting on the ground port 130a, the electrical characteristics are changed. Furthermore, the present invention provides a chip antenna having an antenna conductor pattern formed only on the bottom surface of the dielectric block 200 in contact with the input port 110a and the ground port 130a. Even when mounted on the PCB layout structure according to the overall electrical characteristics of the antenna is changed.

본 발명에서는 이와 같은 특성을 이용하여 PCB 레이아웃 구조 자체 안테나와 유전체 블록에 형성된 안테나를 결합시키는 구성으로서, PCB 레이아웃 상의 입력 포트 또는 접지 포트의 면적을 조절하여 전체적인 안테나의 전기적 특성을 조절할 수 있고 또한 유전체 블록 상에 형성되는 안테나 도체 패턴의 면적을 조절하여 전제적인 안테나의 전기적 특성을 조절할 수도 있다.In the present invention, by using the above characteristics, the PCB layout structure itself antenna and the antenna formed in the dielectric block is combined, by adjusting the area of the input port or ground port on the PCB layout to adjust the electrical characteristics of the overall antenna and the dielectric By adjusting the area of the antenna conductor pattern formed on the block it is also possible to adjust the electrical characteristics of the entire antenna.

본 발명에서는 유전체 블록의 한 면에만 안테나 도체 패턴을 형성시키거나 또는 유전체 블록의 다면에 안테나 도체 패턴을 형성시켜 칩 안테나로 이용하게 되는데, 이하에서 이에 대한 다양한 실시예를 살펴보기로 한다.In the present invention, the antenna conductor pattern is formed only on one surface of the dielectric block, or the antenna conductor pattern is formed on the bottom surface of the dielectric block to be used as a chip antenna. Hereinafter, various embodiments thereof will be described.

도 5 내지 도 11은 본 발명에 따른 다양한 실시예로서 안테나 도체 패턴이 형성된 유전체 블록을 펼친 전개도를 나타낸다.5 to 11 illustrate an expanded view of a dielectric block on which an antenna conductor pattern is formed according to various embodiments of the present disclosure.

도 5는 본 발명에 따른 유전체 블록에 안테나 도체 패턴이 형성된 제1 실시예를 도시한다.5 shows a first embodiment in which an antenna conductor pattern is formed in a dielectric block according to the present invention.

도 5의 (a)에서는 유전체 블록(200)의 한면에만 안테나 도체 패턴(210a1)이 형성되며, 유전체 블록(200)이 본 발명에 따른 PCB 레이아웃 구조에 장착시에 유전체 블록(200)의 안테나 도체 패턴(210a1)은 입력 포트(110) 또는 접지 포트(130)에 접하게 되어 안테나의 전기적 특성을 변화시키게 된다.In FIG. 5A, the antenna conductor pattern 210a 1 is formed only on one surface of the dielectric block 200, and the antenna of the dielectric block 200 when the dielectric block 200 is mounted on the PCB layout structure according to the present invention. The conductor pattern 210a 1 may be in contact with the input port 110 or the ground port 130 to change electrical characteristics of the antenna.

또한 도 5의 (b)는 유전체 블록(200)의 인접한 두면 상에 안테나 도체 패턴(210a2)이 형성되며, 유전체 블록(200)이 본 발명에 따른 PCB 레이아웃 구조에 장착시에 유전체 블록(200)의 안테나 도체 패턴(210a2)은 입력 포트(110) 또는 접지 포트(130)에 접하게 되어 안테나의 전기적 특성을 변화시키게 된다. In addition, in FIG. 5B, an antenna conductor pattern 210a 2 is formed on two adjacent surfaces of the dielectric block 200, and the dielectric block 200 is mounted when the dielectric block 200 is mounted on the PCB layout structure according to the present invention. The antenna conductor pattern 210a 2 of () is in contact with the input port 110 or the ground port 130 to change the electrical characteristics of the antenna.

이와 같이 본 발명에서는 안테나 도체 패턴의 면적을 변화시킴으로써 전체적인 안테나의 튜닝이 가능해진다.As described above, in the present invention, the overall antenna can be tuned by changing the area of the antenna conductor pattern.

도 6은 본 발명에 따른 유전체 블록에 안테나 도체 패턴이 형성된 제2 실시예를 도시한다.6 shows a second embodiment in which an antenna conductor pattern is formed in a dielectric block according to the present invention.

제2 실시예에서는 유전체 블록의 한면에만 안테나 도체 패턴이 형성되는데, 상기 안테나 도체 패턴은 서로 소정 간격 이격된 제1 도체 패턴과 제2 도체 패턴으로 구성되며, 상기 제1 도체 패턴 및 제2 도체 패턴은 각각 본 발명에 따른 PCB 레이아웃 구조의 입력 포트 및 접지 포트에 접하게 된다.In a second embodiment, an antenna conductor pattern is formed only on one surface of a dielectric block, and the antenna conductor pattern includes a first conductor pattern and a second conductor pattern spaced apart from each other by a predetermined distance, and the first conductor pattern and the second conductor pattern are formed. Are respectively in contact with the input port and the ground port of the PCB layout structure according to the present invention.

제2 실시예에서는 상기 제1 도체 패턴과 제2 도체 패턴의 면적이 상기 입력 포트와 접지 포트의 면적 이내로 형성된 경우로서, 도 6의 (a), (c) 및 (e)는 제1 도체 패턴(210b1, 210b3, 210b5)과 제2 도체 패턴(230b1, 230b3, 230b5)이 좌우 대칭으로 형성되었으며, 도 6의 (b)와 (d)는 제1 도체 패턴(210b2, 210b4)과 제2 도체 패턴(230b2, 230b4)이 대각선 대칭으로 형성되었다. 그리고 도 6의 (a)와 (b)는 제1 도체 패턴(210b1, 210b2)과 제2 도체 패턴(230b1, 230b2)이 모두 하나의 단수 전극 패턴을 가지며, 도 6의 (c), (d) 및 (e)는 제1 도체 패턴(210b3, 210b4, 210b5)과 제2 도체 패턴(230b3, 230b4, 230b5) 모두가 두 개의 복수 전극 패턴을 갖는다.In the second embodiment, the area of the first conductor pattern and the second conductor pattern is formed within the area of the input port and the ground port, and FIGS. 6A, 6C, and 6E illustrate a first conductor pattern. (210b 1, 210b 3 , 210b 5 ) and the second conductor patterns 230b 1, 230b 3, 230b 5 are symmetrically formed, and FIGS. 6B and 6D illustrate the first conductor pattern 210b 2. , 210b 4 ) and the second conductor patterns 230b 2 and 230b 4 are formed diagonally symmetrically. 6A and 6B, the first conductor patterns 210b 1 and 210b 2 and the second conductor patterns 230b 1 and 230b 2 both have a single electrode pattern. ), (d) and (e), the first conductor pattern 210b 3, 210b 4 , 210b 5 and the second conductor pattern 230b 3, 230b 4, 230b 5 all have two electrode patterns.

또한 도 6의 (f)는 제1 도체 패턴(210b6)은 2개의 전극 패턴을 가지고 있으며, 제2 도체 패턴(210b6)은 단수의 전극 패턴으로 형성되어 있다.6F, the first conductor pattern 210b 6 has two electrode patterns, and the second conductor pattern 210b 6 is formed of a single electrode pattern.

도 7은 본 발명에 따른 유전체 블록에 안테나 도체 패턴이 형성된 제3 실시예를 도시한다.7 illustrates a third embodiment in which an antenna conductor pattern is formed in a dielectric block according to the present invention.

제3 실시예도 유전체 블록의 한면에만 안테나 도체 패턴이 형성되며, 또한 안테나 도체 패턴은 서로 소정 간격 이격된 제1 도체 패턴과 제2 도체 패턴으로 구성되어 각각 본 발명에 따른 PCB 레이아웃 구조의 입력 포트 및 접지 포트에 접하게 된다.In the third embodiment, the antenna conductor pattern is formed only on one surface of the dielectric block, and the antenna conductor pattern is composed of a first conductor pattern and a second conductor pattern spaced apart from each other by a predetermined distance, respectively, and the input port of the PCB layout structure according to the present invention; It will touch the ground port.

또한 제3 실시예에서는 상기 제1 도체 패턴 또는 제2 도체 패턴의 면적을 상기 입력 포트와 접지 포트의 면적보다 크게 형성시킨 경우이다.In the third embodiment, the area of the first conductor pattern or the second conductor pattern is larger than the area of the input port and the ground port.

도 7의 (a), (b) 및 (g)는 제1 도체 패턴(210c1, 210c2, 210c7)이 제2 도체 패턴(230c1, 230c2, 230c7)보다 면적이 더 크게 형성되었는데, 도 7의 (a)는 제1 도체 패턴(210c1)만을 상기 입력 포트 또는 접지 포트의 면적보다 증가시켰으며, 도 7의 (c)는 제1 도체 패턴(210c3)과 제2 도체 패턴(230c3)을 좌우 대칭이 되도록 상기 입력 포트 및 접지 포트의 면적보다 증가시켰으며, 도 7의 (d)는 제1 도체 패턴(210c4)과 제2 도체 패턴(230c4)을 대각선 대칭이 되도록 상기 입력 포트 및 접지 포트의 면적보다 증가시켰으며, 도 7의 (e)는 제1 도체 패턴(210c5)과 제2 도체 패턴(230c5)가 서로 비대칭인 임의의 모양으로 상기 입력 포트 및 접지 포트의 면적보다 증가시켰다.7A, 7B, and 7G, the first conductor patterns 210c 1 , 210c 2 , and 210c 7 have a larger area than the second conductor patterns 230c 1 , 230c 2 , and 230c 7 . In FIG. 7A, only the first conductor pattern 210c 1 is larger than the area of the input port or the ground port, and FIG. 7C is the first conductor pattern 210c 3 and the second conductor. The pattern 230c 3 is larger than the area of the input port and the ground port so as to be symmetrical, and FIG. 7D shows that the first conductor pattern 210c 4 and the second conductor pattern 230c 4 are diagonally symmetrical. The area of the input port and the ground port is increased to be larger than that of FIG. 7 (e). The input port has an arbitrary shape in which the first conductor pattern 210c 5 and the second conductor pattern 230c 5 are asymmetric with each other. And larger than the area of the ground port.

또한 도 7의 (g)에서는 제1 도체 패턴(210c7)의 전극라인을 제1 도체 패턴(210c7)과 제2 도체 패턴(230c7) 사이로 연장시켰다.In addition, in Fig. 7 (g) the prolonged the electrode lines of the first conductive pattern (210c 7) between the first conductive pattern (210c 7) and a second conductive pattern (230c 7).

도 7의 (a)와 (g)는 제1 도체 패턴(210c1, 210c7)과 제2 도체 패턴(230c1, 230c7)이 하나의 단수 전극 패턴을 가지며, 도 7의 (b), (c), (d), (e) 및 (f)는 제1 도체 패턴(210c2, 210c3, 210c4, 210c5, 210c6)과 제2 도체 패턴(230c2, 230c3, 230c4, 230c5, 230c6) 모두가 복수개의 전극 패턴을 갖는다.(A) and (g) of FIG. 7, the first conductor patterns 210c 1 and 210c 7 and the second conductor patterns 230c 1 and 230c 7 have one singular electrode pattern. (c), (d), (e) and (f) are the first conductor patterns 210c 2 , 210c 3 , 210c 4 , 210c 5 , 210c 6 and the second conductor patterns 230c 2 , 230c 3 , 230c 4 , 230c 5 , 230c 6 ) all have a plurality of electrode patterns.

도 8은 본 발명에 따른 유전체 블록에 안테나 도체 패턴이 형성된 제4 실시예를 도시한다.8 shows a fourth embodiment in which an antenna conductor pattern is formed in a dielectric block according to the present invention.

제4 실시예는 유전체 블록의 여러면에 걸쳐서 안테나 도체 패턴이 형성되며, 또한 안테나 도체 패턴은 서로 소정 간격 이격된 제1 도체 패턴과 제2 도체 패턴으로 구성되어 각각 본 발명에 따른 PCB 레이아웃 구조의 입력 포트 및 접지 포트에 접하게 된다.According to the fourth embodiment, an antenna conductor pattern is formed over various surfaces of a dielectric block, and the antenna conductor pattern is composed of a first conductor pattern and a second conductor pattern spaced apart from each other by a predetermined distance, respectively. It will touch the input port and the ground port.

도 8의 (a)는 제2 도체 패턴(230d1)이 유전체 블록상에서 인접한 옆면까지 연장되어 2개의 면에 걸쳐서 증가되어 형성되었으며, 도 8의 (b) 및 (e)는 제1 도체 패턴(210d2, 210d5)이 유전체 블록상에서 인접한 옆면까지 연장되어 2개의 면에 걸쳐서 증가되어 형성되었으며, 여기서 도 8의 (e)는 제1 도체 패턴이(2105)이 유전체 블록상의 한면에서는 분리되어 형성되고 인접한 다른면에서 다시 합쳐지는 형태로 형성되었다.FIG. 8A illustrates that the second conductor pattern 230d 1 extends from the dielectric block to the adjacent side surface and is increased over two surfaces. FIGS. 8B and 8E illustrate the first conductor pattern ( 210d 2 , 210d 5 ) are formed by extending from the dielectric block to adjacent sides and increasing over two sides, where FIG. 8E shows that the first conductor pattern 2105 is separated from one side on the dielectric block. It is formed in the form of being merged again on the other side.

또한 도 8의 (c)는 제1 도체 패턴(210d3)이 한방향으로 유전체 블록의 3개 면에 걸쳐서 증가되어 형성되었고, 도 8의 (d)는 제1 도체 패턴(210d4)이 한방향으로 유전체 블록의 4개 면에 걸쳐서 증가되어 형성되었다.In addition, in FIG. 8C, the first conductor pattern 210d 3 is increased in one direction over three sides of the dielectric block, and in FIG. 8D, the first conductor pattern 210d 4 is formed in one direction. It was formed increasing over four sides of the dielectric block.

도 9는 본 발명에 따른 유전체 블록에 안테나 도체 패턴이 형성된 제5 실시예를 도시한다.9 shows a fifth embodiment in which an antenna conductor pattern is formed in a dielectric block according to the present invention.

제5 실시예도 유전체 블록의 여러면에 걸쳐서 안테나 도체 패턴이 형성된 경우로서, 제1 도체 패턴(210e)은 두 개의 복수 전극 패턴을 갖으며 유전체 블록의 인접한 두면에 결쳐서 증가되어 형성되었으며, 제2 도체 패턴(230e)는 한방향으로 유전체 블록의 3개 면에 걸쳐서 증가되어 형성되었다.In the fifth embodiment, the antenna conductor pattern is formed over various surfaces of the dielectric block. The first conductor pattern 210e has two plurality of electrode patterns and is formed by increasing the two adjacent electrode surfaces of the dielectric block. The conductor pattern 230e is formed to increase over three sides of the dielectric block in one direction.

도 10은 본 발명에 따른 유전체 블록에 안테나 도체 패턴이 형성된 제6 실시예를 도시하는데, 제1 도체 패턴(210f)과 제2 도체 패턴(230f)에 이격되어 유전체 블록 상에 제3 도체 패턴(250)이 형성되었으며, 제3 도체 패턴(250)은 상기 입력포트 및 접지 포트와 접하는 않는 경우를 나타낸다.FIG. 10 illustrates a sixth embodiment in which an antenna conductor pattern is formed in a dielectric block according to the present invention, wherein the third conductor pattern is formed on the dielectric block by being spaced apart from the first conductor pattern 210f and the second conductor pattern 230f. 250 is formed, and the third conductor pattern 250 is not in contact with the input port and the ground port.

도 11은 본 발명에 따른 유전체 블록에 안테나 도체 패턴이 형성된 제7 실시예를 도시하는데, 도 11의 (a) 내지 (c)에 도시된 바와 같이 제1 도체 패턴(210e1, 210e2, 210e3)와 제2 도체 패턴(230e1, 230e2, 230e3)는 서로 서로 평행하거나 또는 비평행하게 이격되어 다양한 모양으로 그 면적이 조절될 수 있다.FIG. 11 shows a seventh embodiment in which an antenna conductor pattern is formed in a dielectric block according to the present invention. As shown in FIGS. 11A to 11C, the first conductor patterns 210e 1 , 210e 2 , and 210e are illustrated. 3 ) and the second conductor patterns 230e 1 , 230e 2 , and 230e 3 may be spaced apart from each other in parallel or non-parallel to each other so that the area may be adjusted in various shapes.

이와 같이 본 발명에서는 유전체 블록의 한면만을 이용하여 안테나 도체 패턴을 형성시킬 수도 있으며, 유전체 블록의 여러면에 걸쳐서 안테나 도체 패턴의 면적을 증가시켜 형성시킬 수도 있다. As described above, the antenna conductor pattern may be formed using only one surface of the dielectric block, or may be formed by increasing the area of the antenna conductor pattern over various surfaces of the dielectric block.

또한 상기에서 살펴본 실시예에서는 설명의 편의를 위하여 제1 도체 패턴과 제2 도체 패턴을 구분지었으나, 실시예 상에 도시된 안테나 도체 패턴에서 제1 도체 패턴과 제2 도체 패턴이 서로 바뀌어서 형성되는 경우도 포함할 수 있다.In addition, in the above-described embodiment, the first conductor pattern and the second conductor pattern are distinguished for convenience of description, but the first conductor pattern and the second conductor pattern are formed to be interchanged with each other in the antenna conductor pattern shown in the embodiment. It may also include cases.

나아가서 유전체 블록의 여러면에 걸쳐서 안테나 도체 패턴이 형성되는 경우에 상기 실시예에서는 한방향만으로 안테나 도체 패턴이 연장되고 있으나 유전체 블록의 인접한 다면으로 안테나 도체 패턴이 연장되어 그 면적이 증가할 수도 있다.Furthermore, in the case where the antenna conductor pattern is formed over various surfaces of the dielectric block, the antenna conductor pattern extends in only one direction in the above embodiment, but the antenna conductor pattern may extend to adjacent sides of the dielectric block, thereby increasing its area.

이와 같은 본 발명은, PCB 레이아웃 구조 상의 안테나와 PCB에 장착되는 칩 안테나 중 어느 하나 또는 둘 모두의 안테나 도체 패턴의 면적을 조절함으로써 용이하게 안테나를 튜닝할 수 있으므로 다양한 무선 통신 시스템을 개발하는 과정에서 발생하는 다양한 안테나 성능과 관련된 문제들을 손쉽게 수정할 수 있다.The present invention as described above, the antenna can be easily tuned by adjusting the area of the antenna conductor pattern of any one or both of the antenna on the PCB layout and the chip antenna mounted on the PCB in the process of developing a variety of wireless communication systems Problems related to the various antenna performances occurring can be easily corrected.

특히 PCB 레이아웃 구조 자체, PCB와 안테나를 포함하는 장치 및 PCB를 제외한 칩 안테나 자체 모두가 안테나 튜닝 요소를 가지고 있으므로 어떠한 조건속에서도 안테나 시스템의 성능을 조절하는 것이 매우 용이해진다.In particular, the PCB layout structure itself, the device including the PCB and antenna, and the chip antenna itself except the PCB all have antenna tuning elements, making it very easy to control the performance of the antenna system under any conditions.

나아가서 본 발명에 따른 PCB 레이아웃 구조 자체가 안테나로서 독립적인 기능을 수행할 수 있으므로 안테나 장치의 튜닝이 더욱 용이해지며, 본 발명의 안테나 장치는 단순한 구조로서 안테나를 1.0mm까지 줄이는 것이 가능하여 안테나의 소형화에 더욱 이바지 할 수 있게 된다.Furthermore, since the PCB layout structure itself according to the present invention can perform an independent function as an antenna, the tuning of the antenna device becomes easier, and the antenna device of the present invention is a simple structure, which can reduce the antenna to 1.0 mm. This will further contribute to miniaturization.

또한 유전체 블록의 한면만을 이용하는 안테나를 제공할 수 있어 유전체 블록의 다면을 이용하는 안테나와 비교하여 더욱 간단하게 칩 안테나의 제조가 가능하며 이로써 안테나 제조 단가를 더욱 낮출 수 있게 된다.In addition, since the antenna using only one side of the dielectric block can be provided, it is possible to manufacture the chip antenna more simply than the antenna using the side of the dielectric block, thereby lowering the manufacturing cost of the antenna.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상이 한정 되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments described in the present invention are not intended to limit the technical idea of the present invention but to describe the present invention, and the technical idea of the present invention is not limited by these embodiments. The protection scope of the present invention should be interpreted by the following claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

도 1은 본 발명에 따른 칩 안테나를 위한 PCB 레이아웃 구조의 실시예를 나타내며,1 shows an embodiment of a PCB layout structure for a chip antenna according to the present invention,

도 2는 본 발명에 따른 칩 안테나를 위한 PCB 레이아웃 구조의 다른 실시예를 나타내며,2 shows another embodiment of a PCB layout structure for a chip antenna according to the present invention,

도 3은 본 발명에 따른 PCB 레이아웃 구조에서 입력 포트 및 접지 포트가 다양한 형태로 형성되는 실시예를 도시하며,3 illustrates an embodiment in which the input port and the ground port are formed in various forms in the PCB layout structure according to the present invention.

도 4는 본 발명에 따른 칩 안테나 장치의 실시예에 대한 사시도를 나타내며,4 is a perspective view of an embodiment of a chip antenna device according to the present invention;

도 5 내지 도 11은 본 발명에 따른 다양한 실시예로서 안테나 도체 패턴이 형성된 유전체 블록을 펼친 전개도를 나타낸다.5 to 11 illustrate an expanded view of a dielectric block on which an antenna conductor pattern is formed according to various embodiments of the present disclosure.

<도면의 주요부호에 대한 설명><Description of Major Symbols in Drawing>

100 : PCB 레이아웃, 110 : 입력 포트,100: PCB layout, 110: input port,

130 : 접지 포트, 150 : 접지 영역,130: grounding port, 150: grounding area,

170 : 제1 소자 전극, 180 제2 소자 전극,170: first device electrode, 180 second device electrode,

200 : 유전체 블록, 210 : 제1 도체 패턴,200: dielectric block, 210: first conductor pattern,

230 : 제2 도체패턴.230: Second conductor pattern.

Claims (23)

급전 라인인 동시에 안테나 방사체로 동작하는 입력 포트;An input port that is a feed line and operates as an antenna radiator; 상기 입력 포트와 소정 간격 이격되어 형성되며, 접지 라인인 동시에 안테나 방사체로 동작하는 접지 포트; 및A ground port formed spaced apart from the input port and spaced apart from the input port and operating as an antenna radiator; And 소정의 영역에 형성되는 접지 영역을 포함하며,A ground area formed in a predetermined area, 상기 입력 포트는 일단을 통해 급전되고, 타단이 상기 접지 영역에 전기적으로 연결되며, The input port is fed through one end and the other end is electrically connected to the ground region, 상기 접지 포트는 일단이 상기 접지 영역에 전기적으로 연결되고, 타단이 오픈되는 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.The ground port is a PCB layout structure for the chip antenna, characterized in that one end is electrically connected to the ground area, the other end is open. 제 1 항에 있어서,The method of claim 1, 상기 입력 포트와 상기 접지 포트는 서로 평행하게 형성된 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.And the input port and the ground port are formed in parallel to each other. 제 1 항에 있어서,The method of claim 1, 상기 입력 포트와 상기 접지 포트는 서로 비평행하게 형성된 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.And the input port and the ground port are formed to be parallel to each other. 제 1 항에 있어서,The method of claim 1, 상기 입력 포트와 접지 포트는 서로 대칭으로 형성된 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.And the input port and the ground port are symmetrically formed with each other. 제 1 항에 있어서,The method of claim 1, 상기 입력 포트와 접지 포트는 서로 비대칭으로 형성된 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.And the input port and the ground port are asymmetrically formed with each other. 제 1 항에 있어서,The method of claim 1, 상기 입력 포트 또는 접지 포트의 면적을 조절하여 안테나 전기적 특성을 조절하는 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.PCB layout structure for a chip antenna, characterized in that for controlling the antenna electrical characteristics by adjusting the area of the input port or ground port. 제 6 항에 있어서,The method of claim 6, 상기 입력 포트로부터 상기 접지 영역으로 전기적으로 연결되는 루프(loop) 영역의 면적을 조절하여 안테나의 전기적 특성을 조절하는 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.PCB layout structure for a chip antenna, characterized in that for controlling the electrical characteristics of the antenna by adjusting the area of the loop (loop) electrically connected from the input port to the ground region. 제 6 항에 있어서,The method of claim 6, 상기 접지 포트의 면적을 조절하여 안테나의 전기적 특성을 조절하는 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.PCB layout structure for a chip antenna, characterized in that for controlling the electrical characteristics of the antenna by adjusting the area of the ground port. 제 1 항에 있어서,The method of claim 1, 상기 입력 포트의 타단과 상기 접지 영역 사이에 형성된 제1 소자 전극과,A first element electrode formed between the other end of the input port and the ground region; 상기 접지 포트의 일단과 상기 접지 영역 사이에 형성된 제2 소자 전극을 포함하며,A second device electrode formed between one end of the ground port and the ground region, 상기 제1 소자 전극과 제2 소자 전극은 각각 서로 소정 간격 이격되어 용량성 결합하는 2개의 전극을 구비하여, 상기 입력 포트와 접지 포트에 흐르는 전류를 조절하는 것을 특징으로 하는 칩 안테나를 위한 PCB 레이아웃 구조.Each of the first device electrode and the second device electrode includes two electrodes capacitively coupled to each other by a predetermined distance, thereby controlling a current flowing through the input port and the ground port. rescue. 제 1 항 내지 제 9 항 중 어느 한 항의 PCB 레이아웃 구조 상의 상기 입력 포트와 상기 접지 포트의 적어도 일부분에 접하여 장착되는 유전체 블록을 포함하는 칩 안테나를 포함하는 것을 특징으로 하는 칩 안테나 장치.10. A chip antenna device comprising a chip antenna comprising a dielectric block mounted in contact with at least a portion of said input port and said ground port on a PCB layout structure of any one of claims 1-9. 제 10 항에 있어서,The method of claim 10, 상기 유전체 블록의 적어도 한면 이상에 안테나 도체 패턴이 형성되며,An antenna conductor pattern is formed on at least one surface of the dielectric block, 상기 안테나 도체 패턴이 상기 PCB 레이아웃 구조에 대응하여 접하도록 상기 유전체 블록이 장착되는 것을 특징으로 하는 칩 안테나 장치.And the dielectric block is mounted such that the antenna conductor pattern is in contact with the PCB layout structure. 제 11 항에 있어서,The method of claim 11, 상기 유전체 블록의 적어도 한면 이상에 형성된 안테나 도체 패턴은 상기 입력 포트 또는 상기 접지 포트 중 어느 하나의 적어도 일부분에 접하는 것을 특징으로 하는 칩 안테나 장치.And an antenna conductor pattern formed on at least one surface of the dielectric block is in contact with at least a portion of either the input port or the ground port. 제 12 항에 있어서,13. The method of claim 12, 상기 안테나 도체 패턴는 상기 입력 포트에 접하는 제1 도체 패턴과 상기 접지 포트에 접하는 제2 도체 패턴을 포함하며,The antenna conductor pattern includes a first conductor pattern in contact with the input port and a second conductor pattern in contact with the ground port. 상기 제1 도체 패턴과 제2 도체 패턴은 서로 이격되어 상기 유전체 블록의 적어도 한면 이상에 형성된 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern and the second conductor pattern are spaced apart from each other and formed on at least one surface of the dielectric block. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴과 제2 도체 패턴의 면적을 조절하여 안테나 주파수 대역을 조절하는 것을 특징으로 하는 칩 안테나 장치.The chip antenna device, characterized in that the antenna frequency band is adjusted by adjusting the area of the first conductor pattern and the second conductor pattern. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴과 제2 도체 패턴은 서로 평행하게 형성된 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern and the second conductor pattern are formed in parallel with each other. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴과 제2 도체 패턴은 서로 비평행하게 형성된 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern and the second conductor pattern are non-parallel to each other. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴과 제2 도체 패턴은 서로 대칭으로 형성된 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern and the second conductor pattern are symmetrically formed. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴과 제2 도체 패턴은 서로 비대칭으로 형성된 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern and the second conductor pattern are asymmetrical to each other. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴과 제2 도체 패턴은 각각 단수의 전극 패턴 또는 복수의 전극 패턴으로 구성된 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern and the second conductor pattern are each composed of a single electrode pattern or a plurality of electrode patterns. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴과 제2 도체 패턴은 상기 유전체 블록의 한면에 형성된 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern and the second conductor pattern are formed on one surface of the dielectric block. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴 또는 제2 도체 패턴은 상기 유전체 블록의 서로 인접한 두 개 이상의 면에 걸쳐서 형성되어 그 면적이 증가되는 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern or the second conductor pattern is formed over two or more adjacent surfaces of the dielectric block to increase an area thereof. 제 13 항에 있어서,The method of claim 13, 상기 제1 도체 패턴 또는 제2 도체 패턴은 상기 유전체 블록의 다면에 걸쳐서 연장되어 그 면적이 증가되는 것을 특징으로 하는 칩 안테나 장치.And the first conductor pattern or the second conductor pattern extends over the surface of the dielectric block to increase an area thereof. 제 13 항에 있어서,The method of claim 13, 상기 입력 포트 및 접지 포트와 접하지 않으며, 상기 제1 도체 패턴 및 제2 도체 패턴과 이격되어 상기 유전체 블록에 형성된 제3 도체 패턴을 포함하는 것을 특징으로 하는 칩 안테나 장치.And a third conductor pattern which is not in contact with the input port and the ground port and is spaced apart from the first conductor pattern and the second conductor pattern and formed in the dielectric block.
KR1020090091836A 2009-09-28 2009-09-28 Pcb layout structure for chip antenna and antenna device including that KR101003014B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090091836A KR101003014B1 (en) 2009-09-28 2009-09-28 Pcb layout structure for chip antenna and antenna device including that
PCT/KR2010/000799 WO2011037303A1 (en) 2009-09-28 2010-02-09 Pcb layout structure for chip antenna and chip antenna device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090091836A KR101003014B1 (en) 2009-09-28 2009-09-28 Pcb layout structure for chip antenna and antenna device including that

Publications (1)

Publication Number Publication Date
KR101003014B1 true KR101003014B1 (en) 2010-12-22

Family

ID=43513190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090091836A KR101003014B1 (en) 2009-09-28 2009-09-28 Pcb layout structure for chip antenna and antenna device including that

Country Status (2)

Country Link
KR (1) KR101003014B1 (en)
WO (1) WO2011037303A1 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581799B2 (en) 2010-02-11 2013-11-12 Radina Co., Ltd Ground radiation antenna
US8604998B2 (en) 2010-02-11 2013-12-10 Radina Co., Ltd Ground radiation antenna
US8648763B2 (en) 2010-02-11 2014-02-11 Radina Co., Ltd Ground radiator using capacitor
KR101569464B1 (en) 2014-05-20 2015-11-16 노상필 apparatus of antenna using ground line of circuit
KR20150145028A (en) * 2014-06-18 2015-12-29 남기창 Pattern antenna having improved radioactive characteristic
CN112201951A (en) * 2020-09-28 2021-01-08 上海摩勤智能技术有限公司 Multi-antenna layout structure of antenna bracket and mobile terminal
US10897308B2 (en) 2018-10-29 2021-01-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Integration of all components being necessary for transmitting/receiving electromagnetic radiation in a component carrier
US11522269B2 (en) 2020-11-12 2022-12-06 Samsung Electro-Mechanics Co., Ltd. Chip antenna

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004328717A (en) * 2003-04-11 2004-11-18 Taiyo Yuden Co Ltd Diversity antenna device
US7148851B2 (en) * 2003-08-08 2006-12-12 Hitachi Metals, Ltd. Antenna device and communications apparatus comprising same
WO2006134701A1 (en) * 2005-06-17 2006-12-21 Murata Manufacturing Co., Ltd. Antenna device and wireless communication device
JP4868128B2 (en) * 2006-04-10 2012-02-01 日立金属株式会社 ANTENNA DEVICE AND RADIO COMMUNICATION DEVICE USING THE SAME

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581799B2 (en) 2010-02-11 2013-11-12 Radina Co., Ltd Ground radiation antenna
US8604998B2 (en) 2010-02-11 2013-12-10 Radina Co., Ltd Ground radiation antenna
US8648763B2 (en) 2010-02-11 2014-02-11 Radina Co., Ltd Ground radiator using capacitor
KR101569464B1 (en) 2014-05-20 2015-11-16 노상필 apparatus of antenna using ground line of circuit
KR20150145028A (en) * 2014-06-18 2015-12-29 남기창 Pattern antenna having improved radioactive characteristic
KR101598853B1 (en) * 2014-06-18 2016-03-02 남기창 Pattern antenna having improved radioactive characteristic
US10897308B2 (en) 2018-10-29 2021-01-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Integration of all components being necessary for transmitting/receiving electromagnetic radiation in a component carrier
CN112201951A (en) * 2020-09-28 2021-01-08 上海摩勤智能技术有限公司 Multi-antenna layout structure of antenna bracket and mobile terminal
CN112201951B (en) * 2020-09-28 2023-03-10 上海摩勤智能技术有限公司 Multi-antenna layout structure of antenna bracket and mobile terminal
US11522269B2 (en) 2020-11-12 2022-12-06 Samsung Electro-Mechanics Co., Ltd. Chip antenna

Also Published As

Publication number Publication date
WO2011037303A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
US9660340B2 (en) Multiband antenna
KR101003014B1 (en) Pcb layout structure for chip antenna and antenna device including that
US10218071B2 (en) Antenna and electronic device
EP2226891B1 (en) Antenna device and antenna element used therefor
JP4423809B2 (en) Double resonance antenna
JP6222103B2 (en) Antenna and wireless communication device
US6639559B2 (en) Antenna element
KR100707242B1 (en) Dielectric chip antenna
US8279133B2 (en) Antenna device
EP2891212B1 (en) Broadband multi-strip patch antenna
JP5726983B2 (en) Chip antenna device and transmission / reception communication circuit board
JP2004201278A (en) Pattern antenna
JP2004088218A (en) Planar antenna
WO2011086723A1 (en) Antenna and wireless communication apparatus
JP2008311688A (en) Chip antenna
WO2011125707A1 (en) Antenna apparatus and wireless communication device using same
JP2006197072A (en) Flexible antenna
JP2005175846A (en) Antenna apparatus and communication equipment equipped with it
JP2008205991A (en) Antenna structure and radio communicator equipped therewith
KR101926549B1 (en) Antenna apparatus
JP2002151930A (en) Antenna structure and radio equipment provided with it
CN107658556B (en) Wireless communication device
KR20080019964A (en) Planar inverted f type antenna
KR20150007716A (en) Antenna apparatus and feeding structure thereof
JP6004173B2 (en) Antenna device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 8