KR101001960B1

KR101001960B1 - Optic sensor, and liquid crystal display having the same

Info

Publication number: KR101001960B1
Application number: KR1020030097143A
Authority: KR
Inventors: 박상진; 정영배; 최영준; 어기한; 이명우; 조종환
Original assignee: 삼성전자주식회사
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2010-12-17
Also published as: KR20050065970A

Abstract

개구율 저하를 방지하기 위해 단순화시킨 광센서와 이를 갖는 액정 표시 장치가 개시된다. 스토리지 캐패시터는 일단이 제1 전원전압에 연결된다. 광감지 소자의 제1 전류 전극은 스토리지 캐패시터의 타단에 연결되고, 제어 전극을 통해 액티브 신호가 인가됨에 따라, 액티브되어 외부로부터 인가되는 광에 대응하는 광누설 전하를 스토리지 캐패시터에 저장하고, 제어 전극을 통해 선택 신호가 인가됨에 따라, 저장된 광누설 전하를 제2 전류 전극을 통해 출력한다. 이에 따라, 하나의 박막 트랜지스터와 하나의 스토리지 캐패시터로 광센서를 구현하므로써, 액정 표시 장치의 개구율이 저하되는 것을 방지할 수 있다.Disclosed are a light sensor simplified and a liquid crystal display having the same to prevent a decrease in aperture ratio. One end of the storage capacitor is connected to the first power supply voltage. The first current electrode of the photosensitive device is connected to the other end of the storage capacitor and, as an active signal is applied through the control electrode, stores photo leakage charge in the storage capacitor corresponding to light that is activated and applied from the outside, and the control electrode As the selection signal is applied through the controller, the stored photo leakage charge is output through the second current electrode. Accordingly, by implementing the optical sensor with one thin film transistor and one storage capacitor, it is possible to prevent the aperture ratio of the liquid crystal display from being lowered.

광센서, 개구율, 광누설 전류, 스토리지 캐패시터 Optical sensors, aperture ratio, optical leakage current, storage capacitor

Description

Optical sensor and liquid crystal display having the same {OPTIC SENSOR, AND LIQUID CRYSTAL DISPLAY HAVING THE SAME}

도 1은 일반적인 어레이 기판에 채용되는 광센서의 등가회로도이다.1 is an equivalent circuit diagram of an optical sensor employed in a general array substrate.

도 2는 본 발명의 실시예에 따른 광센서를 설명하기 위한 등가 회로도이다.2 is an equivalent circuit diagram illustrating an optical sensor according to an exemplary embodiment of the present invention.

도 3a는 본 발명에 따른 광센서부를 설명하기 위한 도면이고, 도 3b는 상기한 도 3a에 도시한 광센서부의 동작을 설명하기 위한 파형도이다.FIG. 3A is a view for explaining an optical sensor unit according to the present invention, and FIG. 3B is a waveform diagram for explaining the operation of the optical sensor unit shown in FIG. 3A.

도 4는 상기한 도 2의 일례에 따른 어레이 기판의 평면도이다.4 is a plan view of the array substrate according to the example of FIG. 2 described above.

도 5는 상기한 도 4의 절단선 A-A'으로 절단한 단면도이다.FIG. 5 is a cross-sectional view taken along the line AA ′ of FIG. 4.

도 6a 내지 도 6e는 상기한 도 4의 제조 공정 순서를 설명하기 위한 도면들이다.6A to 6E are diagrams for describing the manufacturing process sequence of FIG. 4 described above.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

GL : 게이트 라인 DL : 데이터 라인GL: Gate Line DL: Data Line

Q1 : 스위칭 소자 Q2 : 광감지 소자Q1: switching element Q2: photosensitive element

CLC : 액정 캐패시터 CST1, CST2 : 스토리지 캐패시터CLC: Liquid Crystal Capacitor CST1, CST2: Storage Capacitor

VL1, VL2 : 전원 라인 ROL : 리드 아웃 라인VL1, VL2: power line ROL: lead out line

본 발명은 광센서와 이를 갖는 액정 표시 장치에 관한 것으로, 보다 상세하게는 개구율 저하를 방지하기 위해 단순화시킨 광센서와 이를 갖는 액정 표시 장치에 관한 것이다.The present invention relates to an optical sensor and a liquid crystal display having the same. More particularly, the present invention relates to a simplified optical sensor and a liquid crystal display having the same in order to prevent a decrease in aperture ratio.

일반적으로 광센서는 외부로부터 입력되는 광에 응답하여 해당 위치를 감지하는 기능을 수행한다. 특히, 상기한 광센서를 채용하는 액정 표시 패널은 윌렘 덴 보어(Willem den Boer)등에 의해 2003년 SID 학회 논문에 발표한 논문에 Active Matrix LCD with Integrated Optical Touch Screen으로 발표한 바와 같이, 다수의 광센서들이 매트릭스 타입으로 배열되어, 외부광의 위치에 대응하는 위치 정보의 생성을 통해 지문 인식 기능이나 터치 패널 기능 등의 동작에 이용된다.In general, the optical sensor detects a corresponding position in response to light input from the outside. In particular, the liquid crystal display panel employing the above-described optical sensor is a number of optical, as published in the paper published in the 2003 SID conference paper by Willem den Boer et al. As Active Matrix LCD with Integrated Optical Touch Screen. The sensors are arranged in a matrix type and used for operation of a fingerprint recognition function or a touch panel function by generating position information corresponding to the position of external light.

도 1은 일반적인 어레이 기판에 채용되는 광센서의 등가회로도이다. 특히 액정 표시 패널의 단위 화소 영역에 형성된 광센서를 도시한다.1 is an equivalent circuit diagram of an optical sensor employed in a general array substrate. In particular, the optical sensor formed in the unit pixel area of the liquid crystal display panel is shown.

도 1을 참조하면, 일반적인 광센서를 갖는 액정 표시 패널은 다수의 게이트 라인(GL), 다수의 데이터 라인(DL), 게이트 라인(GL)과 데이터 라인(DL)간에 연결된 제1 스위칭 소자(Q1), 제1 스위칭 소자(Q1)에 연결된 액정 캐패시터(CLC) 및 제1 스토리지 캐패시터(CST1)를 포함한다. 또한, 제1 전원 라인(VL1), 제2 전원 라인(VL2), 외부광의 세기를 검출하여 전하로 변환시키는 제2 스위칭 소자(TS1), 제2 스위칭 소자(TS1)로부터 제공된 전하를 저장하는 제2 스토리지 캐패시터(CST2), 제2 스토리지 캐패시터(CST2)에 저장된 전하들을 출력하는 제3 스위칭 소자(TS2) 및 리드 아웃 라인(ROL)을 포함한다. 상기 제2 스위칭 소자(TS1), 제2 스토리지 캐 패시터(CST2) 및 제3 스위칭 소자(TS2)는 일종의 광센서로서 동작한다.Referring to FIG. 1, a liquid crystal display panel having a general optical sensor includes a first switching element Q1 connected between a plurality of gate lines GL, a plurality of data lines DL, a gate line GL, and a data line DL. ), A liquid crystal capacitor CLC connected to the first switching element Q1, and a first storage capacitor CST1. In addition, the first power line VL1, the second power line VL2, a second switching element TS1 for detecting the intensity of the external light and converting the charge into a charge, and storing the charge provided from the second switching element TS1. And a second switching capacitor CST2, a third switching element TS2 for outputting charges stored in the second storage capacitor CST2, and a read out line ROL. The second switching element TS1, the second storage capacitor CST2, and the third switching element TS2 operate as a kind of optical sensor.

그러면, 상기 광센서의 동작을 살펴보면 다음과 같다.Then, look at the operation of the optical sensor as follows.

먼저, 제2 스위칭 소자(TS1)에 외부광이 입사되면, 상기 제2 스위칭 소자(TS1)의 게이트 전극에 연결된 제1 전원 라인(VL1)에 음의 전압을 인가하고 제2 스위칭 소자(TS1)의 드레인 전극에 연결된 제2 전원 라인(VL2)에 양의 전압을 인가하여 상기 제2 스위칭 소자(TS1)를 오프(OFF) 상태로 만든다. 그러면, 외부광이 입사된 제2 스위칭 소자(TS1)에서는 외부광이 입사되지 않은 제3 스위칭 소자(TS2)에 비해 상당한 크기의 광누설 전류가 생성되게 된다.First, when external light is incident on the second switching element TS1, a negative voltage is applied to the first power line VL1 connected to the gate electrode of the second switching element TS1, and the second switching element TS1 is applied. The second switching element TS1 is turned off by applying a positive voltage to the second power line VL2 connected to the drain electrode. Then, in the second switching element TS1 to which external light is incident, a light leakage current having a considerable magnitude is generated as compared with the third switching element TS2 to which external light is not incident.

이와 같이 생성된 광누설 전류는 제3 스위칭 소자(TS2)가 온(ON)되어 있지 않은 상태에서 제2 스토리지 캐패시터(CST2)를 충전시키게 되고, 상기 제2 스토리지 캐패시터(CST2)에 충전된 전하는 제3 스위칭 소자(TS2)가 턴-온될 때까지 유지된다.The photo-leakage current generated as described above charges the second storage capacitor CST2 when the third switching element TS2 is not turned on, and the charge charged in the second storage capacitor CST2 is charged. 3 is maintained until the switching element TS2 is turned on.

상기 제3 스위칭 소자(TS2)의 게이트 전극에 연결된 다음 게이트 라인(GQ+1)에 하이 레벨의 게이트 신호를 인가함에 따라, 상기 제2 스토리지 캐패시터(CST2)에 충전된 전하들은 상기 제3 스위칭 소자(TS2)를 경유하여 리드 아웃 라인(ROL)을 따라 독출 회로부(미도시)로 출력된다.As the high level gate signal is applied to the next gate line GQ + 1 connected to the gate electrode of the third switching element TS2, the charges charged in the second storage capacitor CST2 are transferred to the third switching element. It is output to the readout circuit unit (not shown) along the readout line ROL via TS2.

이처럼, 광센서는 디스플레이 기능을 수행하는 액정 표시 패널, 특히 어레이 기판에 채용되어 광감지 기능을 수행한다.As such, the optical sensor is employed in a liquid crystal display panel, particularly an array substrate, which performs a display function to perform a light sensing function.

하지만, 상기 광센서는 어레이 기판의 단위 화소를 정의하는 영역에 위치할 공간 확보가 충분하지 않기 때문에 설계 위치에 제약을 받는다. However, the optical sensor is limited in the design position because there is not enough space to be located in the area defining the unit pixel of the array substrate.

특히, 투과형 액정 표시 장치나 반사-투과형 액정 표시 장치에 상기한 광센서를 채용하게 되면 개구율을 감소시키는 문제점이 있고, 2개의 박막 트랜지스터와 하나의 캐패시터를 형성하게 되므로 불량률의 증가에 의해 수율이 감소하는 문제점이 있으며, 화소 영역내에 설계되는 다수의 소자들에 의한 신호 간섭 등을 유발하는 문제점이 있다.In particular, when the above-described optical sensor is used in a transmissive liquid crystal display or a reflection-transmissive liquid crystal display, there is a problem of reducing the aperture ratio, and since two thin film transistors and one capacitor are formed, the yield is reduced by increasing the defective rate. There is a problem that causes signal interference by a plurality of devices designed in the pixel area.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 개구율 저하를 방지하고, 불량률의 증가에 따른 수율 감소 및 신호 간섭을 해결하기 위해 구조를 단순화시킨 광센서를 제공하는 것이다.Accordingly, the technical problem of the present invention is to solve such a conventional problem, and an object of the present invention is to provide an optical sensor with a simplified structure in order to prevent a decrease in aperture ratio and to reduce yield and signal interference due to an increase in defective rate. It is.

또한, 본 발명의 다른 목적은 상기한 광센서를 갖는 액정 표시 장치를 제공하는 것이다.Another object of the present invention is to provide a liquid crystal display device having the above optical sensor.

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 광센서는, 일단이 제1 전원전압에 연결된 스토리지 캐패시터; 및 제1 전류 전극이 상기 스토리지 캐패시터의 타단에 연결되고, 제어 전극을 통해 액티브 신호가 인가됨에 따라, 액티브되어 외부로부터 인가되는 광에 대응하는 광누설 전하를 상기 스토리지 캐패시터에 저장하고, 상기 제어 전극을 통해 선택 신호가 인가됨에 따라, 상기 저장된 광누설 전하를 제2 전류 전극을 통해 출력하는 광감지 소자를 포함한다.An optical sensor according to one aspect for realizing the object of the present invention includes a storage capacitor having one end connected to a first power supply voltage; And a first current electrode connected to the other end of the storage capacitor, and as an active signal is applied through a control electrode, the light leakage charge corresponding to light that is activated and applied from the outside is stored in the storage capacitor, and the control electrode As the selection signal is applied through, the light sensing device outputs the stored photo leakage charge through the second current electrode.

또한, 상기한 본 발명의 다른 목적을 실현하기 위한 액정 표시 장치는, 제1 스캔 신호를 전달하는 다수의 제1 스캔 라인; 데이터 신호를 전달하는 다수의 데이 터 라인; 상기 제1 스캔 신호에 응답하여 상기 데이터 신호에 대응하는 화상을 표시하는 화소부; 다수의 제2 스캔 라인; 다수의 리드 아웃 라인; 및 상기 제2 스캔라인을 통해 액티브 신호가 인가됨에 따라, 외부로부터 인가되는 광에 대응하는 광누설 전하를 저장하고, 상기 제2 스캔라인을 통해 선택 신호가 인가됨에 따라, 상기 저장된 광누설 전하를 상기 리드 아웃 라인을 통해 출력하는 광센서부를 포함한다.In addition, a liquid crystal display device for realizing another object of the present invention described above comprises: a plurality of first scan lines for transmitting a first scan signal; A plurality of data lines carrying data signals; A pixel unit displaying an image corresponding to the data signal in response to the first scan signal; A plurality of second scan lines; Multiple lead out lines; And storing the light leakage charge corresponding to the light applied from the outside as the active signal is applied through the second scan line, and storing the stored light leakage charge as the selection signal is applied through the second scan line. It includes an optical sensor unit for outputting through the lead out line.

이러한 광센서와 이를 갖는 액정 표시 장치에 의하면, 하나의 박막 트랜지스터와 하나의 스토리지 캐패시터로 광센서를 구현하므로써, 액정 표시 장치의 개구율이 저하되는 것을 방지할 수 있다.According to the optical sensor and the liquid crystal display having the same, by implementing the optical sensor with one thin film transistor and one storage capacitor, it is possible to prevent the aperture ratio of the liquid crystal display from being lowered.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention.

도 2는 본 발명의 실시예에 따른 광센서를 설명하기 위한 등가 회로도로서, 특히 액정 표시 패널의 단위 화소 영역에 형성된 광센서를 도시하고, 설명의 편의를 위해 하나의 단위 픽셀만을 도시한다.FIG. 2 is an equivalent circuit diagram illustrating an optical sensor according to an exemplary embodiment of the present invention. In particular, FIG. 2 illustrates an optical sensor formed in a unit pixel area of a liquid crystal display panel, and only one unit pixel is illustrated for convenience of description.

도 2를 참조하면, 본 발명의 실시예에 따른 광센서를 갖는 액정 표시 패널은 게이트 라인(GL)과, 데이터 라인(DL), 스위칭 소자(Q1), 액정 캐패시터(CLC), 제1 스토리지 캐패시터(CST1), 제1 전원 라인(VL1), 제2 전원 라인(VL2), 광감지 소자(Q2), 제2 스토리지 캐패시터(CST2) 및 리드 아웃 라인(ROL)을 포함한다. 2, a liquid crystal display panel having an optical sensor according to an exemplary embodiment of the present invention includes a gate line GL, a data line DL, a switching element Q1, a liquid crystal capacitor CLC, and a first storage capacitor. CST1, a first power line VL1, a second power line VL2, a photosensitive device Q2, a second storage capacitor CST2, and a read out line ROL.

게이트 라인(GL)은 가로 방향으로 신장되어, 게이트 신호(GQ)를 스위칭 소자(Q1)에 전달하고, 데이터 라인(DL)은 세로 방향으로 신장되어, 데이터 신호(DP)를 스위칭 소자(Q1)에 전달한다. The gate line GL extends in the horizontal direction, transmits the gate signal GQ to the switching element Q1, and the data line DL extends in the vertical direction, and transmits the data signal DP to the switching element Q1. To pass on.

스위칭 소자(Q1)는 서로 인접하는 게이트 라인(GL)들과 데이터 라인(DL)들에 의해 정의되는 영역에 형성되어, 소오스가 데이터 라인(DL)에 연결되고, 게이트가 게이트 라인(GL)에 연결된다. 스위칭 소자(Q1)는 게이트 라인(GL)에 하이 레벨의 게이트 신호(GQ)가 인가됨에 따라, 액티브되어 상기 데이터 신호(DP)를 드레인을 통해 액정 캐패시터(CLC) 및 제1 스토리지 캐패시터(CST1)에 출력한다.The switching element Q1 is formed in an area defined by the gate lines GL and the data lines DL adjacent to each other, so that the source is connected to the data line DL, and the gate is connected to the gate line GL. Connected. As the high level gate signal GQ is applied to the gate line GL, the switching element Q1 is activated, and the liquid crystal capacitor CLC and the first storage capacitor CST1 are drained through the data signal DP. Output to

액정 캐패시터(CLC)는 일단이 스위칭 소자(Q1)의 드레인에 연결되고, 타단이 공통 전극 전압(VCOM)에 연결되며, 상기 드레인을 통해 제공되는 데이터 신호(DP)를 저장한다.One end of the liquid crystal capacitor CLC is connected to the drain of the switching element Q1, the other end thereof is connected to the common electrode voltage VCOM, and stores the data signal DP provided through the drain.

제1 스토리지 캐패시터(CST1)는 일단이 스위칭 소자(Q1)의 드레인에 연결되고, 타단이 스토리지 전압(VST)에 연결된다. 제1 스토리지 캐패시터(CST1)는 상기 드레인을 통해 제공되는 데이터 신호(DP)를 저장하고 있다가, 상기 스위칭 소자(Q1)가 턴-오프되어 상기 액정 캐패시터(CLC)에 충전된 전하가 점차적으로 방전함에 따라 저장된 전하를 액정 캐패시터(CLC)에 제공한다. 상기한 제1 스토리지 캐패시터(CST1)는 상기한 스위칭 소자(Q1) 및 액정 캐패시터(CLC)와의 조합에 의해 일종의 화소부를 정의한다.One end of the first storage capacitor CST1 is connected to the drain of the switching element Q1, and the other end thereof is connected to the storage voltage VST. The first storage capacitor CST1 stores the data signal DP provided through the drain, and the switching element Q1 is turned off to gradually discharge the charge charged in the liquid crystal capacitor CLC. As a result, the stored charge is provided to the liquid crystal capacitor CLC. The first storage capacitor CST1 defines a kind of pixel part by a combination of the switching element Q1 and the liquid crystal capacitor CLC.

제1 전원 라인(VL1)은 가로 방향으로 신장되어, 외부로부터 제공되는 액티브 신호를 광감지 소자(Q2)에 제공한 후 선택 신호를 광감지 소자(Q2)에 제공하고, 제2 전원 라인(VL2)은 가로 방향으로 신장되어, 외부로부터 제공되는 제2 전원전압을 제2 스토리지 캐패시터(CST2)에 제공한다. The first power line VL1 extends in the horizontal direction, provides an active signal provided from the outside to the photosensitive device Q2, and then provides a selection signal to the photosensitive device Q2, and the second power line VL2. ) Extends in the horizontal direction to provide a second power supply voltage supplied from the outside to the second storage capacitor CST2.

상기 액티브 신호는 외부로부터 인가되는 광에 대응하는 광누설 전하를 제2 스토리지 캐패시터에 저장하기 위한 신호이고, 상기 선택 신호는 상기 저장된 광누설 전하를 리드 아웃 라인(ROL)을 통해 출력하기 위한 신호이다. 바람직하게는 상기 액티브 신호는 제1 프레임 구간 동안 인가되고, 상기 선택 신호는 제2 프레임 구간동안 인가된다. 상기 제1 프레임이 홀수번째 프레임이라면 상기 제2 프레임은 짝수번째 프레임이고, 상기 제1 프레임이 짝수번째 프레임이라면 상기 제2 프레임은 홀수번째 프레임이다. 상기 제2 전원전압은 DC 레벨로서, 도면상에서는 그라운드 레벨을 도시한다. The active signal is a signal for storing optical leakage charges corresponding to light applied from the outside in a second storage capacitor, and the selection signal is a signal for outputting the stored optical leakage charges through a read-out line ROL. . Preferably, the active signal is applied during the first frame period, and the selection signal is applied during the second frame period. If the first frame is an odd frame, the second frame is an even frame, and if the first frame is an even frame, the second frame is an odd frame. The second power supply voltage is a DC level, which shows a ground level in the drawing.

광감지 소자(Q2)는 제1 전원 라인(VL1)과 제2 전원 라인(VL2)에 의해 정의되는 영역에 형성되어, 드레인이 제2 스토리지 캐패시터(CST2)에 연결되고, 게이트가 제1 전원 라인(VL1)에 연결되며, 소오스가 리드 아웃 라인(ROL)에 연결된다. 광감지 소자(Q2)는 채널 영역을 통해 외부광이 입사됨에 따라, 광전류(Photo Current)를 소오스를 통해 리드 아웃 라인(ROL)에 제공한다. 상기 광전류는 일종의 광감지 신호로서, 해당 위치에 대응하는 정보이다.The photosensitive device Q2 is formed in a region defined by the first power line VL1 and the second power line VL2, a drain is connected to the second storage capacitor CST2, and a gate is connected to the first power line. Is connected to VL1, and a source is connected to the lead out line ROL. As the external light is incident through the channel region, the photosensitive device Q2 provides a photo current to the readout line ROL through a source. The photocurrent is a kind of light sensing signal and is information corresponding to the corresponding position.

제2 스토리지 캐패시터(CST2)는 일단이 광감지 소자(Q2)의 드레인에 연결되고, 타단이 제2 전원 라인(VL2)에 연결된다. 제2 스토리지 캐패시터(CST2)는 상기 드레인을 통해 제공되는 광전류에 대응하는 전하를 충전한다. 상기 광감지 소자(Q2) 및 제2 스토리지 캐패시터(CST2)는 일종의 광센서부를 정의하고, 후술하는 도 3a 및 도 3b에서 보다 상세하게 설명한다.One end of the second storage capacitor CST2 is connected to the drain of the photosensitive device Q2, and the other end thereof is connected to the second power line VL2. The second storage capacitor CST2 charges a charge corresponding to the photocurrent provided through the drain. The photosensitive device Q2 and the second storage capacitor CST2 define a kind of optical sensor, and will be described in more detail later with reference to FIGS. 3A and 3B.

리드 아웃 라인(ROL)은 세로 방향으로 신장되어, 광감지 소자(Q2)의 소오스를 통해 출력되는 광전류를 광감지 신호로서 외부의 구동 IC(미도시)측에 출력한 다. 상기한 광감지 신호는 광감지 소자(Q2)의 턴-오프 영역에 존재하는 오프-커런트(off-current)로서, 그 신호 레벨이 약하므로 상기 리드 아웃 라인(ROL)의 종단에는 별도의 증폭기나 노이즈 필터 등을 더 구비하는 것이 바람직하다.The lead-out line ROL extends in the vertical direction, and outputs a photocurrent output through the source of the photosensitive element Q2 as an optical sensing signal to an external driving IC (not shown). The photo-sensing signal is an off-current present in the turn-off region of the photo-sensing element Q2. Since the signal level is weak, a separate amplifier or the end of the lead-out line ROL is used. It is preferable to further provide a noise filter.

이상에서는 액정 표시 패널의 단위 화소에 제1 전원 라인(VL1), 제2 전원 라인(VL2), 광감지 소자(Q2) 및 리드 아웃 라인(ROL)을 형성한 것으로 설명하였으나, 상기한 제1 전원 라인(VL1), 제2 전원 라인(VL2), 광감지 소자(Q2) 및 리드 아웃 라인(ROL)을 별도의 기판에 형성하여 패턴 인식 패널로 정의할 수도 있다. 상기 패널 인식 패널은 액정 표시 패널 위에 구비되어 소정의 터치 패널이나 지문 인식 패널 등으로 이용된다.In the above description, the first power supply line VL1, the second power supply line VL2, the photosensitive device Q2, and the lead-out line ROL are formed in the unit pixel of the liquid crystal display panel. The line VL1, the second power line VL2, the light sensing element Q2, and the lead out line ROL may be formed on a separate substrate to define a pattern recognition panel. The panel recognition panel is provided on the liquid crystal display panel and used as a predetermined touch panel, fingerprint recognition panel, or the like.

도 3a는 본 발명에 따른 광센서부를 설명하기 위한 도면이고, 도 3b는 상기한 도 3a에 도시한 광센서부의 동작을 설명하기 위한 파형도이다. 도면상에서 제2 스토리지 캐패시터의 일단 및 타단을 각각 제1 및 제2 노드(NA, NB)로, 상기 제1 및 제2 노드(NA, NB) 각각에 인가되는 전압을 제1 및 제2 노드 전압(VNA, VNB)으로 칭하고, 광감지 소자의 게이트 및 소오스를 제3 및 제4 노드(NC, ND)로, 상기 제3 및 제4 노드(NC, ND) 각각에 인가되는 전압을 제3 및 제4 노드 전압(VNC, VND)으로 칭한다.FIG. 3A is a view for explaining an optical sensor unit according to the present invention, and FIG. 3B is a waveform diagram for explaining the operation of the optical sensor unit shown in FIG. 3A. In the drawing, one end and the other end of the second storage capacitor are respectively applied to the first and second nodes NA and NB, and voltages applied to the first and second nodes NA and NB are respectively referred to. (VNA, VNB), and the gate and the source of the photosensitive device to the third and fourth nodes (NC, ND), the voltage applied to each of the third and fourth nodes (NC, ND) and the third and This is referred to as fourth node voltage VNC, VND.

도 3a 및 도 3b를 참조하면, 제1 노드(NA)에는 제4 노드 전압(VND)의 최저치에 대응하는 전압(VDlow)이 지속적으로 인가된다.3A and 3B, the voltage VDlow corresponding to the lowest value of the fourth node voltage VND is continuously applied to the first node NA.

리셋 구간에서, 제3 노드(NC)에 하이 레벨의 제3 노드 전압(VNC)이 인가되면, 광감지 소자(Q2)는 턴-온되어 제2 스토리지 캐패시터(CST2)에 충전된 전하는 방전되므로 제2 노드(NB)에서 느끼는 제2 노드 전압(VNB)과 제4 노드(ND)에서 느끼는 제4 노드 전압(VND)은 제4 노드 전압(VND)의 최저치에 대응하는 전압(VDlow)으로 동일하다.In the reset period, when the high level third node voltage VNC is applied to the third node NC, the photosensitive device Q2 is turned on so that the charge charged in the second storage capacitor CST2 is discharged. The second node voltage VNB sensed by the second node NB and the fourth node voltage VND sensed by the fourth node ND are the same as the voltage VDlow corresponding to the lowest value of the fourth node voltage VND. .

충전 구간에서, 제3 노드(NC)에 로우 레벨의 제3 노드 전압(VNC)이 인가되면, 광감지 소자(Q2)는 턴-오프되는데, 이때 상기 광감지 소자(Q2)의 채널층에 외부로부터 광이 입사되면 광누설 전류가 제2 스토리지 캐패시터(CST2)에 충전된다. 제4 노드(ND)에서는 광감지 소자(Q2)가 턴-오프 상태를 유지하므로 하이 임피던스 상태가 되어 하이 레벨의 제4 노드 전압(VND)을 유지한다.In the charging period, when the low level third node voltage VNC is applied to the third node NC, the photosensitive device Q2 is turned off, which is external to the channel layer of the photosensitive device Q2. When light is incident from the light leakage current, the second storage capacitor CST2 is charged. At the fourth node ND, since the photosensitive device Q2 maintains the turn-off state, the photosensitive element Q2 is in a high impedance state to maintain the fourth node voltage VND at the high level.

리드 구간에서, 제3 노드(NC)에 하이 레벨의 제3 노드 전압(VNC)이 인가되면, 광감지 소자(Q2)는 턴-온되어 제2 스토리지 캐패시터(CST2)에 충전된 전하는 광감지 소자(Q2)와 제4 노드(ND)를 경유하여 리드 아웃 IC(미도시)에 공급된다.In the read period, when the high level third node voltage VNC is applied to the third node NC, the photosensitive device Q2 is turned on and the charge charged in the second storage capacitor CST2 is charged. It is supplied to the readout IC (not shown) via Q2 and the fourth node ND.

이상에서 설명한 바와 같이, 본 발명에 따른 광센서부에 구비되는 광감지 소자는 일정 시간 동안에는 스위치로서 동작을 수행하고, 다음 일정 시간 동안에는 광감지 소자로서 동작을 수행하므로 하나의 박막 트랜지스터와 하나의 캐패시터만으로도 정상적으로 광센서의 동작을 수행하는 것을 확인할 수 있다.As described above, the optical sensing element provided in the optical sensor unit according to the present invention performs an operation as a switch for a predetermined time, and performs an operation as an optical sensing element for the next predetermined time, so that one thin film transistor and one capacitor are used. It can be confirmed that the optical sensor normally operates.

도 4는 상기한 도 2의 일례에 따른 어레이 기판의 평면도이고, 도 5는 상기한 도 4의 절단선 A-A'으로 절단한 단면도이다.4 is a plan view of the array substrate according to the example of FIG. 2 described above, and FIG. 5 is a cross-sectional view taken along the line AA ′ of FIG. 4.

도 4 및 도 5에 도시한 바와 같이, 본 발명의 실시예에 따른 어레이 기판은 다수의 게이트 배선(112), 다수의 드레인 배선(122), 게이트 배선(112)과 드레인 배선(122)에 연결된 스위칭 소자(Q1), 제1 스토리지 캐패시터(CST1), 제1 전원 라 인(116), 제2 전원 라인(118), 광감지 소자(Q2), 제2 스토리지 캐패시터(CST2), 리드 아웃 배선(126), 화소 전극(160), 그리고 반사 영역과 투과 영역을 정의하는 반사판(170)을 구비한다. 4 and 5, an array substrate according to an embodiment of the present invention is connected to a plurality of gate lines 112, a plurality of drain lines 122, a gate line 112, and a drain line 122. Switching element Q1, first storage capacitor CST1, first power line 116, second power line 118, photosensitive element Q2, second storage capacitor CST2, lead-out wiring ( 126, a pixel electrode 160, and a reflector plate 170 defining a reflection region and a transmission region.

다수의 게이트 배선(112)은 투명 기판(도면번호 미부여) 위에 가로 방향으로 신장되고, 세로 방향으로 배열되며, 다수의 드레인 배선(122)은 상기 투명 기판 위에 세로 방향으로 신장되고, 가로 방향으로 배열되어 다수의 구획된 영역을 정의한다.The plurality of gate wires 112 extend in the horizontal direction on the transparent substrate (not shown) and are arranged in the vertical direction, and the plurality of drain wires 122 extend in the vertical direction on the transparent substrate and in the horizontal direction. Arranged to define multiple partitioned regions.

스위칭 소자(Q1)는 게이트 배선(112)과 드레인 배선(122)에 구획된 영역에 형성되되, 상기 게이트 배선(112)으로부터 연장된 게이트 전극 라인(210), 상기 드레인 배선(122)으로부터 연장된 드레인 전극 라인(123) 및 상기 드레인 전극 라인(123)으로부터 이격된 소오스 전극 라인(124)을 포함한다.The switching element Q1 is formed in a region partitioned from the gate wiring 112 and the drain wiring 122, and extends from the gate electrode line 210 extending from the gate wiring 112 and the drain wiring 122. A drain electrode line 123 and a source electrode line 124 spaced apart from the drain electrode line 123 are included.

제1 스토리지 캐패시터(CST1)는 게이트 배선(112) 형성시 형성된 제1 스토리지 전극 라인(114)과 드레인 배선(122) 형성시 형성된 소오스 전극 라인(124)에 의해 정의된다.The first storage capacitor CST1 is defined by the first storage electrode line 114 formed when the gate wiring 112 is formed and the source electrode line 124 formed when the drain wiring 122 is formed.

제1 전원 라인(116) 및 제2 전원 라인(118)은 게이트 배선(112)에 평행하여 투명 기판(도면번호 미부여) 위에 가로 방향으로 신장되고, 세로 방향으로 배열된다. The first power supply line 116 and the second power supply line 118 extend in the horizontal direction on the transparent substrate (not shown) parallel to the gate wiring 112, and are arranged in the vertical direction.

리드 아웃 배선(126)은 드레인 배선(122)에 평행하여 상기 투명 기판 위에 세로 방향으로 신장되고, 가로 방향으로 배열되어 다수의 구획된 영역을 정의한다.The lead-out wiring 126 extends in the vertical direction on the transparent substrate in parallel with the drain wiring 122 and is arranged in the horizontal direction to define a plurality of divided regions.

광감지 소자(Q2)는 제1 전원 라인(116)으로부터 연장된 일정 영역을 게이트 전극 영역으로 정의하고, 리드 아웃 배선(126)으로부터 연장된 일정 영역을 소오스 전극 영역으로 정의하며, 리드 아웃 배선(126)으로부터 일정 간격 이격된 영역을 드레인 전극으로 정의한다. The photosensitive device Q2 defines a predetermined region extending from the first power line 116 as a gate electrode region, defines a predetermined region extending from the lead-out wiring 126 as a source electrode region, and reads out the lead-out wiring ( A region spaced a predetermined distance from 126 is defined as a drain electrode.

제2 스토리지 캐패시터(CST2)는 제2 전원 라인(118) 형성시 형성된 제2 스토리지 전극 라인과 광감지 소자(Q2)의 소오스 전극 영역 형성시 형성된 소오스 전극 라인에 의해 정의된다.The second storage capacitor CST2 is defined by the second storage electrode line formed when the second power line 118 is formed and the source electrode line formed when the source electrode region of the photosensitive device Q2 is formed.

화소 전극(160)은 투명 재질의 ITO층 또는 IZO층으로 이루어져, 서로 인접하는 게이트 배선(112)들과 서로 인접하는 드레인 배선(122)들에 의해 구획되는 화소 영역 각각에 형성되되, 홀(132)을 통해 상기 소오스 전극 라인(124)과 연결되어 디스플레이를 위한 화소 전압을 인가받는다.The pixel electrode 160 includes an ITO layer or an IZO layer made of a transparent material, and is formed in each of the pixel regions partitioned by the gate lines 112 adjacent to each other and the drain lines 122 adjacent to each other. Is connected to the source electrode line 124 to receive a pixel voltage for display.

반사판(170)은 상기 화소 전극(160) 위에 형성되어 자연광을 반사하는 반사 영역과 인공광을 투과시키는 투과 영역 또는 투과창(134)을 정의하고, 광감지 소자(Q2)의 채널 영역에 대응해서는 미형성되어 외부광이 상기 채널 영역에 인가되도록 한다.The reflector plate 170 is formed on the pixel electrode 160 to define a reflection area for reflecting natural light and a transmission area or transmission window 134 for transmitting artificial light, and do not correspond to the channel area of the light sensing element Q2. And external light is applied to the channel region.

먼저, 도 4 내지 도 6a를 참조하면, 유리나 세라믹 등의 절연 물질로 이루어진 투명 기판(105) 위에 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한 다음, 증착된 금속을 패터닝하여 게이트 배선(112), 제1 게이트 전극 배선(113), 제1 스토리지 전극 배 선(114), 제1 전원 배선(116), 제2 게이트 전극 배선(117) 및 제2 전원 배선(118)을 형성한다.First, referring to FIGS. 4 to 6A, tantalum (Ta), titanium (Ti), molybdenum (Mo), aluminum (Al), chromium (Cr), on a transparent substrate 105 made of an insulating material such as glass or ceramics. A metal such as copper (Cu) or tungsten (W) is deposited, and then the deposited metal is patterned to form a gate wiring 112, a first gate electrode wiring 113, a first storage electrode wiring 114, and a first. The power supply wiring 116, the second gate electrode wiring 117, and the second power supply wiring 118 are formed.

게이트 배선(112)은 가로 방향으로 신장되고 세로 방향으로 배열되고, 제1 게이트 전극 배선(113)은 게이트 배선(112)으로부터 연장된다. 제1 스토리지 전극 배선(114), 제1 전원 배선(116) 및 제2 전원 배선(118)은 상기 게이트 배선(112)의 신장 방향과 평행하게 형성된다. 제2 게이트 전극 배선(117)은 제1 전원 배선(116)으로부터 연장된다.The gate wiring 112 extends in the horizontal direction and is arranged in the vertical direction, and the first gate electrode wiring 113 extends from the gate wiring 112. The first storage electrode wiring 114, the first power wiring 116, and the second power wiring 118 are formed in parallel with the extending direction of the gate wiring 112. The second gate electrode wiring 117 extends from the first power wiring 116.

이어, 상기 게이트 전극 배선(113)을 포함하는 기판의 전면에 질화 실리콘을 플라즈마 화학 기상 증착법으로 적층하여 게이트 절연막(119)을 형성한 후, 상기 게이트 절연막(119) 위에 형성된 아몰퍼스 실리콘 막 및 인 시튜(insitu) 도핑된 n⁺ 아몰퍼스 실리콘 막을 패터닝하여 상기 게이트 절연막(119) 중 아래에 상기 제1 게이트 전극 배선(113) 및 제2 게이트 전극 배선(117)이 위치한 부분 상에 반도체층(117a) 및 오믹 콘택층(117b)으로 이루어지는 제1 액티브층(117c) 및 제2 액티브층(117d)을 각각 형성한다. Subsequently, silicon nitride is deposited on the entire surface of the substrate including the gate electrode wiring 113 by plasma chemical vapor deposition to form a gate insulating film 119, and then an amorphous silicon film and an in situ formed on the gate insulating film 119. patterning the doped n ⁺ amorphous silicon film to form a semiconductor layer 117a on a portion of the gate insulating layer 119 where the first gate electrode wiring 113 and the second gate electrode wiring 117 are positioned; The first active layer 117c and the second active layer 117d each formed of the ohmic contact layer 117b are formed.

상기 게이트 절연막(119)은 향후 제2 스토리지 캐패시터(CST2)를 정의하는 일종의 유전체층의 역할을 수행하는데, 상기 기판의 전면에 형성될 수도 있고, 상기 게이트 배선(112)과 게이트 전극 배선(113)을 커버하도록 패터닝될 수도 있다.The gate insulating layer 119 serves as a kind of dielectric layer defining the second storage capacitor CST2 in the future, and may be formed on the entire surface of the substrate, and the gate wiring 112 and the gate electrode wiring 113 may be formed. It may be patterned to cover.

이어, 도 6b에 도시한 바와 같이, 상기 도 6a에 의한 결과물이 형성된 기판 위에 탄탈륨(Ta), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 구리(Cu) 또는 텅스텐(W) 등과 같은 금속을 증착한다. 6B, tantalum (Ta), titanium (Ti), molybdenum (Mo), aluminum (Al), chromium (Cr), copper (Cu), or the like on the substrate on which the resultant of FIG. 6A is formed. A metal such as tungsten (W) is deposited.

이어, 상기 증착된 금속을 패터닝하여 드레인 배선(122), 제1 드레인 전극 배선(123), 제1 소오스 전극 배선(124), 리드 아웃 배선(126), 제2 소오스 전극 배선(127) 및 제2 드레인 전극 배선(128)을 형성한다. 상기 상부에 형성되는 소오스 전극 배선(124)과 하부에 형성되는 캐패시터 배선은 평면상에서 관찰할 때 일정 영역 중첩되어 제1 스토리지 캐패시터(CST1)로서 동작을 수행한다.Subsequently, the deposited metal is patterned to form a drain wiring 122, a first drain electrode wiring 123, a first source electrode wiring 124, a lead-out wiring 126, a second source electrode wiring 127, and a second electrode. 2 drain electrode wiring 128 is formed. The source electrode wiring 124 formed on the upper portion and the capacitor wiring formed on the lower portion overlap each other in a plan view to perform an operation as the first storage capacitor CST1.

드레인 배선(122)은 세로 방향으로 신장되고 가로 방향으로 배열되며, 제1 드레인 전극 배선(123)은 상기 드레인 배선(122)으로부터 연장되고, 제1 소오스 전극 배선(124)은 상기 제1 드레인 전극 배선(123)으로부터 일정 간격 이격되어 패터닝된다. The drain wiring 122 extends in the vertical direction and is arranged in the horizontal direction, and the first drain electrode wiring 123 extends from the drain wiring 122, and the first source electrode wiring 124 is the first drain electrode. The pattern is spaced apart from the wiring 123 by a predetermined interval.

제1 소오스 전극 배선(124)과 하부에 형성되는 제1 스토리지 전극 배선(114)은 평면상에서 관찰할 때 일정 영역 중첩되어 제1 스토리지 캐패시터(CST1)로서 동작하고, 제2 드레인 전극 배선(128)과 하부에 형성된 제2 전원 라인(118)은 평면에서 관찰할 때 일정 영역 중첩되어 제2 스토리지 캐패시터(CST2)로서 동작한다. The first source electrode wiring 124 and the first storage electrode wiring 114 formed at the bottom thereof overlap each other in a plan view to operate as the first storage capacitor CST1, and the second drain electrode wiring 128. The second power line 118 formed at the lower portion and the lower portion overlaps a predetermined area when viewed in a plane to operate as the second storage capacitor CST2.

리드 아웃 배선(126)은 세로 방향으로 신장되고 가로 방향으로 배열되며, 제2 소오스 전극 배선(127)은 상기 리드 아웃 배선(126)으로부터 연장되며, 제2 드레인 전극 배선(128)은 상기 제2 소오스 전극 배선(127)으로부터 일정 간격 이격되도록 패터닝된다. The lead-out wiring 126 extends in the longitudinal direction and is arranged in the horizontal direction, the second source electrode wiring 127 extends from the lead-out wiring 126, and the second drain electrode wiring 128 is the second It is patterned to be spaced apart from the source electrode wiring 127 by a predetermined interval.

이어, 도 6c에 도시한 바와 같이, 상기 도 6b에 의한 결과물이 형성된 기판 위에 레지스트를 스핀 코팅 방법으로 적층하여 유기절연층(130)을 후박하게 형성한 다. Subsequently, as illustrated in FIG. 6C, a resist is laminated on the substrate on which the resultant substrate of FIG. 6B is formed by spin coating to form a thin organic insulating layer 130.

이어, 상기 게이트 배선(112)과 상기 드레인 배선(122)에 의해 정의되는 매 화소에서 유기절연층(130)의 일부를 제거하여 상기 소오스 전극 배선(124)의 일부 영역을 노출시키는 제1 홀(132)을 형성하고, 유기절연층(130)의 다른 일부를 제거하여 투명 기판(105)을 노출시키는 제2 홀(134)을 형성하며, 유기절연층(130)의 또 다른 일부를 제거하여 제2 게이트 전극 배선(116) 위에 형성된 반도체층(117a)의 일부를 노출시키는 제3 홀(136)을 형성한다.Next, a first hole exposing a portion of the source electrode wiring 124 by removing a portion of the organic insulating layer 130 from every pixel defined by the gate wiring 112 and the drain wiring 122. 132 is formed, and another part of the organic insulating layer 130 is removed to form a second hole 134 exposing the transparent substrate 105, and another part of the organic insulating layer 130 is removed. A third hole 136 that exposes a portion of the semiconductor layer 117a formed on the two gate electrode wiring 116 is formed.

이어, 도 6d에 도시한 바와 같이, 상기한 제1 내지 제3 홀(132, 134, 136)이 형성된 유기절연막(130)의 표면을 엠보싱 처리하여 서로 다른 높이의 골(142)과 마루(144)를 갖는 요철부재(146)를 형성한 후 패시베이션막(150)을 형성한다. 상기한 요철부재(146)는 향후 형성될 반사판에 의한 반사 효율을 높인다. Subsequently, as shown in FIG. 6D, the surface of the organic insulating layer 130 on which the first to third holes 132, 134, and 136 are formed is embossed to form valleys 142 and the floor 144 having different heights. After the concave-convex member 146 is formed, the passivation film 150 is formed. The uneven member 146 increases the reflection efficiency by the reflector to be formed in the future.

이어, 도 6e에 도시한 바와 같이, 패시베이션막(150) 위에 화소 전극을 정의하는 ITO층(160)을 형성하고, 상기 ITO층(160)은 상기 소오스 전극 배선(124)과는 기형성된 홀(132)을 통해 연결된다. 이때, 상기 ITO층(160)은 전면 도포한 후 상기 매 화소 영역에 대응하는 ITO층만 남겨지도록 패터닝할 수도 있고, 상기 매 화소 영역에만 형성되도록 부분 도포할 수도 있다. 도면상에서는 관찰자 관점에서 상기 화소 전극(160)이 상기 드레인 배선(122) 및 상기 게이트 배선(122)으로부터 일정 간격 이격된 것을 도시하였으나, 최소 폭으로 오버랩될 수도 있다.Next, as shown in FIG. 6E, an ITO layer 160 defining a pixel electrode is formed on the passivation layer 150, and the ITO layer 160 has holes previously formed with the source electrode wiring 124. 132 is connected. In this case, the ITO layer 160 may be patterned so that only the ITO layer corresponding to each pixel region is left after the entire surface is applied, or partially coated to be formed only in the pixel region. In the drawing, although the pixel electrode 160 is spaced apart from the drain wiring 122 and the gate wiring 122 at a viewer's perspective, the pixel electrode 160 may overlap with a minimum width.

이어, 상기한 도 6e에 의한 결과물 위에 반사판(170)을 형성하여 상기한 도 3에서 도시한 바와 같은 어레이 기판을 완성한다. 상기 반사판(170)은 제2 홀(134) 에 대응해서는 미형성되어 투과 영역을 정의하고, 제3 홀(136)에 대응해서는 미형성되어 외부광이 광감지 소자의 액티브층에 인가되도록 한다. 물론, 상기한 반사판(170) 위에 액정의 러빙을 위한 별도의 배향막(미도시)을 더 형성하는 것은 자명하다.Subsequently, the reflector plate 170 is formed on the resultant of FIG. 6E to complete the array substrate as illustrated in FIG. 3. The reflector plate 170 is not formed corresponding to the second hole 134 to define a transmissive region, and is not formed corresponding to the third hole 136 so that external light is applied to the active layer of the photosensitive device. Of course, it is obvious to further form a separate alignment layer (not shown) for the rubbing of the liquid crystal on the reflective plate 170.

도면상에서는 매 화소별로 구획된 반사판(170)을 형성하는 것을 도시하였으나, 상기 유기절연층(130)에 의해 정의되는 투과 영역을 제외한 나머지 영역에 반사판(170)을 형성하여 반사 영역을 정의할 수도 있다. In the drawing, although the reflective plate 170 is formed for each pixel, the reflective plate 170 may be formed in the remaining regions except for the transmissive region defined by the organic insulating layer 130. .

또한, 도면에 도시한 반사판에는 반사 효율을 높이기 위해 표면이 엠보싱 처리된 유기절연층(130)의 형상에 연동하여 형성된 것을 도시하였으나, 상기한 유기절연층을 플랫 타입으로 형성하고, 그 위에 플랫 타입의 반사판을 형성할 수도 있다.In addition, the reflecting plate shown in the figure is shown to be formed in conjunction with the shape of the organic insulating layer 130 is embossed surface in order to increase the reflection efficiency, the above-described organic insulating layer is formed in a flat type, on the flat type It is also possible to form a reflecting plate.

이상에서 설명한 바와 같이, 본 발명에 따르면 광센서부에 구비되는 광감지 소자는 일정 시간 동안에는 스위치로서 동작을 수행하고, 다음 일정 시간 동안에는 광감지 소자로서 동작을 수행하므로 하나의 박막 트랜지스터와 하나의 캐패시터만으로도 정상적으로 광센서의 동작을 수행한다.As described above, according to the present invention, the photosensitive device provided in the optical sensor unit performs an operation as a switch for a predetermined time, and operates as an optical sensing device for the next predetermined time, so that one thin film transistor and one capacitor are used. Only the optical sensor operates normally.

이에 따라, 어레이 기판의 단위 화소 영역에 채용되더라도 단순화된 구조를 통해 광감지 패널을 구현할 수 있으므로 개구율이 저하되는 것을 방지할 수 있다.As a result, the light sensing panel can be implemented through a simplified structure even if it is employed in the unit pixel region of the array substrate, thereby reducing the aperture ratio.

또한, 단순화된 구조에 의해 배선들간의 간격을 보다 넓힐 수 있으므로 어레이 기판의 설계 마진을 충분히 확보할 수 있고, 상기한 배선들간의 신호 간섭에 의 한 문제를 최소화시킬 수 있다.In addition, the space between the wirings can be widened by the simplified structure, so that the design margin of the array substrate can be sufficiently secured, and the problems caused by the signal interference between the wirings can be minimized.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims

A storage capacitor connected to the first power line to which one end of the power supply voltage is applied; And

And a photosensitive device including a control electrode connected to the second power line different from the first power line, a first current electrode connected to the other end of the storage capacitor, and a second current electrode spaced apart from the first current electrode.

The light leakage charge corresponding to the light applied from the outside while the gate off signal is applied to the control electrode is stored in the storage capacitor, and the stored light leakage charge is stored in the state where the gate on signal is applied to the control electrode. An optical sensor, characterized in that output through the second current electrode.

The optical sensor of claim 1, wherein the gate off signal is applied during a first frame period, and the gate on signal is applied during a second frame period.

A gate line transferring a scan signal;

A data line crossing the gate line and transferring a data signal;

A pixel unit electrically connected to the gate line and the data line, and configured to display an image corresponding to the data signal in response to the scan signal;

A first power line crossing the data line;

A lead out line crossing the gate line and the first power line; And

And a photosensitive device connected to the first power line and the lead-out line, and a storage capacitor connected to the photosensitive device, wherein the first power line corresponds to light applied from the outside in a state where a gate off signal is applied to the first power line. And a photo sensor unit configured to store photo leakage charges and to output photo leakage charges stored in the storage capacitor through the read out line while a gate off signal is applied to the first power line.

The liquid crystal display of claim 3, wherein the gate off signal is applied during a first frame period, and the gate on signal is applied during a second frame period.

The method of claim 3, wherein the pixel unit

A switching element including a control electrode connected to the gate line, a first current electrode connected to the data line, and a second current electrode spaced apart from the first current electrode;

A liquid crystal capacitor having one end connected to the second current electrode; And

And a storage capacitor having one end connected to the second current electrode.

The method of claim 3, further comprising: a second power line crossing the data line and the read out line and connected to one end of the storage capacitor;

The photosensitive device is

A first current electrode connected to the other end of the storage capacitor;

A second current electrode connected to the lead out line and spaced apart from the first current electrode; And

And a control electrode connected to the first power line to apply the gate on signal and the gate off signal.

delete