KR100999177B1 - 태양 전지 및 이의 제조 방법 - Google Patents

태양 전지 및 이의 제조 방법 Download PDF

Info

Publication number
KR100999177B1
KR100999177B1 KR1020080049747A KR20080049747A KR100999177B1 KR 100999177 B1 KR100999177 B1 KR 100999177B1 KR 1020080049747 A KR1020080049747 A KR 1020080049747A KR 20080049747 A KR20080049747 A KR 20080049747A KR 100999177 B1 KR100999177 B1 KR 100999177B1
Authority
KR
South Korea
Prior art keywords
silicon layer
electrode
forming
type
intrinsic
Prior art date
Application number
KR1020080049747A
Other languages
English (en)
Other versions
KR20090123589A (ko
Inventor
이은경
Original Assignee
주식회사 밀레니엄투자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 밀레니엄투자 filed Critical 주식회사 밀레니엄투자
Priority to KR1020080049747A priority Critical patent/KR100999177B1/ko
Publication of KR20090123589A publication Critical patent/KR20090123589A/ko
Application granted granted Critical
Publication of KR100999177B1 publication Critical patent/KR100999177B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

태양 전지는 제1 전극, 제1 전극의 제1 면 상에 형성되는 제1 광전부, 제1 광전부를 사이에 두고 제1 전극과 대향하도록 제1 광전부 상에 형성되는 제2 전극, 제1 전극의 제1 면에 반대되는 제2 면 상에 형성되는 제2 광전부 및 제2 광전부를 사이에 두고 제1 전극과 대향하도록 제2 광전부 상에 형성되는 제3 전극을 포함한다. 제1 광전부는 제1 전극의 제1 면 상에 형성된 제1 n형 실리콘층, 제1 n형 실리콘층 상에 형성된 제1 진성 실리콘층 및 제1 진성 실리콘층 상에 형성된 제1 p형 실리콘층을 포함할 수 있다. 제2 광전부는 제1 전극의 제2 면 상에 형성된 제2 n형 실리콘층, 제2 n형 실리콘층 상에 형성된 제2 진성 실리콘층 및 제2 진성 실리콘층 상에 형성된 제2 p형 실리콘층을 포함할 수 있다. 제1 및 제2 진성 실리콘층은 서로 교대로 적층된 복수의 비정질 실리콘층들 및 복수의 미세결정질 실리콘층들을 포함한다. 따라서, 광전 효율을 향상시키고 동일 공간에서 보다 많은 전력량을 획득할 수 있다.

Description

태양 전지 및 이의 제조 방법{SOLAR CELL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 태양 전지 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 외부로부터 공급되는 빛 에너지를 반도체의 성질을 이용하여 전기 에너지로 변환하는 태양 전지 및 이의 제조 방법에 관한 것이다.
일반적으로, 태양 전지는 태양광 에너지를 전기 에너지로 변환하는 소자로써, 친환경적이고, 수명이 길고, 무한 에너지원이라는 여러 장점으로 인해 기존의 석탄, 석유 등의 에너지원을 대체할 수 있는 대체 에너지원으로 그 적용 분야가 계속해서 확대되고 있는 실정이다.
태양 전지는 사용 재료에 따라 실리콘계열, 화합물계열, 유기물계열 등으로 크게 구분될 수 있으며, 이중 실리콘계열의 태양 전지가 현재 대부분을 차지하고 있다.
실리콘계열의 태양 전지는 다시 단결정 또는 다결정 실리콘으로 제조되는 결정형 태양 전지와 비정질 또는 미세결정질 실리콘으로 제조되는 박막형 태양 전지로 구분될 수 있다. 그러나, 결정형 태양 전지는 광전 효율이 높은 반면 제조 비 용이 증가되는 단점이 있으며, 박막형 태양 전지는 제조 비용이 저렴한 반면 광전 효율이 결정형에 비하여 떨어지는 단점이 있다.
이에 따라, 최근에는 제조 비용이 저렴한 박막형 태양 전지의 광전 효율을 높이는 방향으로 많은 연구가 진행되고 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명은 광전 효율을 향상시키고 동일 공간에서 보다 많은 전력량을 획득할 수 있는 박막형 태양 전지를 제공한다.
또한, 본 발명은 상기한 태양 전지의 제조 방법을 제공한다.
본 발명의 일 특징에 따른 태양 전지는 제1 전극, 상기 제1 전극의 제1 면 상에 형성되는 제1 광전부, 상기 제1 광전부를 사이에 두고 상기 제1 전극과 대향하도록 상기 제1 광전부 상에 형성되는 제2 전극, 상기 제1 전극의 상기 제1 면에 반대되는 제2 면 상에 형성되는 제2 광전부 및 상기 제2 광전부를 사이에 두고 상기 제1 전극과 대향하도록 상기 제2 광전부 상에 형성되는 제3 전극을 포함한다.
상기 제1 광전부는 상기 제1 전극의 제1 면 상에 형성되며 n형 불순물이 도핑되어 있는 제1 n형 실리콘층, 상기 제1 n형 실리콘층 상에 형성된 제1 진성 실리콘층 및 상기 제1 진성 실리콘층 상에 형성되며 p형 불순물이 도핑되어 있는 제1 p형 실리콘층을 포함할 수 있다. 여기서, 상기 제1 진성 실리콘층은 서로 교대로 적층된 복수의 제1 비정질 실리콘층들 및 복수의 제1 미세결정질 실리콘층들을 포함할 수 있다. 또한, 상기 제1 진성 실리콘층에 형성된 상기 제1 비정질 실리콘층들의 총 두께는 0.4 ~ 1.0㎛으로 형성될 수 있다.
상기 제2 광전부는 상기 제1 전극의 제2 면 상에 형성되며 n형 불순물이 도 핑되어 있는 제2 n형 실리콘층, 상기 제2 n형 실리콘층 상에 형성된 제2 진성 실리콘층 및 상기 제2 진성 실리콘층 상에 형성되며 p형 불순물이 도핑되어 있는 제2 p형 실리콘층을 포함할 수 있다. 상기 제2 진성 실리콘층은 서로 교대로 적층된 복수의 제2 비정질 실리콘층들 및 복수의 제2 미세결정질 실리콘층들을 포함할 수 있다. 상기 제2 진성 실리콘층에 형성된 상기 제2 비정질 실리콘층들의 총 두께는 0.4 ~ 1.0㎛으로 형성될 수 있다.
상기 제1 n형 실리콘층 및 상기 제2 n형 실리콘층은 비정질 실리콘 및 미세결정질 실리콘 중 적어도 하나를 포함할 수 있다. 상기 제1 p형 실리콘층 및 상기 제2 p형 실리콘층은 비정질 실리콘 및 미세결정질 실리콘 중 적어도 하나를 포함할 수 있다.
상기 제1 p형 실리콘층 및 상기 제2 p형 실리콘층은 상기 제1 진성 실리콘층 및 상기 제2 진성 실리콘층보다 큰 밴드갭 에너지를 가질 수 있다. 이를 위해, 상기 제1 p형 실리콘층 및 상기 제2 p형 실리콘층은 탄소(C)를 포함할 수 있다.
상기 제2 전극 및 상기 제3 전극은 광이 투과되는 투광성 도전 물질로 형성된다. 반면, 상기 제1 전극은 광을 반사시키기 위한 도전성 광반사 물질로 형성된 다.
상기 제1 전극의 제1 면 및 제2 면 중 적어도 하나의 면에는 광반사율을 향상시키기 위하여 규칙적인 패턴의 요철 구조가 형성될 수 있다. 상기 요철 구조의 용이한 레이저 가공을 위하여, 상기 제1 전극은 알루미늄 몰리브덴 옥사이드(AMO)로 형성될 수 있다.
본 발명의 다른 특징에 따른 태양 전지는 기판, 상기 기판의 제1 면 상에 도전성 광반사 물질로 형성된 제1 전극, 상기 제1 전극 상에 형성되며 핀(PIN) 다이오드 구조를 갖는 제1 광전부, 상기 제1 광전부를 사이에 두고 상기 제1 전극과 대향하도록 상기 제1 광전부 상에 투광성 도전 물질로 형성된 제2 전극, 상기 기판의 상기 제1 면에 반대되는 제2 면 상에 도전성 광반사 물질로 형성된 제3 전극, 상기 제3 전극 상에 형성되며 핀(PIN) 다이오드 구조를 갖는 제2 광전부 및 상기 제2 광전부를 사이에 두고 상기 제3 전극과 대향하도록 상기 제2 광전부 상에 투광성 도전 물질로 형성된 제4 전극을 포함한다. 상기 제1 광전부는 상기 제1 전극으로부터 순차적으로 형성된 제1 n형 실리콘층, 복수의 비정질 실리콘층들과 복수의 미세결정질 실리콘층들이 교대로 적층된 제1 진성 실리콘층 및 제1 p형 실리콘층을 포함하며, 상기 제2 광전부는 상기 제3 전극으로부터 순차적으로 형성된 제2 n형 실리콘층, 복수의 비정질 실리콘층들과 복수의 미세결정질 실리콘층들이 교대로 적층된 제2 진성 실리콘층 및 제2 p형 실리콘층을 포함할 수 있다.
본 발명의 일 특징에 따른 태양 전지의 제조 방법에 따르면, 기판 상에 제1 전극을 형성한 후, 상기 제1 전극 상에 핀(PIN) 다이오드 구조를 갖는 제1 광전부를 형성한다. 이후, 상기 제1 광전부 상에 제2 전극을 형성한 후, 상기 제2 전극 상에 핀(PIN) 다이오드 구조를 갖는 제2 광전부를 형성한다. 이후, 상기 제2 광전부 상에 제3 전극을 형성한다.
상기 제1 광전부를 형성하기 위하여, 상기 제1 전극 상에 p형 불순물이 도핑된 제1 p형 실리콘층을 형성하고, 상기 제1 p형 실리콘층 상에 복수의 제1 비정질 실리콘층들과 복수의 제1 미세결정질 실리콘층들이 교대로 적층된 제1 진성 실리콘층을 형성하고, 상기 제1 진성 실리콘층 상에 n형 불순물이 도핑된 제1 n형 실리콘층을 형성한다.
상기 제2 광전부를 형성하기 위하여, 상기 제2 전극 상에 n형 불순물이 도핑된 제2 n형 실리콘층을 형성하고, 상기 제2 n형 실리콘층 상에 복수의 제2 비정질 실리콘층들과 복수의 제2 미세결정질 실리콘층들이 교대로 적층된 제2 진성 실리콘층을 형성하고, 상기 제2 진성 실리콘층 상에 p형 불순물이 도핑된 제2 p형 실리콘층을 형성한다.
상기 제1 진성 실리콘층 및 상기 제2 진성 실리콘층은 2 ~ 13.56㎒를 이용한 화학기상증착(CVD) 공정을 통해 상기 제1 비정질 실리콘층 또는 상기 제2 비정질 실리콘층을 형성하는 과정과 40 ~ 100㎒를 이용한 화학기상증착 공정을 통해 상기 제1 미세결정질 실리콘층 또는 제2 미세결정질 실리콘층을 형성하는 과정을 통해 형성될 수 있다.
상기 제1 비정질 실리콘층 및 상기 제2 비정질 실리콘층을 형성하는 공정은 실란(SiH4) 및 수소(H2)가 1 : 0.1~1의 비율로 혼합된 공정 가스를 사용할 수 있다. 상기 제1 미세결정질 실리콘층 및 상기 제2 미세결정질 실리콘층을 형성하는 공정은 실란(SiH4), 수소(H2) 및 불화규소(SiF4)가 1 : 5~30 : 1의 비율로 혼합된 공정 가스를 사용할 수 있다.
한편, 상기 제1 진성 실리콘층 및 상기 제2 진성 실리콘층은 동일 조건의 화학기상증착 공정을 통해 상기 제1 비정질 실리콘층과 상기 제1 미세결정질 실리콘 층, 또는 상기 제2 비정질 실리콘층과 상기 제2 미세결정질 실리콘층을 동시에 형성할 수 있다. 이때, 상기 제1 진성 실리콘층 및 상기 제2 진성 실리콘층은 40 ~ 100㎒의 주파수와, 실란(SiH4) 및 수소(H2)가 1 : 5~30의 비율로 혼합된 공정 가스를 사용하여 형성할 수 있다.
상기 제1 n형 실리콘층 및 상기 제2 n형 실리콘층을 형성하는 공정은 40 ~ 100㎒의 주파수를 이용한 화학기상증착 공정을 통해 n형 미세결정질 실리콘층을 형성하는 공정 및 2 ~ 13.56㎒의 주파수를 이용한 화학기상증착 공정을 통해 n형 비정질 실리콘층을 형성하는 공정 중 적어도 하나의 공정을 포함할 수 있다. 또한, 상기 제1 p형 실리콘층 및 상기 제2 p형 실리콘층을 형성하는 공정은 40 ~ 100㎒의 주파수를 이용한 화학기상증착 공정을 통해 p형 미세결정질 실리콘층을 형성하는 공정 및 2 ~ 13.56㎒의 주파수를 이용한 화학기상증착 공정을 통해 p형 비정질 실리콘층을 형성하는 공정 중 적어도 하나의 공정을 포함할 수 있다.
상기 제1 전극 및 상기 제3 전극은 투명성 도전 물질로 형성하며, 상기 제2 전극은 도전성 광반사 물질로 형성한다.
한편, 상기 제2 전극의 광반사율을 향상시키기 위하여, 상기 제2 전극의 표면을 레이저 가공하여 규칙적인 패턴의 요철 구조를 형성하는 공정을 더 추가할 수 있다.
이와 같은 태양 전지 및 이의 제조 방법에 따르면, 하나의 반사 전극을 기준으로 양 면에 각각 광전부들을 형성함으로써, 양 방향으로 입사되는 모든 광을 광 전 변환시켜, 동일 공간에서 보다 많은 전기 에너지를 생성할 수 있다. 또한, 광전부에 형성되는 진성 실리콘층을 복수의 비정질 실리콘층들과 복수의 미세결정질 실리콘층들이 서로 교대로 적층된 구조로 형성함으로써, 태양 전지의 광전 효율을 향상시킬 수 있다. 또한, 동일 구조의 CVD 장비에서 비정질 실리콘층 및 미세결정질 실리콘층들을 연속적으로 증착함으로써, 적은 제조 시간으로 용이하게 복수의 실리콘층들을 형성할 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다. 상술한 본 발명의 특징 및 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명은 하기의 실시예들에 한정되지 않고 다른 형태로 구현될 수도 있다. 여기서 소개되는 실시예들은 개시된 내용이 보다 완전해질 수 있도록 그리고 당업자에게 본 발명의 기술적 사상과 특징이 충분히 전달될 수 있도록 하기 위해 제공된다. 도면들에 있어서, 각 장치 또는 막(층) 및 영역들의 두께는 본 발명의 명확성을 기하기 위하여 과장되게 도시되었으며, 또한 각 장치는 본 명세서에서 설명되지 아니한 다양한 부가 장치들을 구비할 수 있으며, 막(층)이 다른 막(층) 또는 기판 상에 위치하는 것으로 언급되는 경우, 다른 막(층) 또는 기판 상에 직접 형성되거나 그들 사이에 추가적인 막(층)이 개재될 수 있다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 나타낸 도면이며, 도 2는 도 1에 도시된 태양 전지의 광전 변환 매커니즘을 설명하기 위한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 태양 전지(100)는 제1 전극(200), 제1 광전부(300), 제2 전극(400), 제2 광전부(500) 및 제3 전극(600)을 포함한다. 예를 들어, 태양 전지(100)는 기판(110) 상에 제3 전극(600), 제2 광전부(500), 제1 전극(200), 제1 광전부(300) 및 제2 전극(400)이 순차적으로 적층된 구조로 형성된다.
제1 전극(200)은 제1 광전부(300)와 제2 광전부(400) 사이에 형성된다. 제1 전극(200)은 우수한 전기 전도성과 함께 광을 반사시킬 수 있는 광반사성을 갖는 도전성 광반사 물질로 형성될 수 있다. 예를 들어, 제1 전극(200)은 은, 알루미늄, 아연, 몰리브덴 등의 단일 금속 또는 이들의 합금으로 형성되거나, 상기 단일금속 또는 합금의 산화물 등으로 형성될 수 있다. 특히, 제1 전극(200)은 광반사율이 높으며, 레이저 가공성이 우수한 알루미늄 몰리브덴 옥사이드(AMO)로 형성될 수 있다. 제1 전극(200)은 제1 광전부(300)와 제2 광전부(400) 사이에 배치되어 양 방향에서 들어오는 광을 양 방향으로 반사시킨다.
제1 광전부(300)는 제1 전극(200)의 제1 면(210) 상에 형성되며, 외부로부터 제1 방향으로 입사된 광(L1)에 반응하여 광전 효과를 일으킨다. 제1 광전부(300)는 실질적으로 핀(PIN) 다이오드 구조를 가지며, 제1 전극(200)의 제1 면(210) 상에 형성된 제1 n형 실리콘층(310), 제1 n형 실리콘층(310) 상에 형성된 제1 진성 실리콘층(320) 및 제1 진성 실리콘층(320) 상에 형성된 제1 p형 실리콘층(330)을 포함할 수 있다.
제1 n형 실리콘층(310)은 인(P), 비소(As), 안티몬(Sb) 등의 n형 불순물이 도핑되어 있는 실리콘 물질로 형성된다. 제1 n형 실리콘층(310)은 비정질(amorphous) 실리콘 및 미세결정질(micro-crystalline) 실리콘 중 적어도 하나를 포함하도록 형성될 수 있다. 예를 들어, 제1 n형 실리콘층(310)은 비정질 실리콘에 n형 불순물이 도핑된 구조, 미세결정질 실리콘에 n형 불순물이 도핑된 구조, 또는 n형 불순물이 도핑된 비정질 실리콘과 미세결정질 실리콘이 적층된 구조 등을 가질 수 있다. 특히, 제1 진성 실리콘층(320)에서 생성된 전자는 제1 n형 실리콘층(310)을 거쳐 제1 전극(200)으로 이동하여야 하므로, 제1 n형 실리콘층(310)은 전자 이동도가 비정질 실리콘보다 상대적으로 우수한 미세결정질 실리콘으로 형성되는 것이 바람직하다. 제1 n형 실리콘층(310)은 예를 들어, 약 200 ~ 1000Å의 두께로 형성되며, 층 자체의 비저항은 약 104 ~ 105Ω-㎝ 정도로 형성될 수 있다.
제1 p형 실리콘층(330)은 제1 진성 실리콘층(320)을 사이에 두고 제1 n형 실리콘층(310)과 마주하도록 제1 진성 실리콘층(320) 상에 형성된다. 제1 p형 실리콘층(330)은 붕소(B), 칼륨(K) 등의 p형 불순물이 도핑되어 있는 실리콘 물질로 형 성된다. 제1 p형 실리콘층(330)은 비정질(amorphous) 실리콘 및 미세결정질(micro-crystalline) 실리콘 중 적어도 하나를 포함하도록 형성될 수 있다. 예를 들어, 제1 p형 실리콘층(330)은 비정질 실리콘에 p형 불순물이 도핑된 구조, 미세결정질 실리콘에 p형 불순물이 도핑된 구조, 또는 p형 불순물이 도핑된 비정질 실리콘과 미세결정질 실리콘이 적층된 구조 등을 가질 수 있다.
외부로부터 제1 방향으로 입사되는 광(L1)은 제1 p형 실리콘층(330)을 통과한 후 실질적으로 광전 변환을 일으키는 제1 진성 실리콘층(320)에 도달된다. 따라서, 제1 진성 실리콘층(320)에 입사되는 광의 손실을 방지하기 위하여, 제1 p형 실리콘층(330)을 통과하는 광이 제1 p형 실리콘층(330)에서 흡수되지 않고 통과되는 것이 바람직하다. 이를 위해, 제1 p형 실리콘층(330)은 제1 진성 실리콘층(320)과는 다른 밴드갭(band gap) 특성을 갖는 것이 바람직하여, 특히, 제1 p형 실리콘층(330)은 광이 흡수되지 않도록 제1 진성 실리콘층(320)에 비하여 큰 밴드갭 에너지를 갖는 것이 바람직하다. 밴드갭 에너지를 증가시키기 위하여, 제1 p형 실리콘층(330)에는 탄소(C)가 더 첨가될 수 있다. 제1 p형 실리콘층(330)은 예를 들어, 약 200 ~ 1000Å 정도의 두께로 제1 진성 실리콘층(320)에 비하여 상대적으로 얇게 형성될 수 있다.
제1 진성 실리콘층(320)은 제1 n형 실리콘층(310)과 제1 p형 실리콘층(330) 사이에 형성된다. 제1 진성 실리콘층(320)은 광전 변환 효율을 높이기 위하여, 복수의 제1 비정질 실리콘층(322)과 복수의 제1 미세결정질 실리콘층(324)이 서로 교대로 적층된 구조로 형성된다. 이때, 제1 미세결정질 실리콘층(324)은 비정질과 단결정 실리콘의 경계물질로서 수십 nm에서 수백 nm의 결정크기를 갖는 나노 스케일(nano scale)의 실리콘 결정들이 형성된 층을 의미한다. 도 1 및 도 2에는 2개의 제1 비정질 실리콘층들(322)과 2개의 제1 미세결정질 실리콘층들(324)이 교대로 적층된 구조가 도시되어 있으나, 실제로는 이보다 많은 수의 제1 비정질 실리콘층들(322)과 제1 미세결정질 실리콘층들(324)이 형성될 수 있다. 제1 비정질 실리콘층(322)과 제1 미세결정질 실리콘층(324)은 서로 다른 두께를 갖거나, 또는 서로 동일한 두께로 형성될 수 있다. 또한, 제1 비정질 실리콘층들(322)과 제1 미세결정질 실리콘층들(324)은 서로 동일한 층수를 갖거나, 서로 다른 층수를 갖도록 형성될 수 있다. 제1 진성 실리콘층(320)의 두께는 제1 비정질 실리콘층(322)과 제1 미세결정질 실리콘층(324)의 두께 비에 따라 탄력적으로 변할 수 있으며, 예를 들어, 약 500 ~ 2000nm의 두께로 형성될 수 있다.
일반적으로, 실리콘을 이용한 광전소자는 진성 실리콘층의 광 흡수율과 광전변환효율에 따라 광전 효율이 결정된다. 이러한 관점에서, 제1 비정질 실리콘층(322)은 결정면을 갖지 않기 때문에 제1 미세결정질 실리콘층(324)에 비하여 광 흡수율이 우수하다. 반면, 제1 미세결정질 실리콘층(324)은 결정면에서 광을 반사시키기 때문에 광 흡수율은 제1 비정질 실리콘층(322)보다 낮지만, 전자 이동도가 제1 비정질 실리콘층(322)보다 우수하기 때문에 흡수된 광을 전기로 변환하는 광전변환효율은 제1 비정질 실리콘층(322)보다 우수하다. 따라서, 광 흡수율이 우수한 제1 비정질 실리콘층(322)과 광전변환효율이 우수한 제1 미세결정질 실리콘층(324)을 모두 형성하게 되면, 제1 진성 실리콘층(320)의 광전 효율을 향상시킬 수 있게 된다.
태양 전지(100)의 광전 변환 매커니즘을 도 2를 참조하여 보다 구체적으로 설명한다. 우선, 광이 입사되는 제1 p형 실리콘층(330)과 가장 근접한 제1 비정질 실리콘층(322a)은 제1 p형 실리콘층(330)을 통과하여 입사되는 광의 일부를 흡수하여 전자-정공 쌍을 생성하고, 하부에 위치한 제1 미세결정질 실리콘층(324a)에서 반사된 광을 흡수하여 전자-정공 쌍을 생성한다. 제1 미세결정질 실리콘층(324a)은 제1 비정질 실리콘층(322a)을 통과한 광의 일부를 흡수하여 전자-정공 쌍을 생성하고 일부의 광은 제1 비정질 실리콘층(322a)으로 반사한다. 제1 미세결정질 실리콘층(324a)의 하부에 위치한 제1 비정질 실리콘층(322b)은 제1 미세결정질 실리콘층(324a)을 통과한 광의 일부를 흡수하여 전자-정공 쌍을 생성하고, 하부에 위치한 제1 미세결정질 실리콘층(324b)에서 반사된 광을 흡수하여 전자-정공 쌍을 생성한다. 제1 비정질 실리콘층(322b)의 하부에 위치한 제1 미세결정질 실리콘층(324b)은 제1 비정질 실리콘층(322b)을 통과한 광의 일부를 흡수하여 전자-정공 쌍을 생성하고 일부의 광은 제1 비정질 실리콘층(322b)으로 반사한다.
한편, 제1 진성 실리콘층(320)은 높은 도핑 농도로 상하에 각각 형성된 제1 p형 실리콘층(330)과 제1 n형 실리콘층(310)에 의해 공핍되어 내부에 전기장이 발생된다. 따라서, 제1 진성 실리콘층(320) 내에 생성된 전자-정공 쌍은 확산이 아닌 내부 전기장에 의한 드리프트(drift)에 의해 제1 n형 실리콘층(310)과 제1 p형 실리콘층(330)으로 수집되어 전류를 발생하게 된다.
이와 같이, 제1 진성 실리콘층(320) 내에 복수의 제1 비정질 실리콘층 들(322)과 복수의 제1 미세결정질 실리콘층들(324)을 교대로 형성하게 되면, 입사광의 흡수 및 반사가 여러 실리콘층들에서 반복적으로 수행되어, 결국 비정질 실리콘층 또는 미세결정질 실리콘층만을 사용하는 구조에 비하여 광전 효율이 증가하게 된다.
한편, 제1 진성 실리콘층(320)에 형성되는 제1 비정질 실리콘층들(322)의 두께에 따라 광 흡수율이 달라지게 된다. 하기 수학식 1의 람베르트의 법칙(Laambert's law)에 따르면, 흡수층에 입사되는 광의 세기와 투과광의 세기와의 비율의 로그값은 흡수층의 두께에 비례하게 된다.
<수학식 1> loge(Io/I) = μd 또는 I = Ioexp(-μd)
여기서, Io는 입사광의 세기, I는 투과광의 세기, μ는 흡수계수, d는 흡수층의 두께를 나타낸다.
하기 표 1은 입사광의 세기를 1로 했을 때, 비정질 실리콘층(흡수계수 0.8)의 두께에 따른 투과광의 세기와 광 흡수율을 나타낸 표이다.
< 표 1 >
두께(㎛) 투과광의 세기 광 흡수율(%)
0 1 -
0.1 0.4493 55.1
0.2 0.2018 79.8
0.3 0.0907 90.9
0.4 0.0407 95.9
0.5 0.0183 98.2
0.6 0.0082 99.2
0.7 0.0036 99.6
0.8 0.0016 99.8
0.9 0.0007 99.9
1.0 0.0003 100
표 1을 참조하면, 비정질 실리콘층의 두께가 약 0.3㎛ 이상에서 광 흡수율이 90% 이상으로 나타났으며, 특히, 약 0.4㎛ 이상의 두께에서는 95% 이상의 광 흡수율을 갖는 것으로 나타났다. 또한, 비정질 실리콘층의 두께가 1.0㎛일 때, 거의 100%에 가까운 광 흡수율을 갖는 것으로 나타났다. 이러한 비정질 실리콘층의 특성을 고려하면, 제1 진성 실리콘층(320)에 형성되는 제1 비정질 실리콘층들(322)의 총 두께는 약 0.4 ~ 1.0㎛로 형성되는 것이 바람직하다.
제2 전극(400)은 제1 광전부(300)를 사이에 두고 제1 전극(200)과 대향하도록 제1 광전부(300) 상에 형성된다. 제2 전극(400)은 우수한 전기 전도성과 함께 광을 투과시킬 수 있는 투광성 도전 물질로 형성된다. 예를 들어, 제2 전극(400)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등으로 형성될 수 있다.
따라서, 제1 전극(200), 제1 광전부(300) 및 제2 전극(400)은 하나의 태양 전지를 구성하며, 제1 방향으로 입사되는 광(L1)을 전기 에너지로 변환하게 된다.
제2 광전부(500)는 제1 전극(200)의 제1 면(210)에 반대되는 제2 면(220) 상에 형성되며, 외부로부터 제2 방향으로 입사되는 광(L2)에 반응하여 광전 효과를 일으킨다. 제2 광전부(500)는 실질적으로 핀(PIN) 다이오드 구조를 가지며, 제1 전극(200)의 제2 면(220) 상에 형성된 제2 n형 실리콘층(510), 제2 n형 실리콘층(510) 상에 형성된 제2 진성 실리콘층(520) 및 제2 진성 실리콘층(520) 상에 형성된 제2 p형 실리콘층(530)을 포함할 수 있다. 따라서, 제2 광전부(500)는 실질적으로 제1 전극(200)을 기준으로 제1 광전부(300)와 대칭되는 구조를 갖게 된다. 제2 n형 실리콘층(510), 제2 진성 실리콘층(520) 및 제2 p형 실리콘층(530)은 앞서 설명한 제1 n형 실리콘층(310), 제1 진성 실리콘층(320) 및 제1 p형 실리콘층(330)과 동일한 구성을 가질 수 있으므로, 이와 관련된 상세한 설명은 생략하기로 한다.
제3 전극(600)은 제2 광전부(500)를 사이에 두고 제1 전극(200)과 대향하도록 제2 광전부(500) 상에 형성된다. 제3 전극(600)은 우수한 전기 전도성과 함께 광을 투과시킬 수 있는 투광성 도전 물질로 형성된다. 예를 들어, 제3 전극(600)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등으로 형성될 수 있다.
따라서, 제1 전극(200), 제2 광전부(500) 및 제3 전극(600)은 또 하나의 태양 전지를 구성하며, 제2 방향으로 입사되는 광(L2)을 전기 에너지로 변환하게 된다.
한편, 제1 전극(200), 제2 전극(400) 및 제3 전극(600)은 외부 회로와의 전기적 연결을 위하여, 적어도 일부가 다른 층으로부터 노출된 구조로 형성된다. 또한, 도 1에서는, 투명 기판(110)이 제3 전극(600) 측에 형성된 구조가 도시되어 있으나, 이와 달리, 투명 기판(110)이 제4 전극(400) 측에 형성된 구조로 형성될 수도 있다.
이와 같이, 하나의 제1 전극(200)을 기준으로 양 면에 제1 광전부(300) 및 제2 광전부(500)를 각각 형성함으로써, 양 방향으로 입사되는 모든 광은 광전 변환시킬 수 있게 된다. 따라서, 한 면에 광전부가 형성된 경우에 비하여, 동일 공간에서 보다 많은 전기 에너지를 생성할 수 있게 된다.
도 3은 본 발명의 다른 실시예에 따른 태양 전지를 나타낸 도면이다. 도 3 에서, 제1 전극을 제외한 나머지 구성은 도 1에 도시된 것과 동일한 구성을 가지므로, 동일한 구성 요소에 대해서는 동일한 참조 번호를 사용하며, 그 중복되는 상세한 설명은 생략하기로 한다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 태양 전지는 제1 n형 실리콘층(310)과 제2 n형 실리콘층(510) 사이에 형성된 제1 전극(230)을 포함한다. 제1 전극(230)은 양 방향으로 도달되는 광을 양 방향으로 반사시키기 위하여, 도전성 광반사 물질로 형성되며, 예를 들어, 은, 알루미늄, 아연, 몰리브덴 등의 단일 금속 또는 이들의 합금으로 형성되거나, 상기 단일 금속 또는 합금의 산화물 등으로 형성될 수 있다. 제1 전극(230)은 제1 n형 실리콘층(310)과 접하는 표면에 광반사율을 높이기 위하여 규칙적인 패턴의 요출 구조가 형성된다. 상기 요철 구조는 엠보싱 또는 굴곡 형태 등의 반사면적을 증가시킬 수 있는 다양한 구조로 형성될 수 있다. 이러한 제1 전극(230)의 요철 구조는 레이저 가공을 통해 형성될 수 있다. 이때, 제1 전극(230)의 레이저 가공을 위해, 제1 전극(230)은 은과 거의 동일한 광반사율을 가지면서 레이저 가공성이 우수한 알루미늄 몰리브덴 옥사이드(Aluminium Molybdenum Oxide : AMO)로 형성되는 것이 바람직하다. 한편, 도시되지는 않았으나, 제2 n형 실리콘층(510)과 접하는 제1 전극(230)의 표면에도 요철 구조가 형성될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 태양 전지를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 또 다른 실시예에 따른 태양 전지(700)는 기판(110), 기판(110)의 제1 면(112) 상에 도전성 광반사 물질로 형성된 제1 전 극(710), 제1 전극(710) 상에 형성된 제1 광전부(300), 제1 광전부(300)를 사이에 두고 제1 전극(710)과 대향하도록 제1 광전부(300) 상에 투광성 도전 물질로 형성된 제2 전극(400), 기판(110)의 제1 면(112)에 반대되는 제2 면(114) 상에 도전성 광반사 물질로 형성된 제3 전극(720), 제3 전극(720) 상에 형성된 제2 광전부(500) 및 제2 광전부(500)를 사이에 두고 제3 전극(720)과 대향하도록 제2 광전부(500) 상에 투광성 도전 물질로 형성된 제4 전극(600)을 포함한다.
제1 광전부(300)와 접하는 제1 전극(710)이 표면 및 제2 광전부(500)와 접하는 제3 전극(720)의 표면에는 광반사율을 향상시키기 위한 요철 구조가 형성될 수 있다.
본 실시예에 따른 태양 전지(700)는 기판(110)을 사이에 두고 제1 광전부(300)와 제2 광전부(500)가 양 면에 형성된다는 점을 제외하고는, 도 1 내지 도 3에 도시된 구성과 유사한 구조를 가지므로, 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고, 그와 관련된 상세한 설명은 생략하기로 한다.
한편, 상기와 같은 구조를 갖는 태양 전지들은 일반적으로 실외에 설치되어 양 방향으로 입사되는 태양 광을 이용하여 전기 에너지를 생성할 수 있게 된다. 이와 달리, 이러한 구조를 갖는 태양 전지들은 백라이트 어셈블리를 사용하는 액정표시장치 등에 채용되어, 한 방향으로는 외부 광을 통해 전기 에너지를 생산하고, 다른 한 방향으로는 백라이트 어셈블리로부터의 광을 이용하여 전기 에너지를 생산할 수도 있다.
이하, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대하여 도 1 및 도 5를 참조하여 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이다. 한편, 이하 설명에서는 제1, 제2 등의 식별 표시를 붙임에 있어 설명의 편의를 위하여 앞선 기재와는 달리 붙여질 수 있음을 밝혀둔다.
도 1 및 도 5를 참조하면, 우선, 유리, 플라스틱 등의 기판(110) 상에 투광성 도전 물질로 이루어진 제1 전극(600)을 형성한다(S100). 제1 전극(600)은 스퍼터링 또는 CVD 공정을 통해 형성될 수 있다. 예를 들어, 제1 전극(600)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등으로 형성될 수 있다.
이후, 제1 전극(600) 상에 핀(PIN) 다이오드 구조를 갖는 제1 광전부(300)를 형성한다(S200).
제1 광전부(300)를 형성하기 위하여, 제1 전극(600) 상에 붕소(B), 칼륨(K) 등의 p형 불순물이 도핑된 제1 p형 실리콘층(530)을 형성한다. 제1 p형 실리콘층(530)은 p형 비정질 실리콘층 및 p형 미세결정질 실리콘층 중 적어도 하나의 층을 포함하도록 형성될 수 있다. 예를 들어, 제1 p형 실리콘층(530)은 40 ~ 100㎒의 주파수를 이용한 CVD 공정을 통해 p형 미세결정질 실리콘층으로 형성될 수 있다. 또한, 제1 p형 실리콘층(530)은 2 ~ 13.56㎒의 주파수를 이용한 CVD 공정을 통해 p형 비정질 실리콘층으로 형성될 수 있다. 또한, 제1 p형 실리콘층(530)은 2 ~ 13.56㎒의 제1 주파수와 40 ~ 100㎒의 제2 주파수를 교대로 이용하는 CVD 공정 을 통해 p형 비정질 실리콘층과 p형 미세결정질 실리콘층이 연속적으로 적층된 구조로 형성될 수 있다.
제1 p형 실리콘층(530)은 외부로부터 입사되는 광(L2)이 흡수되지 않도록 제 진성 실리콘층(520)에 비하여 큰 밴드갭 에너지를 갖는 것이 바람직하다. 제1 p형 실리콘층(530)의 광투과도를 향상시키기 위해, 공정가스에 탄소(C)를 추가하여 제1 p형 실리콘층(530)의 밴드갭 에너지를 증가시킬 수 있다. 제1 p형 실리콘층(530)은 예를 들어, 약 200 ~ 1000Å 정도의 두께로 형성될 수 있다.
이후, 제1 p형 실리콘층(530) 상에 복수의 제1 비정질 실리콘층들(522)과 복수의 제1 미세결정질 실리콘층들(524)이 서로 교대로 적층된 제1 진성 실리콘층(520)을 형성한다.
제1 비정질 실리콘층(522)과 제1 미세결정질 실리콘층(524)은 서로 다른 공정조건을 갖는 CVD 공정을 통해 형성될 수 있다. 일반적으로, CVD 장비에서 실리콘 박막을 형성함에 있어, 주파수가 높을수록, 그리고 수소(H2) 가스의 희석율(dilution ratio)이 높을수록 미세결정질 실리콘층이 잘 형성된다.
따라서, 제1 비정질 실리콘층(522)은 약 2 ~ 13.56㎒의 주파수와, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 1 : 0.1~1 정도인 공정조건을 통해 형성될 수 있다. 이때, 실란(SiH4) 가스의 유량은 약 10 ~ 100sccm의 범위를 가지며, 수소(H2) 가스의 유량은 약 10 ~ 100sccm의 범위를 갖는다.
반면, 제1 미세결정질 실리콘층(524)은 약 40 ~ 100㎒의 주파수와, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 1 : 5~30 정도인 공정조건을 통해 형성될 수 있다. 이때, 실란(SiH4) 가스의 유량은 약 2 ~ 20sccm의 범위를 가지며, 수소(H2) 가스의 유량은 약 40 ~ 400sccm의 범위를 갖는다. 한편, 상기한 공정조건으로 제1 미세결정질 실리콘층(524)을 형성하게 되면, 하부에 위치한 물질과의 막질 차이에 의해서 제1 미세결정질 실리콘층(524)의 하부에 소정 두께의 비정질 실리콘층이 형성될 수 있다. 따라서, 원치않는 비정질 실리콘층의 형성을 방지하기 위하여, 실란(SiH4) 가스 및 수소(H2) 가스 외에 불화규소(SiF4) 가스를 추가할 수 있다. 이와 같이, 공정 가스에 불화규소(SiF4)를 추가하게 되면, 제1 미세결정질 실리콘층(524)의 증착시 발생되는 비정질 실리콘층을 불화규소(SiF4)가 식각하여 원치않는 비정질 실리콘층의 생성을 방지할 수 있다. 예를 들어, 실란(SiH4) 가스, 수소(H2) 가스 및 불화규소(SiF4) 가스는 약 1 : 5~30 : 1 정도의 비율로 사용될 수 있다.
서로 교대로 적층되는 제1 비정질 실리콘층들(522)과 제1 미세결정질 실리콘층들(524)은 하나의 CVD 챔버 내에서 주파수 및 가스 비율 등의 공정조건을 변경하면서 연속적으로 형성될 수 있다. 이와 달리, 제1 비정질 실리콘층들(522) 및 제1 미세결정질 실리콘층들(524)은 인라인으로 연결된 적어도 하나의 비정질 형성용 CVD 챔버와 적어도 하나의 미세결정질 형성용 CVD 챔버를 이용하여 단계적으로 형성될 수 있다.
한편, 제1 비정질 실리콘층(522) 및 제1 미세결정질 실리콘층(524)은 동일 조건의 CVD 공정을 통해 동시에 형성될 수 있다. 앞서 설명한 바와 같이, 제1 미세결정질 실리콘층(524)을 형성하기 위한 공정을 진행하다 보면 하부에 위치한 물 질과의 막질 차이에 의해서 제1 미세결정질 실리콘층(524) 하부에 제1 비정질 실리콘층(522)이 자동적으로 형성될 수 있다. 따라서, 제1 미세결정질 실리콘층(524)을 형성하는 공정 조건을 조절함으로써, 제1 비정질 실리콘층(522)을 동시에 형성할 수 있게 된다. 예를 들어, 제1 비정질 실리콘층(522)과 제1 미세결정질 실리콘층(524)을 동시에 형성하기 위한 CVD 공정은, 주파수가 약 40 ~ 100㎒, 실란(SiH4) 가스와 수소(H2) 가스의 비율이 약 1 : 5~30 정도인 공정 조건으로 수행할 수 있다.
한편, 제1 진성 실리콘층(520)에 형성되는 제1 비정질 실리콘층들(522)의 총 두께는 앞서 설명한 바와 같이, 광 흡수율을 고려하여 약 0.4 ~ 1.0㎛로 형성되는 것이 바람직하다.
이후, 제1 진성 실리콘층(520) 상에 인(P), 비소(As), 안티몬(Sb) 등의 n형 불순물이 도핑된 제1 n형 실리콘층(510)을 형성한다. 제1 n형 실리콘층(510)은 n형 비정질 실리콘층 및 n형 미세결정질 실리콘층 중 적어도 하나의 층을 포함하도록 형성될 수 있다. 예를 들어, 제1 n형 실리콘층(510)은 40 ~ 100㎒의 주파수를 이용한 화학기상증착(chemical vapor deposition : 이하, CVD) 공정을 통해 n형 미세결정질 실리콘층으로 형성될 수 있다. 또한, 제1 n형 실리콘층(510)은 2 ~ 13.56㎒의 주파수를 이용한 CVD 공정을 통해 n형 비정질 실리콘층으로 형성될 수 있다. 또한, 제1 n형 실리콘층(510)은 2 ~ 13.56㎒의 제1 주파수와 40 ~ 100㎒의 제2 주파수를 교대로 이용하는 CVD 공정을 통해 n형 비정질 실리콘층과 n형 미세결정질 실리콘층이 연속적으로 적층된 구조로 형성될 수 있다. 이중에서, 제1 n형 실리콘층(510)은 광전변환효율의 향상을 위하여 전자 이동도가 높은 n형 미세결정질 실리콘층으로 형성되는 것이 바람직하다. 제1 n형 실리콘층(510)은 예를 들어, 약 200 ~ 1000Å의 두께로 형성될 수 있다.
이후, 제1 광전부(500) 상에 스퍼터링(sputtering) 공정을 통해 제2 전극(200)을 형성한다(S300). 제2 전극(200)은 도전성이 우수하고 광반사율이 높은 도전성 광반사 물질로 형성된다. 예를 들어, 제2 전극(200)은 은, 알루미늄, 아연, 몰리브덴 등의 단일 금속 또는 이들의 합금으로 형성되거나, 상기 단일금속 또는 합금의 산화물 등으로 형성될 수 있다.
한편, 제2 전극(200)의 광반사율을 향상시키기 위하여 도 3에 도시된 바와 같이, 표면에 규칙적인 패턴의 요철 구조를 형성할 수 있다. 제2 전극(200)의 요철 구조는 레이저 가공을 통해 형성될 수 있다. 제2 전극(200)의 레이저 가공을 위해, 제2 전극(200)은 은과 거의 유사한 높은 광반사율을 가지면서 레이저 가공성이 우수한 알루미늄 몰리브덴 옥사이드(Aluminium Molybdenum Oxide : AMO)로 형성되는 것이 바람직하다.
이후, 제2 전극(200) 상에 제2 광전부(300)를 형성한다(S400). 제2 광전부(300)는 실질적으로 제2 전극(200)을 기준으로 제1 광전부(500)와 대칭되는 구조를 가지므로, 제1 광전부(500)를 형성하는 과정의 역순으로 진행하면 된다. 따라서, 이와 관련된 상세한 설명은 생략하기로 한다.
이후, 제2 광전부(300) 상에 투광성 도전 물질로 이루어진 제3 전극(400)을 형성한다(S500). 제3 전극(400)은 스퍼터링 또는 CVD 공정을 통해 형성될 수 있 다. 예를 들어, 제3 전극(400)은 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : IZO) 등으로 형성될 수 있다.
한편, 제1 전극(600), 제2 전극(200) 및 제3 전극(400)과 외부 회로와의 전기적 연결을 위하여, 태양 전지의 제조 과정 중에, 제1 전극(600) 및 제2 전극(200)의 적어도 일부가 다른 층으로부터 노출될 수 있도록, 건식 및 습식 식각 공정을 통해 제3 전극(400), 제2 광전부(300), 제2 전극(200) 및 제1 광전부(500)를 식각하는 공정이 추가될 수 있다.
또한, 전극 상에 n형 실리콘층 또는 p형 실리콘층을 증착할 때, 계면 특성을 향상시키기 위하여, 플라즈마를 이용한 표면 개질 공정을 추가할 수 있다. 또한, n형 실리콘층, 진성 실리콘층 및 p형 실리콘층을 증착할 때도, 각 층간의 계면 특성을 향상시키기 위하여 플라즈마를 이용한 표면 개질 공정을 추가할 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 태양 전지를 나타낸 도면이다.
도 2는 도 1에 도시된 태양 전지의 광전 변환 매커니즘을 설명하기 위한 도면이다.
도 3은 본 발명의 다른 실시예에 따른 태양 전지를 나타낸 도면이다.
도 4는 본 발명의 또 다른 실시예에 따른 태양 전지를 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 나타낸 흐름도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 태양 전지 200 : 제1 전극
300 : 제1 광전부 310 : 제1 n형 실리콘층
320 : 제1 진성 실리콘층 322 : 제1 비정질 실리콘층
324 : 제1 미세결정질 실리콘층 330 : 제1 p형 실리콘층
400 : 제2 전극 500 : 제2 광전부
510 : 제2 n형 실리콘층 520 : 제2 진성 실리콘층
522 : 제2 비정질 실리콘층 524 : 제2 미세결정질 실리콘층
530 : 제2 p형 실리콘층 600 : 제3 전극

Claims (34)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 핀(PIN) 다이오드 구조를 갖되 복수의 제1 비정질 실리콘층들과 복수의 제1 미세결정질 실리콘층들이 교대로 적층된 제1 진성 실리콘층을 포함하는 제1 광전부를 형성하는 단계;
    상기 제1 광전부 상에 제2 전극을 형성하는 단계;
    상기 제2 전극 상에 핀(PIN) 다이오드 구조를 갖되 복수의 제2 비정질 실리콘층들과 복수의 제2 미세결정질 실리콘층들이 교대로 적층된 제2 진성 실리콘층을 포함하는 제2 광전부를 형성하는 단계; 및
    상기 제2 광전부 상에 제3 전극을 형성하는 단계를 포함하고,
    상기 제1 진성 실리콘층 및 상기 제2 진성 실리콘층에서
    상기 제1 비정질 실리콘층 또는 상기 제2 비정질 실리콘층은 2 ~ 13.56㎒를 이용한 화학기상증착(CVD) 공정을 통해 형성하고,
    상기 제1 미세결정질 실리콘층 또는 제2 미세결정질 실리콘층은 40 ~ 100㎒를 이용한 화학기상증착 공정을 통해 각각 형성되는 것을 특징으로 하는 태양 전지의 제조 방법.
  19. 제18항에 있어서, 상기 제1 광전부를 형성하는 단계는,
    상기 제1 전극 상에 p형 불순물이 도핑된 제1 p형 실리콘층을 형성하는 단계;
    상기 제1 p형 실리콘층 상에 상기 제1 진성 실리콘층을 형성하는 단계; 및
    상기 제1 진성 실리콘층 상에 n형 불순물이 도핑된 제1 n형 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  20. 제19항에 있어서, 상기 제2 광전부를 형성하는 단계는,
    상기 제2 전극 상에 n형 불순물이 도핑된 제2 n형 실리콘층을 형성하는 단계;
    상기 제2 n형 실리콘층 상에 상기 제2 진성 실리콘층을 형성하는 단계; 및
    상기 제2 진성 실리콘층 상에 p형 불순물이 도핑된 제2 p형 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  21. 삭제
  22. 제18항에 있어서, 상기 제1 비정질 실리콘층을 형성하는 단계 및 상기 제2 비정질 실리콘층을 형성하는 단계에서는,
    실란(SiH4) 및 수소(H2)가 1 : 0.1~1의 비율로 혼합된 공정 가스를 사용하는 것을 특징으로 하는 태양 전지의 제조 방법.
  23. 제18항에 있어서, 상기 제1 미세결정질 실리콘층을 형성하는 단계 및 상기 제2 미세결정질 실리콘층을 형성하는 단계에서는,
    실란(SiH4), 수소(H2) 및 불화규소(SiF4)가 1 : 5~30 : 1의 비율로 혼합된 공정 가스를 사용하는 것을 특징으로 하는 태양 전지의 제조 방법.
  24. 삭제
  25. 삭제
  26. 제20항에 있어서, 상기 제1 진성 실리콘층을 형성하는 단계 및 상기 제2 진성 실리콘층을 형성하는 단계에서,
    상기 제1 진성 실리콘층에 형성되는 상기 제1 비정질 실리콘층의 총 두께, 또는 상기 제2 진성 실리콘층에 형성되는 상기 제2 비정질 실리콘층의 총 두께는 0.4 ~ 1.0㎛로 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  27. 제20항에 있어서, 상기 제1 n형 실리콘층을 형성하는 단계 및 상기 제2 n형 실리콘층을 형성하는 단계는,
    40 ~ 100㎒의 주파수를 이용한 화학기상증착 공정을 통해 n형 미세결정질 실리콘층을 형성하는 공정 및 2 ~ 13.56㎒의 주파수를 이용한 화학기상증착 공정을 통해 n형 비정질 실리콘층을 형성하는 공정 중 적어도 하나의 공정을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  28. 제20항에 있어서, 상기 제1 p형 실리콘층을 형성하는 단계 및 상기 제2 p형 실리콘층을 형성하는 단계는,
    40 ~ 100㎒의 주파수를 이용한 화학기상증착 공정을 통해 p형 미세결정질 실리콘층을 형성하는 공정 및 2 ~ 13.56㎒의 주파수를 이용한 화학기상증착 공정을 통해 p형 비정질 실리콘층을 형성하는 공정 중 적어도 하나의 공정을 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  29. 제18항에 있어서, 상기 제1 전극 및 상기 제3 전극은 투명성 도전 물질로 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  30. 제18항에 있어서, 상기 제2 전극은 도전성 광반사 물질로 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  31. 제30항에 있어서, 상기 제2 전극은 알루미늄 몰리브덴 옥사이드(AMO)로 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
  32. 제31항에 있어서, 상기 제2 전극의 표면을 레이저 가공하여 규칙적인 패턴의 요철 구조를 형성하는 단계를 더 포함하는 것을 특징으로 하는 태양 전지의 제조 방법.
  33. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 핀(PIN) 다이오드 구조를 갖되 복수의 제1 비정질 실리콘층들과 복수의 제1 미세결정질 실리콘층들이 교대로 적층된 제1 진성 실리콘층을 포함하는 제1 광전부를 형성하는 단계;
    상기 제1 광전부 상에 제2 전극을 형성하는 단계;
    상기 제2 전극 상에 핀(PIN) 다이오드 구조를 갖되 복수의 제2 비정질 실리콘층들과 복수의 제2 미세결정질 실리콘층들이 교대로 적층된 제2 진성 실리콘층을 포함하는 제2 광전부를 형성하는 단계; 및
    상기 제2 광전부 상에 제3 전극을 형성하는 단계를 포함하고,
    상기 제1 진성 실리콘층을 형성하는 단계 및 상기 제2 진성 실리콘층은
    상기 제1 미세결정질 실리콘층을 형성하기 위한 공정의 진행시 하부에 위치한 물질과의 막질 차이에 의해서 상기 제1 미세결정질 실리콘층 하부에 상기 제1 비정질 실리콘층이 자동적으로 형성되고
    상기 제2 미세결정질 실리콘층을 형성하기 위한 공정의 진행시 하부에 위치한 물질과의 막질 차이에 의해서 상기 제2 미세결정질 실리콘층 하부에 상기 제2 비정질 실리콘층이 자동적으로 형성되는 것을 특징으로 하는 태양 전지의 제조 방법.
  34. 제33항에 있어서, 상기 제1 진성 실리콘층 및 상기 제2 진성 실리콘층은 40 ~ 100㎒의 주파수와, 실란(SiH4) 및 수소(H2)가 1 : 5~30의 비율로 혼합된 공정 가스를 사용하여 형성하는 것을 특징으로 하는 태양 전지의 제조 방법.
KR1020080049747A 2008-05-28 2008-05-28 태양 전지 및 이의 제조 방법 KR100999177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080049747A KR100999177B1 (ko) 2008-05-28 2008-05-28 태양 전지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080049747A KR100999177B1 (ko) 2008-05-28 2008-05-28 태양 전지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20090123589A KR20090123589A (ko) 2009-12-02
KR100999177B1 true KR100999177B1 (ko) 2010-12-10

Family

ID=41685803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080049747A KR100999177B1 (ko) 2008-05-28 2008-05-28 태양 전지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100999177B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101386076B1 (ko) * 2012-06-20 2014-04-24 한국기계연구원 유·무기 복합 탠덤 태양전지 및 이의 제조방법
KR101304573B1 (ko) * 2012-06-20 2013-09-05 한국기계연구원 유·무기 복합 탠덤 태양전지의 광전변환효율을 향상시키는 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050150542A1 (en) * 2004-01-13 2005-07-14 Arun Madan Stable Three-Terminal and Four-Terminal Solar Cells and Solar Cell Panels Using Thin-Film Silicon Technology

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050150542A1 (en) * 2004-01-13 2005-07-14 Arun Madan Stable Three-Terminal and Four-Terminal Solar Cells and Solar Cell Panels Using Thin-Film Silicon Technology

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
국제저널논문 Solar Energy Materials & Solar Cells, Vol. 85, pp.133~140.(2004.06.01)*
국제저널논문 Solar Energy, Vol. 77, pp.939~949(2004.10.30.)*

Also Published As

Publication number Publication date
KR20090123589A (ko) 2009-12-02

Similar Documents

Publication Publication Date Title
US5705828A (en) Photovoltaic device
EP2110859B1 (en) Laminate type photoelectric converter and method for fabricating the same
KR101292061B1 (ko) 박막 태양전지
US8354585B2 (en) Solar cell and method of fabricating the same
US20130174897A1 (en) Thin film solar cell
US20120227805A1 (en) Solar cell
KR100906748B1 (ko) 태양 전지 및 이의 제조 방법
US20110308589A1 (en) Photoelectric conversion device and method for manufacturing the same
KR100999177B1 (ko) 태양 전지 및 이의 제조 방법
KR20110014039A (ko) 태양전지 및 그 제조방법
KR101130200B1 (ko) 태양전지
US8901413B2 (en) Photovoltaic device including flexible substrate and method for manufacturing the same
US20130167918A1 (en) Photovoltaic device
KR101030322B1 (ko) 태양 전지의 제조방법
KR20130039896A (ko) 박막 태양 전지
KR101784440B1 (ko) 박막 태양 전지
TWI453929B (zh) 太陽能模組及製造具有並聯半導體層堆疊之太陽能模組之方法
JP2010283162A (ja) 太陽電池及びその製造方法
KR100934392B1 (ko) 태양 전지 및 이의 제조방법
KR20140121919A (ko) 박막 태양전지
KR20090131851A (ko) 태양 전지 및 이를 갖는 태양전지 모듈
Fathi Thin film solar cells on transparent plastic foils
JP2011249645A (ja) 多接合型薄膜光電変換装置
KR20120064268A (ko) 박막 태양전지 및 이의 제조 방법
KR20140047751A (ko) 박막 실리콘 태양전지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee