KR100998643B1 - 유기전계발광소자의 제조방법 - Google Patents

유기전계발광소자의 제조방법 Download PDF

Info

Publication number
KR100998643B1
KR100998643B1 KR1020030095712A KR20030095712A KR100998643B1 KR 100998643 B1 KR100998643 B1 KR 100998643B1 KR 1020030095712 A KR1020030095712 A KR 1020030095712A KR 20030095712 A KR20030095712 A KR 20030095712A KR 100998643 B1 KR100998643 B1 KR 100998643B1
Authority
KR
South Korea
Prior art keywords
electrode
photoresist pattern
light emitting
material layer
organic light
Prior art date
Application number
KR1020030095712A
Other languages
English (en)
Other versions
KR20050064353A (ko
Inventor
김상규
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030095712A priority Critical patent/KR100998643B1/ko
Publication of KR20050064353A publication Critical patent/KR20050064353A/ko
Application granted granted Critical
Publication of KR100998643B1 publication Critical patent/KR100998643B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 따른 유기전계발광소자의 제조방법은 기판 상부에 구동 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부의 기판 전면에 상기 구동 박막트랜지스터와 연결되는 도전성 물질층을 형성하는 단계와; 상기 도전성 물질층 상부의 기판 전면에 제 1 포토레지스터패턴을 형성하는 단계와; 상기 제 1 포토레지스터패턴을 식각 마스크로 이용하여 상기 도전성 물질층을 식각함으로써 제 1 전극을 형성하는 단계와; 상기 제 1 포토레지스터패턴을 식각하여 상기 제 1 전극의 가장자리부를 노출하는 제 2 포토레지스터패턴을 형성하는 단계와; 상기 제 2 포토레지스터패턴 상부의 기판 전면에 무기물질층을 형성하는 단계와; 상기 제 2 포토레지스터패턴과 제 2 포토레지스터패턴 상부의 무기물질층을 리프트오프(lift-off)법으로 제거하여 상기 제 2 포토레지스터패턴에 대응되는 개구부를 갖는 절연층을 형성하는 단계와; 상기 절연층 상부에 상기 개구부를 통해 상기 제 1 전극과 연결되는 유기전계발광층을 형성하는 단계와; 상기 유기전계발광층 상부의 기판 전면에 제 2 전극을 형성하는 단계를 포함한다.

Description

유기전계발광소자의 제조방법{Fabricating Method of Electroluminescent Device}
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 하나의 화소 영역의 구성을 나타내는 회로도.
도 2는 종래의 액티브 매트릭스형 유기전계발광 소자의 하나의 화소 영역의 평면도.
도 3은 도 2의 절단선 III-III에 따라 절단된 단면을 도시한 단면도.
도 4a 내지 4f는 종래의 유기전계발광 소자의 유기전계발광 다이오드의 제조공정을 도시한 단면도.
도 5는 본 발명의 실시예에 따른 유기전계발광 소자의 하나의 화소영역을 도시한 단면도
도 6a 내지 6g는 본 발명의 제 1 실시예에 따른 유기전계발광소자의 유기전계발광 다이오드의 제조공정을 도시한 단면도.
도 7a 내지 7h는 본 발명의 제 2 실시예에 따른 유기전계발광소자의 유기전계발광 다이오드의 제조공정을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100 : 기판 130 : 버퍼층
132 : 반도체층 138 : 게이트전극
150 : 소스전극 152 : 드레인전극
140 : 제 1 절연층 144 : 제 2 절연층
154 : 제 3 절연층 158 : 제 1 전극
160 : 제 4 절연층 164 : 유기전계발광층
166 : 제 2 전극
본 발명은 유기전계발광 소자(Organic Electroluminescent Device; OELD)의 제조방법에 관한 것이며, 특히 액티브 매트릭스 유기전계발광 소자 (Active Matrix OELD)의 제조방법에 관한 것이다.
새로운 평판디스플레이 중 하나인 유기전계발광 소자는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다. 이러한 유기전계발광 소자를 유기발광다이오드(Organic Light Emitting Diode; OLED)라고 부르기도 한다.
상기 유기전계발광 소자는 액정표시장치나 PDP(Plasma Display Panel)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.
특히, 액티브 매트릭스 방식에서는 화소에 인가되는 전류를 제어하는 전압이 스토리지 캐패시터(CST ; storage capacitor)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전압을 인가해 주도록 함으로써, 게이트 배선 수에 관계없이 한 화면 동안 계속해서 구동한다.
따라서, 액티브 매트릭스 방식에서는, 낮은 전류를 인가해 주더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가진다.
이하, 이러한 액티브 매트릭스형 유기전계발광 소자의 기본적인 구조 및 동작특성에 대해서 도면을 참조하여 상세히 설명한다.
도 1은 일반적인 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역의 구성을 나타내는 회로도이다.
도시한 바와 같이, 제 1 방향으로 주사선(scan line)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 형성되며, 서로 일정간격 이격된 신호선(signal line) 및 전력선(power line)이 형성되어 있어, 하나의 화소영역(pixel region)을 정의한다.
상기 주사선 및 신호선의 교차지점에는 어드레싱 엘리먼트(addressing element)인 스위칭 박막트랜지스터(TS ; Switching TFT)가 형성되어 있고, 이 스위칭 박막트랜지스터(TS)와 연결되어 스토리지 캐패시터(CST)가 형성되어 있고, 상기 스위칭 박막트랜지스터(TS) 및 스토리지 캐패시터(CST)의 연결부 및 전력선과 연결되어, 전류원 엘리먼트(current source element)인 구동 박막트랜지스터(TD)가 형성되어 있고, 이 구동 박막트랜지스터(TD)에는 제 1 전극이 연결되어 있고, 이 제 1 전극은 정전류 구동방식의 유기전계발광 다이오드(DEL ; Electroluminescent Diode)를 통해 제 2전극과 연결되어 있다.
상기 스위칭 박막트랜지스터(TS)는 구동 박막트랜지스터(TD)의 게이트 전압을 제어하고, 스토리지 캐패시터(CST)는 구동 박막트랜지스터(TD)에 인가되는 전압을 저장하는 역할을 한다.
이하, 상기 액티브 매트릭스형 유기전계발광 소자의 구동원리에 대해서 설명한다.
상기 액티브 매트릭스 방식에서는 게이트 신호를 선택된 스위칭 박막트랜지스터의 게이트에 인가하면, 스위칭 박막트랜지스터가 온상태가 되고, 데이터 신호가 이 스위칭 박막트랜지스터를 통과하여, 구동 박막트랜지스터와 스토리지 캐패시터에 인가되며, 구동 박막트랜지스터가 온상태로 되면, 전원 공급선으로부터 전류가 구동 박막트랜지스터의 게이트를 통하여 유기전계발광층에 인가되어 발광하게 된다.
이때, 상기 데이터 신호의 크기에 따라, 구동 박막트랜지스터의 개폐정도가 달라져서, 구동 박막트랜지스터를 통하여 흐르는 전류량을 조절하여 계조표시를 할 수 있게 된다.
그리고, 비선택 구간에는 스토리지 캐패시터에 충전된 데이터 신호가 구동 박막트랜지스터에 계속 인가되어, 다음 화면의 신호가 인가될 때까지 지속적으로 유기전계발광 소자를 발광시킬 수 있다.
도 2는 종래의 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역에 대한 평면도로서, 스위칭 박막트랜지스터와 구동 박막트랜지스터를 각각 하나씩 가지는 2 TFT 구조를 일예로 하여 설명한다.
도시한 바와 같이, 제 1 방향으로 게이트 배선(37)이 형성되어 있고, 게이트 배선(37)과 교차되고, 서로 이격되게 데이터 배선(51) 및 전력선(41)이 형성되어 있고, 게이트 배선(37), 데이터 배선(51), 전력선(41)이 서로 교차되는 영역에 의하여 화소 영역(P)이 정의된다.
상기 게이트 배선(37) 및 데이터 배선(51)이 교차되는 영역에는 스위칭 박막트랜지스터(TS)가 위치하고, 스위칭 박막트랜지스터(TS) 및 전력선(41)이 교차되는 지점에는 구동 박막트랜지스터(TD)가 위치하여, 스위칭 박막트랜지스터(TS)의 반도체층(31)과 일체형 패턴을 이루는 캐패시터 전극(34)이 전력선(41)과 중첩되어 스토리지 캐패시터(CST)가 형성되어 있다.
그리고, 상기 구동 박막트랜지스터(TD)와 연결되어 제 1 전극(58)이 형성되어 있고, 도면으로 제시하지는 않았지만, 제 1 전극(58)을 덮는 영역에는 유기전계발광층 및 제 2 전극이 차례대로 형성되어 유기전계발광 다이오드(DEL)를 이룬다.
구동 박막트랜지스터(TD)는 구동 반도체층(32)과 구동 게이트 전극(38)을 포함하고, 스위칭 박막트랜지스터(TS)는 스위칭 반도체층(31)과 스위칭 게이트 전극(35)을 포함한다.
이하, 상기 유기전계발광 다이오드, 구동 박막트랜지스터, 스토리지 캐패시터의 적층 구조를 도면을 참조하여 상세히 설명한다.
도 3은 상기 도 2의 절단선 III-III에 따라 절단된 단면을 도시한 단면도이다.
도 3에 도시한 바와 같이, 기판(1) 상에 버퍼층(30)이 형성되어 있고, 버퍼층(30) 상부에 반도체층(32), 게이트 전극(38), 소스 및 드레인 전극(50, 52)으로 구성되는 구동 박막트랜지스터(TD)가 형성되어 있고, 상기 소스 전극(50)에는 전력선(도 2의 41)의 일부분인 파워 전극(42)이 연결되어 있으며, 상기 드레인 전극(52)에는 투명 도전성물질로 이루어진 제 1 전극(58)이 연결되어 있다.
상기 파워 전극(42)과 대응하는 하부에는 절연된 상태로 상기 반도체층(32)과 동일물질로 이루어진 캐패시터 전극(34)이 형성되어 있어서, 파워 전극(42) 및 캐패시터 전극(34)이 중첩된 영역은 스토리지 캐패시터(CST)를 이룬다.
그리고, 상기 제 1 전극(58)의 상부에는 유기전계발광층(64) 및 불투명 금속물질로 이루어진 제 2 전극(66)이 순서대로 적층되어 유기전계발광 다이오드(DEL)를 구성한다.
상기 유기전계발광 다이오드(DEL) 하부를 중심으로 절연층들의 적층구조를 살펴보면, 상기 기판(1)과 반도층(32) 사이에서 완충작용을 하는 버퍼층(30)과, 상기 스토리지 캐패시터(CST)용 절연체로 이용되는 제 1 절연층(40)과, 상기 드레인 전극(52)과 파워 전극(42) 사이의 제 2 절연층(44)과, 상기 제 1 전극(58)과 드레인 전극(52) 사이의 제 3 절연층(54)과, 상기 제 1 전극(58)과 유기전계발광층(64) 사이의 제 4 절연층(60)이 차례대로 적층된 구조를 가지는데, 상기 제 1 내지 4 절연층(40, 44, 54, 60)에는 각각 각층 간의 전기적 연결을 위한 콘택홀(미도시)을 포함한다.
도면으로 상세히 제시하지는 않았지만, 제 1 전극(58)은 화면을 구현하는 최소단위인 서브픽셀 단위로 패터닝된다.
상기 유기전계발광 다이오드(DEL)의 구성을 좀 더 상세히 설명하면, 상기 제 1 전극(58) 상부에는, 제 1 전극(58)을 노출시키는 개구부를 가지는 제 4 절연층(60)이 형성되어 있다.
일반적으로 상기 제 1 전극(58)은 우수한 스텝 커버리지(step coverage)를 갖지 않으므로 하부층을 이루는 물질의 단차에 의해, 실질적으로 제 1 전극(58)은 위치별로 일정한 두께를 가지기 어렵고, 이로 인하여 특히 제 1 전극(58)의 가장자 리부(A)에는 전계가 집중되기 쉽다. 따라서, 제 1 전극(58) 상부에 유기전계발광층(64)을 직접 형성할 경우, 제 1 전극(58)의 가장자리에서 누설전류가 발생하기 쉽고 이는 쇼트(short)성의 불량을 야기할 수 있다.
이러한 불량을 방지하기 위해 전술한 제 4 절연층(60)이 요구된다. 즉, 상기 제 4 절연층(60)은 제 1 전극(58)의 가장자리부(A)를 덮으면서, 동시에 후속 공정에서 제 1 전극(58)이 유기전계발광층(64)과 접촉할 수 있도록 개구부를 가지도록 형성된다.
이러한 제 4 절연층(60)은 제 2 전극(66)과 미도시한 게이트 배선 및 데이터 배선간의 기생 용량(parasitic capacitance)을 감소시키는 역할도 하며, 무기 절연물질 또는 유기 절연물질을 이용하여 둑(bank) 형상으로 이루어진다.
상기 제 4 절연층(60) 상부에는, 제 4 절연층(60)의 개구부를 통해 제 1 전극(58)과 연결되는 유기전계발광층(60)이 형성되어 있고, 유기전계발광층(60) 덮는 기판 전면에는 제 2 전극(66)이 형성되어 있다.
그러나, 제 4 절연층(60)을 형성하기 위해서는 별도의 마스크를 이용한 사진식각공정을 진행해야 하므로, 제 4 절연층(60)의 형성은 공정 시간과 제조 비용을 증가시키는 문제가 있다.
이러한 유기전계발광 다이오드의 제조 공정을 도면을 참조하여 상세히 설명하기로 한다.
도 4a 내지 4f는 종래의 유기전계발광소자의 유기전계발광 다이오드의 제조 공정을 도시한 단면도로서, 도 2의 절단선 IV-IV를 따라 절단한 단면을 도시하고 있다.
도 4a에 도시한 바와 같이, 기판(1) 상부에 버퍼층(30)과 제 1 내지 2 절연층(40, 44)을 연속적으로 형성한 후 구동 박막트랜지스터(도 3의 TD)의 드레인 전극(52)을 형성한다.
드레인 전극(52)이 형성된 기판(1) 전면에 도전성 물질층(58a)과 포토레지스트(PR)층(58b)을 연속하여 형성한 후, 기판(1) 상부에 제 1 투과부(c1)와 제 1 차단부(d1)를 갖는 제 1 마스크(m1)를 정렬하여 노광한다.
도 4b에 도시한 바와 같이, 노광된 포토레지스터층(도 4a의 58b)을 현상하여 제 1 마스크(m1)의 차단부(d1)에 대응되는 포토레지스터 패턴(58c)을 형성한다.
도 4c에 도시한 바와 같이, 포토레지스터 패턴(도 4b의 58c)을 식각 마스크로 하여 하부의 도전성 물질층(도 4b의 58a)을 식각한 후, 남아있는 포토레지스터 패턴(도 4b의 58c)을 제거(strip)함으로써 제 1 전극(58)을 얻을 수 있다.
도 4d에 도시한 바와 같이, 제 1 전극(58)이 형성되어 있는 기판(1) 전면에 감광성 유기물질층(60a)을 형성한 후, 기판(1) 상부에 제 2 투과부(c2)와 제 2 차단부(d2)를 갖는 제 2 마스크(m2)를 정렬하여 노광한다.
도 4e에 도시한 바와 같이, 노광된 감광성 유기물질층(도 4d의 60a)를 현상함으로써, 제 2 마스크(m2)의 제 2 투과부(c2)에 대응하는 개구부(60b)를 갖는 제 4 절연층(60)을 얻을 수 있다. 상기 개구부(60b)는 하부의 제 1 전극(58)의 중앙부의 일부를 노출시키도록 형성되므로, 제 1 전극(58)의 가장자리부(A)는 제 4 절연 층(60)에 의하여 완전히 덮이며 후속 공정에서 형성되는 유기전계발광층과 접촉을 방지 할 수 있다.
도 4f에 도시한 바와 같이, 제 4 절연층(60)의 개구부(도 4e의 60b)를 통하여 제 1 전극(58)에 접촉되는 유기전계발광층(64)을 제 4 절연층(60) 상부의 화소 영역에 형성한 후, 유기전계발광층(64)이 형성된 기판(1) 전면에 제 2 전극(66)을 형성함으로써, 유기전계발광 다이오드(DEL)가 완성된다.
이러한, 유기전계발광 다이오드(DEL)는 유기전계발광층(64)이 제 1 전극(58)의 중앙부를 노출하는 개구부(60b)를 통하여 제 1 전극(58)과 연결되므로, 제 1 전극(58)의 가장자리부(A)가 유기전계발광층(64)과 직접적으로 접촉하는 것이 방지되어 쇼트(short)성 불량의 발생이 방지되는 장점이 있다.
그러나, 별도의 마스크를 이용한 사진 식각 공정이 추가되므로 유기전계발광 다이오드(DEL) 형성 공정이 복잡하고, 이로 인하여 공정 시간과 제조 비용이 증가하고 수율이 저하되는 문제가 있다.
상기 문제점을 해결하기 위하여, 본 발명에서는 유기전계발광소자의 유기전계발광 다이오드 형성 시 제 1 전극 형성 후 포토레지스터(PR)패턴을 식각하여 그 상부에 절연층을 형성함으로써 공정이 단순화되면서도 유기전계발광 다이오드의 제 1 전극과 유기전계발광층의 직접 접촉이 방지된 유기전계발광소자의 제조방법을 제 공하고자 한다.
상기 목적을 달성하기 위하여, 본 발명은 기판 상부에 구동 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부의 기판 전면에 상기 구동 박막트랜지스터와 연결되는 도전성 물질층을 형성하는 단계와; 상기 도전성 물질층 상부에 제 1 포토레지스터패턴을 형성하는 단계와; 상기 제 1 포토레지스터패턴을 식각 마스크로 이용하여 상기 도전성 물질층을 식각함으로써 제 1 전극을 형성하는 단계와; 상기 제 1 포토레지스터패턴을 식각하여 상기 제 1 전극의 가장자리부를 노출하는 제 2 포토레지스터패턴을 형성하는 단계와; 상기 제 2 포토레지스터패턴 상부의 기판 전면에 무기물질층을 형성하는 단계와; 상기 제 2 포토레지스터패턴과 제 2 포토레지스터패턴 상부의 무기물질층을 리프트오프(lift-off)법으로 제거하여 상기 제 2 포토레지스터패턴에 대응되는 개구부를 갖는 절연층을 형성하는 단계와; 상기 절연층 상부에 상기 개구부를 통해 상기 제 1 전극과 연결되는 유기전계발광층을 형성하는 단계와; 상기 유기전계발광층 상부의 기판 전면에 제 2 전극을 형성하는 단계를 포함하는 유기전계발광소자의 제조방법을 제공한다.
상기 무기물질층은 상기 제 2 포토레지스터패턴 상부의 제 1 무기물질층과 상기 제 1 전극 상부의 제 2 무기물질층으로 분리되고, 상기 제 2 포토레지스터패턴은 분리된 상기 제 1 무기물질층과 상기 제 2 무기물질층 사이로 노출된다.
한편으로, 본 발명은 기판 상부에 구동 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부의 기판 전면에 상기 구동 박막트랜지스터와 연결되는 도전성 물질층을 형성하는 단계와; 상기 도전성 물질층 상부에 제 1 포토레지스터패턴을 형성하는 단계와; 상기 제 1 포토레지스터패턴을 식각 마스크로 이용하여 상기 도전성 물질층을 식각함으로써 제 1 전극을 형성하는 단계와; 상기 제 1 포토레지스터패턴을 식각하여 상기 제 1 전극의 가장자리부를 노출하는 제 2 포토레지스터패턴을 형성하는 단계와; 상기 제 2 포토레지스터패턴 상부의 기판 전면에 유기물질층을 형성하는 단계와; 상기 제 2 포토레지스터패턴이 노출되도록 상기 유기물질층을 식각하는 단계와; 상기 제 2 포토레지스터패턴을 제거하여 상기 제 2 포토레지스터패턴에 대응되는 개구부를 갖는 절연층을 형성하는 단계와; 상기 절연층 상부에 상기 개구부를 통해 상기 제 1 전극과 연결되는 유기전계발광층을 형성하는 단계와; 상기 유기전계발광층 상부의 기판 전면에 제 2 전극을 형성하는 단계를 포함하는 유기전계발광소자의 제조방법을 제공한다.
상기 유기물질층은 상기 제 2 포토레지스터패턴 상부에서는 제 1 두께를 가지며, 상기 제 1 전극 상부에서는 상기 제 1 두께보다 큰 제 2 두께를 가지며, 상기 유기물질층은 건식식각법을 이용하여 식각될수 있다.
상기 도전성 물질층은 습식식각법을 이용하여 식각될 수 있으며, 상기 제 1 포토레지스터패턴은 건식식각법을 이용하여 식각될 수 있다.
상기 개구부는 상기 제 1 전극의 중앙부를 노출하고, 상기 절연층은 상기 제 1 전극의 가장자리부를 덮는다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 5는 본 발명의 실시예에 따른 유기전계발광소자의 하나의 화소를 보여주는 단면도이다.
도 5에 도시한 바와 같이, 기판(100) 상에 버퍼층(130)이 형성되어 있고, 버퍼층(130) 상부에 반도체층(132), 게이트 전극(138), 소스 및 드레인 전극(150, 152)으로 구성되는 구동 박막트랜지스터(TD)가 형성되어 있고, 상기 소스 전극(150)에는 전력선(미도시)의 일부분인 파워 전극(142)이 연결되어 있으며, 상기 드레인 전극(152)에는 유기전계발광 다이오드(DEL)의 제 1 전극(158)이 연결되어 있다. 상기 제 1 전극(158)은 ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)로 이루어질 수 있다.
상기 파워 전극(142)과 대응하는 하부에는 절연된 상태로 상기 반도체층(132)과 동일물질로 이루어진 캐패시터 전극(134)이 형성되어 있어서, 파워 전극(142) 및 캐패시터 전극(134)이 중첩된 영역은 스토리지 캐패시터(CST)를 이룬다.
그리고, 상기 제 1 전극(158)의 상부에는 유기전계발광층(164) 및 불투명 금속물질로 이루어진 제 2 전극(166)이 순서대로 적층되어 유기전계발광 다이오드(DEL)를 구성한다.
상기 유기전계발광 다이오드(DEL) 하부를 중심으로 절연층들의 적층구조를 살펴보면, 상기 기판(100)과 반도층(132) 사이에서 완충작용을 하는 버퍼층(130)과, 상기 스토리지 캐패시터(CST)용 절연체로 이용되는 제 1 절연층(140)과, 상기 드레인 전극(152)과 파워 전극(142) 사이의 제 2 절연층(144)과, 상기 제 1 전극(158)과 드레인 전극(152) 사이의 제 3 절연층(154)과, 상기 제 1 전극(158)과 유기전계발광층(164) 사이의 제 4 절연층(160)이 차례대로 적층된 구조를 가지는데, 상기 제 1 내지 4 절연층(140, 144, 154, 160)에는 각각 각층 간의 전기적 연결을 위한 콘택홀(미도시)을 포함한다.
도면으로 상세히 제시하지는 않았지만, 제 1 전극(158)은 화면을 구현하는 최소단위인 서브픽셀 단위로 패터닝된다.
상기 유기전계발광 다이오드(DEL)의 구성을 좀 더 상세히 설명하면, 상기 제 1 전극(158) 상부에는, 제 1 전극(158)을 노출시키는 개구부를 가지고 제 1 전극(158)의 가장자리부(A)를 덮는 제 4 절연층(160)이 형성되어 있다.
상기 제 4 절연층(160)이 제 1 전극(158)의 가장자리부(A)를 덮고 있으므로 제 4 절연층(160) 상부에 형성된 유기전계발광층(164)과 제 1 전극(158)의 가장자리부(A)와의 직접 접촉은 방지되고, 그로 인한 쇼트(short)성 불량도 방지되며, 동시에 제 4 절연층(160)은 제 1 전극(158)의 중앙부를 노출하는 개구부를 갖고 있어서 유기전계발광층(164)은 제 4 절연층(160)의 개구부를 통하여 제 1 전극(158)의 중앙부에 접촉된다. 유기전계발광층(160) 덮는 기판 전면에는 제 2 전극(166)이 형 성되어 있다.
유기전계발광 다이오드의 제 1 전극과 유기전계발광층 사이의 제 4 절연층은 무기물질 또는 유기물질을 이용하여 형성할 수 있는데, 본 발명의 제 1 실시예에서는 제 1 전극 형성용 포토레지스터(PR)패턴을 식각한 후 무기물질층을 형성하고 리프트오프(lift-off)공정을 이용함으로써 제 1 전극과 제 4 절연층의 제조 공정을 단순화하였다.
이러한 유기전계발광 다이오드의 제조 공정을 도면을 참조하여 상세히 설명하기로 한다.
도 6a 내지 6g는 본 발명의 제 1 실시예에 따른 유기전계발광소자의 유기전계발광 다이오드의 제조공정을 도시한 단면도이다.
도 6a에 도시한 바와 같이, 기판(200) 상부에 버퍼층(230)과 제 1 및 2 절연층(240, 244)을 연속적으로 형성한 후 구동 박막트랜지스터(도 5의 TD)의 드레인 전극(252)을 형성한다.
상기 드레인전극(252) 상부에 제 3 절연층(254)을 형성하고 드레인전극(252)을 노출하는 콘택홀을 형성한다.
제 3 절연층(254) 상부에 도전성 물질로 이루어지는 도전성 물질층(258a)과 포토레지스터(PR)층(258b)을 연속하여 형성한 후, 기판(200) 상부에 투과부(C)와 차단부(D)를 갖는 마스크(M)를 정렬하여 노광한다.
상기 도전성 물질층(258a)은 제 3 절연층(254)의 콘택홀을 통하여 드레인전극(252)에 연결되고, ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)로 이루어질 수 있다.
도 6b에 도시한 바와 같이, 노광된 PR층(도 6a의 258b)을 현상하여 제 1 PR패턴(258c)을 형성한다. 상기 제 1 PR패턴(258c)은 상기 마스크(도 6a의 M)의 차단부(D)에 대응하여 제 1 너비(w1)를 갖는다.
도 6c에 도시한 바와 같이, 제 1 PR패턴(258c)을 식각 마스크로 하여 하부의 도전성 물질층(도 6b의 258a)을 식각하여 제 1 전극(258)을 형성한다. 예를 들어 제 1 전극(258)은 습식 식각법(wet etching method)을 이용하여 형성할 수 있다. 이때 제 1 PR패턴(258c)은 식각되거나 제거(strip)되지 않으므로 현상후의 제 1 너비(w1)를 그대로 유지한다.
도 6d에 도시한 바와 같이, 제 1 전극(258)이 상부의 제 1 PR패턴(도 6c의 258c)을 식각하여 제 2 PR패턴(258d)을 형성한다. 예를 들어, 등방성 건식식각법(isotropic dry etching method)을 이용하여 제 2 PR패턴(258d)을 형성할 수 있으며, 식각에 의하여 제 2 PR패턴(258d)의 제 2 너비(w2)는 제 1 PR패턴(도 6c의 258c)의 제 1 너비(도 6c의 w1)보다 작은 값을 갖는다.
그리고, 제 2 PR패턴(258d)의 폭이 감소함으로 인해서 하부의 제 1 전극(258)의 가장자리부(A)가 노출된다.
도 6e에 도시한 바와 같이, 제 2 PR패턴(258d)이 형성되어 있는 기판(200) 전면에 무기물질층(260a)을 형성한다.
상기 무기물질층(260a)은 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2) 같은 무기절연물질로 이루어질 수 있는데, 일반적으로 무기절연물질로 이루어지는 박막은 두껍게 형성하기 어려우며 스텝커버리지(step coverage)도 좋지 않다.
본 발명의 제 1 실시예는 이러한 무기절연물질의 양호하지 않은 스텝커버리지 특성을 이용하는 것으로, 도시한 바와 같이, 기판(200) 전면에 형성되는 무기물질층(260a)은 제 2 PR패턴(258d)이 이루는 단차(step)를 커버(cover)하지 못하고, 제 2 PR패턴(258d) 상부의 제 1 무기물질층(260b)과 제 1 전극(258) 상부의 제 2 무기물질층(260c)으로 분리된다. 따라서, 제 2 PR패턴(258d)은 분리된 제 1 무기물질층(260b)과 제 2 무기물질층(260c) 사이로 노출되어 후속 리프트오프(lift-off)공정에서 스트립(strip)용액과 접촉할 수 있게 된다.
도 6f에 도시한 바와 같이, 무기물질층(도 6e의 260a)이 형성된 기판(200)에 대하여 리프트오프공정을 진행하게 되는데, 상기 리프트오프공정에서는 노출된 제 2 PR패턴(도 6e의 258d)이 스트립용액과 반응하여 제거되며, 동시에 제 2 PR패턴(도 6e의 258d) 상부의 제 1 무기물질층(도 6e의 260b)도 제거된다.
따라서, 무기물질층(도 6e의 260a)은 제 1 전극(258) 상부의 제 2 무기물질층(260c)만 남게 되는데, 이것이 제 4 절연층(260)이 된다.
제 4 절연층(260)은 하부의 제 1 전극(258)의 중앙부를 노출하는 개구부(260d)를 가지는데, 상기 개구부(260d)는 제 2 PR패턴(도 6e의 258d)에 대응되는 제 2 너비(w2)를 가지므로, 제 4 절연층(260)은 제 2 너비(w2)보다 작은 제 1 너비(w1)를 갖는 제 1 전극(258)의 가장자리부(A)를 덮도록 형성된다.
도 6g에 도시한바와 같이, 상기 제 4 절연층(260)의 개구부(도 6f의 260d)를 통하여 제 1 전극(258)에 접촉되는 유기전계발광층(264)을 제 4 절연층(260) 상부의 화소 영역에 형성한 후, 유기전계발광층(264)이 형성된 기판(200) 전면에 제 2 전극(266)을 형성함으로써, 유기전계발광 다이오드(DEL)가 완성된다.
상기 유기전계발광 다이오드(DEL)에서는 제 1 전극(258)의 가장자리부(A)를 덮으며 동시에 제 1 전극(258)의 중앙부를 노출하는 개구부(260d)를 갖는 제 4 절연층(260)이 제 1 전극(258)과 유기전계발광층(264) 사이에 형성되어 있으므로, 유기전계발광층(264)과 제 1 전극(258)의 가장자리부(A)의 직접적인 접촉은 방지되고 유기전계발광층(264)은 제 1 전극(258)의 중앙부를 노출하는 개구부(260d)를 통하여 제 1 전극(258)과 연결된다. 따라서, 제 1 전극(258)의 가장자리부(A)와 유기전계발광층(264)의 직접 접촉으로 인한 쇼트(short)성 불량의 발생이 방지된다.
또한, 제 1 전극(258)과 제 4 절연층(260)을 하나의 마스크 공정을 통해 형성하므로, 공정 시간과 제조 비용을 절감하는 효과가 있다.
한편, 본 발명의 제 2 실시예에 따른 유기전계발광소자의 제조방법에서는 유기전계발광 다이오드의 제 1 전극 형성용 포토레지스터(PR)패턴을 식각한 후 유기물질층을 형성하고 상기 유기물질층을 이방성 식각법을 이용하여 식각함으로써 제 1 전극과 제 4 절연층의 제조 공정을 단순화하였다.
이러한 유기전계발광 다이오드의 제조 공정을 도면을 참조하여 상세히 설명하기로 한다.
도 7a 내지 7h는 본 발명의 제 2 실시예에 따른 유기전계발광소자의 유기전계발광 다이오드의 제조공정을 도시한 단면도이다.
도 7a에 도시한 바와 같이, 기판(300) 상부에 버퍼층(330)과 제 1 및 2 절연층(340, 344)을 연속적으로 형성한 후 구동 박막트랜지스터(도 5의 TD)의 드레인 전극(352)을 형성한다.
상기 드레인전극(352) 상부에 제 3 절연층(354)을 형성하고 드레인전극(352)을 노출하는 콘택홀을 형성한다.
제 3 절연층(354) 상부에 도전성 물질로 이루어지는 도전성 물질층(358a)과 포토레지스터(PR)층(358b)을 연속하여 형성한 후, 기판(300) 상부에 투과부(C)와 차단부(D)를 갖는 마스크(M)를 정렬하여 노광한다.
상기 도전성 물질층(358a)은 제 3 절연층(354)의 콘택홀을 통하여 드레인전극(352)에 연결되고, ITO(indium-tin-oxide) 또는 IZO(indium-zinc-oxide)로 이루어질 수 있다.
도 7b에 도시한 바와 같이, 노광된 PR층(도 7a의 358b)을 현상하여 제 1 PR패턴(358c)을 형성한다. 상기 제 1 PR패턴(358c)은 상기 마스크(도 7a의 M)의 차단부(D)에 대응하여 제 1 너비(w1)를 갖는다.
도 7c에 도시한 바와 같이, 제 1 PR패턴(358c)을 식각 마스크로 하여 하부의 도전성 물질층(도 7b의 358a)을 식각하여 제 1 전극(358)을 형성한다. 예를 들어 제 1 전극(358)은 습식 식각법(wet etching method)을 이용하여 형성할 수 있다. 이때 제 1 PR패턴(358c)은 식각되거나 제거(strip)되지 않으므로 현상후의 제 1 너비(w1)를 그대로 유지한다.
도 7d에 도시한 바와 같이, 제 1 전극(358)이 상부의 제 1 PR패턴(도 7c의 358c)을 식각하여 제 2 PR패턴(358d)을 형성한다. 예를 들어, 등방성 건식식각법(isotropic dry etching method)을 이용하여 제 2 PR패턴(358d)을 형성할 수 있으며, 식각에 의하여 제 2 PR패턴(358d)의 제 2 너비(w2)는 제 1 PR패턴(도 7c의 358c)의 제 1 너비(도 7c의 w1)보다 작은 값을 갖게 된다.
그리고, 제 2 PR패턴(358d)의 폭이 감소함으로 인해서 하부의 제 1 전극(358)의 가장자리부(A)가 노출된다.
도 7e에 도시한 바와 같이, 제 2 PR패턴(358d)이 형성되어 있는 기판(300) 전면에 유기물질층(360a)을 형성한다.
상기 유기물질층(360a)은 벤조사이클로부텐(BCB; benzocyclobutene) 또는 아크릴계 수지(acrylic resin) 같은 유기절연물질로 이루어질 수 있는데, 일반적으로 유기절연물질로 이루어지는 박막은 스핀코팅법(spin coating method) 등에 의하여 두껍게 형성할 수 있으며 스텝커버리지(step coverage)가 양호하여 기판의 표면을 평탄화하는 특성이 강하다.
본 발명의 제 2 실시예는 이러한 유기절연물질의 양호한 스텝커버리지 특성과 평탄화 특성을 이용하는 것으로, 도시한 바와 같이, 기판(300) 전면에 형성되는 유기물질층(360a)은 제 2 PR패턴(358d)이 이루는 단차(step) 등을 커버(cover)하여 기판(300)의 표면을 평탄화한다. 즉, 상기 유기물질층(360a)의 상부 표면은 평탄화되어 상기 제 2 PR패턴(358d) 상부의 유기물질층(360a)의 제 1 두께(t1)는 상기 제 1 전극(358) 상부의 유기물질층(360a)의 제 2 두께(t2)보다 작은 값을 가진다.
도 7f에 도시한 바와 같이, 유기물질층(도 7e의 360a)이 형성된 기판(300)에 대하여 식각공정을 진행하게 되는데, 예를 들어, 이방성 건식식각법(anisotropic dry etching method)을 이용하여 상기 식각공정을 수행할 수 있다.
상기 식각공정에서는 유기물질층(도 7e의 360a)이 기판(300) 방향으로 균일하게 식각되어 제 2 PR패턴(358d)을 노출하게 된다. 이때, 제 1 전극(358) 상부의 유기물질층(도 7e의 360a)의 제 2 두께(도 7e의 t2)는 제 2 PR패턴(358d) 상부의 유기물질층(도 7e의 360a)의 제 1 두께(도 7e의 t1)보다 크므로, 제 2 PR패턴(358d) 상부의 유기물질층(도 7e의 360a)이 식각되어 제 2 PR패턴(358d)이 노출되는 경우에도 제 1 전극(358) 상부에는 유기물질층(도 7e의 360a)이 남게 된다.
즉, 상기 유기물질층(도 7e의 360a)은 식각공정에 의하여 제 1 전극(358) 상부에만 잔존하는 제 1 유기물질층(360b)이 된다.
도 7g에 도시한 바와 같이, 유기물질층(도 7e의 360a)은 식각공정에 의하여 노출된 제 2 PR패턴(도 6e의 158d)은 스트립용액과 반응하여 제거되어 제 1 전극(358) 상부의 제 1 유기물질층(도 7f의 360b)만 잔존하게 되는데, 이것이 제 4 절연층(360)이 된다.
제 4 절연층(360)은 하부의 제 1 전극(358)의 중앙부를 노출하는 개구부(360c)를 가지는데, 상기 개구부(360c)는 제 2 PR패턴(도 7d의 358d)에 대응되는 제 2 너비(w2)를 가지므로, 제 4 절연층(360)은 제 2 너비(w2)보다 작은 제 1 너비(w1)를 갖는 제 1 전극(358)의 가장자리부(A)를 덮도록 형성된다.
도 7h에 도시한바와 같이, 상기 제 4 절연층(360)의 개구부(도 7g의 360c)를 통하여 제 1 전극(358)에 접촉되는 유기전계발광층(364)을 제 4 절연층(360) 상부의 화소 영역에 형성한 후, 유기전계발광층(364)이 형성된 기판(300) 전면에 제 2 전극(366)을 형성함으로써, 유기전계발광 다이오드(DEL)가 완성된다.
상기 유기전계발광 다이오드(DEL)에서는 제 1 전극(358)의 가장자리부(A)를 덮으며 동시에 제 1 전극(358)의 중앙부를 노출하는 개구부(도 7g의 360c)를 갖는 제 4 절연층(360)이 제 1 전극(358)과 유기전계발광층(364) 사이에 형성되어 있으므로, 유기전계발광층(364)과 제 1 전극(358)의 가장자리부(A)의 직접적인 접촉은 방지되고 유기전계발광층(364)은 제 1 전극(358)의 중앙부를 노출하는 개구부(도 7g의 360c)를 통하여 제 1 전극(358)과 연결된다. 따라서, 제 1 전극(358)의 가장자리부(A)와 유기전계발광층(364)의 직접 접촉으로 인한 쇼트(short)성 불량의 발생이 방지된다.
또한, 제 1 전극(358)과 제 4 절연층(360)을 하나의 마스크 공정을 통해 형성하므로, 공정 시간과 제조 비용을 절감하는 효과가 있다.
본 발명에 따른 유기전계발광소자의 제조방법은 상기 실시예에 한정되지 않고, 본 발명의 취지에 어긋나지 않는 한도 내에서 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의하여 다양한 변화와 변형이 가능하다는 것은 명백하며, 이러한 변화와 변형이 본 발명에 속함은 첨부된 청구 범위를 통해 알 수 있다.
이상과 같이, 본 발명에 따른 유기전계발광소자의 제조방법에 의하면, 하나의 마스크를 이용하여 유기전계발광 다이오드의 일전극과 상기 일전극의 가장자리부를 덮으면서 일전극의 중앙부를 노출하는 개구부를 갖는 절연층을 형성하므로, 유기전계발광층과 상기 일전극의 가장자리부와의 직접 접촉으로 인한 쇼트(short)성 불량을 방지할 수 있으며, 동시에 공정 단순화에 의한 공정 시간과 제조 비용을 절감하고 수율을 향상시킬 수 있다.

Claims (10)

  1. 기판 상부에 구동 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 상부의 기판 전면에 상기 구동 박막트랜지스터와 연결되는 도전성 물질층을 형성하는 단계와;
    상기 도전성 물질층 상부에 제 1 포토레지스터패턴을 형성하는 단계와;
    상기 제 1 포토레지스터패턴을 식각 마스크로 이용하여 상기 도전성 물질층을 식각함으로써 제 1 전극을 형성하는 단계와;
    상기 제 1 포토레지스터패턴을 식각하여 상기 제 1 전극의 가장자리부를 노출하는 제 2 포토레지스터패턴을 형성하는 단계와;
    상기 제 2 포토레지스터패턴 상부의 기판 전면에 무기물질층을 형성하는 단계와;
    상기 제 2 포토레지스터패턴과 제 2 포토레지스터패턴 상부의 무기물질층을 리프트오프(lift-off)법으로 제거하여 상기 제 2 포토레지스터패턴에 대응되는 개구부를 갖는 절연층을 형성하는 단계와;
    상기 절연층 상부에 상기 개구부를 통해 상기 제 1 전극과 연결되는 유기전계발광층을 형성하는 단계와;
    상기 유기전계발광층 상부의 기판 전면에 제 2 전극을 형성하는 단계
    를 포함하는 유기전계발광소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 무기물질층은 상기 제 2 포토레지스터패턴 상부의 제 1 무기물질층과 상기 제 1 전극 상부의 제 2 무기물질층으로 분리되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 제 2 포토레지스터패턴은 분리된 상기 제 1 무기물질층과 상기 제 2 무기물질층 사이로 노출되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  4. 기판 상부에 구동 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터 상부의 기판 전면에 상기 구동 박막트랜지스터와 연결되는 도전성 물질층을 형성하는 단계와;
    상기 도전성 물질층 상부에 제 1 포토레지스터패턴을 형성하는 단계와;
    상기 제 1 포토레지스터패턴을 식각 마스크로 이용하여 상기 도전성 물질층을 식각함으로써 제 1 전극을 형성하는 단계와;
    상기 제 1 포토레지스터패턴을 식각하여 상기 제 1 전극의 가장자리부를 노출하는 제 2 포토레지스터패턴을 형성하는 단계와;
    상기 제 2 포토레지스터패턴 상부의 기판 전면에 유기물질층을 형성하는 단계와;
    상기 제 2 포토레지스터패턴이 노출되도록 상기 유기물질층을 식각하는 단계와;
    상기 제 2 포토레지스터패턴을 제거하여 상기 제 2 포토레지스터패턴에 대응되는 개구부를 갖는 절연층을 형성하는 단계와;
    상기 절연층 상부에 상기 개구부를 통해 상기 제 1 전극과 연결되는 유기전계발광층을 형성하는 단계와;
    상기 유기전계발광층 상부의 기판 전면에 제 2 전극을 형성하는 단계
    를 포함하는 유기전계발광소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 유기물질층은 상기 제 2 포토레지스터패턴 상부에서는 제 1 두께를 가지며, 상기 제 1 전극 상부에서는 상기 제 1 두께보다 큰 제 2 두께를 가지는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  6. 제 4 항에 있어서,
    상기 유기물질층은 건식식각법을 이용하여 식각되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  7. 제 1 또는 4 항에 있어서,
    상기 도전성 물질층은 습식식각법을 이용하여 식각되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  8. 제 1 또는 4 항에 있어서,
    상기 제 1 포토레지스터패턴은 건식식각법을 이용하여 식각되는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  9. 제 1 또는 4 항에 있어서,
    상기 개구부는 상기 제 1 전극의 중앙부를 노출하는 것을 특징으로 하는 유기전계발광소자의 제조방법.
  10. 제 1 또는 4 항에 있어서,
    상기 절연층은 상기 제 1 전극의 가장자리부를 덮는 것을 특징으로 하는 유기전계발광소자의 제조방법.
KR1020030095712A 2003-12-23 2003-12-23 유기전계발광소자의 제조방법 KR100998643B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030095712A KR100998643B1 (ko) 2003-12-23 2003-12-23 유기전계발광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030095712A KR100998643B1 (ko) 2003-12-23 2003-12-23 유기전계발광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20050064353A KR20050064353A (ko) 2005-06-29
KR100998643B1 true KR100998643B1 (ko) 2010-12-06

Family

ID=37255964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030095712A KR100998643B1 (ko) 2003-12-23 2003-12-23 유기전계발광소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100998643B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101888445B1 (ko) * 2012-03-22 2018-08-16 엘지디스플레이 주식회사 유기 전계 발광 표시 패널 및 그의 제조 방법
KR102547989B1 (ko) 2018-07-25 2023-06-23 엘지디스플레이 주식회사 유기 발광 소자를 이용한 조명 장치 및 이의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185002A (ja) 2000-12-15 2002-06-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185002A (ja) 2000-12-15 2002-06-28 Matsushita Electric Ind Co Ltd 液晶画像表示装置と画像表示装置用半導体装置の製造方法

Also Published As

Publication number Publication date
KR20050064353A (ko) 2005-06-29

Similar Documents

Publication Publication Date Title
US11301100B2 (en) Display device
US10658434B2 (en) Display device with an integrated touch sensor utilizing bridge structures
US10651258B2 (en) Organic light emitting display device with improved aperture ratio
CN106469745B (zh) 有机发光二极管显示器及其制造方法
US7176070B2 (en) Active matrix organic light emitting display and method of forming the same
US7227184B2 (en) Active matrix organic electro luminescence display device and manufacturing method for the same
CN108022948A (zh) 有机发光显示装置及其制造方法
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR101163576B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
JP2007193313A (ja) 有機発光ディスプレイ及びその製造方法
US7288477B2 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
US20050158981A1 (en) Method of fabricating display panel
KR20090068505A (ko) 유기발광다이오드 표시장치 및 이의 제조 방법
KR101484966B1 (ko) 어레이 기판 및 이의 제조방법
KR100623720B1 (ko) 유기전계 발광소자 및 그 제조 방법
KR100998643B1 (ko) 유기전계발광소자의 제조방법
KR100959786B1 (ko) 유기전계발광소자의 제조방법
KR100984824B1 (ko) 상부발광형 유기전계발광 소자 및 그 제조방법
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100560795B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR20240026777A (ko) 스토리지 커패시터, 이를 포함하는 표시장치 및 그 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
CN116234354A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 9