KR100997800B1 - Manufacturing method of printed circuit board - Google Patents
Manufacturing method of printed circuit board Download PDFInfo
- Publication number
- KR100997800B1 KR100997800B1 KR1020080059691A KR20080059691A KR100997800B1 KR 100997800 B1 KR100997800 B1 KR 100997800B1 KR 1020080059691 A KR1020080059691 A KR 1020080059691A KR 20080059691 A KR20080059691 A KR 20080059691A KR 100997800 B1 KR100997800 B1 KR 100997800B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- land
- post
- via land
- via post
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
인쇄회로기판 제조방법이 개시된다. 제1 비아랜드가 형성된 제1 회로기판 및 제2 비아랜드가 형성된 제2 회로기판을 제공하는 단계, 제1 비아랜드에 제1 비아포스트를 배치하는 단계, 제2 비아랜드가 제1 비아포스트와 대향하여 접하도록 제2 회로기판을 정렬하는 단계, 제1 회로기판과 제2 회로기판 사이에 액상의 절연재를 주입하는 단계를 포함하는 인쇄회로기판 제조방법은, 층간의 접속을 위한 비아포스트를 동시에 배치할 수 있고, 절연층을 적층하지 않고 동시에 주입하여 형성함으로써 제조공정을 단축할 수 있다.Disclosed is a method of manufacturing a printed circuit board. Providing a first circuit board on which the first via land is formed and a second circuit board on which the second via land is formed, disposing a first via post in the first via land, and the second via land is connected to the first via post. A printed circuit board manufacturing method comprising the step of aligning a second circuit board so as to face each other, and injecting a liquid insulating material between the first circuit board and the second circuit board, simultaneously providing via posts for connection between layers. It is possible to arrange and to shorten the manufacturing process by injecting and forming the insulating layer at the same time without lamination.
비아랜드, 비아포스트, 절연재, 아크 용접 Via Land, Via Post, Insulation Material, Arc Welding
Description
본 발명은 인쇄회로기판 제조방법에 관한 것이다.The present invention relates to a printed circuit board manufacturing method.
전자산업의 발달에 따라 전자부품의 소형화, 고기능화 되면서 인쇄회로기판의 소형화, 박판화, 고밀도화에 대한 요구가 꾸준히 증가하고 있다. 이와 같이 인쇄회로기판의 고밀도화, 박판화 등의 요구에 대응하기 위하여 다층 인쇄회로기판의 층간의 고밀도 접속이 필요하다. With the development of the electronics industry, as miniaturization and high functionality of electronic components have increased, the demand for miniaturization, thinning, and high density of printed circuit boards is steadily increasing. As described above, in order to meet the demand for higher density, thinner thickness, and the like of printed circuit boards, a high density connection between layers of a multilayer printed circuit board is required.
다층 회로패턴 기판의 층간 전기적 접속을 위해서는, 도금에 의한 기술, 금속 페이스트를 인쇄하여 비아홀 내부를 전도체로 충전하는 기술, 삼각 원뿔형의 페이스트를 만들어서 층간 접속을 하는 이른바 'B2it(Buried bump interconnection technology)' 기술 등이 사용되고 있다. For the electrical connection between layers of a multi-layer circuit pattern substrate, a technology of plating, printing a metal paste to fill a via hole with a conductor, and a so-called 'Buried bump interconnection technology (B2it)' to make an interlayer connection by forming a triangular cone paste Technology and the like are used.
도금에 의한 기술은, 다층의 회로패턴기판의 회로층을 관통하는 PTH(Plated through hole), BVH(Blind via hole)과 같은 비아홀을 가공한 후, 비아홀의 내주면을 동도금하거나 비아홀 내에 동도금층을 충진하여 층간 접속을 구현하는 방식이 다.Plating technology is to process via holes such as plated through hole (PTH) and blind via hole (BVH) through a circuit layer of a multilayer circuit pattern board, and then copper plating the inner circumferential surface of the via hole or filling a copper plating layer in the via hole. This is how the interlayer connection is implemented.
금속 페이스트를 충전하는 기술은, 레이저를 사용하여 비아홀을 가공한 후, 비아홀 내에 구리(Cu) 페이스트 등을 충전하여 층간 접속을 구현한다. 이 기술은 층간 접속을 구현한 여러 개의 코어층을 배열하고 가열, 가압하여 일괄적으로 코어층을 접착함으로써 층간 전기적 신호가 연결되도록 할 수 있다.In the technique of filling a metal paste, a via hole is processed using a laser, and then a copper (Cu) paste or the like is filled in the via hole to implement interlayer connection. This technique allows the interlayer electrical signals to be connected by arranging, heating, and pressing several core layers implementing interlayer connection to bond core layers collectively.
'B2it' 기술은, 동박 위에 특수한 전도성 페이스트를 삼각뿔 형상으로 인쇄하고 경화시켜 페이스트 스터드(Paste Stud)를 형성한 후, 여기에 절연층을 관통시키고 열압착하여 층간 접속을 구현하는 방식이다.The 'B2it' technology is a method of forming a paste stud by printing and curing a special conductive paste on a copper foil in a triangular pyramid shape, and then penetrating an insulating layer and thermocompression bonding thereon to implement interlayer connection.
그러나, 전술한 종래 기술들은 층간 고밀도 접속에는 한계가 있고, 다층 인쇄회로기판의 제조공정이 증가한다는 문제점이 있다.However, the above-described prior arts have limitations in the high density connection between layers, and there is a problem in that the manufacturing process of the multilayer printed circuit board is increased.
본 발명은 다층 인쇄회로기판에서 회로패턴층 간의 접속을 고밀도화함으로써 회로 설계의 자유도를 높이고 제조공정을 단축시킬 수 있는 인쇄회로기판 제조방법을 제공하는 것이다. The present invention provides a printed circuit board manufacturing method which can increase the degree of freedom of circuit design and shorten the manufacturing process by densifying the connection between circuit pattern layers in a multilayer printed circuit board.
본 발명의 일 측면에 따르면, 제1 비아랜드가 형성된 제1 회로기판 및 제2 비아랜드가 형성된 제2 회로기판을 제공하는 단계, 제1 비아랜드에 제1 비아포스트를 배치하는 단계, 제2 비아랜드가 제1 비아포스트와 대향하여 접하도록 제2 회로 기판을 정렬하는 단계, 제1 회로기판과 제2 회로기판 사이에 액상의 절연재를 주입하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.According to one aspect of the invention, providing a first circuit board having a first via land and a second circuit board formed with a second via land, disposing a first via post in the first via land, second A method of manufacturing a printed circuit board is provided, comprising: arranging a second circuit board so that the via lands face the first via post, and injecting a liquid insulating material between the first circuit board and the second circuit board. .
제2 회로기판을 정렬하는 단계 이후에, 제1 비아포스트에 제1 비아랜드 및 제2 비아랜드를 접합하는 단계를 더 포함할 수 있다.After aligning the second circuit board, the method may further include bonding the first via land and the second via land to the first via post.
접합하는 단계는 아크(Arc) 용접을 함으로써 수행될 수 있다.The joining step may be performed by arc welding.
제1 비아포스트는 자성체로 이루어질 수 있다.The first via post may be made of magnetic material.
또한, 본 발명의 다른 측면에 따르면, 제1 비아랜드가 형성된 제1 회로기판, 양면에 제2 비아랜드와 제3 비아랜드가 각각 형성된 제2 회로기판 및 제4 비아랜드가 형성된 제3 회로기판을 제공하는 단계, 제1 비아랜드에 제1 비아포스트를 배치하는 단계, 제2 비아랜드가 제1 비아포스트와 대향하여 접하도록 제2 회로기판을 정렬하는 단계, 제3 비아랜드에 제2 비아포스트를 배치하는 단계, 제4 비아랜드가 제2 비아포스트와 대향하여 접하도록 제3 회로기판을 정렬하는 단계, 제1 회로기판, 제2 회로기판 및 제3 회로기판 사이에 액상의 절연재를 주입하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.In addition, according to another aspect of the invention, the first circuit board is formed with the first via land, the second circuit board is formed with the second via land and the third via land on both sides and the third circuit board formed with the fourth via land, respectively Providing a, arranging a first via post in the first via land, aligning the second circuit board so that the second via land faces the first via post, and a second via in the third via land. Arranging the post, aligning the third circuit board such that the fourth via land faces the second via post, and injecting a liquid insulating material between the first circuit board, the second circuit board, and the third circuit board. Provided is a printed circuit board manufacturing method comprising the steps of:
제2 회로기판을 정렬하는 단계 이후에, 제1 비아포스트에 제1 비아랜드 및 제2 비아랜드를 접합하는 단계를 더 포함할 수 있으며, 제3 회로기판을 정렬하는 단계 이후에, 제2 비아포스트에 제3 비아랜드 및 제4 비아랜드를 접합하는 단계를 더 포함할 수 있다.After aligning the second circuit board, the method may further include bonding the first via land and the second via land to the first via post, and after the aligning the third circuit board, the second via The method may further include bonding the third vialand and the fourth vialand to the post.
접합하는 단계는 아크(Arc) 용접을 함으로써 수행될 수 있다.The joining step may be performed by arc welding.
층간의 접속을 위한 비아포스트를 동시에 배치할 수 있고, 절연층을 적층하지않고 동시에 주입하여 형성함으로써 제조공정을 단축할 수 있다.The via posts for the connection between the layers can be arranged at the same time, and the manufacturing process can be shortened by injecting and forming the insulating layers without laminating them at the same time.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징 들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.
이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a method of manufacturing a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals and Duplicate explanations will be omitted.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 흐름도이다. 도 2 내지 도 6을 참조 하면, 제1 회로기판(12), 회로패턴(14, 20), 제1 비아랜드(16), 제2 회로기판(18), 제2 비아랜드(22), 제1 비아포스트(24), 용접기(26), 주입기(27), 절연재(28)가 도시되어 있다.1 is a flowchart illustrating a method for manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 2 to 6 are flowcharts illustrating a method for manufacturing a printed circuit board according to an embodiment of the present invention. 2 to 6, the
본 실시예에 따른 인쇄회로기판 제조방법은, 제1 비아랜드(16)가 형성된 제1 회로기판(12) 및 제2 비아랜드(22)가 형성된 제2 회로기판(18)을 제공하는 단계, 제1 비아랜드(16)에 제1 비아포스트(24)를 배치하는 단계, 제2 비아랜드(22)가 제1 비아포스트(24)와 상응하여 배치되도록 제2 회로기판(18)을 정렬하는 단계 및 회로기판 사이에 액상의 절연재(28)를 주입하는 단계를 포함한다. According to the present embodiment, a method of manufacturing a printed circuit board may include providing a
본 실시예를 따라 인쇄회로기판을 제조하는 방법을 자세히 살펴 보면, 먼저, 도 2에 도시된 바와 같이, 제1 비아랜드(16)(via land)가 형성된 제1 회로기판(12) 및 제2 비아랜드(22)가 형성된 제2 회로기판(18)을 제공한다(S100). 비아랜드는 층 간의 접속을 위한 비아포스트(via post)가 접속되는 곳으로 회로패턴(14, 20)의 일부로서 제1 회로기판(12) 및 제2 회로기판(18)에 형성될 수 있다.Looking at the method of manufacturing a printed circuit board according to the present embodiment in detail, first, as shown in FIG. 2, the
회로기판은 동박적층판에 비아홀을 형성하고 비아홀 내벽에 도금층이 형성되도록 도금을 한 후, 회로기판의 양면에 비아랜드를 포함하는 회로패턴을 형성함으로써 제조될 수 있다.The circuit board may be manufactured by forming a via hole in a copper-clad laminate and plating the plated layer on an inner wall of the via hole, and then forming a circuit pattern including a via land on both sides of the circuit board.
다음에, 도 3에 도시된 바와 같이, 제1 비아랜드(16)에 제1 비아포스트(24)를 배치한다(S200). 제1 회로기판(12)과 제2 회로기판(18) 간의 전기적 접속을 위해 제1 회로기판(12)의 제1 비아랜드(16) 상에 제1 비아포스트(24)를 배치한다. Next, as shown in FIG. 3, the
비아포스트의 길이는 층간의 두께를 고려하여 변경이 가능하다. 비아포스트는 전기적으로 통전이 가능한 재질을 사용하여 만들어 질 수 있다. 본 실시예에서는 비아포스트의 정밀한 배치를 위하여, 비아포스트를 전기적 통전이 가능하고 자석에 의해 달라붙을 수 있는 자성체로 만든 경우를 제시한다. 자성체란, 자기장 안에서 자화되는 물질로서, 자석에 달라붙는 성질을 가지 물질을 말한다. The length of the via posts can be changed in consideration of the thickness between the layers. Viaposts can be made using electrically conductive materials. In this embodiment, for precise placement of the via posts, a case in which the via posts are made of a magnetic material that can be electrically energized and can be attached by a magnet is presented. A magnetic body is a substance that is magnetized in a magnetic field and has a property of sticking to a magnet.
비아포스트가 자성체로 이루어진 경우 마그네틱 위치 제어기로 비아랜드 상에 비아포스트를 배치할 수 있다. 즉, 마그네틱 위치 제어기에 결합된 전자석에 자기장을 인가하여 자성체로 이루어진 비아포스트를 들어올린 후 비아랜드 상에 비아포스트를 배치하고 전자석에서 자기장을 제거하여 비아포스트를 비아랜드에 배치하게 된다. When the via post is made of a magnetic material, the via post may be disposed on the via land by the magnetic position controller. That is, the magnetic field is applied to the electromagnet coupled to the magnetic position controller to lift the via post made of magnetic material, the via post is disposed on the via land, and the magnetic field is removed from the electromagnet to place the via post in the via land.
또한, 복수 개의 비아랜드 상에 복수의 비아포스트를 배치하는 경우, 전자석으로 복수의 비아랜드의 형성위치에 상응하게 복수의 비아포스트를 동시에 들어올 린 후 동시에 비아랜드 상에 배치하여 제조 시간을 단축할 수 있다.In addition, when a plurality of via posts are disposed on a plurality of via lands, the plurality of via posts may be simultaneously lifted by the electromagnet corresponding to the formation positions of the plurality of via lands, and then simultaneously placed on the via lands to reduce manufacturing time. Can be.
다음에, 도 4에 도시된 바와 같이, 제2 비아랜드(22)가 제1 비아포스트(24)와 대향하여 접하도록 제2 회로기판(18)을 정렬한다(S300). 제1 비아포스트(24)는 제1 회로기판(12)의 제1 비아랜드(16)와 제2 회로기판(18)의 제2 비아랜드(22)와의 전기적 접속을 위한 것으로 제1 비아포스(24)의 일단이 제1 비아랜드(16)에 접하도록 배치되며, 제1 비아포스트(24)의 타단과 제2 비아랜드(22)가 대향하여 접하도록 제2 회로기판(18)을 정렬한다.Next, as shown in FIG. 4, the
다음에, 도 4에 도시된 바와 같이, 제1 비아포스트(24)에 제1 비아랜드(16) 및 제2 비아랜드(22)를 접합한다(S400). 본 단계를 거치지 않고 액상의 절연재(28)를 주입하는 것도 가능하나, 제1 비아포스트(24)의 일단과 제1 비아랜드(16), 제1 비아포스트(24)의 타단과 제2 비아랜드(22)와의 접합의 신뢰성을 확보하기 위해 제1 비아포스트(24)에 제1 비아랜드(16) 및 제2 비아랜드(22)를 접합하는 방법을 제시한다. Next, as shown in FIG. 4, the first via
접합방법으로는 도 4에 도시된 바와 같이, 아크 용접기(26)를 이용하여 제2 회로기판(18)을 정렬하면서 제2 비아랜드(22)와 제1 비아포스트(24)가 접촉했을 때 순간적으로 전압을 걸어 아크 방전에서 생기는 높은 온도로 녹여 용접하는 아크 용접 방법을 이용할 수 있다. 이와 같은 아크 용접을 이용함으로써 복수의 비아포스트 및 비아랜드를 동시에 접합할 수 있다. 이외에, 제1 비아포스트(24)의 양단과 제1 비아랜드(16) 및 제2 비아랜드(22) 사이에 전도성의 접착제를 개재하여 접하는 것도 가능하다. As shown in FIG. 4, when the second via
다음에, 도 5에 도시된 바와 같이, 제1 회로기판(12)과 제2 회로기판(18) 사이에 액상의 절연재(28)를 주입한다. 제1 회로기판(12)과 제2 회로기판(18) 사이에 절연층을 형성하기 위해 제1 회로기판(12)과 제2 회로기판(18) 사이에 주입기(27)를 이용하여 액상의 절연재(28)를 주입하여 충전한다. 액상의 절연재(28)의 충전이 완료되면 도 6에 도시된 바와 같이 액상의 절연재(28)를 경화시켜 절연층을 형성하게 된다. 본 단계에 의해 종래의 절연층을 적층하는 공정이 생략되어 제조공정을 단축시킬 수 있다. Next, as shown in FIG. 5, a liquid
본 실시예는 총 4층으로 이루어진 인쇄회로기판의 제조공정을 설명하고 있으나, 상술한 공정을 반복하여 4층 이상의 인쇄회로기판을 제조할 수 있음은 물론이다.Although the present embodiment has described a manufacturing process of a printed circuit board having a total of four layers, the above-described process may be repeated to manufacture four or more printed circuit boards.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법의 일부를 나타낸 흐름도이다. 도 7 내지 도 10을 참조하면, 제1 회로기판(12), 회로패턴(14, 20, 36), 제1 비아랜드(16), 제2 회로기판(18), 회로패턴(14, 20, 36), 제2 비아랜드(22), 제1 비아포스트(24), 절연재(28), 제3 비아랜드(30), 제2 비아포스트(32), 제3 회로기판(34), 제4 비아랜드(38)가 도시되어 있다.7 to 10 are flowcharts illustrating a part of a method of manufacturing a printed circuit board according to another exemplary embodiment of the present invention. 7 to 10, the
4층 이상의 인쇄회로기판을 제조하기 위해 상술한 실시예의 공정을 반복하여 인쇄회로기판을 제조하는 것도 가능하나, 상술한 공정 중 액상의 절연재(28)를 주입하는 단계 이전에 본 실시예와 같이 미리 2개 이상의 회로기판을 정렬한 후 동시에 액상의 절연재(28)를 주입하여 4층 이상의 인쇄회로기판을 제조하는 것도 가능하다.It is also possible to manufacture the printed circuit board by repeating the process of the above-described embodiment in order to manufacture four or more layers of the printed circuit board, but before the step of injecting the liquid insulating
본 실시예에 따른 인쇄회로기판 제조방법은, 제1 비아랜드(16)가 형성된 제1 회로기판(12), 양면에 제2 비아랜드(22)와 제3 비아랜드(30)가 각각 형성된 제2 회로기판(18) 및 제4 비아랜드(38)가 형성된 제3 회로기판(34)을 제공하는 단계, 제1 비아랜드(16)에 제1 비아포스트(24)를 배치하는 단계, 제2 비아랜드(22)가 제1 비아포스트(24)와 대향하여 접하도록 제2 회로기판(18)을 정렬하는 단계, 제3 비아랜드(30)에 제2 비아포스트(32)를 배치하는 단계, 제4 비아랜드(38)가 제2 비아포스트(32)와 대향하여 접하도록 제3 회로기판(34)을 정렬하는 단계 및 제1 회로기판(12), 제2 회로기판(18) 및 제3 회로기판(34) 사이에 액상의 절연재(28)를 주입하는 단계를 포함한다.In the method of manufacturing a printed circuit board according to the present embodiment, a
본 실시예는 3개의 회로기판을 정렬하여 액상의 절연재(28)를 주입함으로써 총 6층의 인쇄회로기판을 제조하는 방법을 제공한다.This embodiment provides a method of manufacturing a total of six printed circuit boards by aligning three circuit boards and injecting a liquid insulating
제1 비아랜드(16)가 형성된 제1 회로기판(12), 양면에 제2 비아랜드(22)와 제3 비아랜드(30)가 각각 형성된 제2 회로기판(18) 및 제4 비아랜드(38)가 형성된 제3 회로기판(34)을 제공하는 단계, 제1 비아랜드(16)에 제1 비아포스트(24)를 배치하는 단계 및 제2 비아랜드(22)가 제1 비아포스트(24)와 대향하여 접하도록 제2 회로기판(18)을 정렬하는 단계는, 제3 회로기판(34)을 제공하는 단계를 제외하고는 상술한 실시예와 동일하므로 이에 대한 설명을 생략하고 상술한 실시예와 다른 구성요소에 대해서만 설명하기로 한다.The
도 7에 도시된 바와 같이, 제1 회로기판(12)의 제1 비아랜드(16)와 제2 회로기판(18)의 제2 비아랜드(22)가 제1 비아포스트(24)의 양단에 각각 접하도록 제2 회로기판(18)을 정렬한다. 이 경우 상술한 바와 같이 아크 용접 방법으로 제1 비아포스트(24)와 제1 비아랜드(16), 제2 비아랜드(22)를 접합할 수 있다.As shown in FIG. 7, the first via
다음에, 도 8에 도시된 바와 같이, 제2 회로기판(18)의 제3 비아랜드(30)에 제2 비아포스트(32)를 배치한다. 다음에, 도 9에 도시된 바와 같이, 제4 비아랜드(38)가 제2 비아포스트(32)와 대향하여 접하도록 제3 회로기판(34)을 정렬한다. 이 경우 제2 회로기판(18)이 정렬하고 아크 용접으로 비아포스트와 비아랜드를 접합하는 것도 가능하고, 제3 회로기판(34)을 정렬하고 아크 용접하여 한꺼번에 비아포스트와 비아랜드를 접합하는 것도 가능하다. 제4 비아랜드(38)는 회로패턴(36)의 일부로써 제3 회로기판(34)에 형성될 수 있다. 다음에, 제2 회로기판(18)과 제3 회로기판(34)이 정렬되면, 도 10에 도시된 바와 같이, 제1 회로기판(12), 제2 회로기판(18) 및 제3 회로기판(34) 사이에 액상의 절연재(28)를 주입하여 충전한다. 액상의 절연재(28)가 주입된 후 경화시켜 회로기판사이에 절연층을 형성하게 된다. Next, as shown in FIG. 8, the second via
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention as defined in the appended claims. It will be understood that the invention may be varied and varied without departing from the scope of the invention.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.1 is a flow chart showing a printed circuit board manufacturing method according to an embodiment of the present invention.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 흐름도.2 to 6 are flowcharts illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
도 7 내지 도 10은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법의 일부를 나타낸 흐름도.7 to 10 are flowcharts illustrating a part of a method of manufacturing a printed circuit board according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
12, 18, 34 : 회로기판12, 18, 34: circuit board
14, 20, 36 : 회로패턴14, 20, 36: circuit pattern
16, 22, 30, 38 : 비아랜드16, 22, 30, 38: Via Land
24, 32 : 비아포스트24, 32: Via Post
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080059691A KR100997800B1 (en) | 2008-06-24 | 2008-06-24 | Manufacturing method of printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080059691A KR100997800B1 (en) | 2008-06-24 | 2008-06-24 | Manufacturing method of printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100000261A KR20100000261A (en) | 2010-01-06 |
KR100997800B1 true KR100997800B1 (en) | 2010-12-06 |
Family
ID=41810678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080059691A KR100997800B1 (en) | 2008-06-24 | 2008-06-24 | Manufacturing method of printed circuit board |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100997800B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116935A (en) | 2003-10-10 | 2005-04-28 | Matsushita Electric Ind Co Ltd | Material for manufacturing circuit forming substrate |
JP2006179633A (en) | 2004-12-22 | 2006-07-06 | Tdk Corp | Method for manufacturing ceramic green sheet |
KR100797672B1 (en) * | 2007-01-30 | 2008-01-23 | 삼성전기주식회사 | Fabricating method of printed circuit board |
-
2008
- 2008-06-24 KR KR1020080059691A patent/KR100997800B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116935A (en) | 2003-10-10 | 2005-04-28 | Matsushita Electric Ind Co Ltd | Material for manufacturing circuit forming substrate |
JP2006179633A (en) | 2004-12-22 | 2006-07-06 | Tdk Corp | Method for manufacturing ceramic green sheet |
KR100797672B1 (en) * | 2007-01-30 | 2008-01-23 | 삼성전기주식회사 | Fabricating method of printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
KR20100000261A (en) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5022392B2 (en) | Method for manufacturing printed circuit board using paste bump | |
JP5012514B2 (en) | Multilayer wiring board manufacturing method | |
JP2007273654A (en) | Flexible circuit board, method for manufacturing the same, and electronic component | |
WO2005071744A1 (en) | Multilayer electronic part and structure for mounting multilayer electronic part | |
JP3492467B2 (en) | Single-sided circuit board for multilayer printed wiring board, multilayer printed wiring board and method of manufacturing the same | |
JP2007150313A (en) | Core substrate using paste bumps, multilayer printed circuit board and method of manufacturing core substrate | |
TW201501600A (en) | Printed circuit board and method for manufacturing same | |
KR100699240B1 (en) | Chip embedded PCB and method of the same | |
JP4598140B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
KR100704922B1 (en) | Pcb using paste bump and method of manufacturing thereof | |
JP2012089568A (en) | Organic multilayer substrate and manufacturing method therefor | |
KR100997800B1 (en) | Manufacturing method of printed circuit board | |
EP3366092B1 (en) | Using a partially uncured component carrier body for manufacturing component carrier | |
US11658142B2 (en) | Connection arrangement, component carrier and method of forming a component carrier structure | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR100908674B1 (en) | Method for manufacturing circuit board, circuit board and circuit module using the circuit board | |
US11910540B2 (en) | Circuit board with solder mask on internal copper pad | |
TW200948239A (en) | A printed circuit board having an embedded component and a method thereof | |
JP2009043833A (en) | Manufacturing method of wiring board with hollow hinge | |
JP2006049536A (en) | Multilayer circuit board | |
JP2009147066A (en) | Part built-in wiring board, and manufacturing method for part built-in wiring board | |
CN117279205A (en) | Circuit board with embedded part and manufacturing method thereof | |
JP5126119B2 (en) | Manufacturing method of electronic device | |
TW202339570A (en) | Multilayer substrate, multilayer substrate production method, and electronic device | |
WO2010095208A1 (en) | Module with built-in component and method for manufacturing the module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |