KR100996314B1 - Manufacturing method for Semiconductor device - Google Patents
Manufacturing method for Semiconductor device Download PDFInfo
- Publication number
- KR100996314B1 KR100996314B1 KR1020080115221A KR20080115221A KR100996314B1 KR 100996314 B1 KR100996314 B1 KR 100996314B1 KR 1020080115221 A KR1020080115221 A KR 1020080115221A KR 20080115221 A KR20080115221 A KR 20080115221A KR 100996314 B1 KR100996314 B1 KR 100996314B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor device
- insulating film
- edge region
- wafer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 38
- 239000010941 cobalt Substances 0.000 claims abstract description 38
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 27
- 230000004913 activation Effects 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
- G03F7/2026—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction
- G03F7/2028—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure for the removal of unwanted material, e.g. image or background correction of an edge bead on wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 있어서, 반도체 소자는 활성화 영역 및 에지 영역을 포함하고, 웨이퍼 상에 제 1 절연막을 형성하는 단계, 제 1 절연막 상에 네거티브 포토레지스트를 형성하는 단계, 활성화 영역의 제 1 절연막을 패터닝하기 위한 노광 공정을 수행하는 단계, 에지 영역의 네거티브 포토레지스트 상에 웨이퍼 에지 노광(WEE)를 수행하는 단계, 네거티브 포토레지스트를 현상하는 단계, 활성화 영역의 제 1 절연막을 패터닝하기 위한 에칭을 수행하는 단계, 네거티브 포토레지스트를 제거하는 단계 및 에지 영역 및 상기 활성화 영역에 코발트층을 형성하는 단계를 포함한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, the semiconductor device includes an active region and an edge region, forming a first insulating film on the wafer, forming a negative photoresist on the first insulating film Performing an exposure process for patterning the first insulating film of the activation region, performing wafer edge exposure (WEE) on the negative photoresist of the edge region, developing the negative photoresist, Performing etching to pattern the insulating film, removing the negative photoresist, and forming a cobalt layer in the edge region and the activation region.
반도체 소자, 코발트 살리사이드, 네거티브 포토레지스트 Semiconductor Devices, Cobalt Salicide, Negative Photoresist
Description
본 발명은 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device.
반도체 소자의 제조시 웨이퍼의 에지 영역은 많은 오염 및 결함이 존재한다. 이와 같은 에지 영역의 오염 및 결함을 제거하기 위하여 웨이퍼 에지 노광(WEE)을 진행한다.In the fabrication of semiconductor devices, the edge area of the wafer has a lot of contamination and defects. Wafer edge exposure (WEE) is performed to remove such contamination and defects in the edge area.
웨이퍼 에지 노광 공정을 통해 웨이퍼 에지의 포토레지스트층이 제거된 이후에, 실리콘 웨이퍼 상에 코발트층이 형성되면 에지 영역에 실리콘 웨이퍼와 코발트층 사이에 코발트 살리사이드가 형성될 수 있다.After the photoresist layer of the wafer edge is removed through the wafer edge exposure process, if a cobalt layer is formed on the silicon wafer, cobalt salicide may be formed between the silicon wafer and the cobalt layer in the edge region.
코발트 살리사이드는 그 위에 적층되는 산화막과의 결합력이 좋지 않아, 이후 진행 공정에 있어서 산화막이 코발트 살리사이드으로부터 필링되어 반도체 소자의 중앙 영역(활성화 영역, 액티브 영역)으로 들어가 결함을 발생시킬 수 있다. 이를 일반적으로 원형 결함으로 일컫고, 이는 반도체 소자의 수율을 낮추는 원인이 된다.The cobalt salicide has a poor bonding strength with the oxide film deposited thereon, so that the oxide film may be peeled from the cobalt salicide in a subsequent process to enter the central region (activation region, active region) of the semiconductor device to generate a defect. This is generally referred to as a circular defect, which causes the yield of the semiconductor device to be lowered.
본 발명이 해결하고자 하는 과제는 웨이퍼 에지 영역에 코발트 살리사이드를 형성시키지 않음으로써, 에지 영역 상에 형성되는 산화막이 필링되어 웨이퍼의 활성화 영역으로 들어가 결함을 일으키는 문제를 방지할 수 있는 반도체 소자의 제조방법을 제공하는 것이다.The problem to be solved by the present invention is not to form a cobalt salicide in the wafer edge region, thereby manufacturing a semiconductor device that can prevent the problem that the oxide film formed on the edge region is peeled to enter the active region of the wafer to cause defects To provide a way.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Problems to be solved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.
본 발명의 일 실시예에 따른 반도체 소자의 제조방법에 있어서, 반도체 소자는 활성화 영역 및 에지 영역을 포함하고, 웨이퍼 상에 제 1 절연막을 형성하는 단계, 제 1 절연막 상에 네거티브 포토레지스트를 형성하는 단계, 활성화 영역의 제 1 절연막을 패터닝하기 위한 노광 공정을 수행하는 단계, 에지 영역의 네거티브 포토레지스트 상에 웨이퍼 에지 노광(WEE)를 수행하는 단계, 네거티브 포토레지스트를 현상하는 단계, 활성화 영역의 제 1 절연막을 패터닝하기 위한 에칭을 수행하는 단계, 네거티브 포토레지스트를 제거하는 단계 및 에지 영역 및 상기 활성화 영역에 코발트층을 형성하는 단계를 포함한다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, the semiconductor device includes an active region and an edge region, forming a first insulating film on the wafer, forming a negative photoresist on the first insulating film Performing an exposure process for patterning the first insulating film of the activation region, performing wafer edge exposure (WEE) on the negative photoresist of the edge region, developing the negative photoresist, Performing etching to pattern the insulating film, removing the negative photoresist, and forming a cobalt layer in the edge region and the activation region.
또한, 제 1 절연막(20)은 TEOS(Tetra Ethyl Ortho Silicate)를 소스 물질로 하여 플라즈마 강화 화학기상증착(Plasma Enhanced Chemical Vapor Deposit) 방식으로 증착된 실리콘 옥사이드(SiO2)로 이루어질 수 있다. In addition, the first
또한, 에지 영역은 웨이퍼의 최외각으로부터 2mm까지일 수 있다.In addition, the edge region may be up to 2 mm from the outermost portion of the wafer.
또한, 코발트층을 형성하는 단계 이후에, 활성화 영역의 웨이퍼 상에 웨이퍼와 반응하여 형성되는 코발트 살리사이드를 형성시키고 남은 잔여 코발트층을 제거하는 단계를 더 포함할 수 있다.Further, after the forming of the cobalt layer, the method may further include forming a cobalt salicide formed by reacting with the wafer on the wafer of the activation region and removing the remaining cobalt layer.
또하, 잔여 코발트층을 제거하는 단계 이후에, 에지 영역에 제 2 절연막을 형성시키는 단계를 더 포함할 수 있다.Further, after removing the remaining cobalt layer, the method may further include forming a second insulating layer in the edge region.
본 발명의 실시예에 따른 반도체 소자의 제조방법은 웨이퍼의 절연막 상에 네거티브 포토레지스트층을 형성하여, 웨이퍼 에지 노광 후에도 웨이퍼 에지 영역에 네거티브 포토레지스트 및 절연막을 남겨둘 수 있다. 스트리퍼에 의해 네거티브 포토레지스트가 제거되더라도 웨이퍼의 에지 영역에 절연막이 남아 이후에 적층되는 코발트층에 의해 웨이퍼와 코발트층이 만나 코발트 살리사이드가 형성되는 것을 방지할 수 있다. 따라서 기존 웨이퍼 에지 영역에서 코발트 살리사이드와 코발트 살리사이드 상에 적층되는 절연막과의 결합력 문제로 인해 코발트 살리사이드 상의 절연막이 필링되어 웨이퍼의 활성화 영역으로 들어가 결함이 생기는 것을 방지할 수 있는 효과가 있다.In the method of manufacturing a semiconductor device according to an embodiment of the present invention, a negative photoresist layer may be formed on an insulating film of a wafer, so that the negative photoresist and the insulating film may be left in the wafer edge region even after the wafer edge exposure. Even if the negative photoresist is removed by the stripper, an insulating film remains in the edge region of the wafer to prevent cobalt salicide from forming between the wafer and the cobalt layer by a cobalt layer that is subsequently stacked. Therefore, due to the problem of the bonding force between the cobalt salicide and the insulating film stacked on the cobalt salicide in the wafer edge region, the insulating film on the cobalt salicide is peeled and enters the active region of the wafer to prevent defects from occurring.
후술하는 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Details of the embodiments described below are included in the detailed description and drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예에 따른 반도체 소자의 제조방법에 대하여 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor device according to various embodiments of the present disclosure will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시예에 따른 반도체 소자(100)의 평면도이다.1 is a plan view of a
도 1을 참조하면, 본 발명의 일 실시예에 따른 반도체 소자(100)는 제품화될 수 있는 트랜지스터 등의 소자가 형성될 수 있는 활성화 영역(A) 및 활성화 영역(A) 외부에 위치하는 에지 영역(E)으로 구분될 수 있다. 활성화 영역(A)에는 하나의 트랜지스터가 될 수 있는 다이(D)가 다수개 존재할 수 있다.Referring to FIG. 1, the
도 2 내지 도 9는 본 발명의 일 실시예에 따른 반도체 소자(100)의 제조방법을 설명하기 위한 도이다. 참고로, 반도체 소자(100)의 중앙부는 활성화 영역(A)이고, 양 측부가 에지 영역(E)이다. 보다 상세하게 도 2 내지 도 9에서 도시하고 있는 활성화 영역(A)은 하나의 다이(D)를 나타내고 에지 영역(E)은 웨이퍼(10)의 외 주부로부터 2mm가 될 수 있다.2 to 9 are views for explaining a method of manufacturing a
도 2 및 도 3을 참조하면, 반도체 소자(100)의 베이스가 되는 웨이퍼(10)(기판라고도 함) 상에 제 1 절연막(20)을 형성시킬 수 있다. 웨이퍼(10)는 실리콘 단결정으로 이루어질 수 있고, 제 1 절연막(20)은 TEOS(Tetra Ethyl Ortho Silicate)를 소스 물질로 하여 플라즈마 강화 화학기상증착(Plasma Enhanced Chemical Vapor Deposit) 방식으로 증착된 실리콘 옥사이드(SiO2)로 이루어질 수 있다. 제 1 절연막(20) 상에는 포토레지스트(PR, Photo Resist)가 형성될 수 있다. 본 발명에서 사용되는 포토레지스트는 네거티브 포토레지스트(30)이다. 네거티브 포토레지스트(30)는 빛을 받으면, 현상을 하여도 제거되지 않는 특성을 가지는 물질이다. 이하에서 본 발명의 일 실시예에서 네거티브 포토레지스트(30)와 반도체 소자(100)와의 관계를 상세히 설명하기로 한다.2 and 3, the first
도 4 및 도 5를 참조하면, 반도체 소자(100)의 활성화 영역(A)을 패터닝하기 위한 노광 공정 및 에지 영역(E)의 네거티브 포토레지스트(30)를 노광하는 웨이퍼 에지 노광(WEE, Wafer Edge Exposure) 공정을 진행한다. 이후 현상 공정을 통해 빛이 조사되지 않은 네거티브 포토레지스트를 제거한다. 활성화 영역(A)에서는 제 1 절연막 중에서 웨이퍼(10) 상에 남아야 할 부분과 대응하는 네거티브 포토레지스트(30b)만이 제 1 절연막 상에 남아있게 된다. 이 때 에지 영역(E)의 네거티브 포토레지스트(30a)는 노광된 상태이므로 현상에 의해서도 남아있게 된다.4 and 5, an exposure process for patterning the active region A of the
상기 네거티브 포토레지스트(30)의 현상 공정이 끝나면, 제 1 절연막(20)을 패터닝하기 위한 에칭공정을 수행한다. 에칭공정은 건식 식각 또는 습식 식각 중 어떤 방법을 수행하더라도 좋다. 에칭공정을 통해 활성화 영역(A)에서 네거티브 포토레지스트가 남지 않은 부분과 대응하는 제 1 절연막의 일부가 제거될 수 있다. 이 때, 에지 영역(E)의 제 1 절연막(20a)은 상부에 네거티브 포토레지스트(30a)가 형성되어 있으므로 에칭시 보호될 수 있다.After the development process of the
이후, 활성화 영역(A)의 제 1 절연막(20b)이 모두 패터닝되고 난 후에 스트리퍼로 남아있는 네거티브 포토레지스트(30a, 30b)를 모두 제거한다.Thereafter, after the first
도 6 내지 도 9를 참조하면, 반도체 소자(100)의 에지 영역(E) 및 활성화 영역(A)에 코발트층(40)을 형성한다. 코발트층(40)은 활성화 영역(A)에서 게이트, 소스 또는 드레인 영역에 코발트 살리사이드(50)를 형성시키기 위하여 형성되지만, 공정의 편의상 전면증착 방식으로 인해 에지 영역(E)에도 형성될 수 있다.6 to 9, the
상기 활성화 영역(A)의 웨이퍼(10) 상에 형성된 코발트층(40)은 열처리 공정을 통해 웨이퍼(10) 상부 및 내부에 코발트 살리사이드(50)화 될 수 있다. 활성화 영역(A)의 게이트, 소스, 드레인 영역에 코발트 살리사이드(50)를 형성시키는 공정은 본 발명의 기술적 사상이 아니므로 자세한 설명은 생략하기로 한다. 이후, 코발트 살리사이드(50)를 형성시키고 남은 잔여 코발트층(40a)을 제거한다. The
이 때, 상기 에지 영역(E)에는 네거티브 포토레지스트(30a)에 의해 보호된 제 1 절연막(20a)이 형성되어 있기 때문에, 에지 영역(E)이 코발트 살리사이드화되 는 것을 방지하는 배리어가 될 수 있다. 따라서 에지 영역(E)에는 코발트 살리사이드가 형성되지 않는다.At this time, since the first
따라서, 에지 영역(E)에 산화막으로 이루어지는 제 2 절연막(60)이 형성되더라도 제 2 절연막(60)은 제 1 절연막(20a) 상에 형성되게 된다. 따라서, 기존 에지 영역(E)에서 코발트 살리사이드가 형성되어, 코발트 살리사이드와 코발트 살리사이드 상에 적층되는 절연막과의 결합력이 약해 절연막이 필링되어 웨이퍼의 활성화 영역으로 들어가 결함이 형성되는 것을 방지할 수 있다.Therefore, even if the second
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains can understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features. will be. Therefore, it should be understood that the above-described embodiments are to be considered in all respects as illustrative and not restrictive, the scope of the invention being indicated by the appended claims rather than the foregoing description, It is intended that all changes and modifications derived from the equivalent concept be included within the scope of the present invention.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 평면도이다.1 is a plan view of a semiconductor device according to an embodiment of the present invention.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 도이다.2 to 9 are diagrams for describing a method of manufacturing a semiconductor device according to an embodiment of the present invention.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080115221A KR100996314B1 (en) | 2008-11-19 | 2008-11-19 | Manufacturing method for Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080115221A KR100996314B1 (en) | 2008-11-19 | 2008-11-19 | Manufacturing method for Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100056174A KR20100056174A (en) | 2010-05-27 |
KR100996314B1 true KR100996314B1 (en) | 2010-11-23 |
Family
ID=42280377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080115221A KR100996314B1 (en) | 2008-11-19 | 2008-11-19 | Manufacturing method for Semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100996314B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916722B (en) * | 2010-07-23 | 2014-11-26 | 上海华虹宏力半导体制造有限公司 | Method for preventing metallic coatings at edges of wafers from peeling |
CN106935482A (en) * | 2015-12-30 | 2017-07-07 | 上海微电子装备(集团)股份有限公司 | A kind of guard method of silicon chip edge chip and photoetching exposure device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217184A (en) | 2000-02-04 | 2001-08-10 | Nec Corp | Method of manufacturing semiconductor device |
-
2008
- 2008-11-19 KR KR1020080115221A patent/KR100996314B1/en not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217184A (en) | 2000-02-04 | 2001-08-10 | Nec Corp | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20100056174A (en) | 2010-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9159579B2 (en) | Lithography using multilayer spacer for reduced spacer footing | |
JP6370139B2 (en) | FINFET structure dopant implantation method | |
US7319073B2 (en) | Method of reducing silicon damage around laser marking region of wafers in STI CMP process | |
US10734284B2 (en) | Method of self-aligned double patterning | |
KR100996314B1 (en) | Manufacturing method for Semiconductor device | |
JP2007027681A (en) | Method for manufacturing semiconductor device | |
US10095115B2 (en) | Forming edge etch protection using dual layer of positive-negative tone resists | |
JP2007180475A (en) | Method of manufacturing semiconductor device utilizing amorphous carbon | |
WO2019104836A1 (en) | Method for producing tft substrate | |
US7977033B2 (en) | Method of forming pattern of semiconductor device | |
JPH09232315A (en) | Manufacture of semiconductor device | |
CN102456542A (en) | Semiconductor manufacturing process | |
CN102270571B (en) | The manufacture method of semiconductor device | |
TWI798771B (en) | Photomask and manufacturing method of interconnect | |
US20230036420A1 (en) | Method of forming a pattern | |
US8940641B1 (en) | Methods for fabricating integrated circuits with improved patterning schemes | |
JP2011029562A (en) | Processing method of semiconductor-wafer end face, and manufacturing method of semiconductor device | |
KR100617066B1 (en) | Method for manufacturing of semiconductor device | |
KR20100079576A (en) | Method for manufacturing a semiconductor device | |
US20130181320A1 (en) | Manufacturing Techniques for Workpieces with Varying Topographies | |
TWI625786B (en) | Semiconductor device manufacturing method and semiconductor manufacturing device | |
KR100752171B1 (en) | Method of Fabricating Semiconductor Device | |
US8623229B2 (en) | Manufacturing techniques to limit damage on workpiece with varying topographies | |
TWI451477B (en) | Semiconductor process | |
KR101095041B1 (en) | Method for forming the fine pattern of semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |