KR100992308B1 - Multi-layer Circuit Substrate - Google Patents

Multi-layer Circuit Substrate Download PDF

Info

Publication number
KR100992308B1
KR100992308B1 KR1020090007066A KR20090007066A KR100992308B1 KR 100992308 B1 KR100992308 B1 KR 100992308B1 KR 1020090007066 A KR1020090007066 A KR 1020090007066A KR 20090007066 A KR20090007066 A KR 20090007066A KR 100992308 B1 KR100992308 B1 KR 100992308B1
Authority
KR
South Korea
Prior art keywords
circuit board
substrate
image sensor
multilayer circuit
substrate layer
Prior art date
Application number
KR1020090007066A
Other languages
Korean (ko)
Other versions
KR20100087976A (en
Inventor
정웅태
엄재기
김현진
한선용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090007066A priority Critical patent/KR100992308B1/en
Publication of KR20100087976A publication Critical patent/KR20100087976A/en
Application granted granted Critical
Publication of KR100992308B1 publication Critical patent/KR100992308B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층 회로기판의 실장면 상에 형성되는 포토 솔더 레지스트(PSR)가 부분적으로 뭉치는 것을 방지하여 다층 회로기판의 평탄도를 유지함으로써 실장되는 이미지 센서의 틸트발생을 최소화하는 다층 회로기판에 관한 것이다.The present invention is to provide a multilayer circuit board which minimizes the generation of tilt of the image sensor mounted by maintaining the flatness of the multilayer circuit board by preventing the photo solder resist (PSR) formed on the mounting surface of the multilayer circuit board to partially aggregate. It is about.

본 발명에 따른 다층 회로기판은 복수개의 내부기판 레이어와, 이미지 센서가 실장되어 기판 단자와 전기적으로 연결되는 상부기판 레이어의 적층구조로 이루어지는 기판 본체부; 및 상기 상부기판 레이어에 도포되는 포토 솔더 레지스트(Photo Solder Resist, PSR)를 일부 수용하여 균일한 평탄도를 유지하도록 상기 상부기판 레이어에 인쇄된 회로패턴에 음각(陰刻)형성되는 복수개의 수용부;를 포함한다.A multilayer circuit board according to the present invention includes a substrate main body part having a laminated structure of a plurality of internal substrate layers and an upper substrate layer on which an image sensor is mounted and electrically connected to the substrate terminals; And a plurality of accommodating parts formed in a circuit pattern printed on the upper substrate layer so as to accommodate a part of a photo solder resist (PSR) applied to the upper substrate layer to maintain uniform flatness. It includes.

인쇄회로기판, 포토 솔더 레지스트, 회로패턴, 이미지 센서 Printed circuit board, photo solder resist, circuit pattern, image sensor

Description

다층 회로기판{Multi-layer Circuit Substrate }Multi-layer Circuit Substrate}

본 발명은 다층 회로기판에 관한 것으로서, 보다 상세하게는 전자 기기, 전기 기기 및 통신 기기에 사용되어 장착되는 실장부품의 틸트(tilt)발생을 최소화하도록 평탄도를 유지하는 다층 회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board, and more particularly, to a multilayer circuit board that maintains flatness to minimize tilt of mounting components used for mounting in electronic devices, electrical devices, and communication devices.

일반적으로 다층 회로기판은 다수개의 회로 적층체를 적층 형성하고, 각각의 회로를 상호 연결하는 다층구조로 된 것으로서, 회로를 고집적도로 구성할 수 있으며, 회로기판을 소형화할 수 있다는 장점이 있어 반도체 장치 분야, 전기-전자장치 분야 등에 널리 사용되고 있다. In general, a multilayer circuit board has a multilayer structure in which a plurality of circuit stacks are stacked and interconnected with each other. The multilayer circuit board has a merit that the circuit can be highly integrated and the circuit board can be miniaturized. It is widely used in the field, electric-electronic device and the like.

최근 휴대용 단말기의 기술발전에 따라 카메라 모듈을 장착한 다양한 제품들이 출시되고 있으며, 카메라 모듈에 적용되는 다층 회로기판의 경우 이미지 센서를 실장하여 렌즈를 통해 촬상된 이미지가 집광되어 전기적 신호로 변환되도록 한 후 이를 외부의 디스플레이로 전송한다.Recently, with the development of the portable terminal, various products equipped with a camera module have been released. In the case of a multilayer circuit board applied to the camera module, an image sensor is mounted so that an image captured by the lens is collected and converted into an electrical signal. It is then sent to an external display.

이러한 카메라 모듈은 종래의 30만 화소급에서 현재의 800만 화소 이상의 고화소로 기술개발이 진행되면서 이미지 센서의 픽셀(pixel) 사이즈가 더욱 작아짐에 따라 렌즈와 이미지 센서면 사이의 틸트(tilt)가 해상도 편차에 민감한 영향을 주는 요인으로 작용한다. As the camera module develops the technology from the conventional 300,000 pixel class to the high pixel of 8 million pixels or more, as the pixel size of the image sensor becomes smaller, the tilt between the lens and the image sensor surface varies. It acts as a factor affecting sensitively.

실제로 3.2㎛ 수준의 픽셀 사이즈에서는 고려되지 않았던 이러한 렌즈와 이미지 센서 사이의 틸트가 1.4㎛ 수준의 픽셀 사이즈 제품에서는 도(degree)단위가 아닌 분(minute, 1 degree=60minutes)단위로 세분화 되어 관리되고 있다.In fact, the tilt between the lens and the image sensor, which was not considered at the pixel size of 3.2 μm, is subdivided and managed in units of minutes, 1 degree = 60 minutes, rather than degrees in the 1.4 μm pixel size product. have.

따라서, 이미지 센서를 회로기판 상에 실장하는데 있어 틸트의 발생을 최소화할 수 있는 기술개발이 요구되고 있다.Therefore, there is a demand for technology development that can minimize the occurrence of tilt in mounting the image sensor on a circuit board.

본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로, 그 목적은 다층 회로기판의 실장면 상에 형성되는 포토 솔더 레지스트(PSR)가 부분적으로 뭉치는 것을 방지하여 다층 회로기판의 평탄도를 유지함으로써 실장되는 이미지 센서의 틸트(tilt)발생을 최소화하는 다층 회로기판을 제공하는데 있다.The present invention is to solve the above problems of the prior art, the purpose is to prevent the photo solder resist (PSR) formed on the mounting surface of the multi-layer circuit board partially agglomerated to maintain the flatness of the multi-layer circuit board The present invention provides a multilayer circuit board which minimizes the generation of tilt of the mounted image sensor.

본 발명의 실시예에 따른 다층 회로기판은 복수개의 내부기판 레이어와, 이미지 센서가 실장되어 기판 단자와 전기적으로 연결되는 상부기판 레이어의 적층구조로 이루어지는 기판 본체부; 및 상기 상부기판 레이어에 도포되는 포토 솔더 레지스트(Photo Solder Resist, PSR)를 일부 수용하여 균일한 평탄도를 유지하도록 상기 상부기판 레이어에 인쇄된 회로패턴에 음각(陰刻)형성되는 복수개의 수용부;를 포함할 수 있다.Multi-layered circuit board according to an embodiment of the present invention is a substrate body portion consisting of a laminated structure of a plurality of internal substrate layers, and an upper substrate layer mounted on the image sensor and electrically connected to the substrate terminal; And a plurality of accommodating parts formed in a circuit pattern printed on the upper substrate layer so as to accommodate a part of a photo solder resist (PSR) applied to the upper substrate layer to maintain uniform flatness. It may include.

또한, 상기 수용부는 상기 기판 단자와 연결되는 상기 회로패턴의 배선을 따라 상부기판 레이어의 중심부를 향해 연장되어 상기 기판 단자의 크기보다 넓은 크기의 사이즈로 형성되는 내부패턴에만 형성될 수 있다.In addition, the accommodating portion may be formed only in the inner pattern extending along the wiring of the circuit pattern connected to the substrate terminal toward the center of the upper substrate layer and having a size larger than that of the substrate terminal.

또한, 상기 수용부는 상기 회로패턴의 두께보다 작은 깊이로 함몰형성되거나, 상기 회로패턴을 관통하여 형성될 수 있다.In addition, the accommodating portion may be recessed to a depth smaller than the thickness of the circuit pattern or may be formed through the circuit pattern.

또한, 상기 수용부는 일정한 간격으로 이격되어 연속하여 배열될 수 있다.In addition, the accommodation portion may be arranged in succession spaced at regular intervals.

또한, 상기 포토 솔더 레지스트는 상기 기판 단자가 외부로 노출되어 이미지 센서와 전기적으로 연결되도록 상기 기판 단자를 제외하고 도포될 수 있다.In addition, the photo solder resist may be applied except for the substrate terminal such that the substrate terminal is exposed to the outside and electrically connected to the image sensor.

본 발명에 따른 다층 회로기판은 다층 회로기판의 실장면 상에 형성되는 포토 솔더 레지스트(PSR)가 실장면을 따라 균일하게 분포되지 못하고 부분적으로 뭉치는 것을 방지하여 다층 회로기판의 평단도가 균일하게 유지되도록 하는 것이 가능하다.The multilayer circuit board according to the present invention prevents the photo solder resist (PSR) formed on the mounting surface of the multilayer circuit board from being uniformly distributed along the mounting surface and partially agglomeration so that the flatness of the multilayer circuit board is uniform. It is possible to keep it.

또한, 다층 회로기판의 실장면의 평탄도를 균일하게 유지함으로써 실장되는 이미지 센서의 틸트(tilt)발생을 방지하여 제품의 해상도 개선은 물론 작동의 신뢰성이 향상되는 효과를 가진다.In addition, by keeping the flatness of the mounting surface of the multilayer circuit board uniformly, it is possible to prevent the generation of tilt of the mounted image sensor, thereby improving the resolution of the product and improving the reliability of the operation.

본 발명에 따른 다층 회로기판의 실시예에 관한 구체적인 사항을 도면을 참조하여 설명한다.DETAILED DESCRIPTION OF EMBODIMENTS Specific details regarding embodiments of a multilayer circuit board according to the present invention will be described with reference to the drawings.

도 1은 본 발명의 실시예에 따른 다층 회로기판을 개략적으로 나타내는 사시도이고, 도 2는 도 1에 도시한 다층 회로기판에서 기판 본체부를 나타내는 결합 사시도이며, 도 3은 도 1에 도시한 다층 회로기판에서 기판 본체부를 나타내는 평면도이다.1 is a perspective view schematically illustrating a multilayer circuit board according to an exemplary embodiment of the present invention, FIG. 2 is a perspective view illustrating a substrate main body in the multilayer circuit board illustrated in FIG. 1, and FIG. 3 is a multilayer circuit diagram illustrated in FIG. 1. It is a top view which shows the board | substrate main body part from a board | substrate.

도 1 내지 도 3에서 도시한 바와 같이 본 발명의 실시예에 따른 다층 회로기 판은 기판 본체부(100) 및 수용부(130)를 포함하여 구성된다.As illustrated in FIGS. 1 to 3, the multilayer circuit board according to the exemplary embodiment of the present invention includes a substrate main body 100 and a receiving unit 130.

상기 기판 본체부(100)는 통상의 사각 판형을 가지며, 복수개의 내부기판 레이어(112,113,114)와 상부기판 레이어(111)가 일정한 순서로 적층되어 형성되는 적층구조로 이루어진다.The substrate main body 100 has a general rectangular plate shape, and has a laminated structure in which a plurality of internal substrate layers 112, 113, and 114 and the upper substrate layer 111 are stacked in a predetermined order.

상기 내부기판 레이어(112,113,114)는 일측면에 내부회로(121)가 인쇄되고, 각 레이어 사이의 전기적 연결을 위한 비아홀(104)이 관통형성되며, 복수개가 순차적으로 적층되어 적층체를 이룬다.The inner substrate layers 112, 113, and 114 are printed with an internal circuit 121 on one side thereof, and a via hole 104 for electrical connection between the layers is formed therethrough, and a plurality of layers are sequentially stacked to form a stack.

상기 상부기판 레이어(111)는 상기 내부기판 레이어(112,113,114)의 적층체의 최상층에 적층되며, 이미지 센서(10)가 실장되는 실장면(A)에는 회로패턴(120) 및 상기 이미지 센서(10)와 전기적으로 연결되는 기판 단자(10)가 각각 형성된다.The upper substrate layer 111 is stacked on the uppermost layer of the stack of the inner substrate layers 112, 113, and 114, and the circuit pattern 120 and the image sensor 10 are mounted on the mounting surface A on which the image sensor 10 is mounted. Substrate terminals 10 are formed to be electrically connected to each other.

상기 내부기판 레이어(112,113,114)와 상부기판 레이어(111)는 모두 동일한 재질의 수지기판으로 형성되며, 크기 및 형상이 실질적으로 서로 동일하다. 즉, 배치위치 및 형성되는 회로패턴의 구조만 상이할 뿐 동일한 수지기판으로 형성된다.The inner substrate layers 112, 113, 114 and the upper substrate layer 111 are all formed of a resin substrate of the same material, and have substantially the same size and shape. That is, only the arrangement position and the structure of the formed circuit pattern are different but are formed of the same resin substrate.

본 발명의 바람직한 실시예에서는 상기 내부기판 레이어(112,113,114)와 상부기판 레이어(111)가 수지기판으로 이루어지는 것으로 설명하나, 이에 한정하는 것은 아니며 세라믹 그린시트로 이루어지는 것도 가능하다.In the preferred embodiment of the present invention, the inner substrate layers 112, 113, and 114 and the upper substrate layer 111 are described as being made of a resin substrate, but are not limited thereto, and may be made of ceramic green sheets.

상기 내부기판 레이어(112,113,114)와 상부기판 레이어(111)의 모서리 부근에는 동일한 위치에 가이드홀(106)을 관통형성하여 다층 회로기판 상에 카메라 모듈의 하우징(미도시)이 정확한 위치에서 용이하게 결합할 수 있도록 안내한다.Guide holes 106 are formed in the same position near the edges of the internal substrate layers 112, 113, 114 and the upper substrate layer 111 so that the housing (not shown) of the camera module is easily coupled at the correct position on the multilayer circuit board. Guide them to do so.

이때, 상기 가이드홀(106)은 동일한 크기 및 형상으로 관통형성하는 것이 바 람직하며, 각 레이어에 상기 가이드홀(106)을 개별적으로 형성하여 적층하는 것은 물론, 적층된 레이어에 상기 가이드홀(106)을 한번에 관통형성하여 구비하는 것도 가능하다.In this case, it is preferable that the guide holes 106 are formed through the same size and shape, and the guide holes 106 are formed separately in each layer and laminated, as well as the guide holes 106 in the stacked layers. ) May be provided by passing through at a time.

한편, 회로패턴(120)과 기판 단자(102)가 형성되는 회로기판 상에는 비도전성 절연물질인 포토 솔더 레지스트(Photo Solder Resist, PSR)(140)를 도포하여 실장되는 이미지 센서(10)의 하부면과 전기적으로 연결되는 것을 차단한다.On the other hand, the lower surface of the image sensor 10 is applied by applying a photo solder resist (PSR) 140 which is a non-conductive insulating material on the circuit board on which the circuit pattern 120 and the substrate terminal 102 are formed. To isolate the electrical connection to the

따라서, 다층 회로기판 상에 실장되는 이미지 센서(10)에서 틸트(tilt)발생을 방지하기 위해서는 PSR(140)이 균일하게 도포되어 균일한 평탄도를 유지하는 것이 매우 중요하며, 이를 위해 본 발명에서는 수용부(130)를 형성하여 이를 해결한다.Therefore, in order to prevent tilt in the image sensor 10 mounted on the multilayer circuit board, it is very important that the PSR 140 is uniformly applied to maintain uniform flatness. Forming the receiving portion 130 to solve this.

도면에서와 같이, 상기 수용부(130)는 상기 상부기판 레이어(111)에 도포되는 PSR(140)을 일부 수용하여 균일한 평탄도를 유지하도록 상부기판 레이어(111)에 인쇄된 상기 회로패턴(120)에 복수개로 음각(陰刻)형성된다.As shown in the drawing, the accommodating part 130 accommodates a portion of the PSR 140 applied to the upper substrate layer 111 to maintain the uniform flatness. 120 is formed in a plurality of intaglio.

그리고, 상기 수용부(130)는 상기 기판 단자(102)와 연결되는 상기 회로패턴의 배선(122)을 따라 상부기판 레이어(111)의 중심부를 향해 연장되어 상기 기판 단자(102)의 크기보다 넓은 크기의 사이즈로 형성되는 내부패턴(124)에만 형성된다.The accommodating part 130 extends toward the center of the upper substrate layer 111 along the wiring 122 of the circuit pattern connected to the substrate terminal 102 and is wider than the size of the substrate terminal 102. It is formed only in the inner pattern 124 formed in the size of the size.

즉, 회로패턴(120) 중 폭이 좁은 미세선 형상으로 형성되는 배선(122)과 달리 내부패턴(124)은 상부기판 레이어(111)의 중심부에서 상대적으로 넓은 면적을 차지하며 형성되며, 수용부(130)를 이러한 내부패턴(124)에 형성함으로써 도포되는 PSR(140)을 일부 수용하도록 하여 PSR(140)이 뭉치지 않고 균일하게 분포될 수 있도록 한다.That is, unlike the wiring 122 having a narrow fine line shape among the circuit patterns 120, the inner pattern 124 is formed to occupy a relatively large area at the center of the upper substrate layer 111, and includes a receiving portion. The 130 is formed in the inner pattern 124 to accommodate a part of the applied PSR 140 so that the PSR 140 can be uniformly distributed without being agglomerated.

따라서, 종래 PSR을 기판상에 도포하는 경우 회로패턴(120)이 형성된 부분이 그렇지 않은 부분에 비해 두께가 상대적으로 두꺼워 PSR(140)이 균일하게 도포되지 못하고, 특히 기판의 중심부에 넓은 면적으로 형성되는 내부패턴(124)에서는 PSR이 부분적으로 뭉치는 현상이 발생하여 기판의 평탄도가 균일해지지 못하는 문제를 효과적으로 해결하는 것이 가능하다.Therefore, when the conventional PSR is applied onto the substrate, the portion where the circuit pattern 120 is formed is relatively thicker than the portion where the PSR 140 is not formed, so that the PSR 140 may not be uniformly applied, particularly in the center of the substrate. In the internal pattern 124, the PSR partially aggregates, and thus the flatness of the substrate may not be uniform.

이를 통해 다층 회로기판의 실장면의 평탄도를 균일하게 유지함으로써 실장되는 이미지 센서(10)의 틸트발생을 방지하여 제품의 해상도 개선은 물론 작동의 신뢰성이 향상되는 효과를 얻을 수 있다.As a result, by maintaining the flatness of the mounting surface of the multilayer circuit board uniformly, it is possible to prevent the generation of the tilt of the mounted image sensor 10, thereby improving the resolution of the product and improving the reliability of the operation.

한편, 상기 수용부(130)는 일정한 간격으로 이격되어 연속하여 배열되며, 상기 회로패턴(120)의 두께보다 작은 깊이로 함몰형성되거나, 상기 회로패턴(120)을 관통하여 형성될 수 있다.On the other hand, the accommodating part 130 may be spaced apart at regular intervals and continuously arranged, and may be recessed to a depth smaller than the thickness of the circuit pattern 120 or may be formed through the circuit pattern 120.

그리고, 상기 수용부(130)를 비도전성 재질의 물질로 채우거나 막아 상기 회로패턴(120)의 표면에 도포되는 PSR(140)의 양 및 평탄도에 따라서 상기 수용부(130)의 갯수를 조절하여 균일한 평탄도가 유지되도록 조정할 수 있다.In addition, the number of the accommodating parts 130 is adjusted according to the amount and flatness of the PSR 140 applied to the surface of the circuit pattern 120 by filling or blocking the accommodating part 130 with a non-conductive material. Can be adjusted to maintain uniform flatness.

도 4에서와 같이, 상기 수용부(130)를 포함하여 회로패턴(120) 및 상부기판 레이어(111)의 실장면(A)에 도포되는 PSR(140)은 상기 기판 단자(102)가 외부로 노출되어 상기 이미지 센서(10)의 센서 단자(12)와 와이어 본딩을 통해 전기적으로 연결되도록 상기 기판 단자(102)를 제외하고 도포된다.As shown in FIG. 4, the PSR 140 coated on the mounting surface A of the circuit pattern 120 and the upper substrate layer 111 including the accommodating part 130 has the substrate terminal 102 facing outward. Except for the substrate terminal 102 to be exposed and electrically connected to the sensor terminal 12 of the image sensor 10 through wire bonding.

따라서, 다층 회로기판 상에 도포되는 PSR(140)은 기판 단자(102)를 제외하고 기판의 전면에 도포되되 수용부(130)를 통해 PSR(140)이 균일하게 도포됨으로써 기판의 평탄도가 균일하게 유지된다.Therefore, the PSR 140 applied on the multilayer circuit board is applied to the entire surface of the substrate except for the substrate terminal 102, but the PSR 140 is uniformly applied through the receiving portion 130, thereby providing a uniform flatness of the substrate. Is maintained.

그리고, 상기 PSR(140)이 도포된 기판 상에 이미지 센서(10)가 실장되는 경우 틸트가 발생하지 않아 상기 이미지 센서(10)의 윈도우(11)로 입사되는 영상이 우수한 해상도를 가진다.In addition, when the image sensor 10 is mounted on the substrate coated with the PSR 140, no tilt occurs, so that an image incident on the window 11 of the image sensor 10 has excellent resolution.

도 1은 본 발명의 실시예에 따른 다층 회로기판을 개략적으로 나타내는 사시도이다.1 is a perspective view schematically illustrating a multilayer circuit board according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시한 다층 회로기판에서 기판 본체부를 나타내는 결합 사시도이다.FIG. 2 is a perspective view illustrating a substrate body in the multilayer circuit board of FIG. 1.

도 3은 도 1에 도시한 다층 회로기판에서 기판 본체부를 나타내는 평면도이다.3 is a plan view illustrating a substrate main body in the multilayer circuit board illustrated in FIG. 1.

도 4a, b는 도 1에 도시한 다층 회로기판 상에 PSR이 도포된 상태를 개략적으로 나타내는 평면도 및 단면도이다.4A and 4B are a plan view and a sectional view schematically showing a state in which PSR is applied on the multilayer circuit board shown in FIG.

Claims (5)

복수개의 내부기판 레이어와, 이미지 센서가 실장되어 기판 단자와 전기적으로 연결되는 상부기판 레이어의 적층구조로 이루어지는 기판 본체부; 및A substrate main body having a plurality of internal substrate layers and a stacked structure of an upper substrate layer on which an image sensor is mounted and electrically connected to the substrate terminals; And 상기 상부기판 레이어에 도포되는 포토 솔더 레지스트(Photo Solder Resist, PSR)를 일부 수용하여 균일한 평탄도를 유지하도록 상기 상부기판 레이어에 인쇄된 회로패턴에 음각(陰刻)형성되는 복수개의 수용부;A plurality of accommodating parts formed in a circuit pattern printed on the upper substrate layer so as to receive a part of photo solder resist (PSR) applied to the upper substrate layer to maintain uniform flatness; 를 포함하는 다층 회로기판.Multilayer circuit board comprising a. 제1항에 있어서,The method of claim 1, 상기 수용부는 상기 기판 단자와 연결되는 상기 회로패턴의 배선을 따라 상부기판 레이어의 중심부를 향해 연장되어 상기 기판 단자의 크기보다 넓은 크기의 사이즈로 형성되는 내부패턴에만 형성되는 것을 특징으로 하는 다층 회로기판.The accommodating part may be formed only on an inner pattern extending toward the center of the upper substrate layer along the wiring of the circuit pattern connected to the substrate terminal and formed to have a size larger than that of the substrate terminal. . 제1항에 있어서,The method of claim 1, 상기 수용부는 상기 회로패턴의 두께보다 작은 깊이로 함몰형성되거나, 상기 회로패턴을 관통하여 형성되는 것을 특징으로 하는 다층 회로기판.And the receiving portion is recessed to a depth smaller than the thickness of the circuit pattern, or is formed through the circuit pattern. 제1항에 있어서,The method of claim 1, 상기 수용부는 일정한 간격으로 이격되어 연속하여 배열되는 것을 특징으로 하는 다층 회로기판.The receiving part is a multilayer circuit board, characterized in that arranged in succession spaced at regular intervals. 제1항에 있어서,The method of claim 1, 상기 포토 솔더 레지스트는 상기 기판 단자가 외부로 노출되어 이미지 센서와 전기적으로 연결되도록 상기 기판 단자를 제외하고 도포되는 것을 특징으로 하는 다층 회로기판.And the photo solder resist is applied except for the substrate terminal so that the substrate terminal is exposed to the outside and electrically connected to the image sensor.
KR1020090007066A 2009-01-29 2009-01-29 Multi-layer Circuit Substrate KR100992308B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090007066A KR100992308B1 (en) 2009-01-29 2009-01-29 Multi-layer Circuit Substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090007066A KR100992308B1 (en) 2009-01-29 2009-01-29 Multi-layer Circuit Substrate

Publications (2)

Publication Number Publication Date
KR20100087976A KR20100087976A (en) 2010-08-06
KR100992308B1 true KR100992308B1 (en) 2010-11-05

Family

ID=42754316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090007066A KR100992308B1 (en) 2009-01-29 2009-01-29 Multi-layer Circuit Substrate

Country Status (1)

Country Link
KR (1) KR100992308B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080625A (en) * 2014-12-30 2016-07-08 엘지이노텍 주식회사 Camera module

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102053828B1 (en) * 2012-12-12 2019-12-09 엘지이노텍 주식회사 Printed Circuit Board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160080625A (en) * 2014-12-30 2016-07-08 엘지이노텍 주식회사 Camera module
KR102340776B1 (en) * 2014-12-30 2021-12-20 엘지이노텍 주식회사 Camera module
KR20210154951A (en) * 2014-12-30 2021-12-21 엘지이노텍 주식회사 Camera module
KR102467392B1 (en) 2014-12-30 2022-11-14 엘지이노텍 주식회사 Camera module

Also Published As

Publication number Publication date
KR20100087976A (en) 2010-08-06

Similar Documents

Publication Publication Date Title
US7755910B2 (en) Capacitor built-in interposer and method of manufacturing the same and electronic component device
KR100856209B1 (en) Printed circuit board with embedded integrated circuit and method for fabricating thereof
JP5230997B2 (en) Semiconductor device
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
US20080079829A1 (en) Camera module and method for manufacturing same
WO2014156353A1 (en) Camera module
US20140185257A1 (en) Printed circuit board with embedded component and method for manufacturing same
US20200196446A1 (en) Printed circuit board
US9629249B2 (en) Component-embedded substrate and communication module
KR101139368B1 (en) Camera module
KR100992308B1 (en) Multi-layer Circuit Substrate
JP6384647B1 (en) Electronic component, electronic device, and mounting method of electronic component
KR102494328B1 (en) Rigid flexible printed circuit board, display device and the manufacturing method of rigid flexible printed circuit board
JP6154154B2 (en) Laminated board
KR102053825B1 (en) Printed Circuit Board
JP7011563B2 (en) Circuit boards and electronic components
KR101224665B1 (en) Camera module
KR102237778B1 (en) Embedded printed circuit substrate
KR102053828B1 (en) Printed Circuit Board
JP3960905B2 (en) Surface mount type circuit module
KR100780189B1 (en) Camera module having substrate of non-shrink ltcc-m
KR20160116484A (en) Printed circuit board
KR20180023761A (en) Printed circuit board
JP2002171036A (en) Multilayer substrate
JP3850343B2 (en) Electronic component mounting board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 9