KR100989906B1 - A pad structure of integrated passive device for improving a contact resistance and a manufacturing method thereof - Google Patents
A pad structure of integrated passive device for improving a contact resistance and a manufacturing method thereof Download PDFInfo
- Publication number
- KR100989906B1 KR100989906B1 KR1020080061918A KR20080061918A KR100989906B1 KR 100989906 B1 KR100989906 B1 KR 100989906B1 KR 1020080061918 A KR1020080061918 A KR 1020080061918A KR 20080061918 A KR20080061918 A KR 20080061918A KR 100989906 B1 KR100989906 B1 KR 100989906B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- conductive metal
- pad
- layer
- photoresist
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 116
- 239000002184 metal Substances 0.000 claims abstract description 116
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000010949 copper Substances 0.000 claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000011810 insulating material Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010931 gold Substances 0.000 abstract description 13
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- -1 Contact Resistance Chemical compound 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 103
- 239000004065 semiconductor Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 229910052728 basic metal Inorganic materials 0.000 description 1
- 150000003818 basic metals Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
접촉저항 개선을 위한 집적 수동 소자용 패드 구조 및 그 제조 방법이 개시된다. 본 발명의 일 실시예에 따른 집적 수동 소자용 패드 제조 방법은, 기판 상부 일부에 구리 금속을 이용하여 수동 소자를 형성하는 단계; 상기 수동 소자 상부의 적어도 일부를 덮도록 패드용 도전 금속층을 형성하는 단계; 및 상기 패드용 도전 금속층의 상부에 절연재료를 도포하고, 상기 구리 금속의 노출이 없이 상기 도전 금속층만이 노출되도록 상기 절연재료상에 개구부를 형성하는 단계를 포함할 수 있다.Disclosed are a pad structure for an integrated passive device and a method of manufacturing the same for improving contact resistance. Method for manufacturing an integrated passive device pad according to an embodiment of the present invention, forming a passive device using a copper metal on a portion of the upper substrate; Forming a conductive metal layer for a pad to cover at least a portion of an upper portion of the passive element; And coating an insulating material on the pad conductive metal layer, and forming an opening on the insulating material such that only the conductive metal layer is exposed without exposing the copper metal.
집적 수동 소자(IPD), 패드, 벤조사이클로부텐(BCB), 접촉 저항, 금 Integrated Passive Device (IPD), Pads, Benzocyclobutene (BCB), Contact Resistance, Gold
Description
본 발명은 집적 수동 소자(IPD: Integrated Passive Device)용 패드 구조 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 IPD와 패드간의 접촉 저항을 줄이고, 수동 소자용의 별도 패드 및 콘택 비아 등을 구성하지 않아 구조가 단순해지고 칩 사이즈를 줄일 수 있는 접촉저항 개선을 위한 IPD용 패드 구조 및 그 제조 방법에 관한 것이다.The present invention relates to a pad structure for an integrated passive device (IPD) and a method of manufacturing the same, and more particularly, to reduce contact resistance between the IPD and the pad, and to configure a separate pad and contact via for a passive device. Therefore, the present invention relates to a pad structure for an IPD and a method of manufacturing the same for improving contact resistance which can simplify the structure and reduce the chip size.
최근 초고주파 대역의 수동 소자를 반도체 집적공정을 통해 칩(chip)으로 구현함으로써 모듈의 크기를 줄이고, 기존 SMT 공정을 삭제하여 능동형 칩과 동일한 패키지 방식을 통해 기존 모듈형태의 부품을 칩 부품화 하려는 시도가 이루어지고 있다. 이러한 부품은 대부분 기존 반도체 공정에서 수동 소자의 성능을 만족시킬 수 없었던 통신 시스템의 프론트-엔드(front-end) 부분에 사용되었던 것으로, 품질계수가 매우 높은 인덕터 및 커패시터가 요구되는 영역이다.Attempts to reduce the module size by implementing passive devices in the ultra-high frequency band into chips through semiconductor integrated process, and to eliminate the existing SMT process to make the components of the existing module type through the same package method as the active chip. Is being done. Most of these components were used in the front-end portion of a communication system that could not satisfy the performance of passive devices in a conventional semiconductor process, and an area in which inductors and capacitors having a high quality factor are required.
기존 반도체의 박막공정으로는 이러한 높은 품질계수의 수동 소자를 제조하 기 어려워 주로 세라믹 계열의 수동 부품이 사용되었는데, 이러한 세라믹 계열의 수동 부품은 기존 능동 반도체 칩과의 패키지 방식이 다르기 때문에 초고주파 모듈 구현에 있어서, 능동 소자 칩을 붙이고 와이어 본딩(wire-bonding) 하는 칩 패키지 방식과 세라믹 수동소자를 결합하는 SMT 공정을 모두 수행해야 하는 문제가 있다.In the existing semiconductor thin film process, it is difficult to manufacture these passive devices with high quality factor, and thus, ceramic-based passive components are mainly used. Since these ceramic-based passive components are packaged differently from existing active semiconductor chips, ultra-high frequency modules are realized. In the present invention, there is a problem in that both the chip package method of attaching and wire-bonding the active device chip and the SMT process of combining the ceramic passive device have to be performed.
최근 반도체 공정에서 기존 박막 대신 후막공정을 이용하고, 전도성이 높은 구리 계열의 금속을 사용함으로써, 기존 프론트-엔드(front-end) 영역의 세라믹 수동소자를 반도체 칩으로 집적하는 기술인 집적 수동 소자(IPD: integrated passive device)가 많이 개발되고 있다.In the semiconductor process, an integrated passive device (IPD), which is a technology for integrating a ceramic passive device in a front-end region into a semiconductor chip by using a thick film process instead of a conventional thin film and using a copper-based metal having high conductivity. There are a lot of integrated passive devices.
하지만, 이러한 IPD 공정에 있어 수동소자의 구현을 위해서는 구리(Cu)를 기본 금속으로 사용하고 있는데, 구리는 패키지 공정에서 사용되는 본딩용 와이어인 금(Au) 혹은 알루미늄(Al)과는 부착력(adhesion)이 좋지 않아 와이어 본딩을 위한 패드용 금속으로 사용할 수 없는 문제가 있다. 또한, 구리는 유전 물질 및 최종 보호 물질로 사용하는 에폭시 계열 소재[일례로 벤조사이클로부텐(BCB) 등]와의 접착도가 매우 나쁘고, 특히 유전 물질을 경화시키는 고온 공정에서는 구리가 산화되는 문제가 있기 때문에 패드용 금속으로 구리를 사용할 수가 없다.However, in the IPD process, copper (Cu) is used as a basic metal for implementing passive devices, and copper has an adhesion strength with gold (Au) or aluminum (Al), which is a bonding wire used in a packaging process. ), There is a problem that cannot be used as a pad metal for wire bonding. In addition, copper has a very poor adhesion with an epoxy-based material (for example, benzocyclobutene (BCB), etc.) used as a dielectric material and a final protective material, and there is a problem in that copper is oxidized in a high temperature process of curing a dielectric material. Therefore, copper cannot be used as the pad metal.
이런 이유로 기존의 IPD 공정에서는 구리를 인덕터 및 커패시터의 금속으로만 사용하고 별도의 패드 금속 패턴을 형성하며 수동 소자와 패드 금속의 연결을 위해서는 콘택 비아(contact via)를 통해 하부의 금속 층을 경유하여 연결하는 방법을 사용하고 있다.For this reason, in conventional IPD processes, copper is used only as a metal for inductors and capacitors, and a separate pad metal pattern is formed. For connection of passive elements and pad metal, a contact via is provided through a lower metal layer. I'm using the connection method.
도 1은 종래 일 실시예 기술에 따른 IPD의 단면도를 나타낸 것이다.1 is a cross-sectional view of an IPD according to a conventional embodiment technique.
도 1을 참조하면, 종래 IPD는 구리 금속의 수동 소자용 패드를 형성하기 위해, 기판(110) 상부에 패드 금속과 연결하기 위한 제1 금속층(120)을 형성하고, 제1 금속층(120) 상부에 제2 금속층(140)을 형성한 후 그 제2 금속층(140) 상부에 수동 소자(160)를 형성한다.Referring to FIG. 1, in the conventional IPD, a
한편, 층간 절연을 위한 절연층들(130, 150, 170)을 형성하는데, 가령 제1 금속층(120) 상부의 절연층(130), 제2 금속층(140) 상부의 제1 BCB층(150) 및 수동 소자(160)들 상부의 제2 BCB층(170)이 형성될 수 있다.Meanwhile,
여기서, 패드(180)는 최상층에 형성되는데, 도시된 바와 같이 구리 금속으로 된 수동 소자들(160)과 패드(180)를 연결하기 위해서는 패드(180) 하부에 절연층들을 식각하여 깊은 콘택 비아를 형성한 후 하부의 금속층(120)을 경유하여 연결하는 방법을 사용하였으며, 이를 위해서는 수동소자 패턴(160)의 하부에도 하부 금속 패턴(120)과의 연결을 위한 콘택 비아가 형성되어 제2 금속층(140)을 통하여 전기적 연결이 되어 있어야만 한다.Here, the
그러나, 이러한 구조에서는 콘택 비아를 사용하여야 하기 때문에 전기적으로 접촉저항이 증가하고, 콘택 비아의 저항을 낮추기 위해서는 콘택 비아 및 연결용 하부 금속 패턴(120)의 면적이 커야 하기 때문에 결국 평면상의 칩 사이즈가 필수적으로 증가하게 된다.However, in such a structure, contact vias must be used to increase electrical contact resistance, and in order to lower the resistance of the contact vias, the area of the contact vias and the
특히, IPD 공정에서는 유전 층이 매우 두껍기 때문에 접촉저항을 줄이기 위해서나 공정의 안정도를 위해서 상당한 크기(가령, 약 30[um] 이상이 바람직)의 콘 택 비아를 형성하여야 하는데, 유전물질의 두께 및 식각 공정 시 측벽 프로파일의 경사 등을 감안하면, 콘택 비아 하부의 충분한 접촉 면적을 얻기는 용이하지 않은 상황이다.In particular, in the IPD process, since the dielectric layer is very thick, it is necessary to form contact vias of considerable size (for example, about 30 [um] or more) to reduce contact resistance or process stability. Considering the inclination of the sidewall profile during the process, it is difficult to obtain a sufficient contact area under the contact via.
또한, 대 전류 구동 능력을 높이기 위해서는 콘택 비아의 저항뿐 아니라 하부 금속 패턴(120)의 저항도 낮아야 하는데, 이를 위해서는 하부 금속 패턴(120)의 두께를 증가시키거나 면적을 키워야 하는 문제가 있으며, 이는 칩 사이즈의 증가를 유발하는 다른 요인으로 작용하게 된다.In addition, in order to increase the high current driving capability, the resistance of the
상기와 같은 문제점을 해결하기 위하여 창안된 본 발명의 목적은, 수동 소자의 패드를 수동 소자 상부에 직접 형성하여 접촉 저항을 줄이고, 칩 사이즈를 줄일 수 있는 접촉저항 개선을 위한 IPD용 패드 구조 및 그 제조 방법을 제공하는데 있다.An object of the present invention was devised to solve the above problems, the pad structure for the IPD for improving the contact resistance to reduce the contact resistance, chip size by forming a pad of the passive element directly on the passive element and its It is to provide a manufacturing method.
보다 구체적인 본 발명의 실시예에 따른 다른 목적은, 수동 소자용 패드를 포토레지스트를 이용하여 수동 소자 상부에 직접 형성한 후 그 상부에 절연재료 층(가령, BCB)을 형성함으로써, 세정 공정에서 하부 구조가 손상되거나 큐어링 등의 공정 시 구리가 산화되는 등의 문제점을 방지하고, 공정 단가를 줄일 수 있는 접촉저항 개선을 위한 IPD용 패드 구조 및 그 제조 방법을 제공하는데 있다.Another object of a more specific embodiment of the present invention is to form a pad for a passive element directly on top of the passive element using a photoresist and then to form an insulating material layer (eg, BCB) thereon, whereby The present invention provides a pad structure for an IPD and a method of manufacturing the same for preventing contact such that copper is oxidized during a process such as damaged structure or curing, and reducing contact cost.
상기 목적을 달성하기 위한, 본 발명의 한 관점에 따른 집적 수동 소자용 패드 제조 방법은, 기판 상부 일부에 구리 금속을 이용하여 수동 소자를 형성하는 단계; 상기 수동 소자 상부의 적어도 일부를 덮도록 패드용 도전 금속층을 형성하는 단계; 및 상기 패드용 도전 금속층의 상부에 절연재료를 도포하고, 상기 구리 금속의 노출이 없이 상기 도전 금속층만이 노출되도록 상기 절연재료상에 개구부를 형성하는 단계를 포함할 수 있다.In order to achieve the above object, an integrated passive device pad manufacturing method according to an aspect of the present invention, forming a passive device using a copper metal on the upper portion of the substrate; Forming a conductive metal layer for a pad to cover at least a portion of an upper portion of the passive element; And coating an insulating material on the pad conductive metal layer, and forming an opening on the insulating material such that only the conductive metal layer is exposed without exposing the copper metal.
여기서, 상기 도전 금속층 형성 단계는; 적어도 한 층 이상의 포토레지스트 패턴을 이용하여 상기 수동 소자 상부의 적어도 일부 영역을 덮는 패드용 도전 금속층을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것 일 수 있다.Here, the conductive metal layer forming step; Forming a conductive metal layer for a pad covering at least a portion of the upper portion of the passive element by using at least one photoresist pattern; And removing the photoresist pattern.
또한, 보다 구체적으로 상기 도전 금속층 형성 단계는; 상기 기판 및 상기 수동 소자 상부에 제1 포토레지스트(PR)를 도포하고, 상기 수동 소자 상부의 적어도 일부가 노출되어 제1 개구부가 형성되도록 상기 제1 포토레지스트를 패터닝하는 단계; 제1 도전 금속층을 형성하는 단계; 제2 포토레지스트를 도포하고, 상기 제1 개구부 바닥 면에 접촉한 상기 제1 도전 금속층 상부의 적어도 일부가 노출되어 제2 개구부가 형성되도록 상기 제2 포토레지스트를 패터닝하는 단계; 제2 도전 금속층을 형성하는 단계; 및 상기 제1 및 제2 포토레지스트를 제거하는 단계를 포함하는 것일 수 있다.In addition, more specifically, the forming of the conductive metal layer; Applying a first photoresist (PR) on the substrate and the passive device, and patterning the first photoresist such that at least a portion of the passive device is exposed to form a first opening; Forming a first conductive metal layer; Applying a second photoresist and patterning the second photoresist such that at least a portion of an upper portion of the first conductive metal layer in contact with the bottom surface of the first opening is exposed to form a second opening; Forming a second conductive metal layer; And removing the first and second photoresists.
한편, 상기 도전금속 층 상부의 절연재료 층은, 벤조사이클로부텐(BCB: benzocyclobuten)일 수 있다.Meanwhile, the insulating material layer on the conductive metal layer may be benzocyclobutene (BCB).
나아가서, 본 발명의 다른 관점에 의한 집적 수동 소자용 패드 구조는, 기판; 상기 기판 상부 일부에 구리 금속을 이용하여 형성된 수동 소자 패턴; 상기 수동 소자 상부의 적어도 일부를 덮도록 형성된 패드용 도전 금속층 패턴; 상기 패드용 도전 금속층 상부에 도포된 절연재료 층; 및 상기 구리 금속의 노출이 없이 상기 도전 금속층만이 노출되도록 상기 절연재료상에 형성된 개구부를 포함한다.Furthermore, the pad structure for integrated passive devices according to another aspect of the present invention, the substrate; A passive element pattern formed on the upper portion of the substrate by using copper metal; A conductive metal layer pattern for a pad formed to cover at least a portion of the upper portion of the passive element; An insulating material layer coated on the pad conductive metal layer; And an opening formed on the insulating material such that only the conductive metal layer is exposed without exposing the copper metal.
여기서, 상기 패드용 도전 금속층은, 시드(seed)용 제1 도전 금속층; 및 상기 제2 도전 금속층 상에 도금된 제2 도전 금속층을 포함하는 것일 수 있다.The pad conductive metal layer may include a seed first conductive metal layer; And a second conductive metal layer plated on the second conductive metal layer.
또한, 필요에 따라 상기 도전 금속층 패턴은 상기 수동 소자 패턴의 상부 표 면 일부만을 덮도록 형성되거나, 또는 상기 수동 소자 패턴의 상부 표면 일부 및 측부 일부도 덮도록 형성된 것일 수 있다.In addition, the conductive metal layer pattern may be formed to cover only a portion of the upper surface of the passive element pattern, or may also be formed to cover a portion of the upper surface and a portion of the passive element pattern.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백히 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will be apparent from the description of the embodiments with reference to the accompanying drawings.
본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In describing the present invention, when it is determined that the detailed description of the related well-known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.
이하에서는, 본 발명의 일 실시 예에 따른 접촉저항 개선을 위한 IPD용 패드 구조 및 그 제조 방법을 첨부된 도 2 내지 도 5를 참조하여 상세히 설명한다.Hereinafter, an IPD pad structure and a method of manufacturing the same for improving contact resistance according to an embodiment of the present invention will be described in detail with reference to FIGS. 2 to 5.
도 2는 본 발명의 일 실시예에 따른 IPD용 패드 구조에 대한 단면도이다.2 is a cross-sectional view of a pad structure for an IPD according to an embodiment of the present invention.
도 2를 참조하면, IPD는 절연층(220), 제1 BCB층(230), 수동 소자(240), 제1 도전 금속층(250), 패드용 도전 금속층(260) 및 제2 BCB층(270)을 포함한다.Referring to FIG. 2, the IPD may include an
물론, 기판(210) 상에 수동 소자(240)만을 형성하는 경우 절연층(220) 및 제1 BCB층(230) 중 어느 하나만 형성될 수도 있는데, 칩에 수동 소자(240)뿐만 아니라 다른 능동 소자 등이 구성되는 경우 제조 공정에 따라 절연층(220) 및 제1 BCB 층 모두가 형성될 수도 있다. 절연층(220)을 형성하는 물질은 통상 SiNx 등의 막을 포함할 수 있는데, 하부 구조에 대해서는 본 발명의 핵심 요지와는 무관하므로 설 명을 생략한다. 수동 소자(240)는 제1 BCB층(230) 상부 일부에 형성되는데, 인덕터 및 커패시터 등이 될 수 있다.Of course, when only the
제1 도전 금속층(250)은 수동 소자(240) 상부에 형성되어 접촉 저항을 개선하고, 패드용 도전 금속층(260)이 수동 소자(240) 상부에 직접 형성될 수 있도록 한다.The first
여기서, 제1 도전 금속층(250)은 Ti/Au 및 TiW/Au 중 어느 하나로 형성될 수 있고, 수백 [Å] 정도의 두께로 형성될 수 있다.Here, the first
패드용 도전 금속층(260)은 제1 도전 금속층(250) 상부에 형성되어 수동 소자(240)의 패드로서 역할을 수행하는데, 도금을 통해 와이어본딩이 가능할 수 있도록 수[um] 두께로 형성될 수 있다.The pad
제2 BCB층(270)은 제1 BCB층(230), 수동 소자(240), 제1 도전 금속층(250) 및 패드용 도전 금속층(260)이 형성된 구조물 상부 전면에 형성되는데, 패드용 도전 금속층(260)의 일부가 노출되도록 개구부가 형성된다.The
이와 같은 구조를 사용함에 따라, 제2 BCB층(270)의 개구부에 수동소자(260) 층을 이루는 구리 금속이 노출되지 않게 되므로, 구리 금속과 BCB의 좋지 않은 접착력(adhesion)에 의해 세정 공정 등에서 계면을 통하여 화학 용액 등이 침투함으로써 하부의 절연 구조가 손상되는 문제를 피할 수 있게 된다.By using such a structure, the copper metal constituting the
또한, 개구부에 구리 금속이 노출되지 않게 됨에 따라, BCB 경화(curing) 과정에 수반되는 고온 처리 중에서도 구리의 산화를 방지할 수 있게 되며, 그에 따라 경화 과정에서 구리의 산화를 막기 위한 질소 분위기 또는 진공 상태의 공정 처리 를 요하지 않기 때문에 공정 단가를 저감할 수 있게 된다.In addition, since the copper metal is not exposed to the opening, oxidation of copper can be prevented even during the high temperature treatment involved in BCB curing, and thus, a nitrogen atmosphere or a vacuum to prevent oxidation of copper during the curing process. Since it does not require the process of a state, process cost can be reduced.
도 3은 도 2에 도시한 IPD를 제조하기 위한 과정을 설명하기 위한 수순 단면도이다.FIG. 3 is a procedure cross-sectional view for describing a process for manufacturing the IPD shown in FIG. 2.
도 3을 참조하여 도2에 도시한 본 발명의 일 실시예에 따른 IPD용 패드 구조를 제조하는 방법을 설명하면 다음과 같다.Referring to Figure 3 will be described a method for manufacturing a pad structure for IPD according to an embodiment of the present invention shown in FIG.
먼저, 도 3a에 도시된 바와 같이, 기판(210) 상에 SiNx 등을 포함하는 절연층(220) 및 제1 BCB층(230)을 순차적으로 형성하고, 제1 BCB층(230) 상부 일부에 구리 금속을 이용하여 수동 소자(240)를 형성한다.First, as shown in FIG. 3A, an insulating
그 다음, 도 3b에 도시된 바와 같이, 제1 BCB층(230) 및 수동 소자(240) 상부에 제1 포토레지스트(310)를 도포한 후 수동 소자(240)의 상부 일부가 노출되어 제1 개구부가 형성되도록 제1 포토레지스트(310)를 패터닝하고, 그 제1 개구부가 형성된 제1 포토레지스트(310) 상부에 제1 도전 금속층(250)을 형성한다.3B, after the
이때, 제1 도전 금속층(250)은 수백 [Å] 두께로 형성되고, 패드용 금속과 수동 소자(240)간의 접촉 저항을 줄이기 위해 Ti/Au 및 TiW/Au 등과 같은 금속에 의해 형성될 수 있다.In this case, the first
그 다음, 도 3c에 도시된 바와 같이, 도 3b에 도시된 구조물 상부에 제2 포토레지스트(320)를 도포한 후 제1 도전 금속층(250) 중 수동 소자(240) 상부에 형성된 제1 도전 금속층(250) 상부 일부가 노출되어 제2 개구부가 형성되도록 제2 포토레지스트(320)를 패터닝하고, 그 제2 개구부가 형성된 제2 포토레지스트(320) 상 부에 도금을 통해 패드용 도전 금속층(260)을 형성한다.Next, as shown in FIG. 3C, after applying the
이때, 패드용 도전 금속층(260)은 와이어본딩이 가능할 수 있도록 금(Au)이 수십 [um] 두께로 형성되는 것이 바람직하다.In this case, the pad
마지막으로, 도 3d에 도시된 바와 같이, 제1 포토레지스트(310), 제2 포토레지스트(320) 및 제1 포토레지스트(310) 상부에 형성된 제1 도전 금속층(250)을 제거하고, 그 구조물 상부에 제2 BCB층(270)을 도포한 후 패드용 도전 금속층(260)의 상부 일부가 노출되어 제3 개구부가 형성되도록 제2 BCB층(270)을 패터닝한다.Finally, as shown in FIG. 3D, the
이와 같은 일련의 과정을 통해 IPD용 패드가 제조되는데, 상기 과정에서 알 수 있듯이, 본 발명에 따른 IPD용 패드는 포토레지스트를 이용하여 수동 소자(240)가 노출되는 것을 방지하고, 패드용 금속까지 형성된 후 최종 BCB층이 형성되기 때문에 구리가 산화되는 것을 방지하기 위해 BCB 큐어링을 질소 분위기 또는 진공 상태에서 수행할 필요가 없고, 따라서, 공정 단가를 줄일 수 있다.The pad for the IPD is manufactured through such a series of processes. As can be seen in the above process, the pad for the IPD according to the present invention prevents the
또한, BCB층이 패드용 도전 금속층(260) 상부에 형성된 후 와이어본딩을 위한 개구부를 형성하기 때문에 기존 BCB와 수동 소자(240) 간의 접착 불량을 BCB와 금 도금 금속으로 대체하여 접착력을 향상시킬 수 있다.In addition, since the BCB layer is formed on the
더불어, 기존 방식과 달리 수동 소자의 패드를 위한 콘택 비아를 제거할 수 있기 때문에 칩 사이즈를 줄일 수 있고, 수동 소자 상부에 직접 패드를 형성하기 때문에 수용할 수 있는 전력도 증가하게 된다.In addition, unlike the conventional method, since the contact vias for the pads of the passive element can be removed, the chip size can be reduced, and since the pad is directly formed on the passive element, the power to be accommodated increases.
또한, 와이어본딩을 위해 제2 BCB층(270)에 형성되는 개구부의 높이가 기존 에 비해 훨씬 작기 때문에 수동 소자용 패드의 사이즈를 줄일 수 있다.In addition, since the height of the opening formed in the
도 4는 본 발명의 다른 일 실시예에 따른 IPD용 패드 구조에 대한 단면도이다.4 is a cross-sectional view of a pad structure for an IPD according to another embodiment of the present invention.
도 4는 도 2와 비교해서, 제1 도전 금속층(450) 및 패드용 도전 금속층(460)이 수동 소자(440)의 상부 일부가 아니라 수동 소자(440)의 상부 전면 및 측면에 형성된 것이다.4, the first
즉, 수동 소자(440)의 산화를 방지하고, 공정의 안정성을 기하기 위하여 구리 금속에 의해 형성된 수동 소자(440)의 상부 전면 및 측면을 도금에 의해 형성된 패드용 도전 금속층(460)으로 완전히 덮도록 형성하는 것이다.That is, in order to prevent oxidation of the
도 5는 도 4에 도시한 IPD를 제조하기 위한 과정을 설명하기 위한 수순 단면도이다.FIG. 5 is a cross-sectional view for explaining a process for manufacturing the IPD shown in FIG. 4.
도 5를 참조하여 도4에 도시한 IPD용 패드 구조를 제조하는 방법을 설명하면, 먼저, 도 5a에 도시된 바와 같이, 기판(410) 상에 절연층(420) 및 제1 BCB층(430)을 순차적으로 형성하고, 제1 BCB층(430) 상부 일부에 구리 금속을 이용하여 수동 소자(440)를 형성한다.Referring to FIG. 5, a method of manufacturing the IPD pad structure shown in FIG. 4 will be described. First, as shown in FIG. 5A, an insulating
그 다음, 도 5b에 도시된 바와 같이, 제1 BCB층(430) 및 수동 소자(440) 상부에 제1 포토레지스트(510)를 도포한 후 수동 소자(440)의 상부 전면 및 측면 그리고 제1 BCB층(430) 상부 일부가 노출되도록 제1 포토레지스트(510)를 패터닝하 고, 그 패터닝된 제1 포토레지스트(510) 상부에 제1 도전 금속층(450)을 형성한다.Next, as shown in FIG. 5B, after applying the
여기에서 알 수 있듯이, 제1 도전 금속층(450)은 수동 소자(440)의 상부 전면뿐만 아니라 측면에도 형성되기 때문에 후에 형성될 제2 BCB층(470)과 수동 소자(440)가 접촉되는 것을 방지하여 산화 방지 및 접착력 강화의 측면에서 공정에 추가적인 안정성을 부여할 수 있다.As can be seen, since the first
이때, 제1 도전 금속층(450)은 Ti/Au 및 TiW/Au 등과 같은 금속에 의해 수백 [Å] 두께로 형성될 수 있다.In this case, the first
그 다음, 도 5c에 도시된 바와 같이, 도 5b의 구조물 상부 전면에 제2 포토레지스트(520)를 도포한 후 수동 소자(440)가 형성된 영역을 포함하는 제1 도전 금속층(450)의 상부 일부가 노출되어 제2 개구부가 형성되도록 제2 포토레지스트(520)를 패터닝하고, 그 제2 개구부가 형성된 제2 포토레지스트(520) 상부에 도금을 통해 노출된 제1 도전 금속층(450) 상부에 패드용 도전 금속층(460)을 형성한다.Next, as shown in FIG. 5C, after applying the
물론, 패드용 도전 금속층(460)은 와이어본딩이 가능하도록 수십 [um] 두께로 형성되는 것이 바람직하다.Of course, the pad
마지막으로, 도 5d에 도시된 바와 같이, 제1 포토레지스트(510), 제2 포토레지스트(520) 및 제1 포토레지스트(520) 상부에 형성된 제1 도전 금속층(450)을 제거하고, 그 구조물 상부에 제2 BCB층(470)을 도포한 후 패드용 도전 금속층(460)의 상부 일부가 노출되어 제3 개구부가 형성되도록 제2 BCB층(470)을 패터닝한다.Finally, as shown in FIG. 5D, the
물론, 제2 BCB층(470)이 패터닝되어 제3 개구부가 형성된 후 BCB 큐어링 과 정을 통해 BCB를 경화시킨다.Of course, after the
이때, 본 발명에 따른 IPD용 패드 제조 방법은 제2 BCB층(470)이 패드용 도전 금속인 금과 접촉되도록 형성되기 때문에 BCB 큐어링을 질소 분위기 또는 진공 상태에서 수행할 필요가 없고, 이로 인해 IPD를 제조하는데 필요로 하는 단가를 줄일 수 있다.At this time, the IPD pad manufacturing method according to the present invention does not need to perform BCB curing in a nitrogen atmosphere or vacuum because the
본 발명에 의한, 접촉저항 개선을 위한 IPD용 패드 구조 및 그 제조 방법은 본 발명의 기술적 사상의 범위 내에서 다양한 형태로 변형, 응용 가능하며 상기 실시 예에 한정되지 않는다. 또한, 상기 실시 예와 도면은 발명의 내용을 상세히 설명하기 위한 목적일 뿐, 발명의 기술적 사상의 범위를 한정하고자 하는 목적은 아니며, 이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상기 실시 예 및 첨부된 도면에 한정되는 것은 아님은 물론이며, 후술하는 청구범위뿐만이 아니라 청구범위와 균등 범위를 포함하여 판단되어야 한다.According to the present invention, an IPD pad structure for improving contact resistance and a method of manufacturing the same may be modified and applied in various forms within the scope of the technical idea of the present invention, and are not limited to the above embodiments. In addition, the embodiments and drawings are merely for the purpose of describing the contents of the invention in detail, not intended to limit the scope of the technical idea of the invention, the present invention described above is common knowledge in the technical field to which the present invention belongs As those skilled in the art can have various substitutions, modifications, and changes without departing from the spirit of the present invention, it is not limited to the embodiments and the accompanying drawings. And should be judged to include equality.
도 1은 종래 일 실시예 기술에 따른 IPD의 단면도를 나타낸 것이다.1 is a cross-sectional view of an IPD according to a conventional embodiment technique.
도 2는 발명의 일 실시예에 따른 IPD용 패드 구조에 대한 단면도이다.2 is a cross-sectional view of a pad structure for an IPD according to an embodiment of the present invention.
도 3a 내지 도 3d는 도 2에 도시한 IPD를 제조하기 위한 과정을 설명하기 위한 수순 단면도이다.3A to 3D are cross-sectional views illustrating a process for manufacturing the IPD shown in FIG. 2.
도 4는 발명의 다른 일 실시예에 따른 IPD용 패드 구조에 대한 단면도이다.4 is a cross-sectional view of a pad structure for an IPD according to another embodiment of the present invention.
도 5a 내지 도 5d는 도 4에 도시한 IPD를 제조하기 위한 과정을 설명하기 위한 수순 단면도이다.5A to 5D are procedure cross-sectional views for explaining a process for manufacturing the IPD shown in FIG. 4.
<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>
240, 440: 수동 소자240, 440: passive element
250, 450: 제1 도전 금속층250 and 450: first conductive metal layer
260, 460: 패드용 도전 금속층260, 460: conductive metal layer for pad
270, 470: 제2 BCB층270 and 470: second BCB layer
310, 510: 제1 포토레지스트310, 510: first photoresist
320, 520: 제2 포토레지스트320, 520: second photoresist
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080061918A KR100989906B1 (en) | 2008-06-27 | 2008-06-27 | A pad structure of integrated passive device for improving a contact resistance and a manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080061918A KR100989906B1 (en) | 2008-06-27 | 2008-06-27 | A pad structure of integrated passive device for improving a contact resistance and a manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100001841A KR20100001841A (en) | 2010-01-06 |
| KR100989906B1 true KR100989906B1 (en) | 2010-10-26 |
Family
ID=41812097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080061918A KR100989906B1 (en) | 2008-06-27 | 2008-06-27 | A pad structure of integrated passive device for improving a contact resistance and a manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100989906B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130007053A (en) | 2011-06-28 | 2013-01-18 | 삼성디스플레이 주식회사 | Organinc light emitting display device and manufacturing method for the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243318A (en) * | 1992-02-28 | 1993-09-21 | Toshiba Corp | Recognition method for bonding pad used in integrated circuit device |
| KR20010020083A (en) * | 1999-08-09 | 2001-03-15 | 정선종 | Mulichip module substrate with embedded passive components and fabrication method |
| KR20020054112A (en) * | 2000-12-27 | 2002-07-06 | 오길록 | Fabrication method of Mulichip module substrate with embedded passive components |
| KR20060069036A (en) * | 2004-12-17 | 2006-06-21 | 삼성전기주식회사 | Tunable integrated passive device |
-
2008
- 2008-06-27 KR KR1020080061918A patent/KR100989906B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243318A (en) * | 1992-02-28 | 1993-09-21 | Toshiba Corp | Recognition method for bonding pad used in integrated circuit device |
| KR20010020083A (en) * | 1999-08-09 | 2001-03-15 | 정선종 | Mulichip module substrate with embedded passive components and fabrication method |
| KR20020054112A (en) * | 2000-12-27 | 2002-07-06 | 오길록 | Fabrication method of Mulichip module substrate with embedded passive components |
| KR20060069036A (en) * | 2004-12-17 | 2006-06-21 | 삼성전기주식회사 | Tunable integrated passive device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100001841A (en) | 2010-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10985109B2 (en) | Shielded semiconductor packages with open terminals and methods of making via two-step process | |
| US6878633B2 (en) | Flip-chip structure and method for high quality inductors and transformers | |
| JP7277056B2 (en) | Electronics package with integrated electromagnetic interference shield and method of manufacturing same | |
| US20070267725A1 (en) | Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package | |
| US20140264850A1 (en) | Semiconductor Device and Method of Forming a Dual UBM Structure for Lead Free Bump Connections | |
| US10090375B2 (en) | Semiconductor structure | |
| US8294265B1 (en) | Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor | |
| CN114946023A (en) | Integrated inductor with stacked metal lines | |
| JP3851320B2 (en) | Circuit device and manufacturing method thereof | |
| US8697566B2 (en) | Bump structure and manufacturing method thereof | |
| TW200929475A (en) | Interposer and method for manufacturing interposer | |
| US7327030B2 (en) | Apparatus and method incorporating discrete passive components in an electronic package | |
| US7538022B2 (en) | Method of manufacturing electronic circuit device | |
| JPWO2009028596A1 (en) | Passive element embedded substrate, manufacturing method, and semiconductor device | |
| US8664536B2 (en) | Wiring substrate and manufacturing method thereof | |
| US8895868B2 (en) | Wiring substrate | |
| KR100989906B1 (en) | A pad structure of integrated passive device for improving a contact resistance and a manufacturing method thereof | |
| US20070080449A1 (en) | Interconnect substrate and electronic circuit device | |
| US20220384323A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| US9761555B2 (en) | Passive component structure and manufacturing method thereof | |
| US6734042B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2014165335A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP2010021468A (en) | Circuit substrate, and manufacturing method thereof | |
| KR100896841B1 (en) | Method for forming bond pad on fabricating a semiconductor device | |
| TWI657552B (en) | Chip packaging and composite system board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130924 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161005 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |