KR100989340B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100989340B1
KR100989340B1 KR1020030049086A KR20030049086A KR100989340B1 KR 100989340 B1 KR100989340 B1 KR 100989340B1 KR 1020030049086 A KR1020030049086 A KR 1020030049086A KR 20030049086 A KR20030049086 A KR 20030049086A KR 100989340 B1 KR100989340 B1 KR 100989340B1
Authority
KR
South Korea
Prior art keywords
driving circuit
substrate
data
liquid crystal
gate
Prior art date
Application number
KR1020030049086A
Other languages
English (en)
Other versions
KR20050009827A (ko
Inventor
양용호
추교섭
문지혜
박진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030049086A priority Critical patent/KR100989340B1/ko
Publication of KR20050009827A publication Critical patent/KR20050009827A/ko
Application granted granted Critical
Publication of KR100989340B1 publication Critical patent/KR100989340B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

표시영역에 발생하는 옐로위시(Yellowish)를 개선하기 위한 액정표시장치가 개시된다. 액정표시장치의 게이트 구동회로는 제1 기판의 일변의 주변영역에 형성되어 게이트 라인에 구동신호를 출력하며, 데이터 구동회로는 제1 기판의 타변의 주변영역에 형성되어 데이터 라인에 제1 영상신호를 출력하고, 방전회로는 데이터 구동회로가 형성된 주변영역과 표시영역 사이에 형성되어 데이터 라인에 인가되는 제1 영상신호에서 일정범위를 벗어난 제2 영상신호를 방전시키며, 결합부재는 게이트 구동회로 및 방전회로 상부에 형성되고, 표시영역을 둘러싸도록 주변영역에 형성되어 제1 기판과 제1 기판에 대향하는 제2 기판을 결합시킨다. 따라서, 게이트 구동회로와 방전회로 상부에 결합부재인 실라인이 형성되므로, 실라인에 의한 실갭의 균일성을 확보할 수 있어, 표시영역에서 발생하는 옐로위시를 개선할 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 분해 사시도이다.
도 2는 도 1에 도시된 TFT 기판을 개략적으로 나타낸 평면도이다.
도 3은 도 2에 도시된 방전회로를 상세하게 나타낸 회로도이다.
도 4는 TFT 기판과 컬러필터 기판의 결합된 상태에서 도 3의 A-A'선 및 B-B'선에 따른 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
212 : TFT 기판 230 : 게이트 구동회로
240 : 데이터 구동회로 250 : 방전회로
260 : 연성인쇄회로기판 290 : 실라인
S1,S2,S3,S4 : 제1 내지 제4 주변영역 D : 표시영역
본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 표시영역에 발생하는 옐로위시(Yellowish)를 개선하기 위한 액정표시장치에 관한 것이다.
반도체 기술이 급속하게 진보함에 따라 각종 전자장치의 저 전압 및 저 전력 화, 소형 및 경량화에 따라 평판 디스플레이 장치에 대한 요구가 급격히 증대하고 있다. 이러한 평판 디스플레이장치 중 액정표시장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어 광범위하게 사용되고 있다.
이러한, 액정표시장치는 액정의 특정한 분자 배열에 전압을 인가하여 다른 분자 배열로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정의 복굴절성, 선광성, 2색성 및 광산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정에 의한 빛의 변조를 이용하는 디스플레이장치이다.
상기 액정표시장치는 박막 트랜지스터(Thin Film Transistor; 이하, TFT 라 칭함) 기판, 상기 TFT 기판에 대향하는 컬러필터 기판 및 TFT 기판과 컬러필터 기판 사이에 형성된 액정층으로 이루어진 액정표시패널과, 상기 액정표시패널을 구동하기 위한 구동신호를 발생하는 게이트 인쇄회로기판 및 데이터 인쇄회로기판을 포함한다.
TFT 기판에는 제1 방향으로 연장된 게이트 라인, 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인, 게이트 라인과 데이터 라인에 의해 정의되는 영역에서 게이트 라인 및 게이트 라인에 연결된 TFT 및 상기 TFT와 연결된 액정 커패시터로 이루어진 화소가 매트릭스 형태로 다수 형성된다.
상기 다수의 화소는 TFT 기판의 표시영역에 형성되고, 표시영역의 주변에는 게이트 라인과 데이터 라인을 구동하기 위한 구동회로가 배치된다. 일반적으로 게이트 라인에 인가되는 게이트 구동신호를 발생하는 게이트 구동회로는 액정패널 상 에서 TFT와 동일한 공정에 의해서 형성된다. 데이터 라인에 인가되는 데이터 전압을 발생하는 데이터 구동회로는 칩 형태로 액정표시패널 상에 부착된다.
이와 같이 구성되는 종래 기술에 따른 액정표시장치는 해상도가 높아지고, 블랙 매트릭스의 폭이 좁아지면서, TFT 기판과 컬러필터 기판을 결합하기 위한 실라인 형성 공간이 부족한 상황이다.
또한, TFT 기판 상에 게이트 구동회로를 형성하는 경우, 실라인 형성 공간이 더욱 부족해지므로, 게이트 구동회로의 상부에 실라인을 형성한다. 여기서, 게이트 구동회로는 복수의 TFT에 형성되므로, 게이트 구동회로의 상부에 형성되는 실라인과 TFT 기판의 다른 부분에 형성되는 실라인은 서로 단차가 발행한다.
특히, 데이터 구동회로에 접속되기 위한 데이터 패드가 형성된 부분은 데이터 배선으로 인하여 게이트 구동회로 상에 형성된 부분과의 단차를 줄이기 위한 더미 패턴(dummy pattern) 등을 형성하기 어려운 문제점이 있다.
따라서, 종래 기술에 따른 액정표시장치는 게이트 구동회로 상에 형성된 실라인과 데이터 패드가 위치하는 부분에 형성되는 실라인은 서로 단차가 발생하고, 그에 따라 표시영역에서 황색빛을 띤 녹색 발광이 발생하는 옐로위시(Yellowish) 현상이 발생한다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로서, 실갭을 균일화하여 옐로위시를 제거할 수 있는 액정표시장치를 제공함에 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제1 기판은 복수의 게이트 라인 및 게이트 라인에 직교하여 형성되는 복수의 데이터 라인이 형성된 표시영역 및 표시영역의 외곽 둘레에 형성된 주변영역을 가지고, 게이트 구동회로는 제1 기판의 일변의 주변영역에 형성되어 게이트 라인에 구동신호를 출력하며, 데이터 구동회로는 제1 기판의 타변의 주변영역에 형성되어 데이터 라인에 제1 영상신호를 출력하고, 방전회로는 데이터 구동회로가 형성된 주변영역과 표시영역 사이에 형성되어 데이터 라인에 인가되는 제1 영상신호에서 일정범위를 벗어난 제2 영상신호를 방전시키며, 결합부재는 게이트 구동회로 및 방전회로 상부에 형성되고, 표시영역을 둘러싸도록 주변영역에 형성되어 제1 기판과 제1 기판에 대향하는 제2 기판을 결합시킨다.
이처럼, 게이트 구동회로와 방전회로 상부에 결합부재인 실라인이 형성되므로, 실라인에 의한 실갭의 균일성을 확보할 수 있어, 표시영역에서 발생하는 옐로위시를 개선할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 액정표시장치를 첨부 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 분해 사시도이고, 도 2는 도 1에 도시된 TFT 기판을 개략적으로 나타낸 평면도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정표시장치는 광을 공급하기 위한 백라이트 어셈블리(100) 및 백라이트 어셈블리(100)로부 터 공급된 광에 의해 영상을 디스플레이하기 위한 디스플레이 유닛(200)을 포함한다.
여기서, 백라이트 어셈블리(100)는 광을 발생하는 램프(110), 램프(110)의 일측을 커버하는 램프 커버(112)를 갖는 광원부(114) 및 램프(110)에 의해 발생된 광을 디스플레이 유닛(200) 측으로 가이드하기 위한 도광판(120)을 구비한다. 여기서, 램프(110) 및 램프 커버(112)는 도광판(120)의 측면에 구비된다.
램프 커버(112)에 수납된 램프(110)의 양단에는 고전압을 인가하기 위한 핫전극(도시되지 않음) 및 저전압을 제공하기 위한 접지전극(도시되지 않음)이 각각 접속되고, 이들 접속부위에는 램프(110)의 위치를 잡아주기 위한 램프 홀더(도시되지 않음)가 설치된다.
한편, 도광판(120)의 하부에는 도광판(120)의 도트 패턴에 의해 반사되지 않고 누설되는 광을 도광판(120) 측으로 반사시키는 반사판(130)이 설치되고, 도광판(120)의 상부에는 도광판(120)으로부터 불균일한 휘도 분포를 갖고 출사된 광을 균일한 휘도 분포를 갖도록 하기 위한 다수의 광학 시트류(140)가 배치된다.
상기한 백라이트 어셈블리(100) 및 디스플레이 유닛(200)은 몰드 프레임(150)에 수납된다. 즉, 몰드 프레임(150)의 상부에는 반사판(130), 도광판(120) 및 다수의 광학 시트류(140)가 순차적으로 수납된다. 이후, 다수의 광학 시트류(140) 상부로 디스플레이 유닛(200)이 안착된다.
또한, 디스플레이 유닛(200)은 영상을 표시하는 액정표시패널(210) 및 액정표시패널(210)을 구동하기 위한 구동회로기판(220)을 갖는다. 액정표시패널(210)은 박막 트랜지스터(Thin Film Transistor; 이하, TFT라 칭함)(도시되지 않음) 및 화소전극(도시되지 않음) 등이 형성된 TFT 기판(212), R,G,B 색화소(도시되지 않음) 및 공통전극(도시되지 않음)이 형성된 컬러필터 기판(214) 및 TFT 기판(212)과 컬러필터 기판(214) 사이에 개재되는 액정(도시되지 않음)을 포함한다.
여기서, TFT 기판(212) 상에는 구동신호를 출력하는 게이트 및 데이터 구동회로(230,240)와 방전회로(250)가 형성된다. 또한, TFT 기판(212)에는 구동회로기판(220)으로부터 게이트 구동회로(230) 및 데이터 구동회로(240)에 전기적인 신호를 인가하기 위한 연성인쇄회로기판(Flexible Printed Circuit; FPC)(260)이 부착된다.
TFT 기판(212)은 영상을 표시하는 표시영역(D)과 표시영역(D)을 둘러싸는 제1 내지 제4 주변영역(S1,S2,S3,S4)으로 이루어진다. 여기서, 제1 주변영역(S1)은 표시영역(D)의 좌측에 위치하는 영역이고, 제2 주변영역(S2)은 표시영역(D)의 상측에 위치하는 영역이다. 제3 주변영역(S3)은 표시영역(D)의 우측에 위치하는 영역이고, 제4 주변영역(S4)은 표시영역(D)의 하측에 위치하는 영역이다.
상기 표시영역(D)에는 a-Si 박막 공정에 의해 다수의 화소가 매트릭스 형태로 형성된다. 상기 화소는 제1 방향으로 연장된 게이트 라인(GL), 제1 방향과 직교하는 제2 방향으로 연장된 데이터 라인(DL), 게이트 라인(GL)과 데이터 라인(DL)에 연결된 TFT(270) 및 TFT(270)에 연결된 화소전극(280)으로 이루어진다.
한편, 제1 주변영역(S1)에는 게이트 라인(GL)의 일단에 연결되어 게이트 라인(GL)으로 게이트 구동신호를 출력하는 게이트 구동회로(230)가 a-Si 박막 공정에 의해 형성된다. 제2 주변영역(S2)에는 데이터 라인(DL)으로 데이터 전압을 출력하는 데이터 구동회로(240)가 칩 형태로 TFT 기판(212) 상에 장착된다.
연성인쇄회로기판(260)은 제2 주변영역(S2)에 일부분이 부착되어 데이터 구동회로(240)와 게이트 구동회로(230)의 입력단자들과 전기적으로 연결된다. 따라서, 연성인쇄회로기판(260)은 구동인쇄회로기판(220)으로부터 제공되는 각종 신호들을 게이트 구동회로(230) 및 데이터 구동회로(240)에 제공하여 게이트 구동회로(230) 및 데이터 구동회로(240)의 동작을 제어한다.
또한, 데이터 구동회로(240)와 표시영역(D)과의 사이의 제2 주변영역(S2)에는 a-Si 박막 공정에 의해 방전회로(250)가 형성된다. 여기서, 방전회로(250)는 기존에 비하여 데이터 구동회로(240)에 보다 인접하도록 형성된다.
또한, 방전회로(250)는 데이터 라인들(DL) 각각에 연결되어 데이터 라인(DL)으로 제공되는 불필요한 신호를 방전시킨다. 구체적으로, 데이터 라인(DL)에는 일정 범위 내에 존재하여 데이터 라인(DL)에 인가된 후 TFT(270)를 통과하여 화소전극(280)으로 제공되어 영상을 표시하는데 이용되는 영상 정보를 포함하고 있는 제1 신호 및 일정 범위를 벗어난 신호로써 영상 정보를 포함하지 않는 제2 신호 즉, 불필요한 신호가 인가될 수 있다. 여기서, 방전회로(250)는 제2 신호를 방전시키는 기능을 수행한다.
일반적으로 상기 방전회로(250)는 두 개의 트랜지스터로 구성된다.
도 3은 도 2에 도시된 방전회로를 상세하게 나타낸 회로도이다.
도 3에 도시된 바와 같이, 방전회로(250)는 데이터 라인(DL) 중 데이터 전압 이 입력되는 일단에 연결된 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)로 이루어진다. 상기 제1 트랜지스터(T1)의 게이트와 소오스가 제1 전원전압(VDD)에 공통으로 연결되고, 드레인이 데이터 라인들(DL)의 일단에 연결되어 데이터 라인들(DL)의 전위를 제1 전원전압(VDD)으로 변경한다. 한편, 제2 트랜지스터(T2)는 게이트와 소오스가 제2 전원전압(VSS)에 공통으로 연결되고, 드레인이 데이터 라인들(DL)의 일단에 연결되어 데이터 라인들(DL)의 전위를 제2 전원전압(VSS)으로 변경시킨다.
구체적으로, 제1 트랜지스터(T1)가 제1 전원전압(VDD)과 제2 신호 사이의 전압차에 의해 제2 트랜지스터(T2)보다 먼저 구동되면, 데이터 라인(DL)의 전위는 제1 전원전압(VDD)으로 상승된다. 이때, 제2 트랜지스터(T2)는 제1 전원전압(VDD)과 제2 전원전압(VSS) 사이의 전압차에 의해 구동되어 데이터 라인(DL)에 인가된 제2 신호를 제2 전원전압(VSS)으로 방전시킨다.
한편, 제2 트랜지스터(T2)는 제2 전원전압(VSS)과 제2 신호 사이의 전압차에 의해 제1 트랜지스터(T1)보다 먼저 구동되면, 제2 트랜지스터(T2)는 데이터 라인(DL)에 인가된 제2 신호를 제2 전원전압(VSS)으로 방전시킨다.
상기에서 두 개의 트랜지스터에 의해 구성되는 방전회로(250)를 예로 들어 설명하였으나, 방전회로(250)는 하나의 트랜지스터와 다이오드 또는 두 개의 다이오드로 구성될 수 있다.
또한, 제1 내지 제4 주변영역(S1,S2,S3,S4)에는 TFT 기판(212)과 컬러필터 기판(214)을 견고하게 결합하기 위한 실라인(290)이 형성된다. 여기서, 실라인(290)은 표시영역(D)의 외곽을 둘러싸도록 형성된다. 또한, 실라인(290)은 제1 주변영역(S1)에서는 게이트 구동회로(230)상에 형성되고, 제2 주변영역(S2)에서는 방전회로(250)상에 형성된다.
도 4는 TFT 기판과 컬러필터 기판의 결합된 상태에서 도 3의 A-A'선 및 B-B'선에 따른 단면도이다.
도 4에 도시된 바와 같이, 게이트 구동회로(230)와 방전회로(250)는 풀 레이어(Full Layer)로 구성된 TFT에 의해 구성되므로, 게이트 구동회로(230)와 방전회로(250)의 형성높이는 약 1.7㎛이다.
따라서, 서로 동일한 형성 높이를 가지는 게이트 구동회로(230)와 방전회로(250) 상에 형성되는 실라인(290)에 의한 실갭(Seal gap)은 균일하다. 즉, 게이트 구동회로(230)가 형성된 제1 주변영역(S1)에서의 실갭(d1)과 방전회로(250)가 형성된 제2 주변영역(S2)에서의 실갭(d2)은 동일하다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치는 표시영역을 둘러싸는 주변영역에 형성된 게이트 구동회로 및 방전회로 상부에 실라인을 형성한다.
그러므로, 본 발명은 서로 동일한 형성높이를 갖는 게이트 구동회로 및 방전회로 상에 실라인이 형성되어, 게이트 구동회로가 형성된 좌측 주변영역의 실갭과 방전회로가 형성된 상측 주변영역의 실갭이 동일하다.
따라서, 본 발명은 표시영역을 둘러싸는 주변영역에 형성되는 실라인에 따른 실갭의 균일성(Uniformity)을 확보할 수 있어, 실갭이 불균일함에 따라 표시영역에서 발생하는 옐로위시를 개선할 수 있는 효과가 있다.
본 발명은 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 복수의 게이트 라인 및 상기 게이트 라인에 직교하여 형성되는 복수의 데이터 라인이 형성된 표시영역 및 상기 표시영역의 외곽 둘레에 형성된 주변영역을 갖는 제1 기판;
    상기 제1 기판의 일변의 주변영역에 형성되어 상기 게이트 라인에 구동신호를 출력하는 게이트 구동회로;
    상기 제1 기판의 타변의 주변영역에 형성되어 상기 데이터 라인에 일정범위를 갖는 제1 영상신호를 출력하는 데이터 구동회로;
    상기 데이터 구동회로가 형성된 주변영역과 상기 표시영역 사이에 형성되고, 상기 데이터 라인들과 전기적으로 연결되어 상기 데이터 라인에 인가되는 상기 일정범위를 벗어난 제2 영상신호를 방전시키는 방전회로;
    상기 제1 기판과 대향하는 제2 기판; 및
    상기 게이트 구동회로 및 상기 방전회로 상부에 형성되고, 상기 표시영역을 둘러싸도록 상기 주변영역에 형성되어 상기 제1 기판과 상기 제2 기판을 결합시키는 결합부재를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 방전회로는 상기 데이터 구동회로에 인접하도록 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 게이트 구동회로 및 상기 데이터 구동회로는 아몰퍼스-실리콘(a-Si) 박막 공정에 의해 형성되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 게이트 구동회로 상부에 형성된 상기 결합부재에 의한 제1 실 갭과 상기 방전회로 상부에 형성된 상기 결합부재에 의해 형성되는 제2 실갭은 실질적으로 동일한 것을 특징으로 하는 액정표시장치.
KR1020030049086A 2003-07-18 2003-07-18 액정표시장치 KR100989340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049086A KR100989340B1 (ko) 2003-07-18 2003-07-18 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049086A KR100989340B1 (ko) 2003-07-18 2003-07-18 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050009827A KR20050009827A (ko) 2005-01-26
KR100989340B1 true KR100989340B1 (ko) 2010-10-25

Family

ID=37222420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049086A KR100989340B1 (ko) 2003-07-18 2003-07-18 액정표시장치

Country Status (1)

Country Link
KR (1) KR100989340B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI517135B (zh) * 2014-05-08 2016-01-11 友達光電股份有限公司 主動元件陣列基板及其修補方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
JPH10153785A (ja) 1996-09-26 1998-06-09 Toshiba Corp 液晶表示装置
JPH11271803A (ja) 1998-03-18 1999-10-08 Seiko Epson Corp 液晶装置およびその製造方法並びに電子機器
KR20000059298A (ko) * 1999-03-02 2000-10-05 구본준 쉬프트 레지스터 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311342A (ja) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
JPH10153785A (ja) 1996-09-26 1998-06-09 Toshiba Corp 液晶表示装置
JPH11271803A (ja) 1998-03-18 1999-10-08 Seiko Epson Corp 液晶装置およびその製造方法並びに電子機器
KR20000059298A (ko) * 1999-03-02 2000-10-05 구본준 쉬프트 레지스터 회로

Also Published As

Publication number Publication date
KR20050009827A (ko) 2005-01-26

Similar Documents

Publication Publication Date Title
US20230359095A1 (en) Display panel and method of manufacturing the same
US9454036B2 (en) Light emitting diode assembly and liquid crystal display device including the same
US8390750B2 (en) Liquid crystal display device
KR101129432B1 (ko) 액정표시장치
JP4221367B2 (ja) 液晶表示装置
KR20080024826A (ko) 액정표시장치
KR20080068270A (ko) 전원 공급 라인을 구비한 액정표시패널 및 이를 포함한액정표시장치
US7473996B2 (en) Signal transfer film, display apparatus having the same and method of manufacturing the same
KR20050068855A (ko) 액정표시장치용 어레이 기판
US20110084956A1 (en) Liquid crystal display device
KR20110055177A (ko) 표시장치
WO2015064252A1 (ja) 透明液晶表示装置
KR100662989B1 (ko) 검사회로부를 구비하는 표시장치
KR100989340B1 (ko) 액정표시장치
KR20090070944A (ko) 액정표시장치
KR20080053050A (ko) 액정표시장치
KR101021747B1 (ko) 액정표시장치
KR100995568B1 (ko) 액정표시장치
KR20100047590A (ko) 씨오지 타입 액정표시장치
KR102127508B1 (ko) 인쇄 회로 기판 어셈블리 및 그것을 포함하는 표시 장치
KR100998642B1 (ko) 액정표시장치 및 그 구동방법
KR101175563B1 (ko) 액정표시장치의 체결구조
KR101108296B1 (ko) 액정표시장치 및 그 구동방법
KR100975815B1 (ko) 액정표시장치
KR20080017770A (ko) 구동 장치 및 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9