KR100988115B1 - 이중 루프 신호 품질 기반 링크 적응 - Google Patents

Abstract

본 발명은 통신 링크를 통하여 송신된 신호에 대한 품질 추정치에 기초하여 통신 링크를 적응시키기 위한 방법, 장치 및 시스템에 관한 것이다. 이 방법은 상기 송신된 신호를 수신하여 복조하는 단계와, 상기 복조된 신호를 평가하여 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하는 단계와, 상기 복조된 신호를 추가 처리하고 디코딩하는 단계를 포함하며, 상기 추가 처리되고, 디코딩되지 않은 신호와 디코딩의 종료 전에 얻어지는 정보 중 적어도 하나에 기초하여 상기 신호 품질을 나타내는 제1 제어 신호가 생성되어 상기 링크 적응 방식을 제어하기 위해 이용된다.

통신 링크, 신호 품질 추정, 링크 적응 방식, 적응 코딩, 적응 변조

Description

이중 루프 신호 품질 기반 링크 적응{DUAL LOOP SIGNAL QUALITY BASED LINK ADAPTATION}

본 발명은 링크 적응 메커니즘에 수반되는 방법, 장치 및 시스템에 관한 것이다. 더욱 구체적으로, 본 발명은 송신기와 수신기 간의 통신 링크를, 그 통신 링크를 통하여 송신된 신호에 대한 품질 추정치에 기초하여 적응시키는 것에 관한 것이다.

무선 셀룰러 통신은 기세가 누그러지지 않고 계속해서 성장하고 있다. 무선 애플리케이션들이 점증적으로 널리 보급됨에 따라서, 네트워크 운영자들에게 그들의 네트워크의 용량을 증대시킬 것을 요구하는 압력이 더욱 심해지고 있다.

주파수 호핑, 마이크로 셀, 적응성 안테나의 도입, 및 링크 적응을 포함하여, 무선 셀룰러 네트워크에서 용량을 증대시키는 여러 방법들이 있다. 따라서 링크 적응은 근년에 점증적인 관심을 끄는 대상이 되었다.

이하에서는, 예시적인 광대역 코드 분할 다중 접속(WCDMA) 시나리오에서 종래의 링크 적응 메커니즘에 대하여 설명하겠다. 2개의 모바일 기기(사용자 장비, UE), 이 UE들과 통신하는 기지국(BS), 및 이 BS와 통신하는 무선 네트워크 제어기(radio network controller; RNC)를 포함하는 전형적인 WCDMA 시나리오가 도 1에 도시되어 있다. 도 1에서 알 수 있듯이, UE들에의 WCDMA 다운링크 전송 채널들은 전용 채널(DCH) 및 고속 다운링크 공유 채널(HS-DSCH)을 포함한다. HS-DSCH는 시간 슬롯마다(on a time-slot by time-slot basis) UE에 할당된다.

WCDMA 표준에서의 기본 링크 적응 메커니즘들은 DCH 상에서의 전력 제어 및 HS-DSCH 상에서의 적응 코딩 및 변조(adaptive coding and modulation)를 포함한다. DCH 상에서의 전력 제어는 소정의 디코딩 품질을 성취하기 위해 실제로 요구되는 것보다 많은 전력이 개개의 통신 링크들에 할당되는 것을 회피한다. BS의 총 송신 전력은 제한되기 때문에, 그러한 전력 제어 방식(power control scheme)의 구현은 네트워크 용량을 증대한다. 게다가, 과도하게 높은 전력 레벨들을 회피하는 것은 신호 간섭을 줄이는 데 도움이 된다.

적응 코딩 및 변조의 링크 적응 메커니즘에 따르면, 송신 레이트는 시변하는(time-varying) 채널 및 간섭 조건들에 적응된다. 예를 들어 채널 조건이 양호한 경우에는, 데이터 레이트를 증대하고 그에 따라 네트워크 용량을 증대시키기 위해 보다 큰 변조 포맷 또는 보다 높은 코드 레이트가 사용된다.

WCDMA 링크 적응 컨텍스트에서의 전력 제어 방식은 예를 들어 [H. Schotten 및 J. Roβler의 "System Performance Gain by Interference Cancellation for WCDMA Dedicated and High-Speed Downlink Channels", VTC 2002, Vancouver]에 기술되어 있다. 그러한 전력 제어 기반 링크 적응 메커니즘을 구현하기 위해 요구되는 UE 수신기 구성은 도 2에 도시되어 있고 이하에서 보다 상세히 설명하겠다.

BS로부터 UE 수신기에 의해 수신된 신호는 복조되고, 레이크 결합(Rake combine)되고 간섭 소거 처리를 받는다. 간섭 소거 처리를 받은 신호에 기초하여, 신호 대 간섭 비(SIR)에 대한 추정치가 결정되고 SIR 목표 값과 비교된다. 이 비교의 결과에 따라서 전력 제어 알고리즘은 BS에의 업링크에서 송신되는 다운링크에 대한 전력 상승 또는 전력 하강 커맨드를 발생시킨다. 따라서, (초당 1500 슬롯의 레이트로) 슬롯마다 한 번 전력을 조정할 수 있게 하는 고속 전력 제어 루프가 확립된다.

이 고속 전력 제어 루프에 더하여 외부 전력 제어 루프(outer power control loop)가 제공된다. 외부 전력 제어 루프는 목표 SIR 세트포인트(setpoint)를 조정하고 일정한 프레임 오류율(frame error rate; FER)을 목표 삼는다. 외부 루프 제어는 특정한 데이터 프레임의 디코딩 중에 얻어지는 순환 중복 코드(cyclic redundancy code; CRC)의 체크(check)에 기초한다. 만일 예를 들어 CRC 체크가 송신 품질이 감소하고 있음을 나타낸다면, SIR 목표는 증가될 것이고, CRC 체크가 송신 품질이 증가하고 있음을 나타낸다면, SIR 목표는 감소될 것이다.

위에서 언급한 바와 같이, 적응 코딩 및 변조는 효율적인 링크 적응 메커니즘에 대한 또 다른 예이다. 도 6에는, [H. Schotten 및 J. Roβler의 "System Performance Gain by Interference Cancellation for WCDMA Dedicated and High-Speed Downlink Channels", VTC 2002, Vancouver]로부터 공지된 HS-DSCH 상에서의 적응 코딩 및 변조 방법이 도시되어 있다. 도 6의 시나리오에서, 송신 전력은 일정하게 유지되지만 송신 레이트는 현재의 채널 및 간섭 조건에 적응된다. 복조되고, 레이크 결합되고, 간섭 소거 처리를 받은 수신 신호를 평가하여 채널 품질에 대한 추정치를 생성한다. 이 추정치는 그 후 업링크에서의 채널 품질 지시자(CQI : channel quality indicator) 시그널링을 위해 사용된다. CQI 시그널링은 다운링크 상에서 사용되는 코드 레이트 및 변조 포맷을 결정한다. 변조 포맷 및 코드 레이트를 변경함으로써, 다운링크 상의 데이터 레이트는 시변하는 채널 및 간섭 조건들에 적응될 수 있다.

상기로부터 분명해진 바와 같이, 효율적인 링크 적응은 한편으로는 수신된 신호의 품질에 대한 충분히 정확한 추정을 필요로 하고, 채널 및 간섭 조건들을 면밀하게 추적(track)하기 위하여, 다른 한편으로는 신호 품질에 대한 낮은 추정 및 보고 지연을 필요로 한다. 명백히, 이들 요건들은 모순되는데, 그 이유는 수신기의 구현 상세들에 따라서, 신호 품질에 대한 고속 추정 및 낮은 보고 지연은 종종 충분히 정확한 신호 품질 추정을 허용하지 않기 때문이다.

따라서 신호 품질 추정에 기초하여 보다 효율적인 링크 적응을 가능케 하는 방법, 장치 및 시스템이 요구된다.

[발명의 개요]

방법에 관해서는, 송신기와 수신기 간의 통신 링크를 통하여 송신된 신호의 품질 추정에 기초하여 통신 링크를 효율적으로 적응시키기 위한 요구는, 송신된 신호를 수신하여 복조하는 단계와, 상기 복조된 신호를 평가하여 링크 적응 방식(link adaptation scheme)에서 이용될 신호 품질에 대한 제1 추정치를 도출하는 단계와, 상기 복조된 신호를 추가 처리하고 디코딩하는 단계를 포함하는 링크 적응 방법에 의해 만족된다. 추가 처리되고 디코딩되지 않은 신호와 디코딩의 종료 전에 얻어지는 정보 중 적어도 하나에 기초하여, 상기 신호 품질을 나타내는 제1 제어 신호가 생성되어 링크 적응 방식을 제어하는 데 이용된다.

상기 디코딩 동작의 완료 전에 제1 제어 신호를 이용하여 상기 링크 적응 방 식을 제어함으로써, 시변하는 채널 및 간섭 조건들의 추적 속도 및 추적 정확도와 관련하여 향상된 링크 적응을 가능케 한다. 더욱이, 상기 제1 제어 신호에 기초하여, 2단계 또는 다단계 절차로서 신호 품질 추정을 구현하는 것이 가능하다. 따라서 신호 품질 추정이 더욱 강건하게 된다.

복조와 디코딩 사이에 수행되는 추가 처리는 바람직하게는 레이크 결합, 디인터리빙(de-interleaving), 및 간섭 소거와 같은 고급 수신기 기법들 중 적어도 하나를 포함한다. 복조된 신호를 고급 수신기 기법으로 처리하기 전에 복조된 신호로부터 신호 품질에 대한 제1 추정치를 도출하고 고급 수신기 기법 처리를 받은 신호를 기초로 하여 생성된 제1 제어 신호를 생성하는 것이 특히 유리하다. 고급 수신기 기법을 수행하기 전에 제1 추정치를 생성함으로써, 고급 수신기 기법과 관련된 추가적인 처리 지연이 링크 적응 지연으로 귀결되지 않도록 보장한다. 게다가, 고급 수신기 기법이 수행된 후에 제1 제어 신호를 이용하여 링크 적응 방식을 제어함으로써, 고급 수신기 기법으로부터 생긴 그리고 복조된 신호에 고급 수신기 기법을 적용하기 전에는 예측이 불가능하거나 또는 어렵게만 예측 가능한 신호 증진 효과들(signal enhancement effects)의 고려를 (복조의 종료 전에) 가능케 한다.

제1 제어 신호는 신호 품질에 대한 제2 추정치를 기초로 하여 생성될 수 있고 또는 제2 추정치를 생성하기 위한 기초를 형성할 수도 있다. 신호 품질에 대한 제1 추정치 및 제2 추정치는 바람직하게는 상이한 처리 단계들에서 복조된 신호로부터 도출된다. 이것은 제2 추정치가 도출되는 복조된 신호는 제1 추정치를 도출하기 위한 기초를 형성한 복조된 신호에 비하여 더 처리되었을 수도 있음을 의미한 다. 따라서, 제2 추정치는 일반적으로 제1 추정치보다 더 정확하겠지만 더 나중의 시점에 이용 가능하게 될 것이다. 그러므로 제2 추정치는, 비록 더 정확하기는 하지만, 보다 큰 처리 지연과 관련될 것이다.

제1 제어 신호와 제2 추정치 중 적어도 하나는 추가 처리 또는 디코딩 중에 얻어지는 메트릭 정보(metrics information)에 기초하여 생성될 수 있다. 따라서, 수신기에서 어떤 식으로든 도출되는 메트릭 정보는 링크 적응 방식을 제어하기 위해 사용될 수 있다.

각종 링크 적응 방식들이 구현될 수 있다. 본 발명의 바람직한 변형예에 따르면 링크 적응 방식은 수신기의 상대, 즉 송신기를 제어하는 적응 신호와 제1 추정치 간의 관련(association)을 포함한다. 그러한 관련은 예를 들면 반복 가능한 방식으로 제1 추정치로부터 적응 신호를 생성할 수 있게 하는 매핑(mapping) 메커니즘 또는 임의의 다른 메커니즘에 의해 규정될 수 있다. 적응 신호는 예를 들면 전력 상승 커맨드(power up command), 전력 하강 커맨드(power down command), 또는 CQI 시그널링과 관련하여 사용되는 커맨드일 수 있다.

만일 제1 추정치와 적응 신호 간의 관련을 규정하는 링크 적응 방식이 구현되면, 제1 제어 신호는 이 관련을 제어(예컨대, 변경)하기 위해 사용될 수 있다. 만일 예를 들어 제1 추정치와 대응하는 적응 신호 간의 매핑 메커니즘이 규정되면, 제1 제어 신호는 이 매핑 메커니즘을 조정함으로써 링크 적응을 향상시키기 위해, 예컨대, 송신 전력 제어, 적응 코딩 및 적응 변조 중 적어도 하나를 향상시키기 위해 사용될 수 있다.

디코딩된 신호 또는 디코딩 결과로서 얻어지는 CRC와 같은 정보를 평가하여 예컨대 링크 적응 방식을 부가적으로 제어하기 위한 또는 재송신을 트리거하기 위한 제2 제어 신호를 생성할 수 있다. 이 제2 제어 신호는 그러나 신호 품질에 대한 추정치에 기초하지 않고 CRC와 같은 "견실한 숫자"(hard figure)에 기초하거나 또는 디코딩된 신호에 기초할 것이다. 제2 제어 신호는 링크 적응 방식의 2단계 제어, 즉 제1 제어 신호를 기초로 하는 보다 빠르지만 덜 정확한 제어 단계 및 제2 제어 신호를 기초로 하는 보다 느리지만 더 정확한 제어 단계의 구현을 가능케 한다.

적응 코딩, 적응 변조 또는 그 조합의 링크 적응 방식들과 관련하여 본 발명의 또 다른 양태에 따르면, 특정 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치는 복조된 신호의 디코딩 전에 그 복조된 신호로부터 도출된다. 디코딩된 신호 또는 디코딩 후에만 이용 가능하게 된 정보(CRC와 같은)에 기초하여 신호 품질을 나타내는 제어 신호가 생성되어 적응 코딩 및 적응 변조 중 적어도 하나를 제어하기 위해 이용될 수 있다. 제1 제어 신호는 바람직하게는 CRC의 평가를 기초로 하여 생성된다.

본 발명은 하드웨어 해법으로서 또는 컴퓨팅 장치에서 실행될 때 본 발명의 단계들을 수행하기 위한 프로그램 코드 부분들을 포함하는 컴퓨터 프로그램 제품으로서 구현될 수 있다. 이 컴퓨터 프로그램 제품은 예를 들면 컴퓨팅 장치와 고정 결합되거나 또는 컴퓨팅 장치로부터 제거 가능한 데이터 캐리어(data carrier)와 같은 컴퓨터 판독 가능 기록 매체 상에 저장될 수 있다.

하드웨어 해법에 관련해서는, 본 발명은 적응성이 있는 통신 링크에 의해 송신기에 연결되도록 구성된 수신기에 관한 것으로, 여기서 링크 적응은 상기 통신 링크를 통하여 상기 수신기에 송신된 신호의 추정치에 기초하여 수행된다. 상기 수신기는 수신된 신호를 복조하기 위한 복조기, 상기 복조된 신호를 추가 처리하는 적어도 하나의 프로세싱 컴포넌트, 및 상기 추가 처리된 신호를 디코딩하기 위한 디코더를 포함한다. 상기 수신기의 제1 신호 브랜치는 상기 복조기와 상기 적어도 하나의 프로세싱 컴포넌트 간의 제1 노드에 연결된다. 상기 제1 브랜치는 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하기 위한 제1 추정 컴포넌트를 포함한다. 상기 수신기의 제2 신호 브랜치는 상기 프로세싱 컴포넌트, 상기 디코더 및 상기 프로세싱 컴포넌트와 상기 디코더 간의 제2 노드 중 적어도 하나에 연결된다. 상기 제2 신호 브랜치는 신호 품질을 나타내고 상기 링크 적응 방식을 제어하는 제1 제어 신호를 송신하도록 구성된다. 상기 프로세싱 컴포넌트는 바람직하게는 레이크 결합, 디인터리빙 및 간섭 소거와 같은 하나 이상의 고급 수신기 기법들 중 적어도 하나를 수행한다.

상기 제2 신호 브랜치에서는 제1 제어 신호가 생성될 수 있는 기초가 되는 신호 품질에 대한 제2 추정치를 도출하기 위한 제2 추정 컴포넌트가 배치될 수 있다. 제1 및 제2 신호 브랜치 외에 제3 신호 브랜치가 제공될 수도 있다. 제3 신호 브랜치는 디코더 뒤의 신호 경로에 배치된 제3 노드에 연결될 수 있고 링크 적응 방식을 제어하기 위한 제2 제어 신호를 생성하는 평가 유닛을 포함할 수 있다.

본 발명의 또 다른 양태에 따르면, 본 발명은 수신된 신호를 복조하기 위한 복조기, 상기 복조된 신호를 디코딩하기 위한 디코더, 상기 복조기와 상기 디코더 간의 제1 노드에 연결된 제1 신호 브랜치 및 상기 디코더 또는 상기 디코더 뒤의 신호 경로에 있는 제2 노드에 연결된 제2 신호 브랜치를 포함하는 수신기에 관한 것이다. 상기 제1 신호 브랜치는 적응 코딩 및 적응 변조 중 적어도 하나에 관한 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하기 위한 제1 추정 컴포넌트를 포함한다. 상기 제2 신호 브랜치는 상기 신호 품질을 나타내고 상기 링크 적응 방식을 제어하는 제어 신호를 송신하도록 구성된다.

위에서 논의된 수신기들은 UE와 같은 이동 단말기에 포함될 수 있다. 대안적으로 또는 부가적으로, 상기 수신기들은 BS와 같은 비이동 디바이스(non-mobile device)에 통합될 수 있다.

또 다른 양태에 따르면, 본 발명은 송신기, 수신기 및 상기 송신기와 상기 수신기 간의 적응성 있는 통신 링크를 포함하는 무선 통신 시스템에 관한 것이다. 상기 시스템은 수신기 측에, 송신된 신호를 복조하기 위한 복조기, 상기 복조된 신호를 추가 처리하기 위한 적어도 하나의 프로세싱 컴포넌트, 및 상기 추가 처리된 신호를 디코딩하기 위한 디코더를 포함한다. 상기 시스템은 상기 송신기와 상기 수신기 간에 뻗어 있는 제1 제어 루프를 더 포함하고, 상기 제1 제어 루프는 상기 복조기와 상기 적어도 하나의 프로세싱 컴포넌트 간에 배치된 제1 노드를 포함하고 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하기 위한 제1 추정 컴포넌트를 더 포함한다. 상기 추정 컴포넌트는 상기 송신기 또는 상기 수신기의 일부일 수 있다. 상기 시스템은 상기 프로세싱 컴포넌트, 상기 디코더 및 상기 프로세싱 컴포넌트와 상기 디코더 간의 제2 노드 중 적어도 하나를 포함하는 제어 브랜치를 더 포함한다. 상기 제어 브랜치는 제1 제어 신호를 송신하도록 구성된다. 상기 제1 제어 신호는 상기 신호 품질을 나타내고 상기 링크 적응 방식을 제어한다.

상기 디코더 또는 상기 디코더 뒤의 신호 경로에 배치된 제3 노드를 포함하는 제2 제어 루프가 제공될 수 있다. 상기 제2 제어 루프는 상기 링크 적응 방식을 제어하기 위한 또는 재송신을 트리거하기 위한 제2 제어 신호를 생성하기 위한 평가 유닛을 추가로 포함할 수 있다.

이하에서는 도면들에 예시된 예시적인 실시예들과 관련하여 본 발명을 설명한다.

도 1은 WCDMA 무선 통신 시스템의 개략 블록도이다.

도 2는 전력 제어에 기초한 종래 기술의 링크 적응 메커니즘의 개략 블록도이다.

도 3은 전력 제어에 기초한 링크 적응 메커니즘의 본 발명의 제1 실시예이다.

도 4는 전력 제어에 기초한 링크 적응 메커니즘의 본 발명의 제2 실시예이다.

도 5는 전력 제어에 기초한 링크 적응 메커니즘의 본 발명의 제3 실시예이다.

도 6은 적응 코딩 및 변조에 기초한 종래 기술의 링크 적응 메커니즘의 개략 블록도이다.

도 7은 적응 코딩 및 변조에 기초한 본 발명의 제4 실시예의 개략 블록도이다.

도 8은 적응 코딩 및 변조에 기초한 본 발명의 제5 실시예의 개략 블록도이다.

이하의 설명에서는, 한정이 아니라 설명을 목적으로, 본 발명의 철저한 이해를 제공하기 위하여, 특정 실시예, 회로, 신호 포맷 등과 같은 특정한 상세 내용들이 제시된다. 숙련된 당업자라면 본 발명이 이들 특정한 상세 내용들로부터 벗어나는 다른 실시예들로 실시될 수도 있다는 것을 분명히 알 것이다. 특히, 아래에서는 상이한 실시예들이 WCDMA 시스템에 통합되어 설명되지만, 본 발명은 그러한 구현에 제한되지 않고, 예를 들면 링크 적응을 요구하는 임의의 송신 환경에서 이용될 수 있다. 더욱이, 숙련된 당업자라면 아래에서 설명된 기능들이 개개의 하드웨어 회로를 이용하거나, 프로그래밍된 마이크로프로세서 또는 범용 컴퓨터와 관련하여 기능하는 소프트웨어를 이용하거나, 용도 특정 집적 회로(application specific integrated circuit; ASIC)를 이용하거나, 및/또는 하나 이상의 디지털 신호 프로세서들(DSP들)을 이용하여 구현될 수 있다는 것을 알 것이다.

도 1에는 본 발명이 실시될 수 있는 WCDMA 표준에 따른 무선 통신 시스템(10)이 도시되어 있다. 위에서 언급한 바와 같이, 시스템(10)은 RNC(12), BS(14), DCH 상에서 BS(14)와 통신하는 제1 UE 및 HS-DSCH 상에서 BS(14)로부터 정보를 수 신하는 제2 UE(18)를 포함한다.

도 3에는 도 1에 도시된 UE(16)에서 구현된 본 발명의 제1 실시예에 따른 UE 수신기(20)의 개략 블록도가 도시되어 있다. 도 3의 수신기(20)는 적응성 있는 통신 링크(22)를 통하여 도 1에 도시된 BS(14) 형태의 송신기와 통신하도록 구성되어 있다. 본 실시예에서 적응성 있는 통신 링크(22)는 전력-제어(power-controlled) DCH이다.

도 3의 수신기(20)는 수신된 신호를 복조하기 위한 복조기(26), 레이크 결합의 처리 동작을 수행하기 위한 프로세싱 컴포넌트(28), 간섭 소거를 수행하기 위한 또 하나의 프로세싱 컴포넌트(29), 및 디인터리빙을 추가적으로 수행하는 디코더(30)를 갖는 수신기 경로(24)를 포함한다. 간섭 소거는 반드시 레이크 결합 후에 바로 수행될 필요는 없다는 것을 주목해야 할 것이다. 그것은 대안적으로 디인터리빙 후에 및 디코딩 전에 수행될 수도 있을 것이다.

수신기(20)는 3개의 신호 브랜치들(30, 32, 34)을 더 포함한다. 제1 신호 브랜치(30)는 복조기(26)와 프로세싱 컴포넌트(28) 간의 노드(40)에 연결된다. 제1 신호 브랜치(30)는 복조기(26)의 출력 신호를 기초로 하여 제1 SIR 관련 값과 같은 제1 품질 추정치(예컨대, SIR 값, SIR 값을 결정하기 위해 요구되는 파라미터 또는 SIR 값으로부터 도출된 파라미터)를 결정하도록 구성되어 있는 제1 추정 컴포넌트(42)를 포함한다. 대안적으로, 제1 신호 브랜치(30)는 레이크 결합을 위한 프로세싱 컴포넌트(28)와 간섭 소거를 위한 프로세싱 컴포넌트(29) 사이에 연결될 수도 있을 것이다.

제2 신호 브랜치(32)는 간섭 소거를 위한 프로세싱 컴포넌트(29)와 디코더(30) 간의 제2 노드(44)에 연결된다. 제2 신호 브랜치(32)는 프로세싱 컴포넌트(29)의 출력 신호를 기초로 하여, 즉 레이크 결합 및 간섭 소거의 고급 수신기 기법 처리를 받은 복조된 신호를 기초로 하여 제2 품질 추정치(예컨대, 제2 SIR 관련 값)를 결정하는 제2 추정 컴포넌트(46)를 포함한다.

제3 신호 브랜치(34)는 상기 디코더(30) 뒤의 수신기 경로(24)에 위치하는 제3 노드(50)에 연결된다. 제3 신호 브랜치(34)는 디코딩된 신호의 품질을 나타내는 파라미터를 평가하는 컴포넌트(52)를 포함한다. 예를 들면, 비트 오류율(BER) 또는 프레임 오류율(FER)은 신호 품질의 신뢰성 있는 평가를 가능케 한다. 도 3에 도시된 실시예에서는, 프레임 신뢰성 지시자(frame reliability indicator), 즉 특정 사용자 데이터 프레임을 디코딩한 결과로 얻어진 CRC 체크 결과를 평가하여 디코딩된 신호의 품질에 관한 정보를 결정하게 된다. 그 때문에, 컴포넌트(52)는 CRC 체커(checker)로서 구성된다.

도 3의 수신기(20)는 제1 실시예에서 사용된 전력 제어의 특정 링크 적응 메커니즘을 구현하고 제어할 수 있게 하는 2개의 컴포넌트(54, 56)를 더 포함한다. 보다 구체적으로, 수신기(20)는 링크 적응 유닛(54) 및 링크 적응 제어기(56)를 포함한다. 링크 적응 유닛(54)은 제1 신호 브랜치(30) 및 제2 신호 브랜치(32) 양쪽 모두에 배치된다. 그것은 선택적으로 제3 신호 브랜치(34)에 포함될 수도 있다. 링크 적응 제어기(56)는 제3 신호 브랜치(34)에만 포함된다.

링크 적응 유닛(54) 및 링크 적응 제어기(56) 양쪽 모두는 도 1에 도시된 BS(14)와, 또는 BS(14)를 경유하여, RNC(12)와 업링크 상에서 통신하도록 구성된 다. 도 1 및 3으로부터 명백히 알 수 있듯이, 3개의 신호 브랜치(30, 32, 34)는, 한편으로는 UE(16)의 수신기(20)와 다른 한편으로는 BS(14)와 RNC 중 적어도 하나 사이에 뻗어 있고 또한 다운링크 상에서 적응성 있는 통신 링크(22)를 포함함은 물론 아래에서 보다 상세히 논의될 복수의 제어 링크들(60)도 포함하는 상이한 제어 루프들의 일부이다.

이제 도 3에 도시된 수신기(20)의 동작 중에 수행되는 링크 적응 메커니즘에 대하여 설명하겠다.

통신 링크(22)를 통하여 수신기(20)에 의해 수신된 신호는 복조기(26)에 의해 복조된다. 또한, 각각의 레이크 핑거(Rake finger)에서의 역확산(de-spreading)이 상기 복조기(26) 또는 후속 프로세싱 컴포넌트 중 어느 한쪽에서 수행될 수 있다. 복조된 신호는 수신기 경로(24)에 포함된 프로세싱 컴포넌트(28) 및 제1 신호 브랜치(30)에 포함된 제1 추정 컴포넌트(42)의 양쪽 모두에 입력된다. 복조된 입력 신호에 기초하여 제1 추정 컴포넌트(42)는 링크 적응 유닛(54)에 입력되는 제1 신호 품질 추정치를 도출한다.

링크 적응 유닛(54)은 각종 전력 제어 방식들을 구현할 수 있다. 제1 전력 제어 방식에 따르면, 이 적응 유닛(54)은 제1 추정 컴포넌트(42)로부터 수신된 제1 신호 추정치를 전력 제어 커맨드의 형태의 적응 신호를 구성하거나 또는 그 적응 신호로 변환될 수 있는 신호 품질 파라미터 상에 매핑하기 위한 매핑 메커니즘을 포함한다. 이 전력 제어 커맨드는 그 후 업링크 상의 제어 링크들(60) 중 하나를 통하여 BS에 송신된다. 수신된 적응 신호에 따라서 BS는 다운링크 통신 링크(22) 상의 송신 전력을 제어한다. 따라서, 수신된 신호는 비교적 낮은 처리 지연으로 제1 추정 컴포넌트(42)에 입력되기 때문에 고속 전력 제어 루프가 확립될 수 있다. 그러나, 제1 신호 품질 추정치는 약간만 처리된 수신 신호를 기초로 하여 제1 추정 컴포넌트(42)에 의해 생성되었기 때문에, 신호 품질의 제1 추정치(여기서는 제1 SIR 관련 값)는 매우 정확하지는 않다.

링크 적응 유닛(54)에 의해 구현될 수 있는 제2 전력 제어 방식에 따르면, 제1 SIR 관련 값 형태의 제1 신호 품질 추정치는 RNC로부터 제어 링크들(60) 중 하나를 통하여 및 BS를 통하여 수신된 목표 값과 비교된다. 만일 제1 추정 유닛(42)으로부터 수신된 제1 SIR 관련 값이 목표 값보다 높다면, BS에게 통신 링크(22) 상의 송신 전력을 낮추도록 명령하는 전력 제어 커맨드가 생성된다. 만일 추정된 제1 SIR 관련 값이 너무 낮다면, 전력 상승 커맨드 형태의 적응 신호가 BS에 송신된다.

위에서 언급한 바와 같이, 복조된 신호는 제1 추정 컴포넌트(42)에만 아니라 동시에 레이크 결합을 수행하는 프로세싱 컴포넌트(28)에도 입력된다. 레이크 결합된 신호는 그 후 간섭 소거 처리를 받는다. 간섭 소거는 통신 링크(22) 상의 송신 전력을 저감할 수 있게 하고 따라서 네트워크 용량을 증대시키는 고급 수신기 기법을 구성한다. 간섭 소거에 수반된 복잡한 메커니즘들로 인해, 프로세싱 컴포넌트(29)는 상당한 처리 지연과 관련될 수 있다.

프로세싱 컴포넌트(29)의 출력 신호는 디코더(30) 및 제2 신호 브랜치(32) 내의 제2 추정 컴포넌트(46) 양쪽 모두에 입력된다. 제2 추정 컴포넌트(46)는 프로세싱 컴포넌트(29)로부터 수신된 신호를 평가하여 제2 SIR 관련 값 형태의 제2 신호 품질 추정치를 생성한다. 이 평가는 복조되고, 레이크 결합되고 간섭 소거 처리를 받은 신호를 기초로 하여 수행되기 때문에, 제2 신호 품질 추정치의 정확도는 제1 추정 컴포넌트(42)에 의해 생성된 제1 신호 품질 추정치의 정확도보다 훨씬 높다. 그러나, 제2 신호 품질 추정치는 상당히 높은 처리 지연으로 생성된다.

제2 신호 품질 추정치는 제2 추정 컴포넌트(46)에 의해 출력되어 링크 적응 유닛(54)에 입력된다. 링크 적응 유닛(54)에서 제2 신호 품질 추정치는 제1 신호 품질 추정치에 대한 매핑 규칙을 조정하기 위해 사용된다.

만일 링크 적응 유닛(54)이 목표 값과 관련된 링크 적응 방식을 구현한다면, 제2 추정 컴포넌트(46)로부터 수신된 SIR 관련 값에 대한 제2 추정치는 목표 값을 적절하게 변경하기 위해 사용될 수 있다. 예를 들어 제2 신호 품질 추정치(추정된 제2 SIR 관련 값)가 제1 신호 품질 추정치(SIR 관련 값에 대해 먼저 추정된 값)보다 높은 경우에, 링크 적응 유닛(54)은 목표 값이 낮아지도록 링크 적응 방식을 제어할 수 있고, 역으로 제2 신호 품질 추정치가 제1 신호 품질 추정치보다 낮은 경우에, 링크 적응 유닛(54)은 목표 값이 높아지도록 링크 적응 방식을 제어할 수 있다.

이와 같이, 제2 추정 컴포넌트(46)의 출력 신호는 링크 적응 유닛(54)에 의해 구현된 링크 적응 방식을 제어하기 위해 사용된다. 고속 링크 적응 루프는 낮은 처리 지연으로 얻을 수 있는 덜 정확한 제1 신호 품질 추정치와 보다 높은 처리 지연으로 얻어지는 더 정확한 제2 신호 품질 추정치를 이용한 2단계 신호 품질 추 정을 포함한다는 것을 알 수 있다. 요컨대 빠르고 정확한 신호 품질 추정이 달성된다. 여기서 원칙적으로 링크 적응 유닛(54)은, 본 발명에 의해 제공되는 이점들을 잃지 않고, 수신기(20)로부터 도 1의 기지국(14)으로 옮겨질 수도 있다는 것을 주목해야 할 것이다.

위에서 설명한 고속 링크 적응 루프 외에 외부 전력 제어 루프가 제공된다. 외부 전력 제어 루프는 CRC 체커(52) 및 링크 적응 제어기(56)를 갖는 제3 신호 브랜치(34)를 포함하고 다음과 같이 동작한다. 특정 사용자 데이터 프레임을 디코딩한 결과로 얻어지는 CRC는 CRC 체커(52)에 의해 체크되고 대응하는 체크 결과가 프레임 품질 지시자로서 링크 적응 제어기(56)에 출력된다. 링크 적응 제어기(56)는 그 프레임 품질 지시자를 평가하여, 링크 적응 방식을 제어하기 위한 제어 신호를 생성한다. 링크 적응 방식은 직접적으로, 즉 링크 적응 제어기(56)와 링크 적응 유닛(54) 간의 직접 링크(점선)를 통하여, 또는 BS와 RNC를 통하여 간접적으로 제어될 수 있다. 간접 제어의 경우에 링크 적응 제어기(56)는 적응 제어 신호를 제어 링크들(60) 중 하나를 통하여 및 BS를 통하여 RNC에 송신하고 RNC는, 위에서 언급한 바와 같이, 수신기(20) 또는 BS의 일부일 수 있는, 링크 적응 유닛(54)을 제어한다. 원칙적으로 링크 적응 제어기(56)는 RNC 또는 BS로 옮겨질 수도 있다.

링크 적응 제어기(56) 내에서 수행되는 평가의 결과에 따라서, 링크 적응 방식이 제어된다. 예를 들어 CRC 체크 결과가 송신 품질이 변하고 있음을 나타낸다면, 링크 적응 유닛(54)에 의해 적용된 매핑 메커니즘 또는 목표 값은 링크 적응 제어기(56)로부터의 대응하는 제어 신호의 수신시에 변경될 수 있다. 링크 적응 제어기(56)는 따라서 제2 추정 컴포넌트(46)처럼 유사한 작업을 수행한다. 그러나, 제2 추정 컴포넌트(46)의 작업은 신호 품질의 단순한 추정치에 기초하는 반면, 링크 적응 제어기(56)의 작업은 복수의 "견실한"(hard) CRC 체크 결과들의 통계에 기초한다.

링크 적응 제어기(56)에 의한 링크 적응 방식의 제어는 따라서 제2 추정 컴포넌트(46)에 의한 대응하는 제어보다 더 정확하지만, 제2 추정 컴포넌트(46)에 의한 제어는 훨씬 낮은 처리 지연과 관련된다. 이것은 제2 추정 컴포넌트(46)를 포함하는 제2 신호 브랜치(32)가 디인터리빙 및 디코딩 전에 수신기 경로(24)와 탭(tap)하는 데 반하여, 링크 적응 제어기(56)를 포함하는 제3 신호 브랜치(34)는 디인터리빙 및 디코딩 후에 수신기 경로(24)와 탭한다는 사실에 기인한다. 제2 추정 유닛(46) 및 링크 적응 제어기(56)에 의하여 2단계 링크 적응 방식 제어가 구현된다.

부가적으로 도 3에 도시된 실시예는, 제2 추정 컴포넌트(46)에 의하여 신호 증진(signal enhancements)이 더 정확히 모델링되기 때문에, 간섭 소거 컴포넌트들과 같은 고급 수신기 구조들의 구현으로부터 보다 큰 성능 또는 링크 이득을 얻을 수 있게 한다는 것을 주목해야 할 것이다. 그와 동시에, 제1 신호 추정 컴포넌트(42)는 간섭 소거와 관련된 처리 지연에 의해 영향받지 않는 고속 링크 적응을 가능케 한다.

도 4 및 5에는, 본 발명에 따른 수신기(20)의 2개의 또 다른 실시예들이 도시되어 있다. 이 실시예들은 대부분은 위에서 논의한 제1 실시예와 유사하므로, 제1 실시예와의 차이점들만 더 상세히 설명하겠다.

도 4를 참조하면 제1 추정 컴포넌트(42)를 포함하는 제1 신호 브랜치(30)는 프로세싱 컴포넌트(29)와 디코더(30) 간의 노드(44)에 연결된 것을 알 수 있다. 제2 신호 브랜치(32)는 디코더(30)에 직접 연결되어 있다. 따라서, 제1 신호 품질 추정치, 즉 제1 SIR 관련 값은 수신된 신호로부터 간섭 소거 후에 도출되고 제2 신호 품질 추정치는 디코딩 중에 얻어지는 메트릭에 기초하여 도출된다.

도 5에 도시된 제3 실시예에서 링크 적응 유닛(54)은 제4 신호 브랜치(59)를 통하여 디코더(30)의 출력에 연결되어 있다. 따라서, 링크 적응 유닛(54)에 의해 적용된 링크 적응 방식을 제어하기 위한 부가적인 파라미터들이 제공된다.

도 7에는 본 발명에 따른 수신기(20)의 제4 실시예가 도시되어 있다. 이 수신기(20)는 도 1에서 HS-DSCH 상에서 BS(14)에 연결되어 있는 UE(18)의 일부이다.

제4 실시예는 적응 코딩 및 변조의 링크 적응 메커니즘에 기초한다. 도 7로부터 알 수 있듯이, 수신기(20)는 수신기 경로(24) 내에 레이크 결합을 추가로 수행하는 복조기(62), 간섭 소거를 수행하는 프로세싱 컴포넌트(64), 및 디인터리빙을 추가로 수행하는 디코더(66)를 포함한다. 디코더(68)와 프로세싱 컴포넌트(64) 간의 노드(70)에 연결된 제1 신호 브랜치(68)에는 채널 품질 추정을 수행하기 위한 추정 컴포넌트(72)가 배치되어 있다. 제2 신호 브랜치(74)는 디코더(66)에 연결되어, 디코딩 중에 얻어지는 메트릭 정보에 기초하여 생성된, 제1 제어 신호를 추정 컴포넌트(72)에 송신한다. 제3 신호 브랜치(76)는 디코더(66) 뒤의 수신기 경로(24)에 배치된 제3 노드(80)에 연결된다. CRC 체커(82) 형태의 평가 유닛이 제3 신호 브랜치에 포함된다.

이제 도 7에 도시된 수신기(20)의 동작에 대하여 보다 상세히 설명하겠다.

적응성 있는 통신 링크(22)를 통하여 수신기(20)에 의해 수신된 신호는 복조기(62)에서 복조 및 레이크 결합 처리를 받고 프로세싱 유닛(64)에서 간섭 소거 처리를 받는다. 추정 컴포넌트(72)는 프로세싱 컴포넌트(64)에 의해 출력된 복조된 신호를 평가하여 채널 품질 파라미터 형태의 신호 품질에 대한 추정치를 도출한다. 이 채널 품질 파라미터는 통신 링크(22)(고속 제어 루프) 상에서 사용되는 변조 방식 또는 데이터 레이트를 제어하기 위해 업링크 CQI 시그널링 컨텍스트에서 사용된다. 추정 컴포넌트(72)에 의해 수행되는 동작들은 제1 실시예의 수신기 구조에 관하여 위에서 설명한 바와 같이 SIR 관련 값의 추정치와 목표 값과의 비교 또는 매핑 메커니즘과 유사할 수 있다.

디코딩 중에 얻어지는 메트릭 정보 형태의 제어 신호가 제2 신호 브랜치(74)를 통하여 추정 컴포넌트(72)에 입력되어 추정 컴포넌트(72)에 의해 수행되는 채널 품질 추정을 제어하고 따라서 링크 적응 방식을 제어하게 된다.

도 7로부터 알 수 있는 바와 같이, 제3 신호 브랜치(76) 및 CRC 체커(82)를 포함하는 외부 제어 루프가 부가적으로 제공된다. CRC 체커(82)는 특정 프레임에 대한 CRC 체크가 실패한 경우에 그 특정 프레임의 재송신을 트리거하도록 구성된다.

도 8에는 본 발명에 따른 수신기(20)의 제5 실시예가 도시되어 있다. 제5 실시예는 도 7과 관련하여 위에서 설명한 제4 실시예와 유사하다.

다시, 추정 컴포넌트(72)를 포함하는 제1 신호 브랜치(68)는 복조기(90)(제5 실시예에서는 간섭 소거를 수행하기 위한 프로세싱 컴포넌트와 통합됨)와 디코더(66) 사이에 연결된다. 제2 신호 브랜치(92)는 디코더(66) 뒤의 노드(80)로부터 CRC 체커(82)를 통하여 추정 컴포넌트에 연결된다. 따라서 CRC 체크 결과 형태의 제어 신호가 제2 신호 브랜치(92)를 통하여 추정 컴포넌트(72)에 입력되어, 채널 품질 추정 중에 사용되는 파라미터들을 조정함으로써, 링크 적응 방식, 즉 변조 및 코드 레이트 설정들을 제어할 수 있다.

특정 실시예들에 관하여 본 발명을 설명하였지만, 숙련된 당업자라면 본 발명이 여기에서 설명되고 예시된 특정 실시예들에 제한되지 않는다는 것을 인지할 것이다. 그러므로, 본 발명은 그 양호한 실시예들에 관하여 설명되었지만, 이 개시 내용은 단지 예시일 뿐임을 이해해야 할 것이다. 따라서, 본 발명은 여기에 부속된 청구항들의 범위에 의해서만 제한되어야 할 것이다.

Claims (23)

1. 송신기(14)와 수신기(20) 간의 통신 링크(22)를, 상기 통신 링크(22)를 통하여 송신된 신호에 대한 품질 추정치에 기초하여 적응시키는 방법으로서,

   상기 송신된 신호를 수신하여 복조하는 단계와;

   상기 복조된 신호를 평가(assess)하여 링크 적응 방식(link adaptation scheme)에서 이용될 신호 품질에 대한 제1 추정치를 도출하는 단계 - 상기 링크 적응 방식에서 상기 제1 추정치는 매핑 규칙에 따라서 신호 품질 파라미터에 매핑되거나 또는 목표 값과 비교됨 - 와;

   상기 복조된 신호를 추가 처리(further process)하고 디코딩하는 단계를 포함하며,

   상기 추가 처리되고 디코딩되지 않은 신호와 디코딩의 종료 전에 얻어지는 정보 중 적어도 하나에 기초하여 상기 신호 품질을 나타내는 제1 제어 신호가 생성되어 상기 매핑 규칙을 조정하거나 또는 상기 목표 값을 변경함으로써 상기 링크 적응 방식을 제어하기 위해 이용되고, 상기 추가 처리는 레이크 결합(Rake combining), 간섭 소거(interference cancellation) 및 디인터리빙(de-interleaving) 중 적어도 하나를 포함하는 통신 링크 적응 방법.
2. 제1항에 있어서, 상기 제1 제어 신호가 생성되는 기초가 되는 상기 신호 품질에 대한 제2 추정치를 도출하기 위해 추가 처리 중에 또는 후에 상기 복조된 신호가 다시 평가되는 통신 링크 적응 방법.
3. 제2항에 있어서, 상기 제1 제어 신호와 상기 제2 추정치 중 적어도 하나는 추가 처리 또는 디코딩 중에 얻어지는 메트릭 정보(metrics information)에 기초하여 생성되는 통신 링크 적응 방법.
4. 제1항에 있어서, 상기 링크 적응 방식은 상기 제1 추정치와 상기 수신기(20)에 의해 송신될 적응 신호 간의 매핑(mapping) 매커니즘을 규정하는 통신 링크 적응 방법.
5. 제4항에 있어서, 상기 제1 제어 신호는 상기 제1 추정치와 상기 적응 신호 간의 상기 매핑 매커니즘을 변경하는 통신 링크 적응 방법.
6. 제1항에 있어서, 링크 적응은 송신 전력 제어, 적응 코딩(adaptive coding) 및 적응 변조(adaptive modulation) 중 적어도 하나를 포함하는 통신 링크 적응 방법.
7. 제1항에 있어서, 상기 디코딩된 신호 또는 디코딩 후에만 이용 가능한 정보를 평가하여 상기 링크 적응 방식을 제어하기 위한 또는 재송신을 트리거하기 위한 제2 제어 신호를 생성하는 단계를 더 포함하는 통신 링크 적응 방법.
8. 송신기(14)와 수신기(20) 간의 통신 링크(22)를, 상기 통신 링크(22)를 통하여 송신된 신호에 대한 품질 추정치에 기초하여 적응시키는 방법으로서,

   상기 송신된 신호를 수신하여 복조하는 단계와;

   상기 복조된 신호를 평가하여 적응 코딩 및 적응 변조 중 적어도 하나와 관련하여 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하는 단계 - 상기 링크 적응 방식에서 상기 제1 추정치는 매핑 규칙에 따라서 신호 품질 파라미터에 매핑되거나 또는 목표 값과 비교됨 - 와;

   상기 복조된 신호를 추가 처리하는 단계 - 상기 추가 처리는 레이크 결합, 간섭 소거 및 디인터리빙 중 적어도 하나를 포함함 - 와;

   상기 추가 처리된 신호를 디코딩하는 단계를 포함하며,

   상기 디코딩된 신호 또는 디코딩 후에만 이용 가능한 정보에 기초하여 상기 신호 품질을 나타내는 제어 신호가 생성되어 상기 매핑 규칙을 조정하거나 또는 상기 목표 값을 변경함으로써 상기 링크 적응 방식을 제어하기 위해 이용되는 통신 링크 적응 방법.
9. 컴퓨팅 디바이스 상에서 실행될 때, 제1항의 단계들을 수행하기 위한 프로그램 코드 부분들을 포함하는 컴퓨터 판독 가능한 기록 매체.
10. 삭제
11. 적응성 있는(adaptable) 통신 링크(22)를 통하여 송신기(14)에 연결되도록 구성되어 있는 수신기(20)로서,

    상기 통신 링크(22)를 통하여 상기 수신기(20)에 송신된 신호의 품질 추정치에 기초하여 링크 적응이 수행되고,

    상기 수신기(20)는,

    수신된 상기 신호를 복조하기 위한 복조기(26, 62)와;

    상기 복조된 신호를 추가 처리하기 위한 적어도 하나의 프로세싱 컴포넌트(28, 29, 64) - 상기 추가 처리는 레이크 결합, 간섭 소거 및 디인터리빙 중 적어도 하나를 포함함 - 와;

    상기 추가 처리된 신호를 디코딩하기 위한 디코더(30, 66)와;

    상기 복조기(26, 62)와 상기 적어도 하나의 프로세싱 컴포넌트(28, 29, 64) 간의 제1 노드(40, 70)에 연결된 제1 신호 브랜치(30, 68) - 상기 제1 신호 브랜치(30, 68)는 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하기 위한 제1 추정 컴포넌트(42, 72)를 포함하고, 상기 링크 적응 방식에서 상기 제1 추정치는 매핑 규칙에 따라서 신호 품질 파라미터에 매핑되거나 또는 목표 값과 비교됨 - 와;

    상기 프로세싱 컴포넌트(28, 29, 64), 상기 디코더(30, 66) 및 상기 프로세싱 컴포넌트(28, 29, 64)와 상기 디코더(30, 66) 간의 제2 노드(44, 80) 중 적어도 하나에 연결된 제2 신호 브랜치(32, 68)

    를 포함하며,

    상기 제2 신호 브랜치(32, 68)는 상기 신호 품질을 나타내고 상기 매핑 규칙을 조정하거나 또는 상기 목표 값을 변경함으로써 상기 링크 적응 방식을 제어하는 제1 제어 신호를 송신하도록 구성되는 수신기.
12. 제11항에 있어서, 상기 프로세싱 컴포넌트(28, 29, 64)는 레이크 결합, 간섭 소거 및 디인터리빙 중 적어도 하나를 수행하는 수신기.
13. 제11항에 있어서, 상기 제1 제어 신호가 생성되는 기초가 되는 상기 신호 품질에 대한 제2 추정치를 도출하기 위해 상기 제2 신호 브랜치(32)에 배치되는 제2 추정 컴포넌트(46)를 더 포함하는 수신기.
14. 제11항에 있어서, 상기 디코더(30, 66) 뒤의 신호 경로(24)에 배치된 제3 노드(50, 80)에 연결된 제3 신호 브랜치(34, 76)를 더 포함하고, 상기 제3 신호 브랜치(34, 76)에는 평가 유닛(52, 82)이 포함되어 상기 링크 적응 방식을 제어하기 위한 또는 재송신을 트리거하기 위한 제2 제어 신호를 생성하는 수신기.
15. 적응성 있는 통신 링크(22)를 통하여 송신기(14)에 연결되도록 구성되어 있는 수신기(20)로서,

    상기 통신 링크(22)를 통하여 상기 수신기(20)에 송신된 신호의 품질 추정치에 기초하여 링크 적응이 수행되고,

    상기 수신기(20)는,

    수신된 상기 신호를 복조하기 위한 복조기(90)와;

    상기 복조된 신호를 추가 처리하기 위한 프로세싱 컴포넌트(90, 66) - 상기 추가 처리는 레이크 결합, 간섭 소거 및 디인터리빙 중 적어도 하나를 포함함 - 와;

    상기 추가 처리된 신호를 디코딩하기 위한 디코더(66)와;

    상기 복조기(90)와 상기 디코더(66) 간의 제1 노드(94)에 연결된 제1 신호 브랜치(92) - 상기 제1 신호 브랜치(92)는 적응 코딩 및 적응 변조 중 적어도 하나에 관한 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하기 위한 제1 추정 컴포넌트(72)를 포함하고, 상기 링크 적응 방식에서 상기 제1 추정치는 매핑 규칙에 따라서 신호 품질 파라미터에 매핑되거나 또는 목표 값과 비교됨 - 와;

    상기 디코더 또는 상기 디코더(66) 뒤의 신호 경로(24)에 있는 제2 노드(80)에 연결된 제2 신호 브랜치(96)

    를 포함하며,

    상기 제2 신호 브랜치(96)는 상기 신호 품질을 나타내고 상기 매핑 규칙을 조정하거나 또는 상기 목표 값을 변경함으로써 상기 링크 적응 방식을 제어하는 제어 신호를 송신하도록 구성되는 수신기.
16. 제15항의 수신기를 포함하는 무선 통신 시스템의 컴포넌트.
17. 송신기(14), 수신기(20), 및 상기 송신기(14)와 상기 수신기(20) 간의 적응성 있는 통신 링크(22)를 포함하는 무선 통신 시스템(10)으로서,

    상기 통신 링크(22)를 통하여 상기 수신기(20)에 송신된 신호의 품질 추정치에 기초하여 링크 적응이 수행되고, 상기 시스템(10)은 수신기 측에, 상기 송신된 신호를 복조하기 위한 복조기(26, 62), 상기 복조된 신호를 추가 처리하기 위한 적어도 하나의 프로세싱 컴포넌트(28, 29, 64), 및 상기 추가 처리된 신호를 디코딩하기 위한 디코더(30, 66)를 포함하고, 상기 추가 처리는 레이크 결합, 간섭 소거 및 디인터리빙 중 적어도 하나를 포함하고,

    상기 시스템(10)은,

    상기 송신기(14)와 상기 수신기(20) 사이에 뻗어 있는 제1 제어 루프 - 상기 제1 제어 루프는 상기 복조기(26, 62)와 상기 적어도 하나의 프로세싱 컴포넌트(28, 29, 64) 사이에 배치된 제1 노드(40, 70)를 포함하고, 상기 제1 제어 루프는 링크 적응 방식에서 이용될 신호 품질에 대한 제1 추정치를 도출하기 위한 제1 추정 컴포넌트(42, 72)를 포함하고, 상기 링크 적응 방식에서 상기 제1 추정치는 매핑 규칙에 따라서 신호 품질 파라미터에 매핑되거나 또는 목표 값과 비교됨 - 와;

    상기 프로세싱 컴포넌트(28, 29, 64), 상기 디코더(30, 66) 및 상기 프로세싱 컴포넌트(28, 29)와 상기 디코더(30) 간의 제2 노드(44) 중 적어도 하나를 포함하는 제어 브랜치

    를 더 포함하며,

    상기 제어 브랜치는 상기 신호 품질을 나타내고 상기 매핑 규칙을 조정하거나 또는 상기 목표 값을 변경함으로써 상기 링크 적응 방식을 제어하는 제1 제어 신호를 송신하도록 구성되는 무선 통신 시스템.
18. 제17항에 있어서, 상기 디코더(30, 66) 뒤의 신호 경로(24)에 배치된 제3 노드(50, 80)를 포함하는 제2 제어 루프를 더 포함하고, 상기 제2 제어 루프에는 평가 유닛(52, 82)이 포함되어 상기 링크 적응 방식을 제어하기 위한 또는 재송신을 트리거하기 위한 제2 제어 신호를 생성하는 무선 통신 시스템.
19. 삭제
20. 삭제
21. 삭제
22. 삭제
23. 삭제

Images