KR100987125B1 - Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that - Google Patents

Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that Download PDF

Info

Publication number
KR100987125B1
KR100987125B1 KR1020080129258A KR20080129258A KR100987125B1 KR 100987125 B1 KR100987125 B1 KR 100987125B1 KR 1020080129258 A KR1020080129258 A KR 1020080129258A KR 20080129258 A KR20080129258 A KR 20080129258A KR 100987125 B1 KR100987125 B1 KR 100987125B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
balls
front substrate
sustain electrode
substrate
Prior art date
Application number
KR1020080129258A
Other languages
Korean (ko)
Other versions
KR20100070622A (en
Inventor
최경철
조관현
안성일
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020080129258A priority Critical patent/KR100987125B1/en
Publication of KR20100070622A publication Critical patent/KR20100070622A/en
Application granted granted Critical
Publication of KR100987125B1 publication Critical patent/KR100987125B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3471Introduction of auxiliary energy into the plasma
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354Introduction of auxiliary energy into the plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/26Address electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00Gas-filled discharge tubes with solid cathode
    • H01J17/38Cold-cathode tubes
    • H01J17/48Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49Display panels, e.g. with crossed electrodes, e.g. making use of direct current

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 볼 구조의 유전체층을 갖는 전면기판 및 이의 제조방법 및 이를 포함하는 플라즈마 디스플레이 패널에 관한 것으로서, 상기 전면기판의 전면 유전체층에서 보호막층이 증착되는 일면에 미세한 직경 및 깊이의 볼들이 형성됨으로써, 방전 유지전압이 낮아지고 휘도가 증가되어 발광효율이 향상되는 효과가 제공된다.The present invention relates to a front substrate having a dielectric layer having a ball structure, a method of manufacturing the same, and a plasma display panel including the same, by forming balls of minute diameter and depth on one surface of a protective layer deposited on the front dielectric layer of the front substrate. The discharge sustain voltage is lowered and the luminance is increased to provide the effect of improving the luminous efficiency.

PDP, 플라즈마, 유전체, 전면기판 PDP, Plasma, Dielectric, Front Board

Description

볼 구조의 유전체층을 갖는 전면기판 및 이의 제조방법 및 이를 포함하는 플라즈마 디스플레이 패널{Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that}Front substrate having a bowl structure dielectric layer and a method for manufacturing the same and a plasma display panel comprising the same

본 발명은 평판 디스플레이 장치 중의 하나인 교류형 플라즈마 디스플레이 장치에 관한 것으로서, 보다 상세하게는 상기 플라즈마 디스플레이 장치를 구성하는 전면기판과 이 전면기판의 제조방법 및 이 전면기판을 포함하는 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to an AC plasma display device, which is one of flat panel display devices, and more particularly, to a front substrate constituting the plasma display device, a manufacturing method of the front substrate, and a plasma display device including the front substrate. will be.

최근에는, 기존의 CRT(Cathode Ray Tube)나 LCD(Liquid Crystal Display)와는 달리 디지털 신호에 의해 밝기 조절 등이 가능하고, 대형화면을 좀더 선명하게 표시할 수 있는 디지털 디스플레이 장치인 플라즈마 디스플레이 패널(Plasma Display Panel)에 대한 관심이 급증하고 있다.Recently, unlike conventional CRT (Cathode Ray Tube) or LCD (Liquid Crystal Display), the plasma display panel (Plasma) is a digital display device that can adjust brightness by digital signal and display a large screen more clearly. Interest in display panels) is increasing rapidly.

플라즈마 디스플레이 패널(Plasma Display Panel : PDP)은 전기적 방전을 이용하여 화상을 형성하는 것으로서, 패널 크기에 관계없이 휘도나 시야각 등의 표시 성능이 우수하기 때문에 대형화 및 박형화된 평판 디스플레이로 실용화되어 LCD와 함께 그 수요가 나날이 증가되고 있다.Plasma Display Panel (PDP) forms an image by using electric discharge, and has excellent display performance such as brightness and viewing angle regardless of the panel size. The demand is increasing day by day.

이러한 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에 있는 가스에서 방전이 일어나고, 가스방전 과정에서 수반되는 자외선의 방사에 의하여 형광체가 여기되어 가시광을 발산하게 된다.In the plasma display panel, a discharge occurs in a gas between the electrodes by a direct current or an alternating voltage applied to the electrode, and phosphors are excited by the radiation of ultraviolet rays accompanying the gas discharge process to emit visible light.

플라즈마 디스플레이 패널은 그 방전 형식에 따라 직류형(DC type)과 교류형(AC type)으로 분류되며, 직류형 플라즈마 디스플레이 패널은 모든 전극들이 방전공간에 노출되는 구조로서, 대응 전극들 사이에 전하의 이동이 직접적으로 이루어지는 반면, 교류형 플라즈마 디스플레이 패널은 적어도 하나의 전극이 유전체층으로 감싸지고, 대응하는 전극들 사이에 직접적인 전하의 이동이 이루어지지 않는 대신 벽전하(Wall charge)에 의하여 방전이 수행된다.The plasma display panel is classified into a DC type and an AC type according to its discharge type, and the DC type plasma display panel is a structure in which all electrodes are exposed to a discharge space, While the movement is performed directly, in the AC plasma display panel, at least one electrode is surrounded by a dielectric layer, and discharge is performed by wall charge instead of direct charge transfer between the corresponding electrodes. .

도 1은 종래의 일반적인 교류형 플라즈마 디스플레이 패널의 구성을 개략적으로 도시한 일부 절개 사시도이고, 도 2는 도 1의 일부 단면도로서, 도시된 바와 같이, 교류형 플라즈마 디스플레이 패널(10)은 상호 대면되는 배면기판(30)과 전면기판(20)을 포함한다.FIG. 1 is a partially cutaway perspective view schematically illustrating a structure of a conventional AC plasma display panel, and FIG. 2 is a partial cross-sectional view of FIG. 1. As illustrated, AC plasma display panel 10 may face each other. It includes a back substrate 30 and the front substrate 20.

배면기판(30)의 상면에는 다수의 어드레스 전극(32)이 스트라이프(stripe) 형태로 배열되어 있으며, 이 어드레스 전극(32)들은 백색의 배면 유전체층(34)에 의해 매립되어 있는데, 배면 유전체층(34)은 형광체층(38)로부터 후방으로 방사되는 가시광을 반사시킴으로써 플라즈마 디스플레이 패널(10)의 발광효율을 향상시키는 기능을 담당한다.On the upper surface of the back substrate 30, a plurality of address electrodes 32 are arranged in a stripe shape, and the address electrodes 32 are embedded by a white back dielectric layer 34. The back dielectric layer 34 ) Serves to improve the luminous efficiency of the plasma display panel 10 by reflecting visible light emitted backward from the phosphor layer 38.

그리고, 배면 유전체층(34)의 상면에는 방전 셀(40)들 간의 전기적, 광학적 간섭을 방지하기 위한 다수의 격벽(36)이 서로 일정간격만큼 이격된 상태로 형성되어 있고, 이 격벽(36)들에 의해 구획된 방전 셀(40)들 내면에는 각각 적색(R), 녹색(G), 청색(B)의 형광체층(38)이 일정한 두께만큼 도포되어 있으며, 이 방전 셀(40)들 내에 Ne, Xe 또는 이들의 혼합된 방전가스가 주입되어 있다.In addition, a plurality of barrier ribs 36 are formed on the upper surface of the rear dielectric layer 34 so as to be spaced apart from each other by a predetermined distance to prevent electrical and optical interference between the discharge cells 40. The phosphor layers 38 of red (R), green (G), and blue (B) are coated on the inner surface of the discharge cells 40 partitioned by a predetermined thickness, and Ne is discharged in the discharge cells 40. , Xe or a mixed discharge gas thereof is injected.

전면기판(20)은, 가시광이 투과될 수 있는 투명기판으로서 주로 유리로 만들어지며, 격벽(36)이 마련된 배면기판(30)에 결합된다.The front substrate 20 is made of glass as a transparent substrate through which visible light can pass, and is coupled to the rear substrate 30 on which the partition 36 is provided.

전면기판(20)의 저면에는 상기 배면기판(30)의 어드레스 전극(32)들과 직교하는 스트라이프 형태로 이루어지되, 스캔전극(22a)과 유지전극(22b)이 쌍을 이루는 서스테인 전극(sustain electrode)(22)이 형성되어 있는데, 이 서스테인 전극(22)은 가시광이 투과될 수 있도록 주로 ITO(Indium Tin Oxide)와 같은 투명한 전도성 재료로 이루어진다.The bottom surface of the front substrate 20 is formed in a stripe shape orthogonal to the address electrodes 32 of the rear substrate 30, and a sustain electrode in which the scan electrode 22a and the sustain electrode 22b are paired. (22) is formed, and the sustain electrode 22 is mainly made of a transparent conductive material such as indium tin oxide (ITO) to transmit visible light.

그리고, 상기 서스테인 전극(22)의 라인저항을 줄이기 위하여, 서스테인 전극(22) 각각의 저면에는 금속재로 이루어진 버스전극(24)들이 형성되어 있는데, 이 버스전극(24)들은 서스테인 전극(22)에 비하여 그 폭이 좁게 형성되어 있다.In order to reduce the line resistance of the sustain electrode 22, bus electrodes 24 made of metal are formed on the bottom of each of the sustain electrodes 22, and the bus electrodes 24 are formed on the sustain electrode 22. On the contrary, the width is narrow.

상기 서스테인 전극(22)과 버스전극(24)들은 투명한 전면 유전체층(26)에 의해 매립되어 있는데, 이 전면 유전체층(26)은 플라즈마 방전시 발생된 벽전하가 축적되어 방전을 유지시키는 기능을 담당한다.The sustain electrodes 22 and the bus electrodes 24 are buried by a transparent front dielectric layer 26. The front dielectric layer 26 functions to maintain wall discharge by accumulating wall charges generated during plasma discharge. .

또한, 상기 전면 유전체층(26)의 저면에는 보호막층(28)이 형성되어 있는데, 상기 보호막층(28)은 플라즈마 입자의 스퍼터링에 의한 전면 유전체층(26)과 서스 테인 전극(22)의 손상을 방지하고 2차 전자를 방출하여 방전전압과 유지전압을 낮추어 주는 역할을 하는 것으로, 일반적으로 5000Å 두께의 산화마그네슘(MgO)으로 이루어진다.In addition, a protective film layer 28 is formed on the bottom surface of the front dielectric layer 26. The protective film layer 28 prevents damage to the front dielectric layer 26 and the sustain electrode 22 by sputtering of plasma particles. And it discharges secondary electrons and serves to lower the discharge voltage and the sustain voltage, it is generally made of magnesium oxide (MgO) of 5000Å thickness.

상기와 같은 구성으로 이루어진 종래의 교류형 플라즈마 디스플레이 패널(10)의 구동 타이밍은 리셋 기간, 어드레스 기간 및 유지기간으로 나눌 수 있다.The driving timing of the conventional AC plasma display panel 10 having the above configuration can be divided into a reset period, an address period, and a sustain period.

리셋 기간에서는 방전 셀(40)에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 방전 셀(40)의 전하상태를 초기화시킨다.In the reset period, the charge state of each discharge cell 40 is initialized to smoothly perform the addressing operation on the discharge cell 40.

어드레스 기간에서는 선택된 방전 셀(40)에서 어드레스 전극(32)과 하나의 서스테인 전극(22) 즉 Y전극 사이에 어드레스 방전이 일어나며 이때 벽전하가 축적된다.In the address period, an address discharge occurs between the address electrode 32 and one sustain electrode 22, that is, the Y electrode, in the selected discharge cell 40, and wall charges are accumulated at this time.

유지기간에서는 벽전하가 형성된 방전 셀(40)에서 Y전극과 다른 하나의 서세테인 전극 즉, X전극 사이에 유지 방전이 일어나게 된다. 이 유지 방전시에 방전가스로부터 발생되는 자외선에 의해 해당 방전 셀(40)의 형광체층(38)이 여기되어 가시광이 발산되며, 이 가시광이 전면기판(20)을 통해 출사되면서 사용자가 인식할 수 있는 화상을 형성하게 된다.In the sustain period, sustain discharge occurs between the Y electrode and the other sustain electrode, that is, the X electrode, in the discharge cell 40 in which the wall charges are formed. In this sustain discharge, the phosphor layer 38 of the corresponding discharge cell 40 is excited by ultraviolet rays generated from the discharge gas, and visible light is emitted, and the visible light is emitted through the front substrate 20 so that the user can recognize it. To form an image.

그러나, 종래의 교류형 플라즈마 디스플레이 패널(10)은, 방전시 소모되는 전류의 분포를 살펴보면, 이온 종을 가속시키는데 필요한 에너지가 70% 이상 소모되어 방전효율을 크게 저하시키는 문제점이 있다.However, in the conventional AC plasma display panel 10, when looking at the distribution of current consumed during discharge, energy required for accelerating ionic species is consumed by 70% or more, thereby greatly reducing the discharge efficiency.

즉, 방전이 시작된 후 이온이 음극으로 가속되어 궁극에는 음극에 많은 양이온들이 존재하게 되고, 이들이 다시 다음 주기의 신호에 의해서 양극과 음극의 극 성이 바뀌게 되면 반대편으로 가속되어 플라즈마의 유지 혹은 자외선을 낼 수 있는 여기 종으로 변화되지 않고 단순 가속되어 에너지를 소모시키는 역할을 하게 됨으로써, 필요 이상의 에너지 소모로 방전 효율이 저하되고, 이에 따라 전력소모를 줄이는데 한계가 발생되는 문제점이 있다.That is, after discharge starts, ions are accelerated to the cathode and ultimately, many cations are present in the cathode. When the polarity of the anode and cathode is changed by the signal of the next cycle, they are accelerated to the opposite side to maintain the plasma or ultraviolet rays. Since it does not change into the excitation species that can be produced and is simply accelerated to consume energy, discharge efficiency is lowered due to excessive energy consumption, and thus there is a problem in that a limit is generated in reducing power consumption.

본 발명은 상기와 같은 제반 문제점에 착안하여 안출된 것으로서, 전면기판의 유전체층에서 보호막층과 닿게 되는 일면에 미세한 크기의 볼(bowl)들을 형성함으로써, 방전 유지전압을 낮추고 휘도를 증가시킬 수 있는 볼 구조의 유전체층을 갖는 전면기판 및 이의 제조방법 및; 이를 포함하는 플라즈마 디스플레이 패널을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and by forming fine-sized balls on one surface of the front substrate in contact with the protective layer, a ball capable of lowering the discharge holding voltage and increasing the luminance can be obtained. A front substrate having a dielectric layer having a structure and a method of manufacturing the same; An object of the present invention is to provide a plasma display panel including the same.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 볼 구조의 유전체층을 갖는 전면기판은, 가시광이 투과되고, 스트라이프 형태로 쌍을 이루어 형성되는 서스테인 전극과; 상기 서스테인 전극의 라인저항을 줄이기 위하여 그 저면에 형성되는 버스 전극과; 상기 서스테인 전극과 버스전극을 매립하여 플라즈마 방전시 발생되는 벽전하를 축적하여 방전을 유지시키되, 그 일면에는 미세한 깊이 및 미세한 직경을 갖는 복수의 볼이 형성된 전면 유전체층과; 상기 복수의 볼이 형성된 전면 유전체층의 일면에 증착되어 플라즈마 입자의 스퍼터링에 의한 전면 유전체층과 유지전극의 손상을 방지하고 2차 전자를 방출하는 보호막층을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a front substrate having a dielectric layer having a ball structure. A bus electrode formed at a bottom thereof to reduce the line resistance of the sustain electrode; Filling the sustain electrode and the bus electrode to accumulate wall charges generated during plasma discharge to maintain discharge, and a front dielectric layer having a plurality of balls having a minute depth and a minute diameter on one surface thereof; And a protective film layer deposited on one surface of the front dielectric layer on which the plurality of balls are formed to prevent damage to the front dielectric layer and the sustain electrode by sputtering of plasma particles and to emit secondary electrons.

이 경우, 상기 복수의 볼은, 상기 서스테인 전극과 수직으로 대응되는 전면 유전체의 일면에만 형성될 수 있고, 상기 서스테인 전극을 이루는 스캔 전극과 유 지 전극 중, 어느 하나의 전극과 수직으로 대응되는 전면 유전체의 일면에만 형성될 수도 있으며, 상기 서스테인 전극과 수직으로 대응되는 전면 유전체의 일면을 제외한 면에만 형성될 수도 있다.In this case, the plurality of balls may be formed on only one surface of the front surface dielectric vertically corresponding to the sustain electrode, and the front surface vertically corresponding to any one of the scan electrode and the sustain electrode constituting the sustain electrode. It may be formed only on one surface of the dielectric material, or may be formed only on one surface of the front surface dielectric that is perpendicular to the sustain electrode.

또한, 상기 복수의 볼은, 윗단의 간격이 넓고 밑면의 직경은 좁은 상광하협(上廣下狹) 형태로 이루어지고, 그 깊이(H)는 1~20㎛, 그 밑면의 직경(D)은 1~20㎛인 크기로 형성되는 것이 바람직하다.In addition, the plurality of balls, the gap between the upper end and the diameter of the bottom surface is made of a narrow upper and lower narrow (上 廣 下 狹) form, the depth (H) of 1 ~ 20㎛, the diameter (D) of the bottom surface It is preferable to form in the size which is 1-20 micrometers.

또, 상기 복수의 볼 측면의 경사도 (H/W)는 0.3 이상인 것이 바람직하다.Moreover, it is preferable that the inclinations H / W of the said several ball side surface are 0.3 or more.

한편, 본 발명에 따른 볼 구조의 유전체층을 갖는 전면기판의 제조방법은, (A) 전면기판에 서스테인 전극 및 전면 유전체층을 형성하는 단계; (B) 상기 전면 유전체층의 일면에 미세한 깊이 및 미세한 직경 크기를 갖는 복수의 볼을 형성하는 단계 및; (C) 상기 복수의 볼이 형성된 전면 유전체층의 일면에 보호막층을 증착하는 단계를 포함하는 것을 특징으로 한다.On the other hand, the manufacturing method of the front substrate having the dielectric layer of the ball structure according to the present invention, (A) forming a sustain electrode and the front dielectric layer on the front substrate; (B) forming a plurality of balls having a fine depth and a fine diameter on one surface of the front dielectric layer; (C) depositing a protective film layer on one surface of the front dielectric layer in which the plurality of balls are formed.

여기서 상기 (B) 단계는, (B-1)상기 전면 유전체층의 일면에 PMMA 비즈와 전면 유전체의 페이스트를 적정 비율로 혼합한 것을 스핀코팅으로 도포하는 단계; (B-2) 상기 (B-1) 단계 후, 소성에 의해 상기 PMMA 비즈를 제거하여 상기 전면 유전체층의 일면에 복수의 볼을 형성하는 단계로 이루어지는 것이 바람직하다.Wherein (B) step, (B-1) is a step of coating a mixture of PMMA beads and the paste of the front dielectric in an appropriate ratio on one surface of the front dielectric layer by spin coating; (B-2) After the step (B-1), it is preferable to form a plurality of balls on one surface of the front dielectric layer by removing the PMMA beads by firing.

이 경우, 상기 PMMA 비즈는, 그 직경이 5~7㎛인 것을 적용하는 것이 바람직하다.In this case, it is preferable to apply the said PMMA beads whose diameter is 5-7 micrometers.

한편, 상기 (B) 단계는, (B′-1) 상기 전면 유전체층의 일면에 Al2O3와 전면 유전체의 페이스트를 적정 비율로 혼합한 것을 스핀코팅으로 도포하는 단계; (B′-2) 상기 (B′-1) 단계 후, 소성에 의해 상기 Al2O3를 제거하여 상기 전면 유전체층의 일면에 복수의 볼을 형성하는 단계로 이루어질 수도 있다.On the other hand, the step (B), (B'-1) is a step of applying a coating of a mixture of Al 2 O 3 and the paste of the front surface dielectric in an appropriate ratio on one surface of the front surface dielectric layer; (B′-2) After the step (B′-1), the Al 2 O 3 may be removed by firing to form a plurality of balls on one surface of the front dielectric layer.

또한, 상기 (B) 단계는 (B″-1) 상기 전면 유전체층의 일면에 패턴된 폴리이미드와 전면 유전체의 페이스트를 적정 비율로 혼합한 것을 스핀코팅으로 도포하는 단계; (B″-2) 상기 (B″-1) 단계 후, 소성에 의해 상기 패턴된 폴리이미드를 제거하여 상기 전면 유전체층의 일면에 복수의 볼을 형성하는 단계로 이루어질 수도 있다.In addition, the step (B) is (B ″ -1) applying a spin coating of a mixture of the patterned polyimide and the paste of the front side dielectric at an appropriate ratio on one surface of the front side dielectric layer; (B ″ -2) After the step (B ″ -1), the plurality of balls may be formed on one surface of the front dielectric layer by removing the patterned polyimide by firing.

한편, 본 발명에 따른 볼 구조의 유전체층을 갖는 전면기판을 포함하는 플라즈마 디스플레이 패널은, 상기와 같이 구성된 전면기판과; 상기 전면기판의 서스테인 전극과 직교되게 스트라이프 형태로 배열되는 어드레스 전극, 상기 어드레스 전극을 매립하는 배면 유전체층, 상기 배면 유전체층의 상면에 일정간격마다 형성되는 격벽들에 의해 구획된 방전 셀들 내면에 도포된 형광체층을 갖는 배면기판을 포함하여 구성된 것을 특징으로 한다.On the other hand, the plasma display panel including a front substrate having a dielectric layer of the ball structure according to the present invention, the front substrate configured as described above; Phosphor coated on the inner surface of the discharge cells partitioned by address electrodes arranged in a stripe form orthogonal to the sustain electrode of the front substrate, a back dielectric layer filling the address electrode, and partition walls formed at regular intervals on the top surface of the back dielectric layer. It characterized in that it comprises a back substrate having a layer.

이상에서 설명한 바와 같이, 본 발명에 따른 볼 구조의 유전체층을 갖는 전 면기판 및 이의 제조방법 및; 이를 포함하는 플라즈마 디스플레이 패널에 의하면, 전면기판의 유전체층에서 보호막층과 닿게 되는 일면에 미세한 크기의 볼(bowl)들을 형성됨으로써, 방전 유지전압이 낮아지고 휘도가 증가되어 방전효율이 극대화되는 매우 유용한 효과가 있다.As described above, the front substrate having a dielectric layer having a ball structure and a method of manufacturing the same; According to the plasma display panel including the same, fine sized balls are formed on one surface of the dielectric layer of the front substrate to be in contact with the passivation layer, so that the discharge sustain voltage is lowered and the brightness is increased to maximize the discharge efficiency. There is.

이하, 본 발명의 바람직한 실시 예를 첨부된 예시도면에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3c는 본 발명의 일 실시 예에 따른 볼 구조의 전면 유전체층을 갖는 전면기판을 제조하는 과정을 순차적으로 도시한 도면이고, 도 4는 본 발명의 일 실시 예에 따른 볼 구조의 전면 유전체층을 갖는 전면기판의 제조공정을 개략적으로 나타낸 공정도이다. 3A to 3C are views sequentially illustrating a process of manufacturing a front substrate having a front dielectric layer having a ball structure according to an embodiment of the present invention, and FIG. 4 is a front view of a ball structure according to an embodiment of the present invention. It is a process chart which shows schematically the manufacturing process of a front substrate which has a dielectric layer.

또한, 도 5는 본 발명에 따른 전면기판에서 전면 유전체층에 볼이 형성된 구조를 나타낸 단면도이고, 도 6은 본 발명에 따라 전면 유전체층에 볼이 형성된 구조의 사진이며, 도 7은 도 6에서 보호막층이 증착된 상태의 볼 구조 확대 사진이며, In addition, Figure 5 is a cross-sectional view showing a structure in which the ball is formed on the front dielectric layer in the front substrate according to the present invention, Figure 6 is a picture of the structure in which the ball is formed on the front dielectric layer in accordance with the present invention, Figure 7 is a protective film layer in Figure 6 This is an enlarged view of the ball structure in the deposited state,

본 발명의 일 실시 예를 설명함에 있어서, 종래에 있어서와 동일한 부분에 대해서는 동일부호를 부여하여 설명하고, 그 반복되는 설명은 생략하여 설명하기로 한다.In describing an embodiment of the present invention, the same parts as in the prior art will be described with the same reference numerals, and repeated description thereof will be omitted.

본 발명에 따른 교류형 플라즈마 디스플레이 패널(10)은, 종래의 플라즈마 디스플레이 패널(10)의 구성과 마찬가지로 배면기판(30)과 전면기판(20)을 포함한다.The AC plasma display panel 10 according to the present invention includes a rear substrate 30 and a front substrate 20 in the same manner as the conventional plasma display panel 10.

배면기판(30)에는 어드레스 전극(32), 배면 유전체층(34), 격벽(36) 및 형광체가 순차적으로 적층되어 구성되고, 전면기판(20)에는 서스테인 전극(22)과 버스전극(24)으로 이루어진 전극층, 전면 유전체층(26) 및 보호막층(28)이 순차적으로 적층되어 구성된다.An address electrode 32, a back dielectric layer 34, a partition 36, and a phosphor are sequentially stacked on the back substrate 30. The front substrate 20 includes a sustain electrode 22 and a bus electrode 24. The electrode layer, the front dielectric layer 26, and the protective film layer 28 made up are sequentially stacked.

이와 같은 배면기판(30)과 전면기판(20) 사이에는 He, Ne, Xe, Ar 등의 비활성 가스가 봉입되어 구성된다.An inert gas such as He, Ne, Xe, Ar, or the like is sealed between the rear substrate 30 and the front substrate 20.

상기 전면기판(20)의 전면 유전체층(26)에서 보호막층(28)이 증착되는 일면에는 미세직경과 미세깊이로 형성된 다수의 볼(bowl)(100)이 형성되어 있다.On one surface on which the protective layer 28 is deposited on the front dielectric layer 26 of the front substrate 20, a plurality of bowls 100 having fine diameters and fine depths are formed.

여기서, 상기 볼(100)은 도 5에 도시된 바와 같이, 윗단의 간격은 넓고 밑면의 직경은 좁은 상광하협(上廣下狹) 형태로 이루어지고, 이때 볼(100)은 그 깊이(H)가 1~20㎛, 볼(100)의 밑면 직경(D)은 1~20㎛인 크기로 형성되는 것이 바람직한데, 상기 볼(100)의 깊이(H)는 2~3㎛로 형성되는 것이 가장 바람직하다.Here, the ball 100, as shown in Figure 5, the interval between the upper end and the diameter of the bottom is made of a narrow upper and lower narrow (上 廣 下 狹) form, wherein the ball 100 is the depth (H) Is 1 ~ 20㎛, the bottom diameter (D) of the ball 100 is preferably formed in a size of 1 ~ 20㎛, the depth (H) of the ball 100 is most preferably formed of 2 ~ 3㎛ desirable.

한편, 볼(100)의 형상이 상광하협 형태로 형성됨으로써, 측면은 밑면으로 향할수록 경사면을 형성하게 되는데, 이때의 경사도 (H/W)는 0.3 이상인 것이 바람직하다.On the other hand, since the shape of the ball 100 is formed in the upper and lower narrow shape, the side surface is formed to be inclined toward the bottom surface, the inclination (H / W) at this time is preferably 0.3 or more.

상기한 바와 같이 볼(100) 구조의 유전체층을 갖는 전면기판(20)의 제조방법에 대하여 설명하면 다음과 같다.A method of manufacturing the front substrate 20 having the dielectric layer having the ball 100 structure as described above is as follows.

먼저, 전면기판(20)에 서스테인 전극(22) 및 전면 유전체층(26)을 형성한다. 즉, 전면기판(20)에 ITO 또는 SnO2를 코팅한 후 사진 식각법 등으로 서스테인 전극(22)을 패터닝하고, 이 서스테인 전극(22) 상에 감광성 Ag 페이스트를 인쇄한 후 사진 식각법 등으로 폭이 좁은 버스전극(24)을 패터닝한 후, 상기 서스테인 전극(22) 상에는 스크린 인쇄법 등으로 글라스 분말 페이스트를 인쇄하여 투명한 전면 유전체층(26)을 형성한다.First, the sustain electrode 22 and the front dielectric layer 26 are formed on the front substrate 20. That is, after coating ITO or SnO 2 on the front substrate 20, the sustain electrode 22 is patterned by photolithography, and the like, and the photosensitive Ag paste is printed on the sustain electrode 22, followed by photolithography. After the narrow bus electrode 24 is patterned, glass powder paste is printed on the sustain electrode 22 by screen printing to form a transparent front dielectric layer 26.

상기와 같이 전면기판(20)에 서스테인 전극(22)과 전면 유전체층(26)을 형성하여 소성시킨 후, 전면 유전체층(26)에서 보호막층(28)이 증착되는 일면에 볼(100)을 형성한다.After forming and firing the sustain electrode 22 and the front dielectric layer 26 on the front substrate 20 as described above, the ball 100 is formed on one surface of the protective layer 28 deposited on the front dielectric layer 26. .

상기 전면 유전체층(26)의 일면에 볼(100)을 형성하는 과정을 도 4a 내지 도 4c를 참조하여 설명하면 다음과 같다.A process of forming the ball 100 on one surface of the front dielectric layer 26 will be described with reference to FIGS. 4A to 4C.

먼저, 볼(100)을 형성하고자 하는 전면 유전체층(26)의 일면에, 도 3b에 도시된 바와 같이, 입자크기가 5~7㎛ 정도인 PMMA 비즈(Polymethyl Methacrylate Beads)(50)에 전면 유전체의 페이스트(Paste)를 도포한 후, 이를 전면 유전체층의 일면에 스핀코팅으로 도포한다. 이때, 상기 PMMA 비즈의 일부만 전면 유전체층의 일면에 매립되도록 하고, 나머지 일부는 외부로 노출되도록 한다.First, on one surface of the front dielectric layer 26 to form the ball 100, as shown in Fig. 3b, the front dielectric of PMMA beads (Polymethyl Methacrylate Beads) 50 having a particle size of about 5 ~ 7㎛ After the paste is applied, it is applied to one surface of the front dielectric layer by spin coating. At this time, only a part of the PMMA beads is buried in one surface of the front dielectric layer, and the other part is exposed to the outside.

다음에 이를 다시 소성시키면 PMMA 비즈(50)가 제거되면서 전면 유전체층(26)의 일면에는 도 3c에 도시된 바와 같이, 복수의 볼(100)이 형성되게 된다.Next, when it is fired again, the PMMA beads 50 are removed and a plurality of balls 100 are formed on one surface of the front dielectric layer 26, as shown in FIG. 3C.

상기와 같이 볼(100)들이 형성된 전면 유전체층(26)에 보호막층(28)을 증착시키면 전면기판(20)의 제조가 완성된다.When the protective layer 28 is deposited on the front dielectric layer 26 on which the balls 100 are formed, the manufacturing of the front substrate 20 is completed.

참고로, 상기 PMMA 비즈(50)를 대신하여 Al2O3 알갱이 또는 패턴된 폴리이미드(Polyimide) 알갱이에 전면 유전체의 페이스트를 도포하고, 이를 스핀코팅으로 도포한 후, 소성시켜서 전면 유전체층(26)의 일면에 복수의 볼(100)을 형성할 수도 있다.For reference, a paste of the front dielectric is applied to Al 2 O 3 grains or patterned polyimide grains in place of the PMMA beads 50, and then coated with a spin coating, followed by firing, and then firing the front dielectric layer 26. It is also possible to form a plurality of balls 100 on one surface of.

한편, 배면기판(30)은 공지의 배면기판(30) 제조방법과 동일하게 이루어질 수 있는데, 일반적인 공지의 제조방법은 다음과 같다.On the other hand, the back substrate 30 may be made the same as the known method of manufacturing the back substrate 30, the general known manufacturing method is as follows.

배면기판(30)의 한 부분에 배기, 가스 봉입용으로 1mm 직경의 구멍을 뚫고 표면에는 감광성 Ag 페이스트를 인쇄한 후 사진 식각법으로 패터닝하고, 어드레스 전극(32)은 배면 유전체층(34)으로 코팅하며 어드레스 전극(32) 사이에 격벽(36)을 형성한다.One part of the rear substrate 30 is drilled with holes having a diameter of 1 mm for encapsulation and gas encapsulation, and a photosensitive Ag paste is printed on the surface thereof and then patterned by photolithography. The address electrode 32 is coated with the rear dielectric layer 34. The partition 36 is formed between the address electrodes 32.

이때, 격벽(36) 형성 방법으로는 통상적인 스크린 인쇄법 외에 샌드 블래스팅(Sand blasting)법, 스쿼징(Squeezing)법, 사진 식각법 등을 이용할 수 있다. 그리고 격벽(36) 사이에 형광체층(38)을 형성하는데, 형광체층(38) 형성 방법으로는 인쇄법이나 감광성 용제를 첨가하여 노광 식각하는 감광성 페이스터법과 형광체를 함유하는 잉크를 잉크젯으로 토출하여 형광체 패턴을 형성하는 잉크젯법 등을 이용할 수 있다.In this case, the partition 36 may be formed by a sand blasting method, a squeezing method, a photolithography method, or the like, in addition to the conventional screen printing method. The phosphor layer 38 is formed between the partition walls 36. The phosphor layer 38 is formed by discharging the photosensitive paste method and the ink containing the phosphor by using a printing method or a photosensitive solvent. The inkjet method etc. which form a phosphor pattern can be used.

다음, 상기와 같이 전면기판(20) 및 배면기판(30)의 세트가 완성되면, 통상의 플라즈마 디스플레이 패널의 제작 방법과 동일하게 두 기판 세트를 결합시킨 후에, 진공 배기 공정과 가스 주입 공정 등을 실시하여 플라즈마 디스플레이 패 널(10)을 제작하면 된다.Next, when the set of the front substrate 20 and the back substrate 30 is completed as described above, after combining the two substrate sets in the same manner as the manufacturing method of a conventional plasma display panel, the vacuum exhaust process and gas injection process, etc. In this case, the plasma display panel 10 may be manufactured.

도 8은 상기와 같은 제조방법에 의해 제작된 플라즈마 디스플레이 패널의 단면도로서, 전면기판(20)의 전면 유전체층(26)에 형성된 복수의 볼(100)들에 의해 방전효율이 증대되고, 이에 따라 소비전력이 줄어들게 됨을 아래의 실험결과 도출하게 되었다.FIG. 8 is a cross-sectional view of the plasma display panel manufactured by the manufacturing method as described above, wherein the discharge efficiency is increased by the plurality of balls 100 formed on the front dielectric layer 26 of the front substrate 20. The result of the experiment is derived from the reduced power.

13.5% Xe함량, 셀 피치 1.08mm의 테스트 패널을 2개 구비하되, 하나의 테스트 패널은 그 전면 유전체층(26)을 종래와 같이 평평한 구조인 것을 구비하고, 다른 하나의 테스트 패널은 본 발명과 같이 전면 유전체층(26)에 복수의 볼(100) 구조가 형성된 것을 구비하여 최소 유지전압을 측정하였다.Two test panels having a 13.5% Xe content and a cell pitch of 1.08 mm are provided, and one test panel has the front dielectric layer 26 having a flat structure as in the prior art, and the other test panel is provided with the present invention. A plurality of ball 100 structures were formed on the front dielectric layer 26 to measure a minimum holding voltage.

그 결과, 도 9에 도시된 바와 같이, 전면 유전체층(26)에 볼(100) 구조가 없는 종래와 같은 테스트 패널에서는 최소 유지전압이 178V로 측정되었고, 본 발명과 같이 전면 유전체층(26)에 볼(100) 구조가 있는 테스트 패널에서는 최소 유지전압이 150V로 측정되었는바, 본 발명과 같이 전면 유전체층(26)에 볼(100) 구조가 있을 경우, 20V 이상 방전 전압이 내려감을 알 수 있었다.As a result, as shown in FIG. 9, in the conventional test panel without the structure of the ball 100 in the front dielectric layer 26, the minimum holding voltage was measured at 178 V. As shown in FIG. In the test panel having the (100) structure, the minimum holding voltage was measured to be 150 V. When the ball 100 structure is present in the front dielectric layer 26 as in the present invention, it can be seen that the discharge voltage is lowered by 20 V or more.

한편, 전면 유전체층(26)에 볼(100)이 형성되지 않은 테스트 패널과, 전면 유전체층(26)에 볼(100)이 형성된 테스트 패널들을 동일 조건하에서 동일 전압(V) 대비 출력밀도(Power density)를 측정한 결과, 도 10에 도시된 바와 같이, 거의 유사하게 측정이 되었다).Meanwhile, a test panel in which the ball 100 is not formed in the front dielectric layer 26 and a test panel in which the ball 100 is formed in the front dielectric layer 26 are compared with the same voltage (V) under the same conditions. As a result, the measurement was almost similar to that shown in FIG. 10).

또한, 전면 유전체층(26)에 볼(100)이 형성되지 않은 테스트 패널과, 전면 유전체층(26)에 볼(100)이 형성된 테스트 패널들을 동일 조건하에서 동일 전압(V) 대비 휘도(luminance)를 측정한 결과, 도 11에 도시된 바와 같이, 전면 유전체층(26)에 볼(100)이 형성된 테스트 패널에서 휘도가 더 높게 측정되었다.In addition, a test panel in which the ball 100 is not formed in the front dielectric layer 26 and a test panel in which the ball 100 is formed in the front dielectric layer 26 are measured with respect to the same voltage (V) under the same conditions. As a result, as shown in FIG. 11, the luminance was measured higher in the test panel in which the ball 100 was formed in the front dielectric layer 26.

또, 상기와 같은 출력밀도 및 휘도의 측정결과를 토대로 하여, 전면 유전체층(26)에 볼(100)이 형성되지 않은 패널과, 전면 유전체층(26)에 볼(100)이 형성된 패널의 발광효율을 계산한 결과, 도 12에 도시된 바와 같이, 전면 유전체층(26)에 볼(100)이 형성된 패널에서 발광효율의 최대 값이 3.181m/W이고, 전면 유전체층(26)에 볼(100)이 형성되지 않은 패널에서 발광효율의 최대 값이 2.411m/W가 도출되었는바, 전면 유전체층(26)에 볼(100)이 형성된 경우 볼(100)이 형성되지 않은 종래의 패널에 비하여 발광효율이 약 32%정도 증가됨을 알 수 있었다.On the basis of the above measurement results of the output density and luminance, the luminous efficiency of the panel in which the ball 100 is not formed in the front dielectric layer 26 and the panel in which the ball 100 is formed in the front dielectric layer 26 is measured. As a result, as shown in FIG. 12, the maximum value of luminous efficiency is 3.181 m / W in the panel in which the ball 100 is formed in the front dielectric layer 26, and the ball 100 is formed in the front dielectric layer 26. The maximum value of luminous efficiency was 2.411 m / W in the non-paneled panel. When the ball 100 is formed in the front dielectric layer 26, the luminous efficiency is about 32 compared to the conventional panel in which the ball 100 is not formed. It can be seen that the percent increase.

한편, 도 13a 내지 도 13c는 본 발명의 다른 실시 예에 따른 볼(100) 구조의 유전체층을 갖는 전면기판(20)을 도시한 도면이다.13A to 13C illustrate a front substrate 20 having a dielectric layer having a ball 100 structure according to another exemplary embodiment of the present invention.

여기서, 도 13a는 전면 유전체층(26)의 일면에서 서스테인 전극(22)과 수직을 이루는 부위에만 볼(100)들이 형성된 것을 나타낸 도면이고, 도 13b는 양 쪽의 서스테인 전극(22)들 중, 어느 한 쪽의 서스테인 전극(22)과 수직을 이루는 부위에만 볼(100)들이 형성된 것을 나타낸 도면이며, 도 13c는 서스테인 전극(22)들과 수직을 이루는 부위를 제외한 나머지 면에만 볼(100)들이 형성된 것을 나타낸 도면이다.Here, FIG. 13A is a view showing that the balls 100 are formed only at a portion perpendicular to the sustain electrode 22 on one surface of the front dielectric layer 26, and FIG. 13B is a view illustrating one of the two sustain electrodes 22. The ball 100 is formed only in a portion perpendicular to the one sustain electrode 22, Figure 13c is a ball 100 is formed only on the other surface except the portion perpendicular to the sustain electrode 22 It is a figure which shows that.

이와 같이, 다양한 형태로 전면 유전체층(26)에 볼(100)들을 형성하고 앞서 설명한 바와 같이 동일한 방법으로 최소 유지전압, 동일 전압 대비 출력밀도와 휘도 및 발광효율을 실험한 결과, 본 발명의 일 실시 예에서 설명한 바와 같이 전면 유전체층(26)의 일면 전체에 볼(100)들을 형성한 상태와 큰 차이를 나타내지 않았으며, 볼(100)들이 전혀 형성되지 않은 종래의 테스트 패널보다는 우수한 성능을 나타내었다.As described above, the balls 100 are formed on the front dielectric layer 26 in various forms, and as a result of experiments on the minimum holding voltage, the output density, the luminance, and the luminous efficiency compared to the same voltage, as described above, one embodiment of the present invention is performed. As described in the example, there was no significant difference from the state in which the balls 100 were formed on the entire surface of the front dielectric layer 26, and showed better performance than the conventional test panel in which the balls 100 were not formed at all.

이상의 실험 결과와 같이, 본 발명에 따라 전면 유전체층(26)에 미세한 깊이 및 직경의 볼(100)들이 형성된 플라즈마 디스플레이 패널(10)의 경우, 단위면적당 출력밀도가 높아지고 휘도가 높아짐으로써 발광효율이 향상되는 효과도 갖게 된다.As described above, according to the present invention, in the case of the plasma display panel 10 in which the balls 100 having fine depths and diameters are formed in the front dielectric layer 26, the light emitting efficiency is improved by increasing the output density per unit area and the luminance. It also has the effect.

도 1은 종래의 일반적인 교류형 플라즈마 디스플레이 패널의 구성을 개략적으로 도시한 일부 절개 사시도.1 is a partial cutaway perspective view schematically showing a configuration of a conventional AC plasma display panel.

도 2는 도 1의 일부 단면도.2 is a partial cross-sectional view of FIG. 1.

도 3a 내지 도 3c는 본 발명에 따른 볼 구조의 전면 유전체층을 갖는 전면기판을 제조하는 과정을 순차적으로 도시한 배면 사시도.3A to 3C are rear perspective views sequentially illustrating a process of manufacturing a front substrate having a front dielectric layer having a ball structure according to the present invention.

도 4는 본 발명의 따른 볼 구조의 전면 유전체층을 갖는 전면기판의 제조공정을 개략적으로 나타낸 공정도. Figure 4 is a process diagram schematically showing the manufacturing process of the front substrate having a front dielectric layer of the ball structure according to the present invention.

도 5는 본 발명에 따른 전면기판에서 전면 유전체층에 볼이 형성된 구조를 나타낸 단면도.Figure 5 is a cross-sectional view showing a structure in which a ball is formed on the front dielectric layer in the front substrate according to the present invention.

도 6은 본 발명에 따라 전면 유전체층에 볼이 형성된 구조의 사진.Figure 6 is a photograph of the structure in which the ball is formed on the front dielectric layer in accordance with the present invention.

도 7은 도 6에서 보호막층이 증착된 상태의 볼 구조 확대 사진.7 is an enlarged view of a ball structure in a state in which a protective film layer is deposited in FIG. 6.

도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 단면도8 is a cross-sectional view of a plasma display panel according to the present invention.

도 9는 본 발명에 따라 볼 구조의 유전체층이 형성된 전면기판을 포함하는 테스트 패널을 이용하여 최소 유지전압을 실험한 결과를 나타낸 그래프.FIG. 9 is a graph illustrating a result of experimenting with a minimum holding voltage using a test panel including a front substrate having a dielectric layer having a ball structure according to the present invention. FIG.

도 10은 본 발명에 따라 볼 구조의 유전체층이 형성된 전면기판을 포함하는 테스트 패널을 이용하여 동일 전압 대비 출력밀도를 실험한 결과를 나타낸 그래프.10 is a graph showing the results of experimenting with the same voltage output density using a test panel including a front substrate having a dielectric layer of a ball structure according to the present invention.

도 11은 본 발명에 따라 볼 구조의 유전체층이 형성된 전면기판을 포함하는 테스트 패널을 이용하여 동일 전압 대비 휘도를 실험한 결과를 나타낸 그래프.FIG. 11 is a graph illustrating the results of experimenting with brightness at the same voltage using a test panel including a front substrate having a dielectric layer having a ball structure according to the present invention. FIG.

도 12는 도 10 및 도 11의 실험결과에 의해 발광효율을 측정한 결과를 나타 낸 그래프.12 is a graph showing the results of measuring luminous efficiency by the experimental results of FIGS. 10 and 11.

도 13a 내지 도 13c는 본 발명의 다른 실시 예에 따른 볼 구조의 유전체층을 갖는 전면기판을 도시한 배면 사시도.13A to 13C are rear perspective views illustrating a front substrate having a dielectric layer having a ball structure according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>

10 : 플라즈마 디스플레이 패널 20 : 전면기판10: plasma display panel 20: front substrate

22 : 서스테인 전극 22a : 스캔전극22: sustain electrode 22a: scan electrode

22b : 유지전극 24 : 버스전극22b: sustain electrode 24: bus electrode

26 : 전면 유전체층 28 : 보호막층26: front dielectric layer 28: protective film layer

30 : 배면기판 32 : 어드레스 전극30: back substrate 32: address electrode

34 : 배면 유전체층 36 : 격벽34 back dielectric layer 36 partition wall

38 : 형광체층 40 : 방전 셀38 phosphor layer 40 discharge cell

50 : PMMA 비즈 100 : 볼50: PMMA Beads 100: Ball

Claims (12)

가시광이 투과되고, 스트라이프 형태로 쌍을 이루어 형성되는 서스테인 전극과;A sustain electrode through which visible light is transmitted and formed in pairs in a stripe form; 상기 서스테인 전극의 라인저항을 줄이기 위하여 그 저면에 형성되는 버스 전극과;A bus electrode formed at a bottom thereof to reduce the line resistance of the sustain electrode; 상기 서스테인 전극과 버스전극을 매립하여 플라즈마 방전시 발생되는 벽전하를 축적하여 방전을 유지시키되, 그 일면에는 1~20㎛의 미세한 깊이, 1~20㎛의 미세한 밑면의 직경을 갖는 복수의 볼이 형성된 전면 유전체층과;By embedding the sustain electrode and the bus electrode to accumulate wall charges generated during plasma discharge to maintain the discharge, on one surface there are a plurality of balls having a fine depth of 1 ~ 20㎛, a diameter of a fine bottom surface of 1 ~ 20㎛ A front dielectric layer formed; 상기 복수의 볼이 형성된 전면 유전체층의 일면에 증착되어 플라즈마 입자의 스퍼터링에 의한 전면 유전체층과 유지전극의 손상을 방지하고 2차 전자를 방출하는 보호막층을 포함하는 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판.The dielectric layer having a ball structure, which includes a protective film layer deposited on one surface of the front dielectric layer on which the plurality of balls are formed, to prevent damage to the front dielectric layer and the sustain electrode by sputtering of plasma particles and to emit secondary electrons. Front substrate. 제 1항에 있어서,The method of claim 1, 상기 복수의 볼은, 상기 서스테인 전극과 수직으로 대응되는 전면 유전체의 일면에만 형성된 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판.The plurality of balls, the front substrate having a dielectric layer having a ball structure, characterized in that formed on only one surface of the front surface dielectric perpendicular to the sustain electrode. 제 1항에 있어서,The method of claim 1, 상기 복수의 볼은, 상기 서스테인 전극을 이루는 스캔 전극과 유지 전극 중, 어느 하나의 전극과 수직으로 대응되는 전면 유전체의 일면에만 형성된 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판.And the plurality of balls are formed on only one surface of a front surface dielectric perpendicular to any one of scan electrodes and sustain electrodes constituting the sustain electrode. 제 1항에 있어서,The method of claim 1, 상기 복수의 볼은, 상기 서스테인 전극과 수직으로 대응되는 전면 유전체의 일면을 제외한 면에만 형성된 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판.The plurality of balls, the front substrate having a dielectric layer having a ball structure, characterized in that formed on only the surface except one surface of the front surface dielectric perpendicular to the sustain electrode. 제 1항에 있어서,The method of claim 1, 상기 복수의 볼은, 윗단의 간격이 넓고 밑면의 직경은 좁은 상광하협(上廣下狹) 형태로 형성된 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판.The plurality of balls, the front substrate having a dielectric layer having a ball structure, characterized in that formed in the form of a light-emitting sub-single with a wide gap between the upper end and a narrow diameter of the bottom. 삭제delete 삭제delete 제 1항 내지 제 5항 중, 어느 한 항에 기재된 전면기판을 제조하는 방법에 있어서,In the method of manufacturing the front substrate according to any one of claims 1 to 5, (A) 전면기판에 서스테인 전극 및 전면 유전체층을 형성하는 단계;(A) forming a sustain electrode and a front dielectric layer on the front substrate; (B) 상기 전면 유전체층의 일면에 1~20㎛의 미세한 깊이, 1~20㎛의 미세한 밑면의 직경을 갖는 복수의 볼을 형성하는 단계;(B) forming a plurality of balls on one surface of the front dielectric layer having a fine depth of 1 ~ 20㎛, the diameter of the fine bottom surface of 1 ~ 20㎛; (C) 상기 복수의 볼이 형성된 전면 유전체층의 일면에 보호막층을 증착하는 단계를 포함하되,(C) depositing a protective film layer on one surface of the front dielectric layer in which the plurality of balls are formed, 상기 (B) 단계는,Step (B) is, (B-1) 상기 전면 유전체층의 일면에 PMMA 비즈와 전면 유전체의 페이스트를 적정 비율로 혼합한 것을 스핀코팅하여 상기 PMMA 비즈의 일부는 전면 유전체층의 일면에 매립되고 나머지 일부는 외부로 노출되도록 하는 단계;(B-1) spin coating a mixture of PMMA beads and a paste of the front dielectric at an appropriate ratio on one surface of the front dielectric layer so that a part of the PMMA beads is embedded on one surface of the front dielectric layer and the other is exposed to the outside; ; (B-2) 상기 (B-1) 단계 후, 소성에 의해 상기 PMMA 비즈를 제거하여 상기 전면 유전체층의 일면에 복수의 볼을 형성하는 단계로 이루어지는 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판의 제조방법.(B-2) after the step (B-1), removing the PMMA beads by firing to form a plurality of balls on one surface of the front dielectric layer, the front substrate having a dielectric layer having a ball structure Manufacturing method. 제 8항에 있어서,The method of claim 8, 상기 PMMA 비즈는, 그 직경이 5~7㎛인 것을 적용하는 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판의 제조방법.And said PMMA beads have a diameter of 5 to 7 mu m. 제 1항 내지 제 5항 중, 어느 한 항에 기재된 전면기판을 제조하는 방법에 있어서,In the method of manufacturing the front substrate according to any one of claims 1 to 5, (A) 전면기판에 서스테인 전극 및 전면 유전체층을 형성하는 단계;(A) forming a sustain electrode and a front dielectric layer on the front substrate; (B) 상기 전면 유전체층의 일면에 1~20㎛의 미세한 깊이, 1~20㎛의 미세한 밑면의 직경을 갖는 복수의 볼을 형성하는 단계;(B) forming a plurality of balls on one surface of the front dielectric layer having a fine depth of 1 ~ 20㎛, the diameter of the fine bottom surface of 1 ~ 20㎛; (C) 상기 복수의 볼이 형성된 전면 유전체층의 일면에 보호막층을 증착하는 단계를 포함하되,(C) depositing a protective film layer on one surface of the front dielectric layer in which the plurality of balls are formed, 상기 (B) 단계는,Step (B) is, (B′-1) 상기 전면 유전체층의 일면에 Al2O3 알갱이에 전면 유전체의 페이스트를 도포한 것을 스핀코팅하여 상기 Al2O3 알갱이의 일부는 전면 유전체층의 일면에 매립되고 나머지 일부는 외부로 노출되도록 하는 단계;(B'-1) was spin-coated to a coating a dielectric paste on front of Al 2 O 3 grains on one surface of the front dielectric layer portion of the Al 2 O 3 grains are embedded in the one surface of the front dielectric layer is a remainder portion outside To be exposed; (B′-2) 상기 (B′-1) 단계 후, 소성에 의해 상기 Al2O3알갱이를 제거하여 상기 전면 유전체층의 일면에 복수의 볼을 형성하는 단계로 이루어지는 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판의 제조방법.(B′-2) after the step (B′-1), the ball structure is formed by removing the Al 2 O 3 grains by firing to form a plurality of balls on one surface of the front dielectric layer. Method of manufacturing a front substrate having a dielectric layer. (A) 전면기판에 서스테인 전극 및 전면 유전체층을 형성하는 단계;(A) forming a sustain electrode and a front dielectric layer on the front substrate; (B) 상기 전면 유전체층의 일면에 1~20㎛의 미세한 깊이, 1~20㎛의 미세한 밑면의 직경을 갖는 복수의 볼을 형성하는 단계;(B) forming a plurality of balls on one surface of the front dielectric layer having a fine depth of 1 ~ 20㎛, the diameter of the fine bottom surface of 1 ~ 20㎛; (C) 상기 복수의 볼이 형성된 전면 유전체층의 일면에 보호막층을 증착하는 단계를 포함하되,(C) depositing a protective film layer on one surface of the front dielectric layer in which the plurality of balls are formed, 상기 (B) 단계는,Step (B) is, (B″-1) 상기 전면 유전체층의 일면에, 패턴된 폴리이미드 알갱이에 전면 유전체의 페이스트를 도포한 것을 스핀코팅하여 상기 폴리이미드 알갱이의 일부는 전면 유전체층의 일면에 매립되고 나머지 일부는 외부로 노출되도록 하는 단계;(B ″ -1) On one side of the front side dielectric layer, spin coating a paste of the front side dielectric onto patterned polyimide grains so that some of the polyimide grains are embedded on one side of the front side dielectric layer and others are exposed to the outside. Making it possible; (B″-2) 상기 (B″-1) 단계 후, 소성에 의해 상기 패턴된 폴리이미드 알갱이를 제거하여 상기 전면 유전체층의 일면에 복수의 볼을 형성하는 단계로 이루어지는 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판의 제조방법.(B ″ -2) After the step (B ″ -1), the ball structure is formed by removing the patterned polyimide grains by firing to form a plurality of balls on one surface of the front dielectric layer. Method of manufacturing a front substrate having a dielectric layer. 제 1항 내지 제 5항 중, 어느 한 항에 기재된 전면기판과;The front substrate according to any one of claims 1 to 5; 상기 전면기판의 서스테인 전극과 직교되게 스트라이프 형태로 배열되는 어드레스 전극, 상기 어드레스 전극을 매립하는 배면 유전체층, 상기 배면 유전체층의 상면에 일정간격마다 형성되는 격벽들에 의해 구획된 방전 셀들 내면에 도포된 형광체층을 갖는 배면기판을 포함하여 구성된 것을 특징으로 하는 볼 구조의 유전체층을 갖는 전면기판을 포함하는 플라즈마 디스플레이 패널.Phosphor coated on the inner surface of the discharge cells partitioned by address electrodes arranged in a stripe form orthogonal to the sustain electrode of the front substrate, a back dielectric layer filling the address electrode, and partition walls formed at regular intervals on the top surface of the back dielectric layer. A plasma display panel comprising a front substrate having a dielectric layer having a ball structure, comprising a back substrate having a layer.
KR1020080129258A 2008-12-18 2008-12-18 Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that KR100987125B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080129258A KR100987125B1 (en) 2008-12-18 2008-12-18 Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080129258A KR100987125B1 (en) 2008-12-18 2008-12-18 Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that

Publications (2)

Publication Number Publication Date
KR20100070622A KR20100070622A (en) 2010-06-28
KR100987125B1 true KR100987125B1 (en) 2010-10-12

Family

ID=42368343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080129258A KR100987125B1 (en) 2008-12-18 2008-12-18 Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that

Country Status (1)

Country Link
KR (1) KR100987125B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040097121A (en) * 2002-01-14 2004-11-17 플라스미온 디스플레이즈, 엘엘씨 Plasma Display Panel Having Trench Discharge Cell And Method Of Fabricating The Same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040097121A (en) * 2002-01-14 2004-11-17 플라스미온 디스플레이즈, 엘엘씨 Plasma Display Panel Having Trench Discharge Cell And Method Of Fabricating The Same

Also Published As

Publication number Publication date
KR20100070622A (en) 2010-06-28

Similar Documents

Publication Publication Date Title
US7825596B2 (en) Full color surface discharge type plasma display device
US6856305B2 (en) Plasma display panel and plasma display device
US20080061692A1 (en) Plasma Display Panel And Production Method Therefor
US7365491B2 (en) Plasma display panel having discharge electrodes buried in barrier ribs
KR101128671B1 (en) Alternating current driven type plasma display device and production method therefor
KR100364396B1 (en) Plasma Display Panel and Method of Driving the same
US20080079347A1 (en) Plasma display panel and method of manufacturing the same
US20120013615A1 (en) Plasma display device
KR100987125B1 (en) Front substrate having bowl structure dielectric layer, method for manufacturing that, and PDP having that
JP2006216530A (en) Plasma display panel
US7687994B2 (en) Plasma display panel (PDP)
KR100538323B1 (en) Plasma Display Panel
US7345425B2 (en) Plasma display panel
US20080238312A1 (en) Plasma display panel
JP2009048175A (en) Plasma display panel and method of manufacturing thereof
KR100956608B1 (en) Facing Discharge Type AC PDP and Fabricating Method thereof
JP2003132799A (en) Alternate current driving type plasma display
US20080074355A1 (en) Plasma display panel
KR100733884B1 (en) Plasma Display Panel And Fabricating Method Thereof
KR100366946B1 (en) Plasma Display Panel
KR100765695B1 (en) Plasma Display Panel
JP2007265969A (en) Display panel
KR20060016906A (en) Plasma display panel
KR19980035144A (en) Plasma display panel
KR20100132307A (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee