KR100985684B1 - 데이터 패킷 전송 방법 및 장치 - Google Patents
데이터 패킷 전송 방법 및 장치 Download PDFInfo
- Publication number
- KR100985684B1 KR100985684B1 KR1020060120018A KR20060120018A KR100985684B1 KR 100985684 B1 KR100985684 B1 KR 100985684B1 KR 1020060120018 A KR1020060120018 A KR 1020060120018A KR 20060120018 A KR20060120018 A KR 20060120018A KR 100985684 B1 KR100985684 B1 KR 100985684B1
- Authority
- KR
- South Korea
- Prior art keywords
- data packet
- transmission
- packet
- receiving
- indication
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0061—Error detection codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0079—Formats for control data
- H04L1/0082—Formats for control data fields explicitly indicating existence of error in data being transmitted, e.g. so that downstream stations can avoid decoding erroneous packet; relays
Abstract
본 발명은 각 데이터 패킷에 무결성 값을 포함하는 데이터 무결성 방법에 따라 집적 회로에서 데이터 패킷을 전송하는 방법 및 장치에 관한 것이다. 데이터 패킷이 전달됨에 따라, 데이터 패킷에 대한 데이터 무결성 값은 데이터 패킷의 전송을 스톨(stall)하는 동안에 저장되어, 스톨이 중지된 후에 저장된 무결성 값을 사용할 수 있다.
Description
도 1은 집적 회로에 통합될 수 있는 통신 코어를 도시하는 도면으로서, 본 발명의 이론에 따른 패킷 기반 프로토콜을 사용하여 데이터가 로컬 소스에서 원격 소스로 전달되는 방법을 설명한다.
도 2는 본 발명의 이론에 따른 도 1의 송신기를 보다 상세히 설명하는 회로도이다.
도 3은 본 발명의 이론에 따른 도 2의 커스토머 인터페이스에 의해 전송될 수 있는 데이터 패킷에 대한 도면이다.
도 4는 본 발명의 이론에 따른 도 2의 송신기의 파이프라인 단계(pipeline stage)에 의해 전송될 수 있는 데이터 패킷에 대한 도면이다.
도 5는 본 발명의 이론에 따른 도 2의 FIFO에 의해 패킷 데이터 수신 동안 발생한 프로세싱 중단(스톨) 방법을 도시하는 흐름도이다.
도면의 주요 부분에 대한 부호의 설명
100 : 통신 코어 102 : 커스토머 인터페이스
104, 108 : 링크/물리층 104a, 108a : 송신기
104b, 108b : 수신기 104c, 108c : 직렬변환기
104d, 108d : 직병렬변환기
본 발명은 일반적으로 집적 회로에 관한 것으로, 보다 구체적으로, 집적 회로 내의 데이터 전송에 관한 것이다.
과거에, 다양한 시스템 구성 요소 사이의 고속 데이터 통신은 상대적으로 소수의 애플리케이션에 한정되었다. 그러나, 오늘날, 고속 통신은 대부분의 애플리케이션에 필요하게 되었다. 고속 통신은 전형적으로 (송신기를 통해) 전송되고 목적지에서 (수신기를 통해) 재집합될 수 있는 패킷들로 데이터를 분할함으로써 달성된다. CRC(Cyclic Redundancy Coding) 및 VCRC(Variant CRC)와 같은 데이터 에러/정정 기술을 사용함으로써 데이터 패킷의 무결성이 보장된다. CRC 및 VCRC는 데이터 패킷의 일부이고, 각 전송마다 계산된다.
전형적인 벤더(vendor) 디자인 솔루션은 인피니밴드™와 같은 특정 프로토콜에 따른 커스토머(customer) 디자인의 2개의 별개 부분 사이의 고속 데이터 패킷 통신을 수행하는 송/수신기 패키지를 제공한다.
패키지 솔루션에서 사용되는 전송 매체의 용량과 커스토머 디자인의 용량이 항상 동일한 것은 아니다. 결과적으로, 데이터 패킷의 전송은 용량이 가득 차있는 송신기와 같은 소정의 상태에 의해서나 서로 다른 클록 영역을 통해 데이터 패킷을 전송한 결과로서 스톨될(stalled) 수 있다.
현재의 송/수신기 패키지 디자인은 스톨을 해결하는 개별화된 솔루션을 생성하는 각 커스토머에 의존한다. 유감스럽게도, 이것은 동일한 문제에 대해 다수의 상이한 솔루션을 발생시키며, 이들 중 대부분은 서로 호환될 수 없다.
따라서, 일관되고 에러가 적은 솔루션에 다수의 상이한 커스토머 인터페이스를 제공하도록, 송/수신기 패키지 내에 이들 전송 스톨을 해결하는 방법 및 장치를 구비하는 것은 확실한 이점이 될 것이다.
일 측면에서, 본 발명은 데이터 패킷에 존재하는 무결성 값으로 데이터 패킷의 무결성을 검증하는 프로토콜을 사용하여 데이터 패킷을 전송하는 방법이다. 이 방법은 데이터 패킷(이 데이터 패킷은 사전결정된 길이를 가질 수 있음)을 수신하는 단계와, 데이터 패킷의 전송이 전체 데이터 패킷을 수신하기 전에 중단되었다는 표시를 수신하는 단계를 포함한다. 또한, 이 방법은 중단 표시에 응답하여, 데이터 패킷의 무결성 값을 저장하는 단계도 포함한다. 더불어, 이 방법은 데이터 패킷에서 패킷 종결 표지를 수신하는 단계와, 패킷 종결 표지의 수신에 응답하여, 저장된 무결성 값을 데이터 패킷의 전송에 삽입하는 단계를 더 포함한다.
이 방법은 데이터 패킷이 수신된 때에 데이터 패킷에 대한 무결성 값을 생성하는 단계를 포함할 수 있다. 이 방법은 수신된 데이터 패킷을 지정된 전송 길이 와 매치하도록 포맷하는 단계를 더 포함할 수 있다. 또한, 이 방법은 중단 표시에 응답하여, 데이터 패킷의 전송에 대기 사이클을 추가하는 단계를 포함할 수 있다.
데이터 패킷 전송에 사용되는 상기 전송 매체는 수신된 데이터 패킷의 크기보다 작을 수 있다. 이 경우에, 포맷하는 단계는 데이터 패킷의 전송을 첫 번째로 전송되는 제 1 부분과 두 번째로 전송되는 제 2 부분으로 분할하는 단계를 포함한다.
목적지 클록 영역과는 다른 클록 영역으로 데이터 패킷을 전송하는 것은 데이터 패킷의 전송 중단의 원인이 될 수 있다.
본 발명은 이하의 상세한 설명과 함께 후속 도면을 참조함으로써 보다 많이 이해될 것이며, 본 발명의 이점이 당업자에게 보다 명백하게 될 것이다.
본 발명은 VCRC 데이터 무결성을 지원하는 패킷 기반 프로토콜을 사용하여 데이터를 전송하는 방법 및 장치이다. 데이터 패킷 전송 중에, 하나의 클록 영역에서 다른 클록 영역까지 가로지르거나 다른 유사한 이유로 인해 중단이 발생할 수 있다.?編? 발명은 전송에 대기 사이클을 추가하거나 중단이 검출되는 지점에 계산된 VCRC 값을 저장함으로써 이들 중단을 해결한다. 데이터 패킷의 종단이 수신되면, 저장한 VCRC 값은 데이터 패킷에 삽입되어 전송된다.
이제 도 1을 참조하면, 집적 회로에 통합될 수 있는 통신 코어(100)가 도시되어, 본 발명의 이론에 따른 패킷 기반 프로토콜을 사용하여 데이터를 로컬 소스 로부터 원격 소스로 전달하는 방법을 설명한다. 본 발명의 바람직한 실시예에서, 패킷 기반 프로토콜은 인피니밴드™ 아키텍처이다.
통신 코어(100)는 각각 커스토머 인터페이스(102,106) 및 링크/물리층(104,108)을 갖는 로컬 통신 소스와 원격 통신 소스를 포함한다. 링크/물리층(104,108)은 송신기(104A,108A), 수신기(104B,108B), 직렬변환기(serializer)(104C,108C) 및 직병렬변환기(deserializer)(104D,108D)와 같은 동일한 구성요소를 포함한다. 링크/물리층(108)에 대한 이하의 논의는 동등한 링크/물리층(104)의 구성요소에 동일하게 적용할 수 있다.
커스토머 인터페이스(106)는 원격 소스에 대한 액세스를 제공하는 핀 및 등가물을 포함한다. 본 발명의 바람직한 실시예에서, 커스토머 인터페이스(106)는 데이터 무결성을 위한 CRC를 사용하여 패킷에 데이터를 제공한다.
수신기(108A)는 송신기(108B)로부터 데이터 패킷을 수신하고, CRC를 사용하여 이 데이터 패킷을 커스토머 인터페이스(106)에 전송한다.
송신기(108B)는 커스토머 인터페이스(106)로부터 데이터를 수신하고, CRC를 사용하여 데이터 패킷을 인코딩하며, 데이터 무결성을 위한 VCRC를 사용하여 이 데이터 패킷을 직렬변환기(108C)에 전송한다. 직렬변환기(108C)는 그 구성폭에 따라 1 바이트(1), 4 바이트(4), 8 바이트(8) 및 12 바이트(12)로, 또한 SDR(single data rate) 또는 DDR(double data rate) 속도로, 이용가능한 와이어/케이블(112) 상에 패킷 데이터를 직렬변환한다.
직병렬변환기(108D)는 데이터 패킷을 VCRC 포맷으로 와이어/케이블(110) 상에 수신하고, 이 데이터 패킷을 디코딩하여 수신기(108A)에 제공한다.
송신기(108B)는 이하의 도 2와 관련하여 설명된 바와 같이 로컬 소스에 의한 패킷 데이터 수신시에 중단을 해결하는 동안 데이터 패킷을 전송한다.
이제 도 2를 참조하면, 회로도는 본 발명의 이론에 따른 도 1의 송신기(108B)를 보다 상세히 설명한다. 송신기(108B)는 파이프라인 스테이지(pipeline stage)(204)와 물리적 통로(lane)/FIFO(206)을 포함한다.
패킷 기반 프로토콜에서, 데이터는 사전정의된 길이(예컨대, 1 바이트)를 갖는 패킷으로 수신된다. 본 발명의 바람직한 실시예에서, 커스토머 인터페이스(106)에 의해 송신된 데이터 패킷은 도 3에 도시된 데이터 패킷(300)과 유사할 수 있다. 데이터 패킷(300)은 패킷 시작(SOP:Start Of Packet) 표지, 페이로드(다수의 바이트를 포함할 수 있는 데이터), CRC 값, VCRC(2 바이트) 값 및 패킷 종단(EOP:End Of Packet) 표지를 가진다.
본 발명의 바람직한 실시예에서, 파이프라인 스테이지(204)에 의해 커스토머 인터페이스(106)로부터 수신된 데이터 패킷은 VCRC 데이터 무결성 및 물리적 통로(206)의 구성에 따르도록 포맷된다. VCRC 데이터 패킷은 도 4에 도시된 VCRC 데이터 패킷과 유사할 수 있다.
본 발명의 바람직한 실시예에서, 물리적 통로(206)는 동적으로 SDR 또는 DDR 속도 중 어느 하나로 각 클록 사이클당 1 바이트(1), 4 바이트(4), 8 바이트(8) 및 12 바이트(12)의 데이터 전송을 지원하도록 구성가능하다. 수신된 데이터 패킷은 물리적 통로(206)의 구성 폭, 전송 속도(즉, SDR 또는 DDR) 및 커스토머 인터페이 스(106)에 의해 수신된 데이터 패킷의 길이에 따라, 1 내지 3의 클록 사이클로 완전히 전송될 것이다. 물리적 통로(206)는 (예컨대, 가득 차있거나 클록 영역을 교차하는) 물리적 통로(206)로부터의 데이터 패킷 전송 중에 발생한 중단을 검출할 수 있는 CDC(Clock Domain Crossing) 검출기(206a)를 포함한다.
이 커스토머 인터페이스(106)는 데이터 패킷을 192 비트 증분(increment)(즉, 6 워드)으로 포맷 레지스터(208) 및 VCRC 발생기(214)에 전송한다.
포맷 레지스터(208)는 수신된 데이터 패킷을 물리적 통로(206)에 의해 지원되는 데이터 폭과 일치하는 새로운 데이터 패킷으로 포맷할 책임이 있다. 데이터 패킷 폭에 따라서, 포맷 레지스터(208)는 수신된 패킷의 일부를 버퍼(216)에 저장할 수 있다. 이어서 새롭게 포맷된 데이터 패킷은 포맷 레지스터(208) 또는 버퍼(216)로부터 멀티플렉서(M4)로 전달된다.
패킷 포맷 상태 머신(210)은 데이터 패킷을 어디로 전달할 것인지를 멀티플렉서(M1 내지 M4)에 지시하고, 데이터 패킷의 일부를 멀티플렉서(M3)에 전달할 때가 언제인지를 시프트 레지스터(220)에 지시한다. 만일 물리적 통로(206) 및 데이터 전송 속도의 현재 구성이 구성된 데이터 패킷을 단일 사이클로 전송할 수 있으면, 패킷 포맷 상태 머신(210)은 데이터 패킷을 멀티플렉서(M1)에 완전히 전송할 것을 멀티플렉서(M4)에 지시하고, 그렇지 않다면, 패킷 포맷 상태 머신(210)은 패킷 데이터를 상위 부분 및 하위 부분으로 분할하여 멀티플렉서(M1,M2)에 각각 전송할 것을 멀티플렉서(M4)에 지시한다.
패킷 포맷 상태 머신(210)은 수신된 임의의 패킷 데이터를 멀티플렉서(M3)에 배치할 것을 멀티플렉서(M1)에 지시한다. 만일 패킷 데이터가 하위 부분 및 상위 부분으로 분할되었으면, 패킷 포맷 상태 머신(210)은 상위 부분을 시프트 레지스터(220)에 전달할 것을 멀티플렉서(M2)에 지시한다.
패킷 포맷 상태 머신(210)은 수신된 데이터 패킷을 물리적 통로(206)에 전달할 것을 멀티플렉서(M3)에 지시한다. 만일 데이터 패킷이 다수의 부분으로 분할되었다면, 패킷 포맷 상태 머신(210)은 멀티플렉서(M3)가 데이터 패킷의 전송을 완료한 후에 남아있는 데이터 패킷의 일부를 멀티플렉서(M3)에 전달할 것을 시프트 레지스터(220)에 지시하고, 데이터 패킷의 일부를 물리적 통로(206)에 전달할 것을 멀티플렉서(M3)에 지시한다.
VCRC 발생기(214)는 수신된 데이터 패킷에 대해 잘 알려지고 이해되는 기술을 사용하여 VCRC 값을 생성한다. 생성된 VCRC 값은 VCRC 멀티플렉서(218)에 제공된다.
VCRC 멀티플렉서(218)는 VCRC 상태 머신(212)으로부터 보류(hold) 신호를 수신할 때 VCRC 값을 저장하는 일련의 래치들(도시 생략)을 포함한다. VCRC 멀티플렉서(218)는 데이터 패킷(현재의 클록 사이클 및 만료)에 대한 전송 단계 및 패킷 데이터가 상위 부분 및 하위 부분으로 분할되었는지에 따라 멀티플렉서(M2 또는 M1)에 VCRC 값을 제공한다.
만일 패킷 데이터가 멀티플렉서(M1)에 완전히 포함되면, VCRC 멀티플렉서(218)는 데이터 패킷에 삽입하기 위해 VCRC 값을 멀티플렉서(M1)에 전달한다. 만일 데이터 패킷이 상위 부분 및 하위 부분으로 분할되면, VCRC 멀티플렉서(218)는 데이터 패킷에 삽입하기 위해 VCRC 값을 멀티플렉서(M2)에 전달한다.
이제 도 5를 참조하면, 흐름도는 본 발명의 이론에 따른 도 2의 FIFO(206)에 의해 패킷 데이터의 수신 동안에 발생한 프로세싱 중단(스톨)을 설명한다. 본 발명의 바람직한 실시예에서, 데이터 패킷은 CRC 패킷 기반 프로토콜에 따라 커스토머 인터페이스(106)로부터 수신된다(단계 500).
VCRC 상태 머신(212)은 데이터 패킷의 수신을 모니터링하고 패킷 종단 표지에 대한 신호를 제어한다(단계 504). 패킷 종단 표지의 검출에 따라, VCRC 상태 머신(212)은 데이터 패킷이 멀티플렉서(M1)와 멀티플렉서(M2) 사이에서 분할되었는지를 판단한다(단계 506). 만일 데이터 패킷이 분할되었으면, VCRC 상태 머신(212)은 VCRC 값을 멀티플렉서(M2)로 전송할 것을 VCRC 멀티플렉서(218)에 지시하고(단계 508), VCRC 값은 멀티플렉서(M2)에 의해 패킷 데이터에 추가되며, 데이터 패킷의 전송은 도 2와 관련하여 상술한 바와 같이 진행된다(단계 522).
그러나, 데이터 패킷이 분할되지 않았으면, VCRC 상태 머신(212)은 CDC 검출기(206a)를 모니터링하여 물리적 통로(206)에 의해 패킷 데이터 전송 시에 중단(스톨)이 발생하였는지를 판단한다(단계 510).
중단이 발생하면, 현재의 데이터 패킷의 전송 프로세싱에 대기 사이클이 추가되어, VCRC 상태 머신(212)은 생성된 VCRC 값을 보류 신호를 통해 보류할 것을 VCRC 멀티플렉서(218)에 지시한다(단계 512).
도 2와 관련하여 위에서 상술한 바와 같이 1 내지 3의 클록 사이클에서 발생 할 수 있는 패킷 종단 이후에, VCRC 상태 머신(212)은 대기 사이클이 중단 상태의 결과로서 추가되었는지를 판단한다(단계 514 내지 516).
대기 사이클이 추가되었으면, VCRC 상태 머신(212)은 VCRC 멀티플렉서(218)에 보류된 VCRC 값을 사용할 것을 지시하고, 만일 아니라면, 멀티플렉서(218)에 생성된 VCRC 값을 사용할 것을 지시한다(단계 516 내지 520). 이후에, 멀티플렉서(218)는 도 2와 관련하여 상술한 바와 같이 VCRC 값을 멀티플렉서(M1 또는 M2)에 전송한다(단계 522).
이하의 표 1은 물리적 통로(206)가 12 바이트(단일 바이트를 순차적으로 전송하는 하나의 통로를 나타내는 L0 내지 L11)로 구성된 경우에 데이터 패킷이 나타날 수 있는 방법의 예를 나타내며, 각 행은 하나의 클록 사이클을 나타낸다.
행 1은 단일 클록 사이클에 전달되는 12 바이트 패킷을 나타낸다. 행 2와 행 3은 2개의 클록 사이클에 전달되는 24 바이트 데이터 패킷을 나타낸다. 행 4는 단일 클록 사이클에 전달되는 4 바이트 데이터 패킷을 나타낸다.
이하의 표 2는 클록 사이클 1 상의 전송 동안에 중단이 발생하는 것을 제외하고, 이상의 표 1에 설명된 바와 동일한 데이터 패킷 전송을 나타낸다. 이 경우에, 동일한 12 바이트 데이터 패킷은 중단이 중지된 후에 제 2 클록 사이클에 전달된다.
따라서, 본 발명의 동작 및 구성은 위의 설명으로부터 자명해질 것이 분명하다. 도시되고 설명된 방법 및 시스템은 바람직하지만, 후속하는 특허 청구 범위에 정의된 바와 같이 본 발명의 사상 및 범주를 벗어나지 않으면서 다양한 변경 및/또는 수정이 이루어질 수 있다.
본 발명에 따르면, 각 데이터 패킷에 무결성 값을 포함하는 데이터 무결성 방법에 따라 집적 회로에서 데이터 패킷을 전송하는 방법 및 장치를 제공할 수 있다.
Claims (22)
- 데이터 패킷에 존재하는 무결성 값(an integrity value)으로 상기 데이터 패킷의 무결성을 검증하는 프로토콜을 사용하여 상기 데이터 패킷을 전송하는 방법에 있어서,데이터 패킷을 수신하는 단계와,상기 데이터 패킷의 전송이 전체 데이터 패킷을 수신하기 전에 중단되었다는 표시를 수신하는 단계와,상기 중단 표시에 응답하여, 상기 데이터 패킷의 상기 무결성 값을 저장하는 단계와,상기 데이터 패킷에서 패킷 종단(EOP:end of packet) 표시를 수신하는 단계와,상기 패킷 종단 표시의 수신에 응답하여, 상기 데이터 패킷의 전송에 상기 저장된 무결성 값을 삽입하는 단계를 포함하는데이터 패킷 전송 방법.
- 제 1 항에 있어서,상기 데이터 패킷은 사전결정된 길이를 갖는데이터 패킷 전송 방법.
- 제 2 항에 있어서,상기 데이터 패킷이 수신될 때에 상기 데이터 패킷에 대한 상기 무결성 값을 생성하는 단계를 더 포함하는데이터 패킷 전송 방법.
- 제 3 항에 있어서,상기 수신된 데이터 패킷을 지정된 전송 길이와 매치(match)하도록 포맷하는 단계를 더 포함하는데이터 패킷 전송 방법.
- 제 4 항에 있어서,상기 중단 표시에 응답하여, 상기 데이터 패킷의 전송에 대기 사이클(a wait cycle)을 추가하는 단계를 더 포함하는데이터 패킷 전송 방법.
- 제 5 항에 있어서,상기 데이터 패킷의 전송에 사용되는 전송 매개체는 상기 수신된 데이터 패킷의 크기보다 작으며,상기 포맷하는 단계는,상기 데이터 패킷의 전송을 첫 번째로 전송되는 제 1 부분과 두 번째로 전송되는 제 2 부분으로 분할하는 단계를 포함하는데이터 패킷 전송 방법.
- 삭제
- 데이터 패킷에 존재하는 무결성 값으로 상기 데이터 패킷의 무결성을 검증하는 프로토콜을 사용하여 상기 데이터 패킷을 전송하는 방법에 있어서,사전결정된 길이의 데이터 패킷을 수신하는 단계와,상기 데이터 패킷이 수신될 때에 상기 데이터 패킷에 대한 상기 무결성 값을 생성하는 단계와,상기 수신된 데이터 패킷을 지정된 전송 길이와 매치하도록 포맷하는 단계와,상기 데이터 패킷의 전송이 전체 데이터 패킷을 수신하기 전에 중단되었다는 표시를 수신하는 단계와,상기 중단 표시에 응답하여, 상기 데이터 패킷의 상기 무결성 값을 저장하는 단계와,상기 중단 표시에 응답하여, 상기 데이터 패킷의 전송에 대기 사이클을 추가하는 단계와,상기 데이터 패킷에서 패킷 종단 표시를 수신하는 단계와,상기 패킷 종단 표시의 수신에 응답하여, 상기 데이터 패킷의 전송에 상기 저장된 무결성 값을 삽입하는 단계를 포함하는데이터 패킷 전송 방법.
- 제 8 항에 있어서,상기 데이터 패킷의 전송에 사용되는 전송 매개체는 상기 수신된 데이터 패킷의 크기보다 작으며,상기 포맷하는 단계는,상기 데이터 패킷의 전송을 첫 번째로 전송되는 제 1 부분과 두 번째로 전송되는 제 2 부분으로 분할하는 단계를 포함하는데이터 패킷 전송 방법.
- 삭제
- 삭제
- 사전결정된 길이의 데이터 패킷을 수신하는 회로와,상기 수신된 데이터 패킷을 전송하는 회로와,상기 수신된 데이터 패킷이 전체 데이터 패킷을 수신하기 전에 중단되었을 때 중단 표시를 생성하는 표시 회로와,상기 중단 표시에 응답하여, 상기 데이터 패킷에 대한 무결성 값을 저장하는 저장 회로와,패킷 종단 표시에 대한 데이터 패킷의 수신을 모니터링하여 패킷 종단 통지를 생성하는 모니터링 회로와,상기 패킷 종단 통지의 수신에 응답하여, 상기 데이터 패킷의 전송에 상기 저장된 무결성 값을 포맷하는 포맷 회로를 포함하는데이터 패킷 전송 장치.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 데이터 패킷에 존재하는 무결성 값으로 상기 데이터 패킷의 무결성을 검증하는 프로토콜을 사용하여 상기 데이터 패킷을 전송하는 장치에 있어서,사전결정된 길이의 데이터 패킷을 수신하는 수단과,상기 데이터 패킷이 수신될 때에 상기 데이터 패킷에 대한 상기 무결성 값을 생성하는 수단과,상기 수신된 데이터 패킷을 지정된 전송 길이와 매치하도록 포맷하는 수단과,상기 데이터 패킷의 전송이 전체 데이터 패킷을 수신하기 전에 중단되었다는 표시를 수신하는 수단과,상기 중단 표시에 응답하여, 상기 데이터 패킷의 상기 무결성 값을 저장하는 수단과,상기 중단 표시에 응답하여, 상기 데이터 패킷의 전송에 대기 사이클을 추가하는 단계와,상기 데이터 패킷에서 패킷 종단 표시를 수신하는 수단과,상기 패킷 종단 표시의 수신에 응답하여, 상기 데이터 패킷의 전송에 상기 저장된 무결성 값을 삽입하는 수단을 포함하는데이터 패킷 전송 장치.
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/275,303 US7571377B2 (en) | 2005-12-22 | 2005-12-22 | Method and apparatus for transmitting data in an integrated circuit |
US11/275,303 | 2005-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070066868A KR20070066868A (ko) | 2007-06-27 |
KR100985684B1 true KR100985684B1 (ko) | 2010-10-05 |
Family
ID=36261799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060120018A KR100985684B1 (ko) | 2005-12-22 | 2006-11-30 | 데이터 패킷 전송 방법 및 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7571377B2 (ko) |
JP (1) | JP4791339B2 (ko) |
KR (1) | KR100985684B1 (ko) |
CN (1) | CN1988430B (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100304063B1 (ko) | 1993-08-04 | 2001-11-22 | 썬 마이크로시스템즈, 인코포레이티드 | 2지점간상호접속통신유틸리티 |
US6865222B1 (en) | 1999-09-23 | 2005-03-08 | Texas Instruments Incorporated | Method and apparatus for testing a serial transmitter circuit |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6058462A (en) * | 1998-01-23 | 2000-05-02 | International Business Machines Corporation | Method and apparatus for enabling transfer of compressed data record tracks with CRC checking |
US6279140B1 (en) * | 1999-01-07 | 2001-08-21 | International Business Machines Corporation | Method and apparatus for checksum verification with receive packet processing |
US7327690B2 (en) * | 2002-08-12 | 2008-02-05 | Harris Corporation | Wireless local or metropolitan area network with intrusion detection features and related methods |
US7240200B2 (en) * | 2002-09-26 | 2007-07-03 | International Business Machines Corporation | System and method for guaranteeing software integrity via combined hardware and software authentication |
GB0226420D0 (en) * | 2002-11-13 | 2002-12-18 | Koninkl Philips Electronics Nv | An improved communications protocol |
JP4064914B2 (ja) * | 2003-12-02 | 2008-03-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 情報処理装置、サーバ装置、情報処理装置のための方法、サーバ装置のための方法および装置実行可能なプログラム |
TWI310638B (en) * | 2004-04-09 | 2009-06-01 | Hon Hai Prec Ind Co Ltd | System and method for checking validity of data transmission |
GB0408868D0 (en) * | 2004-04-21 | 2004-05-26 | Level 5 Networks Ltd | Checking data integrity |
US7210056B2 (en) * | 2004-06-08 | 2007-04-24 | Sun Microsystems, Inc. | Low latency comma detection and clock alignment |
-
2005
- 2005-12-22 US US11/275,303 patent/US7571377B2/en not_active Expired - Fee Related
-
2006
- 2006-11-14 CN CN2006101446763A patent/CN1988430B/zh not_active Expired - Fee Related
- 2006-11-30 KR KR1020060120018A patent/KR100985684B1/ko not_active IP Right Cessation
- 2006-12-20 JP JP2006343593A patent/JP4791339B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100304063B1 (ko) | 1993-08-04 | 2001-11-22 | 썬 마이크로시스템즈, 인코포레이티드 | 2지점간상호접속통신유틸리티 |
US6865222B1 (en) | 1999-09-23 | 2005-03-08 | Texas Instruments Incorporated | Method and apparatus for testing a serial transmitter circuit |
Also Published As
Publication number | Publication date |
---|---|
US7571377B2 (en) | 2009-08-04 |
US20070147430A1 (en) | 2007-06-28 |
CN1988430A (zh) | 2007-06-27 |
CN1988430B (zh) | 2010-07-21 |
JP4791339B2 (ja) | 2011-10-12 |
KR20070066868A (ko) | 2007-06-27 |
JP2007174670A (ja) | 2007-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5038148B2 (ja) | 巡回冗長検査を実行するためのシステム及び方法 | |
KR101325022B1 (ko) | 다중 우선순위 메시징 | |
US7324913B2 (en) | Methods and apparatus for testing a link between chips | |
US9348780B2 (en) | Circuit and methods to use an audio interface to program a device within an audio stream | |
AU595437B2 (en) | Universal protocol data receiver | |
CN101432629B (zh) | 同步数据通信 | |
US7499516B2 (en) | Methods and apparatus for interface buffer management and clock compensation in data transfers | |
US7627806B1 (en) | Integrated hard-wired or partly hard-wired CRC generation and/or checking architecture for a physical coding sublayer in a programmable logic device | |
JPH11252062A (ja) | 通信方式における信号の同期化および巡回冗長検査を効率的に実行する方法および装置 | |
KR100478112B1 (ko) | 패킷 제어 시스템 및 통신 방법 | |
US20080162767A1 (en) | 4X Framer/Deframer Module For PCI-Express and PCI-Express Framer/Deframer Device Using The Same | |
US9178692B1 (en) | Serial link training method and apparatus with deterministic latency | |
CA2529599C (en) | Method and apparatus for providing tandem connection, performance monitoring, and protection architectures over ethernet protocols | |
US9485053B2 (en) | Long-distance RapidIO packet delivery | |
KR100985684B1 (ko) | 데이터 패킷 전송 방법 및 장치 | |
US20040100946A1 (en) | Method and apparatus capable of transferring very high data rates across a midplane or backplane | |
US8098655B1 (en) | Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath | |
WO2003079612A1 (en) | Method and apparatus for direct data placement over tcp/ip | |
KR100966925B1 (ko) | 패킷 신호 프로세싱 아키텍쳐 | |
US9910818B2 (en) | Serdes interface architecture for multi-processor systems | |
KR20010063821A (ko) | 통신 시스템에서 패킷 유실 검출 장치 및 방법 | |
JPH0338943A (ja) | 多重hdlc通信チヤネル受信装置を有する端末アダプタ | |
JP2002300138A (ja) | パラレル信号エラー監視方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |